CN1825486A - 闪存单元熔丝电路和熔断闪存单元的方法 - Google Patents

闪存单元熔丝电路和熔断闪存单元的方法 Download PDF

Info

Publication number
CN1825486A
CN1825486A CNA2006100060489A CN200610006048A CN1825486A CN 1825486 A CN1825486 A CN 1825486A CN A2006100060489 A CNA2006100060489 A CN A2006100060489A CN 200610006048 A CN200610006048 A CN 200610006048A CN 1825486 A CN1825486 A CN 1825486A
Authority
CN
China
Prior art keywords
signal
word line
fuse
flash cell
line enable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100060489A
Other languages
English (en)
Other versions
CN100547686C (zh
Inventor
方薰振
金奎泓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1825486A publication Critical patent/CN1825486A/zh
Application granted granted Critical
Publication of CN100547686C publication Critical patent/CN100547686C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01K—ANIMAL HUSBANDRY; AVICULTURE; APICULTURE; PISCICULTURE; FISHING; REARING OR BREEDING ANIMALS, NOT OTHERWISE PROVIDED FOR; NEW BREEDS OF ANIMALS
    • A01K61/00—Culture of aquatic animals
    • A01K61/70—Artificial fishing banks or reefs
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02B—HYDRAULIC ENGINEERING
    • E02B3/00—Engineering works in connection with control or use of streams, rivers, coasts, or other marine sites; Sealings or joints for engineering works in general
    • E02B3/04—Structures or apparatus for, or methods of, protecting banks, coasts, or harbours
    • E02B3/043—Artificial seaweed
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02B—HYDRAULIC ENGINEERING
    • E02B3/00—Engineering works in connection with control or use of streams, rivers, coasts, or other marine sites; Sealings or joints for engineering works in general
    • E02B3/04—Structures or apparatus for, or methods of, protecting banks, coasts, or harbours
    • E02B3/046—Artificial reefs

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Environmental Sciences (AREA)
  • Marine Sciences & Fisheries (AREA)
  • Zoology (AREA)
  • Animal Husbandry (AREA)
  • Biodiversity & Conservation Biology (AREA)
  • Read Only Memory (AREA)

Abstract

一种闪存单元熔丝电路包括熔丝单元阵列、多个开关电路、和多个熔丝读出放大器。该熔丝单元阵列在编程或擦除操作之后响应于字线使能信号而输出第一信号。所述开关电路响应于复位信号和字线使能信号之一而使第一信号之一通过。所述熔丝读出放大器的每个通过检测和放大对应开关电路的输出信号而生成熔断信号。

Description

闪存单元熔丝电路和熔断闪存单元的方法
技术领域
本发明涉及闪存单元熔丝电路及熔断闪存单元的方法，并尤其涉及防止耦接到公共位线的单元被同时激活的闪存单元熔丝电路及熔断方法。
背景技术
闪存单元指能够选择性地通过或截取电流的半导体元件。因为闪存单元是无需电力来维持其中存储的数据的非易失元件，所以其可以用作熔丝。结果，闪存单元越来越多地被用于替代传统的金属熔丝。
出现此情况是因为，当传统的金属熔丝用于存储数据时，必须使用激光切断金属熔丝，而一旦金属熔丝被切断则其不能修复。这样，因为闪存单元熔丝电路并不需要同样的存储数据的过程，所以可以以相对较低的成本提供闪存单元熔丝电路，并且闪存单元熔丝电路比传统的金属熔丝更易于测试。
图1是图示传统的闪存单元熔丝电路的电路图。参考图1，闪存单元熔丝电路包括熔丝单元阵列100以及熔丝读出放大器200和300。熔丝单元阵列100包括由第一字线W1控制的第一熔丝单元阵列110和由第二字线W2控制的第二熔丝单元阵列120。第一熔丝单元阵列110和第二熔丝单元阵列120可以用于彼此不同的熔断任务。
第一熔丝单元阵列110包括闪存单元C00和C01，第二熔丝单元阵列120包括闪存单元C10和C11。闪存单元C00和C10耦接到第一位线B1，闪存单元C01和C11耦接到第二位线B2。闪存单元C00和C01连接到源极线S1，闪存单元C10和C11连接到源极线S2。源极线S1和S2典型地连接到地。
当读取由编程操作或擦除操作记录的闪存单元数据时，当第一字线W1被激活时，闪存单元C00和C01被激活。闪存单元C00的数据被传递到第一位线B1，并且通过第一熔丝读出放大器200被输出为第一输出电压F01。闪存单元C01的数据被传递到第二位线B2，并且通过第二熔丝读出放大器300被输出为第二输出电压F02。
通过同样的方式，当第二字线W2被激活时，闪存单元C10和C11被激活。闪存单元C10的数据被传递到第一位线B1，并且通过第一熔丝读出放大器200被输出为第一输出电压F01。闪存单元C11的数据被传递到第二位线B2，并且通过第二熔丝读出放大器300被输出为第二输出电压F02。然后将输出电压F01和F02施加到需要被熔断的电路块中的相应栅极，从而完成了熔断过程。
当熔丝单元具有如图1所示的字线和源极线分开而位线共享的配置时，编程操作和擦除操作可以分开执行。此外，与具有分开的位线的闪存单元熔丝电路相比，当共享位线时，可以易于测试闪存单元熔丝电路，并且可以增强闪存单元阵列的布线的集成密度。
然而，在图1所示的闪存单元熔丝电路中，闪存单元可能被无意地激活，从而不希望的数据可能被传递到位线并且然后通过熔丝读出放大器而输出。例如，当激活字线W1和W2的字线使能信号被同时使能时，闪存单元C00和C10的数据被同时传递到位线B1。这样，如果字线W2被无意地激活，则不希望的数据可能被传递到位线B1，并且取代闪存单元C00的数据而作为第一输出电压F01输出。
因而，存在对能够防止耦接到公共位线的闪存单元被同时激活的闪存单元熔丝电路的需要。
发明内容
提供了一种可以防止耦接到公共位线的单元被同时激活的闪存单元熔丝电路和熔断方法以及一种可以输出熔丝单元阵列中希望单元的正确数据的闪存单元熔丝电路。
在本发明的实施例中，闪存单元熔丝电路包括熔丝单元阵列、多个开关电路、和多个熔丝读出放大器。该熔丝单元阵列在编程或擦除操作之后响应于字线使能信号而输出第一信号。开关电路响应于复位信号和字线使能信号之一而使第一信号之一通过。每个熔丝读出放大器通过检测和放大对应开关电路的输出信号而生成熔断信号。字线使能信号可以被依次使能。
熔丝单元阵列可以包括多个位线、多个字线、和多个闪存单元，其中每个闪存单元的栅极耦接到对应的字线，每个闪存单元的漏极耦接到对应的位线。
每个开关电路可以包括：与非(NAND)门，用于对复位信号和字线使能信号之一执行与非操作；反相器，用于将与非门的输出信号反相；以及传输门，用于响应于与非门的反相输出信号而使第一信号之一通过。
在本发明的另一实施例中，一种闪存单元熔丝电路包括熔丝单元阵列、第一开关电路、第二开关电路、第一熔丝读出放大器、和第二熔丝读出放大器。该熔丝单元阵列在编程或擦除操作之后响应于第一字线使能信号和第二字线使能信号而输出第一信号和第二信号。第一开关电路响应于复位信号和第一字线使能信号而使第一信号通过，而第二开关电路响应于复位信号和第二字线使能信号而使第二信号通过。第一熔丝读出放大器通过检测和放大第一开关电路的输出信号而生成第一熔断信号，而第二熔丝读出放大器通过检测和放大第二开关电路的输出信号而生成第二熔断信号。第一和第二字线使能信号可以被依次使能。
该熔丝单元阵列包括：第一位线；第二位线；第一字线，其响应于第一字线使能信号而被激活；第二字线，其响应于第二字线使能信号而被激活；第一闪存单元，其具有耦接到第一字线的栅极和耦接到第一位线的漏极；以及第二闪存单元，其具有耦接到第二字线的栅极和耦接到第二位线的漏极。
该熔丝单元阵列还可以包括：第三闪存单元，其具有耦接到第二字线的栅极和耦接到第一位线的漏极；以及第四闪存单元，其具有耦接到第一字线的栅极和耦接到第二位线的漏极。熔丝单元阵列的第一熔丝单元阵列可以包括第一闪存单元和第四闪存单元，熔丝单元阵列的第二熔丝单元阵列可以包括第二闪存单元和第三闪存单元。
此外，该第一开关电路可以包括：与非门，用于对复位信号和第一字线使能信号执行与非操作；反相器，用于将与非门的输出信号反相；以及传输门，用于响应于与非门的经反相的输出信号而使第一信号通过。此外，第二开关电路可以包括：与非门，用于对复位信号和第二字线使能信号执行与非操作；反相器，用于将与非门的输出信号反相；以及传输门，用于响应于与非门的经反相的输出信号而使第二信号通过。
在本发明的另一实施例中，一种熔断闪存单元的方法包括：在编程或擦除操作之后响应于字线使能信号而输出第一信号；响应于复位信号和字线使能信号之一而使第一信号之一通过；以及通过检测和放大所通过的第一信号而生成熔断信号。所述字线使能信号可以被依次使能。
使第一信号之一通过的步骤可以包括：通过对复位信号和字线使能信号之一执行与操作而输出第二信号；以及响应于该第二信号而使第一信号之一通过。该方法还包括确定是否要执行编程或擦除操作。
在本发明的另一实施例中，一种熔断闪存单元的方法包括：在编程或擦除操作之后响应于第一字线使能信号和第二字线使能信号输出第一信号和第二信号；响应于复位信号和第一字线使能信号而使第一信号通过；响应于复位信号和第二字线使能信号而使第二信号通过；通过检测和放大所通过的第一信号而生成第一熔断信号；以及通过检测和放大所通过的第二信号而生成第二熔断信号。第一和第二字线使能信号可以被依次使能。
使第一信号通过的步骤可以包括通过对复位信号和第一字线使能信号执行与操作而输出第三信号；以及响应于该第三信号而使第一信号通过。此外，使第二信号通过的步骤可以包括通过对复位信号和第二字线使能信号执行与操作而输出第四信号；以及响应于该第四信号而使第二信号通过。该方法还包括确定是否要执行编程或擦除操作。
附图说明
通过参考附图详细描述本发明的示例性实施例，本发明的上述以及其它特征将变得更清楚。在所有附图中，类似的附图标记始终表示类似的元件。
图1是图示传统的闪存单元熔丝电路的电路图。
图2是图示根据本发明示例性实施例的闪存单元熔丝电路的电路图。
图3和4是图示图2的闪存单元熔丝电路中所包括的开关电路的电路图。
图5是图示图2的闪存单元熔丝电路的操作的时序图。
具体实施方式
下文中，将参考附图详细解释本发明的示例性实施例。然而，本文所公开的特定结构和功能细节仅仅是为了描述本发明的示例性实施例的目的而给出的。
应该理解，尽管词汇第一、第二等等可能在本文中用于描述各种元件，但是这些元件并不受这些词汇的限制。这些词汇用于将元件彼此区别开。例如，第一元件可以称作第二元件，类似地，第二元件也可以称作第一元件，而不背离本发明的范围。如本文所使用的，词汇“和/或”包括一个或多个关联所列项目的任意及所有组合。
应该理解，当元件被称为另一元件“之上”、“连接到”或“耦接到”另一元件时，其可以直接地在另一元件之上、连接或耦接到另一元件，或者可以存在居间元件。相反，当一个元件被称为“直接在另一元件之上”、“直接连接到”或“直接耦接到”另一元件时，不存在居间元件。用于描述元件之间关系的其它词应以类似方式进行解释(例如，“在...之间”对“直接在...之间”、“邻近”对“直接邻近”等等。)。
本文所使用的术语是为了描述特定实施例的目的，而非意欲限制本发明。如本文所使用的，除非上下文中明确指明，否则单数形式“a”、“an”和“the”意欲也包括复数形式。还应该理解词汇“comprise”和/或“comprising”当用在说明书中时，指明所述特征、整数、步骤、操作、元件和/或组件的存在，但并不排除一个或多个其它特征、整数、步骤、操作、元件、组件和/或其组的存在或添加。
图2是图示根据本发明实施例的闪存单元熔丝电路的电路图。参考图2，该闪存单元熔丝电路包括熔丝单元阵列100、第一和第二开关电路400和500、以及第一和第二熔丝读出放大器200和300。熔丝单元阵列100包括第一熔丝单元阵列110和第二熔丝单元阵列120。
第一熔丝单元阵列110包括熔丝单元C00和C01，第二熔丝单元阵列120包括闪存单元C10和C11。闪存单元C00和C10耦接到第一位线B1，闪存单元C01和C11耦接到第二位线B2。闪存单元C00和C01连接到源极线S1，闪存单元C10和C11连接到源极线S2。源极线S1和S2典型地连接到地电压VSS。
每个闪存单元C00、C01、C10和C11的栅极耦接到对应的字线W1或W2，而每个闪存单元C00、C01、C10和C11的漏极耦接到对应的位线B1或B2。
响应于第一和第二字线使能信号WEA和WEB，熔丝单元阵列100对闪存单元C00、C01、C10和C11执行编程操作和擦除操作。
响应于第一字线使能信号WEA，第一开关电路400通过第一位线B1输出闪存单元C00的数据。响应于第二字线使能信号WEB，第二开关电路500通过第二位线B2输出闪存单元C11的数据。
第一熔丝读出放大器200通过检测并且放大第一开关电路400的第一输出信号S01而生成第一熔断信号F01。第二熔丝读出放大器300通过检测并且放大第二开关电路500的第二输出信号S02生成第二熔断信号F02。
在描述闪存单元熔丝电路的操作之前，应该理解，第一和第二熔丝单元阵列110和120可以用于彼此不同的熔断任务。例如，第一熔丝单元阵列110可以生成这样的熔断信号，用于当在闪存存储设备的闪存单元阵列中形成缺陷单元时，用冗余单元替代缺陷单元，而第二熔丝单元阵列120可以生成这样的熔断信号，用于控制参考电压的DC电平，使得闪存存储设备中所需的参考电压可以被维持为具有恒定值，而不管其中的过程或操作变化如何。
现在将描述图2的闪存单元熔丝电路的操作。
现在参考图2，当第一字线使能信号WEA和复位信号RESET处于逻辑高状态且第二字线使能信号WEB处于逻辑低状态时，闪存单元熔丝电路如下工作。
当响应于第一字线使能信号WEA而激活第一字线W1时，闪存单元C00的数据被传递到位线B1且闪存单元C01的数据被传递到位线B2。由于第一字线使能信号WEA和复位信号RESET都处于逻辑高状态，所以第一开关电路400输出通过位线B1所传递的闪存单元C00的数据。第一开关电路400的第一输出信号S01在被第一熔丝读出放大器200检测并放大之后被输出。由于第二字线使能信号WEB处于逻辑低状态并且复位信号RESET处于逻辑高状态，所以第二开关电路500断开，并且通过位线B2传递的闪存单元C01的数据不被传递到第二熔丝读出放大器300。
这样，当第一字线使能信号WEA和复位信号RESET处于使能状态时，闪存单元C00的数据通过第一开关电路400和第一熔丝读出放大器200而被作为第一熔断信号F01输出。
当第二字线使能信号WEB和复位信号RESET处于逻辑高状态并且第一字线使能信号WEA处于逻辑低状态时，闪存单元熔丝电路如下操作。
当响应于第二字线使能信号WEB而激活第二字线W2时，闪存单元C10的数据被传递到位线B1且闪存单元C11的数据被传递到位线B2。由于第二字线使能信号WEB和复位信号RESET都处于逻辑高状态，所以第二开关电路500输出通过位线B2所传递的闪存单元C11的数据。第二开关电路500的第二输出信号S02在被第二熔丝读出放大器300检测并放大之后被输出。由于第一字线使能信号WEA处于逻辑低状态并且复位信号RESET处于逻辑高状态，所以第一开关电路400断开，并且通过位线B1传递的闪存单元C10的数据不被传递到第一熔丝读出放大器200。
这样，当第二字线使能信号WEB和复位信号RESET处于使能状态时，闪存单元C11的数据通过第二开关电路500和第二熔丝读出放大器300而作为第二熔断信号F02被输出。
根据上述操作，通过依次使能字线使能信号WEA和WEB，而通过熔丝单元阵列100中的一个位线B1或B2传递一个闪存单元的数据。这样，可以通过仅当复位信号RESET以及字线使能信号WEA和WEB被使能时接通开关电路400和500，而通过熔丝读出放大器200和300输出正确数据。利用该数据，可以通过将熔断信号F01和F02中的一个或两者施加到需要被熔断的电路块中的其相应晶体管栅极，而执行熔断任务。
图3和4是图示在图2的闪存单元熔丝电路中所包括的开关电路400和500的电路图。
参考图3，第一开关电路400包括与非门410、反相器420和430、以及传输门440。与非门410对第一字线使能信号WEA和复位信号RESET执行与非操作。反相器420将与非门410的输出信号反相，并且反相器430将反相器420的输出信号RESETA反相。传输门440响应于反相器420的输出信号RESETA而将位线B1上的信号传输到下一级。
利用如图3所示的开关电路，仅当第一字线使能信号WEA和复位信号RESET都处于逻辑高状态时，位线B1上的熔丝单元阵列的数据才通过传输门440输出。因而，希望的闪存单元的正确数据可以被检测到并输出。
参考图4，第二开关电路500包括与非门510、反相器520和530、以及传输门540。与非门510对第二字线使能信号WEB和复位信号RESET执行与非操作。反相器520将与非门510的输出信号反相，并且反相器530将反相器520的输出信号RESETB反相。传输门540响应于反相器520的输出信号RESETB而将位线B2上的信号传输到下一级。
利用如图4所示的开关电路，仅当第二字线使能信号WEB和复位信号RESET都处于逻辑高状态时，位线B2上的熔丝单元阵列的数据才通过传输门540输出。因而，希望的闪存单元的正确数据可以被检测到并输出。
图5是图示图2的闪存单元熔丝电路的操作的时序图，其中ADDR表示寻址信号，RESET表示复位信号，WEA和WEB表示字线使能信号，而PRO/ERA表示编程/擦除信号。应该理解，PRO/ERA信号可以根据用户的意图设置。
参考图5，在熔丝单元读取周期中，第一字线使能信号WEA和第二字线使能信号WEB并不同时被使能，而是依次被使能。换言之，在图2的闪存单元熔丝电路中，在PRO/ERA信号被使能之后，在熔丝单元读取周期期间，仅一个单元的数据可以通过位线B1和B2传递。
如上所述，根据本发明示例性实施例的闪存单元熔丝电路和闪存单元熔断方法可以用于防止耦接到公共位线的闪存单元被同时激活，由此使得能够输出来自熔丝单元阵列中希望单元的正确数据。
尽管图2的闪存单元熔丝电路被描述为包括两个位线、两个开关电路、和两个熔丝读出放大器，但本领域普通技术人员应该理解，根据本发明示例性实施例的闪存单元熔丝电路可以包括任意数目的位线、开关电路和熔丝读出放大器。例如，闪存单元熔丝电路可以包括四个位线、四个开关电路、和四个读出放大器。
虽然参考本发明示例性实施例具体示出和描述了本发明，但是本领域普通技术人员应该理解，在不背离所附权利要求所定义的本发明的精神和范围的条件下，可以进行形式和细节上的各种修改。
相关申请的交叉引用
本申请要求于2005年1月28日提交的韩国专利申请第2005-8052号在35U.S.C.§119下的优先权，这里通过引用而全部合并其公开。

Claims (20)

1.一种闪存单元熔丝电路，包括：
熔丝单元阵列，被配置成在编程或擦除操作之后响应于字线使能信号而输出第一信号；
多个开关电路，被配置成响应于复位信号和字线使能信号之一而使第一信号之一通过；以及
多个熔丝读出放大器，其每个被配置成通过检测和放大对应开关电路的输出信号而生成熔断信号。
2.如权利要求1所述的闪存单元熔丝电路，其中，所述字线使能信号被依次使能。
3.如权利要求2所述的闪存单元熔丝电路，其中，所述熔丝单元阵列包括：
多个位线；
多个字线；以及
多个闪存单元，其中，每个闪存单元的栅极耦接到对应的字线，而每个闪存单元的漏极耦接到对应的位线。
4.如权利要求3所述的闪存单元熔丝电路，其中，每个开关电路包括：
与非门，被配置成对复位信号和字线使能信号之一执行与非操作；
反相器，被配置成将与非门的输出信号反相；以及
传输门，被配置成响应于与非门的经反相的输出信号而使第一信号之一通过。
5.一种闪存单元熔丝电路，包括：
熔丝单元阵列，被配置成在编程或擦除操作之后响应于第一字线使能信号和第二字线使能信号而输出第一信号和第二信号；
第一开关电路，被配置成响应于复位信号和第一字线使能信号而使第一信号通过；
第二开关电路，被配置成响应于复位信号和第二字线使能信号而使第二信号通过；
第一熔丝读出放大器，被配置成通过检测和放大第一开关电路的输出信号而生成第一熔断信号；以及
第二熔丝读出放大器，被配置成通过检测和放大第二开关电路的输出信号而生成第二熔断信号。
6.如权利要求5所述的闪存单元熔丝电路，其中，所述第一和第二字线使能信号被依次使能。
7.如权利要求6所述的闪存单元熔丝电路，其中，所述熔丝单元阵列包括：
第一位线；
第二位线；
第一字线，其响应于第一字线使能信号而被激活；
第二字线，其响应于第二字线使能信号而被激活；
第一闪存单元，其具有耦接到第一字线的栅极和耦接到第一位线的漏极；以及
第二闪存单元，其具有耦接到第二字线的栅极和耦接到第二位线的漏极。
8.如权利要求7所述的闪存单元熔丝电路，其中，所述熔丝单元阵列还包括：
第三闪存单元，其具有耦接到第二字线的栅极和耦接到第一位线的漏极；以及
第四闪存单元，其具有耦接到第一字线的栅极和耦接到第二位线的漏极。
9.如权利要求8所述的闪存单元熔丝电路，其中，所述熔丝单元阵列的第一熔丝单元阵列包括第一闪存单元和第四闪存单元，所述熔丝单元阵列的第二熔丝单元阵列包括第二闪存单元和第三闪存单元。
10.如权利要求5所述的闪存单元熔丝电路，其中，所述第一开关电路包括：
与非门，被配置成对复位信号和第一字线使能信号执行与非操作；
反相器，被配置成将与非门的输出信号反相；以及
传输门，被配置成响应于与非门的经反相的输出信号而使第一信号通过。
11.如权利要求5所述的闪存单元熔丝电路，其中，所述第二开关电路包括：
与非门，被配置成对复位信号和第二字线使能信号执行与非操作；
反相器，被配置成将与非门的输出信号反相；以及
传输门，被配置成响应于与非门的经反相的输出信号而使第二信号通过。
12.一种熔断闪存单元的方法，所述方法包括：
在编程或擦除操作之后响应于字线使能信号而输出第一信号；
响应于复位信号和字线使能信号之一而使第一信号之一通过；以及
通过检测和放大所通过的第一信号而生成熔断信号。
13.如权利要求12所述的方法，其中，所述字线使能信号被依次使能。
14.如权利要求12所述的方法，其中，使所述第一信号之一通过的步骤包括：
通过对复位信号和字线使能信号之一执行与操作而输出第二信号；以及
响应于该第二信号而使第一信号之一通过。
15.如权利要求12所述的方法，还包括：
确定是否要执行编程或擦除操作。
16.一种熔断闪存单元的方法，所述方法包括：
在编程或擦除操作之后响应于第一字线使能信号和第二字线使能信号而输出第一信号和第二信号；
响应于复位信号和第一字线使能信号而使第一信号通过；
响应于复位信号和第二字线使能信号而使第二信号通过；
通过检测和放大所通过的第一信号而生成第一熔断信号；以及
通过检测和放大所通过的第二信号而生成第二熔断信号。
17.如权利要求16所述的方法，其中，所述第一和第二字线使能信号被依次使能。
18.如权利要求17所述的方法，其中，使所述第一信号通过的步骤包括：
通过对复位信号和第一字线使能信号执行与操作而输出第三信号；以及
响应于该第三信号而使第一信号通过。
19.如权利要求17所述的方法，其中，使所述第二信号通过的步骤包括：
通过对复位信号和第二字线使能信号执行与操作而输出第四信号；以及
响应于该第四信号而使第二信号通过。
20.如权利要求16所述的方法，还包括：
确定是否要执行编程或擦除操作。
CNB2006100060489A 2005-01-28 2006-01-24 闪存单元熔丝电路和熔断闪存单元的方法 Active CN100547686C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR8052/05 2005-01-28
KR1020050008052A KR100583278B1 (ko) 2005-01-28 2005-01-28 플래쉬 셀 퓨즈 회로 및 플래쉬 셀 퓨징 방법

Publications (2)

Publication Number Publication Date
CN1825486A true CN1825486A (zh) 2006-08-30
CN100547686C CN100547686C (zh) 2009-10-07

Family

ID=36756360

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100060489A Active CN100547686C (zh) 2005-01-28 2006-01-24 闪存单元熔丝电路和熔断闪存单元的方法

Country Status (3)

Country Link
US (1) US7274614B2 (zh)
KR (1) KR100583278B1 (zh)
CN (1) CN100547686C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7782648B2 (en) 2006-09-28 2010-08-24 Sanyo Electric Co., Ltd. Fuse reading circuit
CN102034551A (zh) * 2009-10-07 2011-04-27 联发科技股份有限公司 电子熔丝装置及其校正方法与操作电子熔丝装置的方法
CN101465162B (zh) * 2007-12-20 2013-06-12 世界先进积体电路股份有限公司 存储器的自动循序烧录判别装置与方法
US10199117B2 (en) 2009-06-05 2019-02-05 Magnachip Semiconductor, Ltd. Antifuse unit cell of nonvolatile memory device for enhancing data sense margin and nonvolatile memory device with the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100659502B1 (ko) * 2005-02-04 2006-12-20 삼성전자주식회사 플래쉬 셀로 구현한 퓨즈 어레이 회로
ITRM20060074A1 (it) * 2006-02-15 2007-08-16 Micron Technology Inc Circuito per dati a latch singolo in un dispositivo di memoria volatile e delle a piu livelli

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2980038B2 (ja) 1996-10-04 1999-11-22 日本電気株式会社 半導体記憶装置
US5748545A (en) * 1997-04-03 1998-05-05 Aplus Integrated Circuits, Inc. Memory device with on-chip manufacturing and memory cell defect detection capability
JPH11110969A (ja) * 1997-10-06 1999-04-23 Mitsubishi Electric Corp スタティック型半導体記憶装置
KR100265390B1 (ko) 1997-12-23 2000-10-02 김영환 자동 센싱시간 트래킹 회로를 구비한 플래쉬 메모리 셀의래치 회로
CN1202530C (zh) * 1998-04-01 2005-05-18 三菱电机株式会社 在低电源电压下高速动作的静态型半导体存储装置
US6381673B1 (en) * 1998-07-06 2002-04-30 Netlogic Microsystems, Inc. Method and apparatus for performing a read next highest priority match instruction in a content addressable memory device
JP2001273781A (ja) 2000-03-27 2001-10-05 Toshiba Corp 半導体集積回路およびその初期化情報読み出し方法
KR100338776B1 (ko) * 2000-07-11 2002-05-31 윤종용 멀티 로우 어드레스 테스트 가능한 반도체 메모리 장치 및그 테스트 방법
JP2002184188A (ja) * 2000-12-18 2002-06-28 Mitsubishi Electric Corp 半導体記憶装置
WO2002069347A2 (en) 2001-02-27 2002-09-06 Micron Technology, Inc. Flash cell fuse circuit
US7102951B2 (en) * 2004-11-01 2006-09-05 Intel Corporation OTP antifuse cell and cell array

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7782648B2 (en) 2006-09-28 2010-08-24 Sanyo Electric Co., Ltd. Fuse reading circuit
CN101154467B (zh) * 2006-09-28 2012-10-17 三洋电机株式会社 熔丝读出电路
CN101465162B (zh) * 2007-12-20 2013-06-12 世界先进积体电路股份有限公司 存储器的自动循序烧录判别装置与方法
US10199117B2 (en) 2009-06-05 2019-02-05 Magnachip Semiconductor, Ltd. Antifuse unit cell of nonvolatile memory device for enhancing data sense margin and nonvolatile memory device with the same
CN102034551A (zh) * 2009-10-07 2011-04-27 联发科技股份有限公司 电子熔丝装置及其校正方法与操作电子熔丝装置的方法
CN102034551B (zh) * 2009-10-07 2013-10-02 联发科技股份有限公司 电子熔丝装置及其校正方法与操作电子熔丝装置的方法

Also Published As

Publication number Publication date
US7274614B2 (en) 2007-09-25
US20060171205A1 (en) 2006-08-03
CN100547686C (zh) 2009-10-07
KR100583278B1 (ko) 2006-05-25

Similar Documents

Publication Publication Date Title
CN1725381A (zh) 用于在低电源电压下工作的闪存器件的读出电路
US7996736B2 (en) Bad page marking strategy for fast readout in memory
CN1112706C (zh) 能映射坏块的半导体存储器
US7558148B2 (en) Memory controller
US9208879B2 (en) Fail address detector, semiconductor memory device including the same and method of detecting fail address
CN1825486A (zh) 闪存单元熔丝电路和熔断闪存单元的方法
US6477615B1 (en) Detecting circuit and detecting method of idle word for content addressable memory
US9411696B2 (en) Semiconductor memory device and method of operating the same
US8189388B2 (en) Fuse circuit and flash memory device having the same
KR20090073094A (ko) 비휘발성 메모리 시스템에서 결함 블록 분리
CN1620703A (zh) 用于非易失存储器的高效数据验证操作的方法和结构
JP5106151B2 (ja) 積層型スタックｎａｎｄメモリ及び半導体装置
CN1441437A (zh) 用于对缺陷单元地址编程的缺陷单元地址编程电路和方法
CN1808622A (zh) 非易失存储器件和使用列的子集的编程方法
CN1677567A (zh) 用于高速工作的内容可寻址存储器单元
CN1801395A (zh) 修复和运行存储器件的方法
CN1822231A (zh) 具有闪速熔丝单元阵列的闪速存储设备
US9230693B1 (en) Repair circuit and semiconductor memory device including the same
CN1838327A (zh) 半导体存储器件和半导体存储器件测试方法
CN1677573A (zh) 半导体存储器及其制造方法
CN1258190C (zh) 识别集成电路的方法
CN1275159C (zh) 结合基于输出的冗余的猝发读取
CN1542862A (zh) 动态随机存取存储器存储芯片的测试方法及电路
US20070183229A1 (en) Multi chip package and related method
US20100302826A1 (en) Cam cell circuit of nonvolatile memory device and method of driving the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant