CN1476082A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN1476082A
CN1476082A CNA031105866A CN03110586A CN1476082A CN 1476082 A CN1476082 A CN 1476082A CN A031105866 A CNA031105866 A CN A031105866A CN 03110586 A CN03110586 A CN 03110586A CN 1476082 A CN1476082 A CN 1476082A
Authority
CN
China
Prior art keywords
conductive plate
base
semiconductor device
electrically conductive
flat board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA031105866A
Other languages
English (en)
Inventor
关口升
村上和生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1476082A publication Critical patent/CN1476082A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明的课题是，由于在封装内具备电容，能够降低噪声对IC的影响，还能够使电子装置实现小型化·低成本化。本发明的半导体器件具备：IC芯片2；安装IC芯片2的底座3；在底座3的下侧、与底座3保持恒定的间隔而配置的导电板3a；与IC芯片2、底座3及导电板3a电连接的第一外部端子6a及第二外部端子6b；以及覆盖IC芯片2、底座3及导电板3a、所封入的模塑树脂8。

Description

半导体器件
技术领域
本发明是被封装了的半导体器件，特别是涉及即使具备电容也能够实现小型化、低成本化的半导体器件。
背景技术
图9是用于说明现有的半导体器件的结构的概略的剖面图。在图中，51是半导体器件。52是IC芯片(半导体元件)。53是安装了IC芯片52的底座。
54a及54b是设置在IC芯片52上的焊接区状的电极(以下，称为焊接区)，55a及55b是焊丝(以下，称为导线)，56a及56b是第一及第二外部端子。导线55a连接焊接区54a和第一外部端子56a，导线55b连接焊接区54b和第二外部端子56b。
57是被设置的保护膜、使之覆盖在除焊接区54a及54b的上表面之外的IC芯片52上。58是覆盖上述的52～57中除了第一及第二的外部端子56a及56b的一部分之外的模塑树脂。
发明内容
由于现有的半导体器件51采用如上所述的结构，存在以下所示的课题。
由于在半导体器件51的结构中没有形成电容，当作为电源-地之间的旁路电容器使用时或作为模拟元件使用时，为了改善或调整元件的特性而需要电容的情况下，通常是在IC芯片52内形成电容或者在半导体器件51外附加电容。
当在IC芯片52内形成电容的情况下，已知有例如在IC芯片52的制造工序中，将Si的扩散层或栅氧化膜等作为电介质而形成电容的方法。还有，为了在半导体器件51外部附加电容，已知有例如在系统基板上与半导体器件51一起安装电容器的方法。
但是，在IC芯片52内形成电容的情况下，由于IC芯片的面积增大存在成本增高的课题，在半导体器件外附加电容器的情况下，由于需要上述的电容器等的电容部件，也有在电子装置的小型化·低成本化方面存在界限的课题。
本发明是为解决上述课题进行的，其目的在于：由于在封装内备有电容，得到了能够降低噪声对IC的影响，并使IC内的模拟元件等的性能得到提高的半导体器件。
还有，本发明的目的在于：得到了能够实现IC芯片、电子装置的小型化、低成本化的半导体器件。
本发明的半导体器件具备：半导体元件；安装半导体元件的底座；在底座的下侧与底座保持恒定的间隔而配置的导电性板；以及覆盖半导体元件、底座及导电性板，所封入的模塑树脂。
本发明的半导体器件的底座由一块矩形平板构成，导电性板由多块矩形平板构成。
本发明的半导体器件的底座及导电性板分别由多块水平方向的平板和连接那些板的垂直方向的平板构成，底座的水平方向的平板和导电性板的水平方向的平板被交互配置。
本发明的半导体器件的底座及导电性板分别由一块水平方向的平板和与它联结的多块垂直方向的平板构成的、剖面形状是梳齿状的板组成，底座的垂直方向的平板和导电性板的垂直方向的平板被交互配置。
本发明的半导体器件具备：在底座与导电性板之间以及在邻接的导电性板之间保持间隔用的衬垫。
附图说明
图1是示出本发明的实施例1的半导体器件的概略结构的剖面图。
图2是示出本发明的实施例1的半导体器件的、将导电性板配置在规定的位置上的方法的一个例子的第一阶段的工序图。
图3是示出本发明的实施例1的半导体器件的、将导电性板配置在规定的位置上的方法的一个例子的第二阶段的工序图。
图4是示出本发明的实施例1的半导体器件的、将导电性板配置在规定的位置上的方法的一个例子的第三阶段的工序图。
图5是示出本发明的实施例2的半导体器件的概略结构的剖面图。
图6是示出本发明的实施例3的半导体器件的概略结构的剖面图。
图7是示出本发明的实施例4的半导体器件的概略结构的剖面图。
图8是示出本发明的实施例5的半导体器件的概略结构的剖面图。
图9是示出现有的半导体器件的概略结构的剖面图。
具体实施方式
以下，说明本发明的一个实施例。
实施例1
图1是示出本发明的实施例1的半导体器件1的概略结构的剖面图。图2～图4是阶段性地示出用于使导电性板3a对半导体元件1的底座3保持规定的间隔而并行配置的半导体器件的工序的一部分的图，由平面图、正视图、侧视图构成。
在图中，1是半导体器件。2是IC芯片(半导体元件)。3是由安装了IC芯片2的矩形平板构成的底座。作为底座3的材料应考虑满足强度或耐腐蚀性等的种种合适的材料，例如铜制的合金是合适的。
3a是与底座3保持恒定的间隔、对底座3平行地配置的、由矩形平板构成的导电板(导电性板)。作为导电板3a的材料，例如铜系的合金等是合适的。
4a、4 b是设置在IC芯片2上的焊接区状的电极(以下，称为焊接区)。5a～5d是焊丝(以下，称为导线)，6a是第一外部端子(外部端子)、6b是第二外部端子(外部端子)。
导线5a连接焊接区4a和第一外部端子6a，导线5b连接导电板3a和第一外部端子6a。还有，导线5c连接焊接区4b和第二外部端子6b，导线5d连接底座3和第二外部端子6b。
7是被设置的保护膜，使之覆盖在除焊接区4a及4b的上表面之外的IC芯片2上。8是封入IC芯片2的模塑树脂，在上述的2～7中，覆盖、封入除第一外部端子6a及第二外部端子6b的一部分之外的所有的部分。
D1是底座3与导电板3a之间的间隔，S1是底座3和导电性板3a相向的区域。
在以上构成的半导体器件1中，由于从底座3的下侧的、包含在区域S1中的模塑树脂8起作为电介质层的作用，由包含在该区域S1中的部分的底座3、导电板3a和电介质层形成电容。如假定模塑树脂8具有的介电常数为ρ，则电容值C1用以下的式(1)表示。
电容值C1＝ρ×S1/D1............(1)
该电容值C1具有作为用于降低电源噪声的旁路电容器及用于调整模拟元件等的特性的电容的功能。
导电板3a用种种合适的方法配置在规定的位置上。例如，通过如下那样形成半导体器件1，能够满足这种要求。
1、首先，形成包括最终成为底座3、导电板3a、第一外部端子6a及第二外部端子6b的部分的、使所有这些一体化的连接体。该连接体用连接部等保持连接并预先组装好，以便在完成的时刻各种结构要素配置在规定的位置上。用该连接体形成直到封入模塑树脂8之前的工序(图2)。
2、用模塑树脂8覆盖、封入除成为第一外部端子6a及第二外部端子6b部分的一部分之外的部分(图3)。
3、切断上述的连接部及多余的部分，使底座3、导电板3a、第一外部端子6a及第二外部端子6b分别独立。用封入的模塑树脂8保持底座3与导电板3a处于以恒定的间隔相互平行地配置的状态(图4)。
当使用上述那样的、预先形成的连接体形成半导体器件1时，能够得到简易、精巧的半导体器件。
如上所述，按照本实施例1的半导体器件1，由于在半导体器件1内的I(芯片2的下侧部分形成电容值C1，保持现有的半导体器件的面积不变，能够得到降低电源噪声等给予半导体元件的不良影响的效果。
还有，由于在模塑树脂8封入IC芯片2的工序中，流入底座3及导电板3a的间隙的模塑树脂8具有原样的作为电介质层的功能、形成电容值C1，不需要形成电介质层的工序等，能够得到在现有的半导体器件制作工序中不必增加新的工序、就能够实现电容部分的效果。
还有，由于不需要新准备电介质层的材料，也得到能够抑制成本的效果。
实施例2
图5是示出本发明的实施例2的半导体器件的概略结构的剖面图。在图中，11是半导体器件。13a～13c是从底座3起依次保持恒定的间隔而平行地配置的、由矩形的三块(多块)平板构成的导电板(导电性板)，从距底座3近的一方依次为第一块导电板13a、第二块导电板13b、第三块导电板13c。作为第一块～第三块导电板13a～13c例如用铜系的合金是合适的。
15a～15f是焊丝(以下，称为导线)。导线15a连接焊接区4a和第一外部端子6a，导线15b连接第一块导电板13a和第一外部端子6a，导线15c连接第三块导电板13c和第一外部端子6a。还有，导线15d连接焊接区4b和第二外部端子6b，导线15e连接底座3和第二外部端子6b，导线15f连接第二块导电板13b和第二外部端子6b。
D2是从底座3起依次以一定间隔配置的第一块～第三块导电板13a～13c的各自的间隔。S2是底座3和第一块～第三块导电板13a～13c的、共同的互相相向的区域。
在如上构成的半导体器件11中，由于从底座3的下侧的、包含在区域S2中的模塑树脂8起作为电介质层的作用，由包含在该区域S2中的底座3、第一块～第三块导电板13a～13c和电介质层形成电容。如假定导电性板的块数为N，模塑树脂8具有的介电常数为ρ，则电容值C2由以下的式(2)示出。
电容值C2＝(N-1)×ρ×S2/D2............(2)
这里，由于N＝3，C2＝2×ρ×S2/D2。
该电容值C2具有作为用于降低电源噪声的旁路电容器及用于调整模拟元件等的特性的电容的功能。
由于其它的结构要素与实施例1一样，其详细的说明从略。
第一块～第三块导电板13a～13c由种种合适的方法配置在规定的位置上。例如，与实施例1一样，当使用预先形成的连接体形成半导体器件11时，能够得到简易、精巧的半导体器件11。
如上所述，按照本实施例2的半导体器件11，电容值C2在半导体器件11内的IC芯片2的下侧部分形成。还有，在应用模塑树脂8封入IC芯片的工序中形成电容值C2。还有，模塑树脂8的一部分具有原样的作为电介质层的功能。因此，能够得到与实施例1同样的效果。
还有，由于具备多块导电板(第一～第三导电板13a～13c)，能够不增加半导体器件11的面积、得到使内置的电容值C2的调整成为可能的效果。
此外，在实施例2的半导体器件11中，导电性板是三块，但根据所要求的电容值，能够适当地增减。
实施例3
图6是示出本发明的实施例3的半导体器件21的概略结构的剖面图。在图中，21是半导体器件。23是安装了IC芯片2的底座。底座23是剖面形状为コ字形的、由一块弯曲了的板构成。23a是底座23中二块水平方向的平板，23b是连接二块水平方向的平板23a的垂直方向的平板。
24是与底座23保持恒定的间隔配置的导电板(导电性板)。导电板24与底座23同样由剖面形状为コ字形的一块弯曲了的板构成。24a是导电板24中的二块水平方向的平板，24b是连接二块水平方向平板24a的垂直方向的平板。
这些底座23及导电板24是将底座23的水平方向的平板23a和导电板24的水平方向的平板24a交互配置而成。
25a～25d是焊丝(以下，称为导线)。导线25a连接焊接区4a和第一外部端子6a，导线25b连接导电板24和第1外部端子6a。还有，导线25c连接焊接区4b和第二外部端子6b，导线25d连接底座23和第二外部端子6b。
D3是从底座23到导电板24的间隔。准确地说，这里，是从底座23的水平方向的平板23a到它的下侧的导电板24的水平方向的平板24a的间隔。S3是底座23及导电板24的水平方向的平板23a及24a相向的区域。
在如上构成的半导体器件21中，由于从底座23的下侧的、包含在区域S3中的模塑树脂起到作为电介质层的作用，由包含在该区域S3中的部分的底座23、导电板24和电介质层形成电容。如假定水平方向的平板23a及24a的总块数为N块，模塑树脂8具有的介电常数为ρ，则电容值C3用以下的式(3)表示。
电容值C3＝(N-1)×ρ×S3/D3............(3)
该电容值C3具有作为用于降低电源噪声的旁路电容器及用于调整模拟元件等的特性的电容的功能。
由于其它的结构要素与实施例1的一样，其详细的说明从略。
导电板24由种种合适的方法配置在规定的位置上。例如，与实施例1一样，当使用预先形成的连接体形成半导体器件21时，能够得到简易、精巧的半导体器件。
如上所述，按照本实施例3的半导体器件21，在半导体器件21内的IC芯片2的下侧部分形成电容值C3。还有，在应用模塑树脂8封入IC芯片的工序中形成电容值C3。还有，模塑树脂8的一部分具有原样的作为电介质层的功能。因此，能够得到与实施例1同样的效果。
还有，由于底座23及导电板24的剖面形状是コ字形，水平方向的平板23a及24a共同地由垂直方向的平板23b及24b保持间隔。因此，各水平方向的平板23a及24a之间的间隔更为准确。因此，能够得到电容值C3的离散性更为减少、精度得以提高的效果。
此外，在半导体器件21中，示出了底座23及导电板24用二块水平方向的平板23a及24a构成的情况，底座及导电板也可以分别由三块以上的多块平板构成。
实施例4
图7是示出本发明的实施例4的半导体器件的概略结构的剖面图。在图中，31是半导体器件。33是安装了IC芯片2的底座。底座33的剖面形状是梳齿状，33a是底座33中的一块水平方向的平板(以下，称为水平板)、33b是与水平板33a联结的多块垂直方向的平板(以下，称为垂直板)。垂直板33b相互保持恒定的间隔平行地配置。
34是与底座33保持恒定的间隔平行地配置的导电板(导电性板)。导电板34与底座33一样，其剖面形状是梳齿状，34a是导电板34中的一块水平方向的平板(以下，称为水平板)，34b是与水平板34a联结的多块垂直方向的平板(以下，称为垂直板)。垂直板34b相互保持恒定的间隔平行地配置。
35a～35d是焊丝(以下，称为导线)。导线35a连接焊接区4a和外部端子6a，导线35b连接导电板33a和外部端子6a。还有，导线35c连接焊接区4b和外部端子6b，导线35d连接底座33和外部端子6b。
D4是从底座33的垂直板到与之相邻的导电板34的垂直板34b的间隔。S4是底座33及导电板34的、垂直板33b和34b相向的区域。
在如上构成的半导体器件31中，由于从底座33下侧的、包含在区域S4中的模塑树脂起到作为电介质层的作用，由包含在这个区域S4中的部分的底座33、导电板34和电介质层形成电容。如假定垂直板33b及34b的总块数为N、模塑树脂8具有的介电常数为ρ，则电容值C4用以下的式(4)表示。
电容值C4＝(N-1)×ρ×S4/D4............(4)
该电容值C4具有作为用于降低电源噪声的旁路电容器及用于调整模拟元件等的特性的电容的功能。
由于其它的结构要素与实施例1的一样，其详细的说明从略。
导电板34由种种合适的方法配置在规定的位置上。例如，与实施例1一样，当使用预先形成的连接体形成半导体器件31时，能够得到简易、精巧的半导体器件31。
如上所述，按照本实施例4的半导体器件31，在半导体器件31内的IC芯片2的下侧部分形成电容值C4。还有，在应用模塑树脂8封入IC芯片2的工序中形成电容值C4。还有，模塑树脂8的一部分具有原样的作为电介质层的功能。因此，能够得到与实施例1同样的效果。
还有，由于底座33及导电板34的剖面形状是梳齿状，多块板33b及34b由平板33a及34a保持间隔。因此，能够得到电容值C4的离散性更为减少、精度得以提高的效果。
实施例5
图8是示出本发明的实施例5的半导体器件41的概略结构的剖面图。
实施例5的半导体器件是在实施例2的半导体器件11的、底座3及第一块～第三块导电板13a～13c的相邻的板彼此之间插入衬垫49而成。
在图中，41是半导体器件。49是插入在底座3与第一块～第三块的导电板(导电性板)13a～13c的相邻的板彼此之间、保持各板的间隔的衬垫。这里，衬垫被插入四个角，以保持上述间隔。作为衬垫49的材料可以考虑种种合适的材料，可使用从绝缘性、用于保持各板的间隔的硬度、对温度·水分的耐久性等的观点看为合适的材料。例如，硬质树脂或塑料等是合适的。
衬垫49的安装方法可考虑种种合适的方法。例如，由粘接剂粘接、使用装配工具等的安装等、只要是合适的方法用任何方法都可以。由于其它的结构要素与实施例1一样，其详细的说明从略。
如上所述，按照本实施例5的半导体器件41，由于除衬垫49以外的结构与半导体器件11一样，能够得到与实施例2同样的效果。
还有，由于具备在底座3与第一块～第三块导电板(导电性板)13a～13c的相邻的板彼此之间保持各板的间隔的衬垫49，能够得到电容值C2的离散性少、精度得以提高的效果。
此外，在实施例5的半导体器件41中，示出了将衬垫49的插入应用于实施例2的半导体器件11的例子，但也能够应用于实施例1的半导体器件1中。此外，也能够应用于以保持底座与导电板的间隔为目的的其它的半导体器件。
如上所述，按照本发明，由于具备：半导体元件；安装半导体元件的底座；在底座的下侧、与底座保持恒定的间隔配置的导电性板；覆盖半导体元件、底座及导电性板，所封入的模塑树脂那样地构成半导体器件，能够在半导体器件内的半导体元件的下侧部分形成电容。因此，能够原样地保持现有的半导体器件的面积，具有得到能够降低电源噪声等给予半导体元件的不良影响的半导体器件的效果。
还有，在应用模塑树脂封入半导体元件的工序中，由于流入底座与导电板的间隙的模塑树脂具有原样的作为电介质层的功能、形成电容，从而不需要形成电介质层的工序，具有得到不必在现有的半导体器件制作工序中增加新的工序就能够实现形成电容部分的效果。还有，由于也不必准备新的电介质层的材料，具有得到能够抑制成本的半导体器件的效果。

Claims (5)

1、一种半导体器件，其特征在于：
具备：
半导体元件；
安装该半导体元件的底座；
在该底座的下侧、与该底座保持恒定的间隔而配置的导电性板；
与上述半导体元件、底座及导电性板电连接的外部端子；以及
覆盖上述半导体元件、底座及导电性板，所封入的模塑树脂。
2、如权利要求1所述的半导体器件，其特征在于：
底座由一块矩形平板构成，导电性板由多块矩形平板构成。
3、如权利要求1所述的半导体器件，其特征在于：
底座及导电性板分别由多块水平方向的平板和连接那些板的垂直方向的平板构成，上述底座的水平方向的平板与上述导电性板的水平方向的平板被交互配置。
4、如权利要求1所述的半导体器件，其特征在于：
底座及导电性板分别由一块水平方向的平板和与之联结的多块垂直方向的平板构成的剖面形状为梳齿状的板组成，上述底座的垂直方向的平板与上述导电性板的垂直方向的平板被交互配置。
5、如权利要求1所述的半导体器件，其特征在于：
在底座与导电性板之间、及邻接的导电性板之间，具备保持间隔用的衬垫。
CNA031105866A 2002-08-13 2003-04-11 半导体器件 Pending CN1476082A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002235927A JP2004079680A (ja) 2002-08-13 2002-08-13 半導体装置
JP235927/2002 2002-08-13

Publications (1)

Publication Number Publication Date
CN1476082A true CN1476082A (zh) 2004-02-18

Family

ID=31492470

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA031105866A Pending CN1476082A (zh) 2002-08-13 2003-04-11 半导体器件

Country Status (5)

Country Link
US (1) US6828662B2 (zh)
JP (1) JP2004079680A (zh)
KR (1) KR20040015673A (zh)
CN (1) CN1476082A (zh)
TW (1) TWI222187B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034767A (zh) * 2009-10-06 2011-04-27 三菱电机株式会社 安装电路基板
CN105448878A (zh) * 2014-08-29 2016-03-30 展讯通信（上海）有限公司 一种集成电容的引线框架型封装结构
CN111952259A (zh) * 2019-05-15 2020-11-17 株式会社电装 半导体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084870B2 (en) * 2006-03-27 2011-12-27 Fairchild Semiconductor Corporation Semiconductor devices and electrical parts manufacturing using metal coated wires
JP5796956B2 (ja) * 2010-12-24 2015-10-21 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
JP6094592B2 (ja) * 2012-10-01 2017-03-15 富士電機株式会社 半導体装置とその製造方法
CN110098156B (zh) * 2018-01-29 2023-04-18 光宝新加坡有限公司 用于电容耦合隔离器的电容耦合封装结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61108160A (ja) * 1984-11-01 1986-05-26 Nec Corp コンデンサ内蔵型半導体装置及びその製造方法
JP2882944B2 (ja) 1992-08-28 1999-04-19 京セラ株式会社 半導体装置
AU2371795A (en) * 1994-05-17 1995-12-05 Olin Corporation Electronic packages with improved electrical performance
US6054754A (en) * 1997-06-06 2000-04-25 Micron Technology, Inc. Multi-capacitance lead frame decoupling device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034767A (zh) * 2009-10-06 2011-04-27 三菱电机株式会社 安装电路基板
CN102034767B (zh) * 2009-10-06 2013-11-27 三菱电机株式会社 安装电路基板
CN105448878A (zh) * 2014-08-29 2016-03-30 展讯通信（上海）有限公司 一种集成电容的引线框架型封装结构
CN111952259A (zh) * 2019-05-15 2020-11-17 株式会社电装 半导体装置

Also Published As

Publication number Publication date
TWI222187B (en) 2004-10-11
JP2004079680A (ja) 2004-03-11
US20040032015A1 (en) 2004-02-19
TW200402850A (en) 2004-02-16
KR20040015673A (ko) 2004-02-19
US6828662B2 (en) 2004-12-07

Similar Documents

Publication Publication Date Title
CN1199268C (zh) 半导体装置及其制造方法
CN1183593C (zh) 半导体装置
CN100345466C (zh) 元件内置型多层基板
CN100336216C (zh) 散热增强的薄倒装引脚铸模封装及其封装方法
CN1649146A (zh) 半导体器件
CN1610971A (zh) 具有垂直连接电容器的电子装置及其制造方法
CN1851921A (zh) 半导体器件
CN1198335C (zh) 半导体装置
CN1227734C (zh) 半导体器件
CN1855477A (zh) 电路装置
CN1641874A (zh) 多芯片封装
CN1442902A (zh) 半导体器件及其制造方法
CN1993012A (zh) 能以简单结构减小宽频带上的噪声的多层接线板
CN1835232A (zh) 多芯片型半导体装置及其制造方法
CN101034621A (zh) 层叠电容器及其安装构造
CN1881490A (zh) 层叠电容器
CN1825579A (zh) 电路衬底装置及电路装置
CN1670580A (zh) 半导体芯片和利用其的显示设备
CN1812082A (zh) 半导体器件
CN1774159A (zh) 等离子体显示器面板组件
US20080180921A1 (en) Electronic package structure
CN1476082A (zh) 半导体器件
CN1482677A (zh) 电子元件
CN1160855C (zh) 信号线启动速度提高的半导体集成电路及其中提高信号线启动速度的方法
CN1763933A (zh) 印刷电路板与引入其的电路单元

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication