CN105448878A - 一种集成电容的引线框架型封装结构 - Google Patents

一种集成电容的引线框架型封装结构 Download PDF

Info

Publication number
CN105448878A
CN105448878A CN201410438200.5A CN201410438200A CN105448878A CN 105448878 A CN105448878 A CN 105448878A CN 201410438200 A CN201410438200 A CN 201410438200A CN 105448878 A CN105448878 A CN 105448878A
Authority
CN
China
Prior art keywords
lead frame
package structure
type package
frame type
metab
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410438200.5A
Other languages
English (en)
Inventor
樊茂
朱小荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spreadtrum Communications Shanghai Co Ltd
Original Assignee
Spreadtrum Communications Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spreadtrum Communications Shanghai Co Ltd filed Critical Spreadtrum Communications Shanghai Co Ltd
Priority to CN201410438200.5A priority Critical patent/CN105448878A/zh
Publication of CN105448878A publication Critical patent/CN105448878A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明涉及微电子技术领域，具体涉及一种引线框架型封装结构。一种集成电容的引线框架型封装结构，包括封装体，封装体上设有与外部连接的引脚，封装体内包括，金属底座；芯片，设置于金属底座上，与引脚通过金属引线连接；芯片上包括至少一设定位置，设定位置与金属底座之间设置一金属极板，金属极板与金属底座构成一电容。本发明在不增加封装结构复杂性的基础上，在本应连接在外部电路中的电容集成于封装体内部，简化了外部电路结构，为客户在实际应用中节约成本和提供便利。

Description

一种集成电容的引线框架型封装结构
技术领域
本发明涉及微电子技术领域，具体涉及一种引线框架型封装结构。
背景技术
引线框架型封装结构是集成电路封装的一种主要形式，现有技术的引线框架型封装结构如图1所示，包括封装体(1)，与外部连接的引脚(4)，封装体(1)内包括金属底座(2)、芯片(3)，芯片(3)设置于金属底座(2)上，与引脚(4)通过金属引线(5)连接；芯片(3)与金属底座(2)之间设有粘合剂组成的粘合薄膜层(6)；随着外围电路功能的不断扩展，在实际应用中，外围电路中常常需要设置过多的电容，占用了印制电路板的面积，不利于电子系统的小型化，同时增加芯片的应用成本。
发明内容
本发明的目的在于，提供一种集成电容的引线框架型封装结构，解决以上技术问题。
本发明所解决的技术问题可以采用以下技术方案来实现：
一种集成电容的引线框架型封装结构，包括封装体，所述封装体上设有与外部连接的引脚，所述封装体内包括，
金属底座；
芯片，设置于所述金属底座上，与所述引脚通过金属引线连接；其特征在于，
所述芯片上包括至少一设定位置，所述设定位置与所述金属底座之间设置一金属极板，所述金属极板与所述金属底座构成一电容。
本发明的集成电容的引线框架型封装结构，当所述芯片上包括多个所述设定位置时，每一所述设定位置处设置一金属极板，多个所述金属极板相互分离，并共用所述金属底座构成多个所述电容。
本发明的集成电容的引线框架型封装结构，所述金属极板与所述金属底座之间填充绝缘介质。
本发明的集成电容的引线框架型封装结构，所述芯片与所述金属底座之间设有绝缘材料制成的粘结薄膜层，用以粘结与紧固所述芯片。
本发明的集成电容的引线框架型封装结构，所述金属底座沿所述封装体的表面设置。
本发明的集成电容的引线框架型封装结构，所述金属底座连接电源地。
本发明的集成电容的引线框架型封装结构，所述引脚包括第一部分和第二部分，所述第一部分位于所述封装体的内部，所述第二部分与外部接触。
本发明的集成电容的引线框架型封装结构，所述芯片上包括复数个电路节点，所述金属极板电连接于预定的所述电路节点上或所述芯片的预定引脚上。
本发明的集成电容的引线框架型封装结构，所述封装体采用贴装型的封装结构，通过表面贴装的形式与外部电路板连接。
本发明的集成电容的引线框架型封装结构，所述封装体采用插入式的封装结构，通过插接的形式与外部电路板连接。
有益效果：由于采用以上技术方案，本发明在不增加封装结构复杂性的基础上，将本应连接在外部电路中的电容集成于封装体内部，简化了外部电路结构，为客户在实际应用中节约成本和提供便利。
附图说明
图1为现有技术的封装结构示意图；
图2为本发明的封装结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
参照图2，一种集成电容的引线框架型封装结构，包括封装体1，封装体1上设有与外部连接的引脚4，封装体1内包括，
金属底座2；
芯片3，设置于金属底座2上，与引脚4通过金属引线5连接；其中，芯片3上包括至少一设定位置，设定位置与金属底座2之间设置一金属极板7，金属极板7与金属底座2构成一电容。
本发明在不增加封装结构复杂性的基础上，将本应连接在外部电路中的电容集成于封装体内部，简化了外部电路结构，为客户在实际应用中节约成本和提供便利。
本发明的集成电容的引线框架型封装结构，当包括多个设定位置时，每一设定位置处设置一金属极板7，多个金属极板7相互分离，并共用金属底座2构成多个电容。
本发明的集成电容的引线框架型封装结构，金属极板7与金属底座2之间填充绝缘介质。
本发明的集成电容的引线框架型封装结构，芯片3与金属底座2之间设有绝缘材料制成的粘结薄膜层，用以粘结与紧固芯片3。
本发明的集成电容的引线框架型封装结构，金属底座2沿封装体1的表面设置，便于接地处理。
本发明的集成电容的引线框架型封装结构，金属底座2连接电源地。
本发明的集成电容的引线框架型封装结构，引脚4包括第一部分和第二部分，第一部分位于封装体1的内部，第二部分与外部接触。
本发明的集成电容的引线框架型封装结构，芯片上包括复数个电路节点，金属极板7电连接于预定的电路节点上或芯片的预定引脚上。
本发明的集成电容的引线框架型封装结构，封装体1可以是贴装型的封装结构，通过表面贴装的形式与外部电路板连接。在外部印制电路板的表面直接焊接，易于电子产品的小型化。封装体1可以是两边布线形式的封装结构，也可以是四边布线形式的封装结构。
本发明的集成电容的引线框架型封装结构，封装体1可以是插入式的封装结构，通过插接的形式与外部电路板连接。如采用双列直插型的封装结构，易于与外部电路板的组装。
本发明的一种具体实施步骤可以如下，
步骤1，在芯片3的设定位置处连接金属极板7，也可以采用气相沉积的方式生成金属极板7；
步骤2，将芯片3粘贴至金属底座2上，设有金属极板7的一面朝向金属底座2；
步骤3，采用金属引线5将芯片3的引出端与相对应的引脚4互连；
步骤4，采用封装材料对芯片3、金属引线5、及金属底座2进行封装以得到封装体1。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (10)

1.一种集成电容的引线框架型封装结构，包括封装体，所述封装体上设有与外部连接的引脚，所述封装体内包括，
金属底座；
芯片，设置于所述金属底座上，与所述引脚通过金属引线连接；其特征在于，
所述芯片上包括至少一设定位置，所述设定位置与所述金属底座之间设置一金属极板，所述金属极板与所述金属底座构成一电容。
2.根据权利要求1所述的一种集成电容的引线框架型封装结构，其特征在于，当所述芯片上包括多个所述设定位置时，每一所述设定位置处设置一金属极板，多个所述金属极板相互分离，并共用所述金属底座构成多个所述电容。
3.根据权利要求1所述的一种集成电容的引线框架型封装结构，其特征在于，所述金属极板与所述金属底座之间填充绝缘介质。
4.根据权利要求1所述的一种集成电容的引线框架型封装结构，其特征在于，所述芯片与所述金属底座之间设有绝缘材料制成的粘结薄膜层，用以粘结与紧固所述芯片。
5.根据权利要求1所述的一种集成电容的引线框架型封装结构，其特征在于，所述金属底座沿所述封装体的表面设置。
6.根据权利要求1所述的一种集成电容的引线框架型封装结构，其特征在于，所述金属底座连接电源地。
7.根据权利要求1所述的一种集成电容的引线框架型封装结构，其特征在于，所述引脚包括第一部分和第二部分，所述第一部分位于所述封装体的内部，所述第二部分与外部接触。
8.根据权利要求1所述的一种集成电容的引线框架型封装结构，其特征在于，所述芯片上包括复数个电路节点，所述金属极板电连接于预定的所述电路节点上或所述芯片的预定引脚上。
9.根据权利要求1所述的一种集成电容的引线框架型封装结构，其特征在于，所述封装体采用插入式的封装结构，通过插接的形式与外部电路板连接。
10.根据权利要求1所述的一种集成电容的引线框架型封装结构，其特征在于，所述封装体采用贴装型的封装结构，通过表面贴装的形式与外部电路板连接。
CN201410438200.5A 2014-08-29 2014-08-29 一种集成电容的引线框架型封装结构 Pending CN105448878A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410438200.5A CN105448878A (zh) 2014-08-29 2014-08-29 一种集成电容的引线框架型封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410438200.5A CN105448878A (zh) 2014-08-29 2014-08-29 一种集成电容的引线框架型封装结构

Publications (1)

Publication Number Publication Date
CN105448878A true CN105448878A (zh) 2016-03-30

Family

ID=55558907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410438200.5A Pending CN105448878A (zh) 2014-08-29 2014-08-29 一种集成电容的引线框架型封装结构

Country Status (1)

Country Link
CN (1) CN105448878A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023202219A1 (zh) * 2022-04-21 2023-10-26 海南摩尔兄弟科技有限公司 一种芯片封装结构、雾化器、电子雾化装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1222762A (zh) * 1997-11-27 1999-07-14 日本电气株式会社 球栅阵列型半导体器件
CN2515804Y (zh) * 2002-01-11 2002-10-09 财团法人工业技术研究院 具低切换噪声的构装结构
CN1476082A (zh) * 2002-08-13 2004-02-18 ������������ʽ���� 半导体器件
CN101114640A (zh) * 2006-07-25 2008-01-30 罗姆股份有限公司 半导体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1222762A (zh) * 1997-11-27 1999-07-14 日本电气株式会社 球栅阵列型半导体器件
CN2515804Y (zh) * 2002-01-11 2002-10-09 财团法人工业技术研究院 具低切换噪声的构装结构
CN1476082A (zh) * 2002-08-13 2004-02-18 ������������ʽ���� 半导体器件
CN101114640A (zh) * 2006-07-25 2008-01-30 罗姆股份有限公司 半导体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023202219A1 (zh) * 2022-04-21 2023-10-26 海南摩尔兄弟科技有限公司 一种芯片封装结构、雾化器、电子雾化装置

Similar Documents

Publication Publication Date Title
JP3499202B2 (ja) 半導体装置の製造方法
CN206282838U (zh) 无源器件与有源器件的集成封装结构
CN102760724B (zh) 一种联合封装的功率半导体器件
CN101859755A (zh) 一种功率mosfet封装体及其封装方法
CN102244066A (zh) 一种功率半导体模块
KR20110026427A (ko) 복수의 부품을 구비한 칩 카드
US20140117525A1 (en) Power module package and method of manufacturing the same
CN103426869B (zh) 层叠封装件及其制造方法
US6992387B2 (en) Capacitor-related systems for addressing package/motherboard resonance
JP6486390B2 (ja) コミュテーションセル
CN105518853A (zh) 嵌入式电子封装和相关联的方法
CN103151328A (zh) 半导体封装件及其制造方法
CN206407909U (zh) 一种双面芯片及环境传感器
CN105448878A (zh) 一种集成电容的引线框架型封装结构
US8981549B2 (en) Multi chip package
CN102222627A (zh) 具有晶圆尺寸贴片的封装方法
CN102938442B (zh) Led封装单元及包括其的led封装系统
CN105390477B (zh) 一种多芯片3d二次封装半导体器件及其封装方法
CN104766833B (zh) 一种ltcc基板正反面布置电路的微波电路三维封装结构
CN103855135A (zh) 三维硅穿孔构建
KR20140148273A (ko) 반도체 패키지 및 그 제조 방법
CN106024647A (zh) 一种cob封装器件低成本生产工艺
US10068882B2 (en) High-frequency module
CN111524702A (zh) 一种串联电容的制作方法及可贴装的串联电容
JPH06325988A (ja) パッケージ型固体電解コンデンサー

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160330

RJ01 Rejection of invention patent application after publication