CN1475811A - 半导体测试装置和半导体测试方法 - Google Patents

半导体测试装置和半导体测试方法 Download PDF

Info

Publication number
CN1475811A
CN1475811A CNA031474640A CN03147464A CN1475811A CN 1475811 A CN1475811 A CN 1475811A CN A031474640 A CNA031474640 A CN A031474640A CN 03147464 A CN03147464 A CN 03147464A CN 1475811 A CN1475811 A CN 1475811A
Authority
CN
China
Prior art keywords
voltage
output
correction
comparison
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031474640A
Other languages
English (en)
Other versions
CN1267738C (zh
Inventor
坂口英明
之
永广雅之
森雅美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1475811A publication Critical patent/CN1475811A/zh
Application granted granted Critical
Publication of CN1267738C publication Critical patent/CN1267738C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

提供一种半导体测试装置和半导体测试方法，其能使廉价配置的装置精确地对半导体集成电路进行有关接受或拒绝的确定和测试，所述半导体集成电路有大量输出端，各用于输出多级电平输出电压。半导体测试装置包括输出电压测试装置和比较电压生成数据输入装置。输出电压测试装置包括测试电压输入装置，比较电压生成装置，高电平比较器，低电平比较器，和比较结果输出装置。高电平比较器和低电平比较器构成比较装置，其用于被测试的电压与比较电压的比较。

Description

半导体测试装置和半导体测试方法
发明领域
本发明涉及半导体测试装置和半导体测试方法，特别是涉及能精确测试半导体集成电路的分级输出电压的半导体测试装置和半导体测试方法，所述半导体集成电路具有大量输出端，各个输出端用于输出多级输出电压(分级输出电压)，以驱动液体显示板或诸如此类。
背景技术
液晶显示板(TFT液晶显示板)的驱动模式，根据液晶驱动电压的极性转换模式，而分为两种类型，即点反转模式和线反转模式。至于从液晶驱动(此后称为液晶驱动装置)的半导体集成电路输出的液晶驱动电压，这个电压输出作为按照显示灰度等级，由最大电压5V、13V等等划分为预定的多级电压而生成的DA转换电压。例如，在256(灰度)等级显示的情况下，点反转模式是输出512级驱动电压，而线反转模式则输出256级驱动电压。
根据现有技术的液晶驱动装置以例如组件的形式构成，其具有384根引线，以驱动各有128点的R、G和B三系列。当按照SXGA标准，垂直1024点乘水平1280点的液晶显示板用，任何液晶驱动装置驱动时，要用十块这种液晶驱动装置，各以具有384根引线的组件形式构成。其间，在这种液晶驱动装置装运过程中，要全部进行检验，那些不满足预定规格的液晶驱动装置就被选择剔除。
图17示出典型的液晶驱动装置的示意方块图。(灰度)等级显示输入数据RGB(在每种颜色中以6位或更多位输出)顺序被取样，由此，数量与一个水平周期相应的(灰度)等级显示输入数据段被获得并寄存在存储器中。此后，数据的第一段经电平移位器提供给DA转换器(数模转换器，以后有时缩写为DAC)。对每一输出，DAC选择由参考电压生成电路(梯形电阻器)生成的分级电平，从而经过为每一输出提供的输出运算放大器和输出端子，输出分级电平(分级输出电压)。
图18示出参考电压生成电路的示意电路图。上述参考电压生成电路生成期待的分级电平，作为从利用梯形电阻器(R1-Rn)划分DC电压Vdc所形成的电阻器连接点输出的电压(V0-Vn)。依赖于上述输入数据(位数)，6位DAC允许有64级电平显示，8位DAC允许有256级电平显示，而10位DAC则允许有1024级电平显示。随着液晶驱动装置中电平的分级数目的增加，在液晶驱动装置的测试中高精度电压测量变得不可缺少，以确保质量。
也就是说，用于检验从DAC输出的分级输出电压是否有正确的电压值，以及在DAC之中分级输出电压的值是否一致的测试，是必要的。再有，当加至被测试的器件(DUT：处于测试条件下的器件)的电源相同时，并且输出性能从64级电平提高到256级电平时，测量的精度需要提高至四位。
下面描述半导体测试装置(半导体测试系统)，半导体测试方法等等，所述情况是被测试的DUT是液晶驱动装置(液晶驱动LSI)，其包括n级电平DAC，每个DAC从驱动液晶显示板的n个电压级中选择并输出一个，还包括M个液晶驱动用的输出端子。
图19和20各示出现有技术的半导体测试系统的示意方块图。这种现有技术在例如JP-A2001-99899中有所披露。图19的现有技术半导体测试系统由测试DUT 181的半导体测试装置(半导体测试器)182组成。半导体测试装置182向DUT 181提供预定的输入信号(未示)，由此测试(确定)由提供在DUT 181中的DAC 183以某种方法转换，然后从输出端子Y1-YM输出的信号是否适当。在这种半导体测试系统中，半导体测试装置182向DUT(液晶驱动装置)181提供预定的输入信号，从而使DUT顺序输出第一级电平信号至第n级电平信号。这个输出由提供在半导体测试装置182中的矩阵开关184(ch1-chM)开关，然后输入至模拟电压表185。模拟电压表185顺序测量每一输出(输出端子Y1-YM)的第一级输出电压。在每次测量中，结果存储在半导体测试装置182提供的数据存储器186中。这个操作重复至第n级电平，因而所有输出和所有电平级的数据完全存储在数据存储器185中。结果，规模数量为输出m(M个输出端子)×n(n个电平级)的数据被存储在数据存储器186中。
存储在数据存储器186中的数据，在半导体测试装置182提供的运算装置187中作预定的运算处理，由此对每一输出端子的每一级输出电压，以及这些输出端子之间的分级输出电压的一致性，进行测试。在液晶驱动装置(DUT181)的这种测试中，随着液晶驱动装置的输出数目和分级数目的增加，产生以较高的精度测量分级输出电压值的必要性。这使测试时间增加，并要求有包括高精度模拟电压表(185)的半导体测试装置(182)。
在图20的现有技术半导体测试系统中，测量每一分级电平的期待值电压(期待值分级电压)与从液晶驱动装置的有关输出端子(Y1-YM)输出的电压之间的差分电压。比较部196以并行方式确定这些差分电压。这里，期待值分级电压(下文有时为期待值电压)指示按照设计、依赖于每一分级电平而期待生成的电压。图20的现有技术半导体测试装置包括DUT 191，半导体测试装置192，期待值电压生成装置60，和差分放大器阵列模块193。DUT 191包括多个DAC 194。差分放大器阵列模块193包括差分放大器195。半导体测试装置192包括比较部196。DUT 191和半导体测试装置192的运算，与图19的DUT 181和半导体测试装置182的运算相同。
期待值电压生成装置60生成将从DUT 191输出的期待值分级电压，即理想输出电压(期待值电压)。差分放大器阵列模块193中的差分放大器195，接收期待值电压生成装置60的输出和DUT 191的输出端子(Y1-TM)的输出。差分放大器阵列模块193(差分放大器195)，对期待值电压生成装置60的输出与DUT 191的有关输出端子(Y1-TM)的输出之间的差分电压进行放大，然后将差分电压提供给半导体测试装置192(ch1-chM)。
例如，被测试的DUT 191是液晶驱动装置(液晶驱动LSI)，其包括M个液晶驱动用的输出端子，并包括n级电平DAC 194，这些DAC194各从n个电压电平中选择一个，经输出端子输出电压电平。半导体测试装置192向DUT191提供输入信号(未示)，因此使DUT191在M个输出端子上生成预定的分级输出电压。M个输出端子上的每一分级输出电压，同时输入至差分放大器阵列模块193中提供的每一差分放大器195的一个输入端。另一方面，分级输出电压的期待值电压从期待值电压生成装置60提供给每一差分放大器195的另一输入端。差分放大器阵列模块193获取从DUT191的M个输出端子输出的分级输出电压与从期待值电压生成装置60输出的期待值电压之间的差分电压，即对期待值电压的偏差。
为了精确地比较和确定差分电压，首先由差分放大器阵列模块193中提供的放大装置(未示；见图21中的放大器8)对差分电压进行放大。M路放大了的电压(Y1-TM)经差分放大器阵列模块193的输出端子输出至半导体测试装置192的测试器通道(ch1-chM)。
半导体测试装置192包括两部分电压测量装置。它们是用来精确测量DC电压电平的DC测量单元(未示)，和提供在测试器通道中的上述比较部196。比较部196主要进行功能性操作测试，因而电压测量和精度比DC测量单元低。因此，在原来的配置中，比较部196不能对差分电压进行上述精确比较和确定。但是，使用放大装置的上述差分电压放大，使比较部196能进行精确比较和确定。这样，与现有技术相比，在测量中使用差分放大器阵列模块193能实现同样的或更高的精度。
图21示出与图20类似的现有技术半导体测试系统。图21中所示的DUT、减法器6和放大器8、期待值电压生成装置60和半导体测试装置15，分别相应于图20的DUT191、差分放大器195(差分放大器阵列模块193)、期待值电压生成装置60和半导体测试装置192。数字比较部11相应于比较部196。半导体测试装置15进一步包括测试器控制装置40和外围电路块部12。测试器控制装置40根据数字比较部11提供的信号(D1-DM)进行必要的处理。
在图20和21的装置进行的测试中，当每一分级电平的期待值电压从期待值电压生成装置60输出时，已事先按照γ-特性技术规范之类设定的期待值电压由程序来计算，这个计算的结果数据被传送至期待值电压生成装置60，从这里顺序输出期待值电压。
图22示出图20和21的现有技术半导体测试系统中的期待值电压生成装置的示意电路块。这里，期待值电压生成装置60被描述为图20中的期待值电压生成装置60，和图21中的期待值电压生成装置60。在期待值电压生成装置60中，从半导体测试装置192或半导体测试装置15传送来的数据，被输入至控制装置65，而需要暂时存储的数据则存储在存储装置66中。每一段数据由DAC61转换为与其相应的期待值电压，然后作为期待值电压(61a)输出至差分放大器阵列模块193或减法器6。
图23示出分级输出电压动态的波形图。这个图表示：期待值分级电压波形“a”从期待值电压生成装置60输出至差分放大器阵列模块193(差分放大器195)或减法器6；分级输出电压波形“b”从作为液晶驱动装置的DUT(191)输出。从液晶驱动装置输出的分级输出电压相对于期待值电压有例如ΔV1、ΔV2和ΔV3的偏差电压。在液晶驱动装置(DUT)的测试中，测试这些偏差电压是否落在预定的电压范围内，以及这些偏差电压ΔVi(i＝1至n)在输出端子之间是否一致。
图24简要示出现有技术半导体测试装置的输出电压测试装置电路块的方块图。输出电压测试装置50并入图20的半导体测试装置192的比较部196，进行所谓数字确定。输出电压测试装置50包括：测试电压输入装置51，其用于输入来自液晶驱动装置(DUT)输出端子(未示)的被测试的电压；高电平比较器52，其用作高电平比较装置，对被测试的电压和高电平参考电压进行比较；低电平比较器53，其用作低电平比较装置，对被测试的电压和低电平参考电压进行比较；VOH输入装置54，其用于向高电平比较器52提供高电平比较电压；VOL输入装置55，其用于向低电平比较器53提供低电平比较电压；和比较结果输出装置56，其用于输出在高电平比较器52和低电平比较器53中的比较结果，分别作为高电平比较结果数据DMH和低电平比较结果数据DML。每个高电平比较器52和低电平比较器53都是由比较器组成。
配置在输出电压测试装置50外面的测试器控制装置40，向DAC 106提供与高电平比较电压VOH相应的高电平比较电压生成数据IVH的数字数据。DAC 106将数字数据转换为高电平比较电压VOH的模拟电压，并向VOH输入装置54提供高电平比较电压VOH。同样，测试器控制装置40向DAC107提供与低VOL相应的低电平比较电压生成数据IVL的数字数据。DAC107将数字数据转换为低VOL的模拟电压，并向VOL输入装置55提供低VOL。测试器控制装置40包括在数量上与DUT的输出端数量相对应的例如200-500通道(图中只表示一个通道chM)的多个输出电压测试装置50。
尽管如此，按照图24中所示的现有技术输出电压测试装置50的配置，在来自液晶驱动装置(DUT)的分级输出电压的测量中，分级输出电压的确定，是通过对从半导体测试装置中提供的比较装置(比较器)来的比较结果输出数据，进行数字信号处理而实现的。为了提高测量和确定中的精度，比较器可用具有高精度(例如1mV或更好)的昂贵的比较器替换。尽管如此，半导体测试装置要求比较器在数量上与液晶驱动装置(DUT)的输出端子的数量相称。这样产生的问题是半导体测试装置本身变得极为昂贵。
例如，在具有384个输出端子64级电平(6位彩色灰度等级)的液晶驱动装置的情况下，在比较器中有20-10mV或类似的电压测量精度是足够的(例如3-5V划分为64级电平，同时假定数值有1/4左右的容限)。比较而言，在具有384个输出端子256级电平(8位彩色灰度等级)的液晶驱动装置的情况下，在比较器中有5.0-2.5mV或类似的精度是必要的(例如3-5V划分为256级电平，同时假定数值有1/4左右的容限)。这是因为为保持液晶显示板的显示质量，对液晶驱动装置的分级输出来说，输出端子之间的变差要维持在每级电平电压的1/4左右以内。
这就是说，在电源电压为5V的情况下，在64级电平的液晶驱动装置中，相邻的分级电平之间的电压差大约为80mV，尽管这个值依赖于γ校正。这样，就需要保证输出端子之间的变差近似或小于20mV。因此，比较器中的电压测量精度需要如下。例如，在图20的半导体测试系统中，当分级输出电压与期待值电压之间的差分电压在差分放大器195中放大10倍时，20mV(相应于保险的变并电压)的差分电压被放大到200mV。因此，当精度允许200mV的1/10即20mV的精确测量时，就能实现保险的变差电压。也就是说，精度必须允许200mV的1/10即20mV的精确测量。这种测量精度符合目前广泛使用的测试器的比较器技术规格。
提供在期待值电压生成装置60中的DAC61(见图22)，由具有2mV或更好分辨率的数模转换器组成。尽管如此，除这个分辨率之外，DAC有几mV的偏置误差和0.01％的增益误差等等。所以，存在的问题是这些误差阻碍了分级输出电压的较高的精确测量，而这是有256、512或更多分级电平的液晶驱动装置所必需的。
与上面讨论的类似，256级电平的液晶驱动装置要求5mV左右的测量精度。进一步说，512级电平的液晶驱动装置要求2.5mV的测量精度。也就是说，在分级电平数目超过256的液晶驱动装置中，若使用现有技术的测试方法，电压测量的精度就不够了。这已引起产量降低和装运质量降低的问题。
再有，具有较高精度和几十MHz响应速度的比较器，一般是特殊订货项目。因此，选用这类新的专用元件引起元件成本的增加，因而是不理想的。为了满足液晶显示板的更高图像质量的需要，显示板上的象素数目逐年增加，每一液晶驱动装置的输出端子数目也在增加，因此希望每一比较器的成本极大地降低。这样，就不希望采用上述使测试器价格增加的选用专用比较器的解决方法。选用专用比较器还引起这样的问题，即基于特殊订货的这类专用比较器难以买到，因而在紧急维护服务时会有问题。
发明内容
本发明考虑这种情况而制成。本发明的目的是提供一种半导体测试装置和半导体测试方法，其能使廉价配置的装置精确地对半导体集成电路(例如用于液晶驱动的半导体集成电路)进行有关接受或拒绝的确定和测试，所述半导体集成电路有大量的输出端子，各用于输出多级电平输出电压。
根据本发明的半导体测试装置，对经过多个输出端中的每个输出端输出分级输出电压的半导体集成电路的分级输出电压特性，进行测试，并包括各与每一所述输出端对应的多个输出电压测试装置。所述输出电压测试装置包括：测试电压输入装置，其用于输入从分级输出电压得到的被测试的电压；比较电压生成装置，其用于生成比较电压，所述比较电压基于由比较电压生成数据输入装置提供的比较电压生成数据，与被测试的电压进行比较；和比较装置，其用于将被测试的电压与比较电压进行比较。通过把与其他输出电压测试装置共享的公用比较电压生成数据，加到为每一输出电压测试装置提供的单个的比较电压生成数据上，生成所述比较电压生成数据，以校正每一比较装置中的固有误差。
在根据本发明的半导体测试装置中，所述比较电压生成数据输入装置包括：公用比较电压生成数据输入装置，其用于输入公用比较电压生成数据；单个的比较电压生成数据输入装置，其用于输入单个的比较电压生成数据；和加法器，其用于将公用比较电压生成数据与单个的比较电压生成数据相加；其中，在所述加法器中相加的结果，作为所述比较电压生成数据提供给比较电压生成装置。
在根据本发明的半导体测试装置中，所述比较装置包括：高电平比较器，其用于比较和检测被测试的电压相比于比较电压，是否处于或低于容许上限；和低电平比较器，其用于比较和检测被测试的电压相对于比较电压，是否处于或高于容许下限；其中，每一比较电压生成数据输入装置和每一比较电压生成装置，对应于每一高电平比较器和低电平比较器而提供。
根据本发明的半导体测试装置，包括校正数据生成装置，其用于设置和存储所述单个的比较电压生成数据，并向比较电压生成数据输入装置输出单个的比较电压生成数据。在根据本发明的半导体测试装置中，每一校正数据生成装置对应于每一输出电压测试装置而提供。根据本发明的半导体测试装置，包括：期待值电压生成装置，其用于输出与所述分级输出电压相应的期待值分级电压；和电压差检测装置，其用于获取分级输出电压和期待值分级电压之间的差，然后向测试电压输入装置输出所述电压差。
在根据本发明的半导体测试装置中，所述期待值电压生成装置包括：理想值输入数据存储装置，其用于存储期待值分级电压的理想值输入数据；校正值输入数据存储装置，其用于存储校正期待值分级电压用的校正值输入数据；加法器，其用于将理想值输入数据加到校正值输入数据上，然后输出期待值电压数据；和期待值电压输出装置，其用于基于期待值电压数据生成期待值分级电压，然后向电压差检测装置提供期待值分级电压。
在根据本发明的半导体测试装置中，所述比较电压生成装置和所述期待值电压输出装置，各包括数模转换器，其中，提供在期待值电压输出装置中的数模转换器，比提供在比较电压生成装置中的数模转换器有更高的分辨率。根据本发明的半导体测试装置，包括放大装置，其用于对所述电压差检测装置的输出进行放大，并向测试电压输入装置提供经放大的输出。
根据本发明的半导体测试装置包括：在所述放大装置和所述测试电压输入装置之间部位的第一校正开关，它的公共端连接至测试电压输入装置，它的第一独立端连接至放大装置的输入端，它的第二独立端连接至固定电位端，其中，当要测试所述分级输出电压时，所述第一校正开关将测试电压输入装置连接至放大装置；当要设置和校正单个的比较电压生成数据，以便校正所述比较电压时，所述第一校正开关将测试电压输入装置连接至固定电位端。
根据本发明的半导体测试装置包括：在所述半导体集成电路和所述电压差检测装置之间部位的第二校正开关，它的公共端连接至电压差检测装置，它的第一独立端连接至半导体集成电路的输出端，它的第二独立端连接至高精度电压生成装置，其中，当要测试所述分级输出电压时，所述第二校正开关将电压差检测装置连接至半导体集成电路，当要校正所述期待值电压生成装置时，所述第二校正开关将电压差检测装置连接至高精度电压生成装置。
在根据本发明的半导体测试装置中，所述半导体测试装置构成为模块。在根据本发明的半导体测试装置中，所述半导体测试装置包括驱动所述半导体集成电路的集成电路驱动部。在根据本发明的半导体测试装置中，所述半导体集成电路由液晶驱动用的半导体集成电路组成。
根据本发明的半导体测试方法，用于测试半导体集成电路的分级输出电压特性，所述半导体集成电路经过各输出端输出分级输出电压，所述方法包括步骤：向对应于各输出端的多个输出电压测试装置，提供被测试的电压，所述电压是基于分级输出电压与相应于分级输出电压理想值的期待值分级电压之间的差电压；和将被测试的电压与比较电压比较，用输出电压测试装置测试分级输出电压；其中，所述比较电压在每一输出电压测试装置中被校正，为的是校正提供在每一输出电压测试装置中的数模转换器的固有误差。
在根据本发明的半导体测试方法中，所述期待值分级电压被校正，以便校正提供在生成期待值分级电压的期待值电压生成装置中的数模变换器的固有误差。
根据本发明的配置包括：比较电压生成装置，其用于生成比较电压(例如规定多级电平输出电压的容许范围的参考电压)，基于比较电压生成数据输入装置提供的比较电压生成数据，所述比较电压与被测试的电压(例如多级电平输出电压与期待值分级电压之间的差分电压)进行比较；和比较装置，其用于将被测试的电压与比较电压比较；其中，通过把与其他输出电压测试装置共享的公用比较电压生成数据加到为每一输出电压测试装置提供的单个的比较电压生成数据上，生成比较电压生成数据，以校正每一比较装置中的固有误差。这样就能单个的地校正每一比较装置中的固有误差，从而以低成本提供精确的半导体测试装置和半导体测试方法。
根据本发明，期待值电压生成装置包括：理想值输入数据存储装置，其用于存储期待值分级电压的理想值输入数据；和校正值输入数据存储装置，其用于存储校正期待值分级电压用的校正值输入数据。这样就能校正期待值电压生成装置中的误差，从而以低成本精确的半导体测试装置和半导体测试方法。
本发明的上述和其他目的和特点，从下面联系附图的详细描述中，就变得更为明显。
附图说明
图1示出根据本发明的半导体测试装置的主要电路块的方块图。
图2示出包括图1半导体测试装置多个主要电路块的半导体测试装置的方块图。
图3示出校正数据生成装置的示意方块图。
图4示出根据本发明的半导体测试装置的示意方块图。
图5示出根据本发明的半导体测试装置的示意方块图。
图6示出根据本发明的输出电压测试装置中比较装置的校正方法的方块图。
图7示出根据本发明的期待值电压生成装置的校正方法的方块图。
图8示出根据本发明的期待值电压生成装置的块配置德方块图。
图9示出根据本发明的期待值电压生成装置的块配置方块图。
图10示出高电平比较器0V校正值的校正方法的每一步骤状态的状态表。
图11示出低电平比较器0V校正值的校正方法的每一步骤状态的状态表。
图12示出期待值电压生成装置的偏置误差校正方法的每一步骤状态的状态表。
图13示出在DAC的输出电压值为100mV的情况下，获得误差校正值的的每一步骤状态的状态表。
图14示出在DAC的输出电压值为12900mV的情况下，获得误差校正值的的每一步骤状态的状态表。
图15示出根据本发明的被校正的电路的一校正方法的流程图。
图16A示出根据本发明的被校正的电路的校正方法流程图。
图16B示出根据本发明的被校正的电路的一校正方法的流程图。
图17示出典型的液晶驱动装置的示意方块图。
图18示出参考电压生成电路的示意方块图。
图19示出现有技术半导体测试装置的示意方块图。
图20示出现有技术半导体测试装置的示意方块图。
图21示出类似于图20所示现有技术半导体测试装置的示意方块图。
图22示出图20和21所示现有技术半导体测试装置中期待值电压生成装置的电路块的示意方块图。
图23示出分级输出电压的动态波形图。
图24示出现有技术半导体测试装置中输出电压测试装置的电路块的示意方块图。
具体实施方式
下面，参考说明其实施例的附图描述本发明。[实施例1]
图1示出根据本发明的半导体测试装置主电路块的方块图。相同的电路块和与现有技术相同的部件(参考图24)用相同的数字表示，在此，省略重复的说明。在图中，数字100指示半导体测试装置，其包括输出电压测试装置50以及比较电压生成数据输入装置101和102。输出电压测试装置50包括测试电压输入装置51，DAC 106，DAC 107，高电平比较器52(下文有时简称为比较器52)，低电平比较器53(下文有时简称为比较器53)和比较结果输出装置56。输出电压测试装置50由测试被测电压用的电子电路组成。测试电压输入装置51由输入被测电压用的电子电路组成。比较电压生成数据输入装置101和102各由输入比较电压生成数据用的电子电路组成。高电平比较器52和低电平比较器53构成比较装置，其用于将被测电压(测试电压)和比较电压进行比较。
从未画出的一被测半导体器件(此后称为DUT)输出端输出的分级输出电压获得的被测电压，提供到测试电压输入装置51的输入端(这里为测试器通道chM)。如图20和21所示，被测试的电压就是分级输出电压与期待值电压之间的差分电压。被测电压从测试电压输入装置51提供给用作高电平比较装置的高电平比较器52的负输入端，并提供给用作低电平比较装置的低电平比较器53的正输入端。
高电平比较器52的正输入端被提供以由构成比较电压生成装置的DAC 106生成的高电平比较电压VOLS，在这里，将要比较被测电压与高电平比较电压VOHS进行比较。比较的结果作为高电平比较结果输出数据DMH，从比较结果输出装置56提供给校正数据生成装置210。低电平比较器53的负输入端被提供以由构成比较电压生成装置的DAC 107生成的低电平比较电压VOLS，在这里，将要比较的被测电压与低电平比较电压VOLS进行比较。比较结果作为低电平比较结果输出数据DML，从比较结果输出装置56提供给校正数据生成装置210。应当注意，这种配置包括高电平比较器52和低电平比较器53两者，但是即使两个比较器之一单独使用时，该比较器也能满足半导体测试装置100中输出电压测试装置50的功能。
例如，高电平比较器52比较和检测被测电压相对于比较电压是否处于或低于容许上限。低电平比较器53比较和检测被测电压相对于比较电压是否处于或高于容许下限。以与每一输出电压测试装置50或每一半导体测试装置100相对应的方法，分别提供校正数据生成装置210。由于这样，例如即使当与任何测试器通道相对应的某一输出电压测试装置50失效因而要替换时，仅仅只要替换与测试器通道相对应的一块输出电压测试装置50的一块校正数据生成装置210就足够了。这样就简化了半导体测试装置100的维护服务，由此减少维护成本和测试的等待时间。
在高电平端比较的情况下，输入至DAC 106的输入数据(比较电压生成数据)是，通过将输入至公用比较电压生成数据输入装置101b的高电平公用比较电压生成数据IVHB加到输入至单个的比较电压生成数据输入装置101c的高电平单个的比较电压生成数据IVHC上，在加法器101a中生成。高电平公用比较电压生成数据IVHB从控制半导体测试装置100的测试器控制装置40提供至公用比较电压生成数据输入装置101b，作为与输出电压测试装置(50)电路块中的比较器(52)分享的公用数据，而不是图中所示的通道chM的数据。高电平单个的比较电压生成数据IVHC在校正数据生成装置210中生成，作为校正每一比较器(52)的固有误差的数据，在某种相应意义相应于比较器(52)的误差，然后输入至单个的比较电压生成数据输入装置101c。
公用比较电压生成数据输入装置101b，单个的比较电压生成数据输入装置101c和加法器比较电压生成数据输入装置101a构成与高电平比较器52相应的高电平端比较电压生成数据输入装置101。高电平公用比较电压生成数据IVHB，是公用输入至输出电压测试装置50电路块中比较器(52)的数据，而不是通道chM的数据。比较起来，高电平单个的比较电压生成数据IVHC作为固有值，输入至每一比较器(52)由此通过每一比较器(52)的误差而允许精确的电压测量。公用比较电压生成数据输入装置101b由用来输入公用比较电压生成数据的电子电路组成。单个的比较电压生成数据输入装置101c由用来输入单个的比较电压生成数据的电子电路组成。
低电平端的情况也类似。输入至DAC 107的数据，通过将输入至公用比较电压数据输入装置102b的低电平公用比较电压生成数据IVLB加至输入至单个的比较电压数据输入装置102c的低电平单个的比较电压生成数据IVLC，在加法器102a中生成。低电平公用比较电压生成数据IVLB从测试器控制装置40提供至公用比较电压数据输入装置102b，作为与输出电压测试装置(50)电路块中的比较器(53)分享的公用数据，而不是图中所示的通道chM的数据。低电平单个的比较电压生成数据IVLC在校正数据生成装置210中生成，作为校正每一比较器(53)的固有误差的数据，在某种意义上相应于比较器(53)的误差，然后输入至单个的比较电压数据输入装置102c。
公用比较电压数据输入装置102b，单个的比较电压数据输入装置102c和加法器构成与低电平比较器53相应的低电平端比较电压生成数据输入装置102。低电平公用比较电压生成数据IVLB是公用输入输出电压测试装置(50)电路块中比较器(53)的数据，而不是通道chM的数据。比较起来，低电平单个的比较电压生成数据IVLC作为固有值，输入至每一比较器(53)，因此，通过校正每一比较器(53)的误差而允许精确的电压测量。公用比较电压数据输入装置102b由用来输入公用比较电压生成数据的电子电路组成。单个的比较电压数据输入装置102c由用来输入单个的比较电压生成数据的电子电路组成。
用于校正数据的单个的比较电压生成数据IVHc和IVLc，是正的或负的，依赖于每种情况。要比较的被测电压，可以是DUT的每一输出端的电压，或者通过适当切换DUT的预定输出端交替地选择的电压。当半导体测试装置100和校正数据生成装置210构成为每一测试器通过的单个的组件时，高电平单个的比较电压生成数据IVHC和低电平单个的比较电压生成数据IVLC的反馈环路缩短。这就减小了噪声的影响。另外，这使得在半导体测试装置100或诸如此类失效情况下，能借助于更换组件进行维修服务，因此简化了维修服务。
[实施例2]
图2示出包括多个图1的半导体测试装置主电路块的半导体测试装置方块图。半导体测试装置200包括多个图1中所示的半导体测试装置100，因此，省略重复的描述，当每一半导体测试装置100提供用于每一测试器通道时，测试器通道ch1-chM提供作为与DUT的输出相应的输入端。半导体测试装置200还包括校正数据生成装置210，在外部与测试器控制装置40相连接。每一半导体测试装置100包括比较电压生成数据输入装置101和102。比较电压生成数据输入装置101被提供以从测试器控制装置40来的高电平公用比较电压生成数据IVHB和从校正数据生成装置210来的高电平单个的比较电压生成数据IVHC。比较电压生成数据输入装置102被提供以从测试器控制装置40来的低电平公用比较电压生成数据IVLB和从校正数据生成装置210来的低电平单个的比较电压生成数据IVLC。应当注意，校正数据生成装置210构成为本实施例中所有测试器通道的集成块，但是每一块校正数据生成装置可构成为每一测试器通道的每一组件。
与图1的情况类似，每一半导体测试装置100(提供在其中的比较器(52和53))的固有误差，基于高电平单个的比较电压生成数据IVHC和低电平单个的比较电压生成数据IVLC来校正。每一半导体测试装置100向校正数据生成装置210和测试器控制装置40输出高电平比较结果输出数据D1H-DMH和低电平比较结果输出数据D1L-DML。测试器控制装置40基于比较结果输出数据(高电平比较结果输出数据D1H-DMH和低电平比较结果输出数据D1L-DML)确定DUT的接受或拒绝。
图3示出校正数据生成装置电路块的示意方块图。校正数据生成装置210在图1和2中表示为一个方块。比较结果输入装置211被提供有比较结果输出数据(高电平比较结果输出数据D1H-DMH和低电平比较结果输出数据D1L-DML)，它是在半导体测试装置(100或200)中得到的被测电压与比较电压之间的比较结果。本图示出测试器通道M(chM)的情况(DMH/DML)。校正高电平比较器52的固有误差的校正数据(单个的比较电压生成数据IVHc)，基于高电平比较结果输出数据DMH(D1H-DMH)而生成。校正低电平比较器53的固有误差的校正数据(单个的比较电压生成数据IVLc)，基于低电平比较结果输出数据DML(D1L-DML)而生成。
下面对高电平比较器52的校正数据(单个的比较电压生成数据IVHc；此后，简称校正数据IVHc)生成的情况进行描述。然后，这也与低电平比较器53的校正数据(单个的比较电压生成数据IVLc)的生成类似。输入至比较结果输入装置(用来输入比较结果的电子电路)211的数据(高电平比较结果输出数据DMH)，由校正数据生成控制装置(控制校正数据生成的电子电路)213接收。校正数据生成控制装置213控制整个校正数据生成装置210。存储装置(存储器件)212存储控制操作的程序和暂存数据例如计算结果。待输出至高电平比较器52的校正数据IVHc在校正数据设置(设置校正数据的电子电路)216中进行设置。在生成校正数据IVHc之时和之后两种情况下，校正数据IVHc基于校正数据设置装置216中已设置的数据，通过校正数据输出装置(用来输出校正数据的电子电路)219，比较电压生成数据输入装置101等等，输出至高电平比较器52。
检测到的最佳校正数据存储在校正数据存储装置(校正数据存储器件)215中。在以后的过程中，存储在校正数据存储装置215的最佳校正数据，被设置到校正数据设置装置216。因此，校正数据存储装置215，最好是由非易失性存储器组成，其能够保持所存储的最佳校正数据，即使在半导体测试装置(100或200)断电的情况下。校正数据生成控制装置213还与维持适当校正操作次数的校正计数装置214相连接。校正数据生成控制装置213和校正数据设置装置216还连接至校正数据相加和相减装置(用来加和减校正数据的电子电路)217，以及初始化校正值存储装置(初始化校正值存储件)218。校正方法在后面描述(参看实施例7等等)。很明显，校正数据生成控制装置213能以包括CPU(中央处理单元)等等的计算机形式实现，因此操作可由软件程序实现。校正数据生成装置210由用来生成校正数据(单个的比较电压生成数据)的电子电路组成。
[实施例3]
图4示出根据本发明的半导体测试装置一个电路块的示意方块图。第二半导体测试装置200(这个电路块与图1的半导体测试装置100和图2的半导体测试装置200相应；载明“第二”是为了区分于后面描述的第一半导体测试装置201(参看图5))，例如以模块的形式构成，安排在现有技术半导体测试装置(半导体测试器)15的外部输入侧。这个模块允许原封不动地使用现有技术半导体测试装置15而不加修改，但仍然可提高半导体集成电路测试的精度。另外，当半导体测试装置(100、200和201)包括一个集成电路驱动部(未示)，用于驱动组成半导体集成电路的DUT时，半导体测试装置(半导体测试系统)能更有效地进行测试。
在半导体测试装置200的输入侧还包括减法器6，放大器8和生成期待值分级电压的期待值电压生成装置60。减法器6和放大器8与提供在图20所示的现有技术半导体测试装置15中的相同，在此省略详细说明。期待值电压生成装置60与图20所示的期待值电压生成装置60相同，不同之处是经过校正它的精度提高。从DUT的输出端Y1-YM来的分级输出电压，以预定方法(参看图20和21)，由用作电压差检测装置的减法器6，用作放大装置的放大器8和期待值电压生成装置60进行处理，然后输入第二半导体测试装置200，从而确定它的接受或拒绝。类似于图21，半导体测试装置15内部包括数字比较部11，测试器控制装置40和外围电路块部12。当高电平比较结果输出数据(D1H-DMH)和低电平比较结果输出数据(D1L-DML)从第二半导体测试装置200，经信号线200a反馈至期待值电压生成装置60时，使用半导体测试装置15是不必要的。期待值电压生成装置60由用来生成期待值分级电压的电子电路组成。
数字比较部11基于由第二半导体测试装置200提供的确定结果(逻辑信号)进行数字比较，从而将结果转换为逻辑信号(D1-DM)，然后，将信号提供给测试器控制装置40。当第二半导体测试装置200以模块形式构成时，减法器6和放大器8也可加入到模块中。与使用在半导体测试装置15内部的比较器(数字比较部11)进行测试的情况相比较，这样的模块结构缩短了从DUT至比较器(52和53)的电结构长度。很明显，在噪声阻抗等方面这是更可取的。因为第二半导体测试装置200用于根据实施例3的半导体测试装置(半导体测试系统)中，所以公用比较电压生成数据IVHb和IVLb从测试器控制装置40提供给第二半导体测试装置200。单个的比较电压生成数据(IVHc和IVLc)在第二半导体测试装置200内部处理。
即使在第二半导体测试装置200中提供的比较器52和53具有与数字比较部11中提供的比较器(未示出)相同量级精度的情况下。测量精度也能通过校正固有误差而提高。但是，为了进一步提高精度，最好比较器52和53比数字比较部11提供的比较器有更高的精度。[实施例4]
图5示出根据本发明的半导体测试装置一个电路块的示意性方块图。在本实施例中，第二半导体测试装置200和数字比较部11一起并入半导体测试装置15的内部，从而构成第一半导体测试装置201。因此，第一半导体测试装置201具有第二半导体测试装置200的功能以及数字比较部11的功能。在基本结构上与图4和半导体测试装置(半导体测试系统)没有差别，因此，省略详细说明。[实施例5]
图6是说明根据本发明的输出电压测试装置中比较装置的校正方法的方块图。基本结构类似于图4所示的半导体测试装置(半导体测试系统)的结构，因此，省略详细说明。从DUT输出端Y1-YM来的分级输出电压，以预定的方法(参看图21)由减法器6、放大器8和期待值电压生成装置60进行处理，然后输入半导体测试装置200。半导体测试装置15包括数字比较部11，外围电路块部12和测试器控制装置40。从第二半导体测试装置200来的信号输入至数字比较部11。与图4结构的差别是在放大器8与第二半导体测试装置200之间提供第一校正开关SW1。在每一第一校正开关SW1中，公共端S1c连接至第二半导体测试装置200的测试电压输入装置(51)，而第一独立端S1a连接至放大器8的输出端，第二独立端子S1b连接至固定电位端(地点)。当要测试DUT的分级输出电压时，公共端S1c连接至第一独立端S1a。当要进行比较器(52和53)的0V(零伏)校正时，公共端S1c连接至第二独立端S1b。当第一校正开关SW1安排在第二半导体测试装置200的附近时，固定电位端(接地点)被确保，从而改善半导体测试装置(半导体测试系统)中的噪声电阻影响。当第一开关SW1与减法器6、放大器8、期待值电压生成装置60和半导体测试装置200一起集成为模块形式时，现有技术的半导体测试装置15能原封不动地使用，并且在半导体测试装置(半导体测试系统)中，精度仍然很容易提高。[实施例6]
图7是说明根据本发明期待值电压生成装置中校正方法的方块图。其基本结构类似于图6所示的半导体测试装置(半导体测试系统)，因此，省略详细说明。与图6结构的差别是增加了第二校正开关SW2。第二校正开关SW2选择从DUT来的分级输出电压，或从高精度电压生成装置13来的输出之一，作为将要输入至减法器6的信号。在每一第二校正开关SW2中，公用端子S2c连接至减法器6，而第一独立端S2a连接至DUT的输出端，第二独立端S2b连接至高精度电压生成装置13。在这种结构中，当要测试DUT的分级输出电压时，公共端S2c连接至第一独立端S2a，而当校正期待值电压生成装置60(后面描述)时，公共端S2c连接至第二独立端S2b。当测试DUT的分级输出电压时，第一独立端S2a连接至公共端S2c，而当期待值电压生成装置60要校正时，公共端S2c连接至第二独立端S2b。这时，第一校正开关SW1将放大器8连接至第二半导体测试装置200。
放大器8的输出电压，被放大至具有电压值为ΔVK＝24×(VKS-VKD)的模拟信号，此信号是高精度电压生成装置13的模拟输出(VKS)与期待值电压生成装置60的输出(VKD)之间的差电压的放大(乘以放大系数，例如24)。模拟信号输入至第二半导体测试装置200，而第二半导体测试装置200至少有一个比较结果输出数据(D1H-DMH和D1L-DML)通过信号线200a输入(反馈)至期待值电压生成装置60。当输入(反馈)从测试器控制装置40通过信号线40a输入至期待值电压生成装置60时，期待值电压生成装置60的校正进一步加速。高精度电压生成装置13由二次标准电压生成器成诸如此类组成，它是由备制为标准化样机的标准电压生成器复制而成的。因此，在高精度电压生成装置13中电压生成的精度可基本上考虑为零(在误差意义上)。当第二校正开关SW2与减法器6、放大器8、第一校正开关SW1、期待值电压生成装置60和半导体测试装置200一起集成为模块形式时，现有技术半导体测试装置15可原封不动地使用，并且在半导体测试装置(半导体测试系统)中精度仍然很容易提高。
图8和9各示出根据本发明的期待值电压生成装置的电路配置方块图。期待值电压生成装置60在实施例7-11中是各种校正的构成电路块。在图9中，比图8的配置增加了运算装置67。期待值电压生成装置60包括：18位DAC61，其构成期待值电压输出装置；理想值输入数据存储装置63，其用于存储待提供给DAC61的理想值输入数据(假定没有误差时，待输入至DAC61的数据)；校正值输入数据存储装置64，其用于存储校正涉及理想特性的DAC61误差的校正输入值；和运算装置67，其用于借助于加法器62，将存储在理想值输入数据存储装置63中的理想值输入数据VKID加至存储在校正值输入数据存储装置64中的校正值输入数据VKHD，从而生成数据VKRD，输入至DAC61。期待值电压生成装置60还包括：控制装置65，其用于控制这些装置块；存储装置66；以及输入和输出装置(未示)，其用于在控制装置65与外部器件(例如信号线40a和200a等等)之间输入和输出数据。
运算装置67计算：增益校正系数和待提供给DAC61的校正值输入数据(参看实施例1)。当期待值电压生成装置60中提供的DAC61具有高于比较电压生成装置中提供的DAC106和107的分辨率时，可提高测试精度。期待值电压生成装置60的使用不限于半导体测试装置之类的应用，还可应用于其它目的。当校正值输入数据存储装置64由校正值输入数据存储器件组成时，理想值输入数据存储装置63由理想值输入数据存储器件组成。类似于校正数据存储装置215，校正值输入数据存储装置64最好由非易失性存储器组成。很明显，期待值电压生成装置60(控制装置65和运算装置67)能以包括CPU(中央处理单元)等等的计算机形式实现，由此，通过软件程序实现运算。
存储装置66存储：描述校正处理的校正程度；以及多块理想值输入数据和待提供给DAC61的校正数据。控制装置65和存储装置66可提供在外部装置例如半导体测试装置15中。但是，在这些装置块提供内部的情况下，校正也可以进行，而不必用高价的半导体测试装置15。这些装置块提供在外部装置中的情况下，期待值电压生成装置60具有简化的配置。放大器8的放大系数设置为24，类似于比较器误差校正的情况。
提供在期待值电压生成装置60中的用作期待值电压输出装置的DAC61的输出，提供给减法器6(参看图6和7)，从而用作在期待值分级电压与分级输出电压之间生成差电压的参考电压。因此，输出要求尽可能精确。所以，选择了18位DAC的技术规格。但是，必要的位数的确定，依赖于器件的技术规格。因此，本发明不限于18位规格。例如，DAC61的最大输出是13V。所以，DAC61的分辨率为13V/218，即0.050mV/位。[实施例7]
实施例7涉及根据本发明的半导体测试装置的校正方法。基本处理过程如下。
首先对提供在输出电压测试装置50中的比较器52和53之任一个进行0V(零伏)校正，然后，以适当的方法进行0V以外的校正。此后，对其他比较器进行同样的校正。另外，对期待值电压生成装置60进行0V校正，然后以适当的方法，进行0V以外的校正。
期待值电压生成装置60的期待值电压校正方法将通过如下步骤进行。
方法包括：校正参考电压输入步骤，其输入校正参考电压作为校正参考；校正参考电压增加或减少步骤，其随着与校正参考电压相应的比较结果，增加或减少校正参考电压；检测比较结果是否变化的比较结果检测步骤；和校正数据存储步骤，当比较结果不变时，重复校正参考电压增加和减少步骤，当比较结果已变化时，停止校正参考电压增加和减少操作，然后存储现有校正电压数据。
下面，参考图6，7和8和1描述校正数模转换器固有误差的方法。
假定提供在第二半导体测试装置200中的比较器52和53的测量误差例如为20mV。用来半导体测试装置200生成比较器参考电压(VOHS和VOLS)的DAC106和107各有14位配置，最大值例如为±2.560V(VP-P＝5.120V)，取决于比较器52和53的规格。提供在期待值电压生成装置60中的用来生成参考电压的DAC61具有18位配置，最大电压为13V。该13V最大电压与DUT输出规格的13V最大输出电压相应。当进行后面描述的0V校正时，第一校正开关SW1将公共端S1c连接至第二独立端S1b(固定电位端(接地点))。
0V电位(连接至固定电位(接地点))输入至被校正的比较器52和53。假定并入半导体测试装置200的DAC106和107各是14位，最大电压绝对值为5.120V。因此，DAC106和107的分辨率为5.120V/214＝0.3mV/位。关于校正操作顺序，首先可校正图1的高电平比较器52和低电平比较器53中任何一个。
获得比较器52的0V校正值方法的概要步骤(概要步骤1-6)如下。比较器53的校正类似。
概要步骤1：
首先，在假定与期待值电压生成装置60的理想值输入数据存储装置63相应的DAC61是理想的DAC条件下，输入数据设置为与理想特性相应的值。这一设置是通过将从测试器控制装置40来的数据输入至控制装置65，以及将数据存入理想值输入数据存储装置63或从理想值输入数据存储装置63读取来进行的。类似地，校正值输入数据通过将数据存入校正值输入数据存储装置64或从校正值输入数据存储装置64读取来设置。
概要步骤2：
校正值的初始值设置为这样一个值，它大于经受误差校正的电路部件例如比较器52的规格确定的最大误差范围。例如，当最大误差(规格)是+64mV时，初始值设置为+128mV，是最大误差的两倍。因为比较器52是高电平端比较的比较器，所以，比较器52正端的值VOHS通过VOH校正数据输入装置(单个的比较电压生成数据输入装置101c)来设置。
概要步骤3：
在开始，设置条件是概要步骤2的条件。因此，校正值超过允许误差的极限。因而比较器52的输出(例如，最后的输出是通道chM中的DMH)不是变化成高电平就是变成低电平。
概要步骤4：
下一步，校正值这样获得，绝对值是现在的校正值(+128mV)的一半，极性相反(当现在的极性是正时，则是负极性)。(结果，下一校正值是-64mV)。
概要步骤5：
校正值设置为概要步骤4得到的值，-64mV。这时(当-64mV通过VOH校正数据输入装置输入时)，在比较器52的输出状态变成与先前的状态相反的情况下，也就是说当比较器52的输出从高变到低或者从低变到高时，下一步的校正值这样来设置：用已得到现在校正值的步骤中的校正值变化量的一半，来改变现在的校正值(-64mV)，并且变化方向与先前的变化方向相反。也就是说，从+128mV变化到-64mV等于-192mV(这就是已得到现在校正值的步骤如的校正值变化量)。这指示变化量是192mV，变化方向是负的。因此，下一校正值将要变化的量等于192mV/2＝96mV，而校正方向是增加的，即正方向。结果，下一校正值设置为+32mV，它是先前校正值-64mV加上下一校正值的变化量+96mV。
在比较器52的输出状态与先前状态相同的情况下，也就是说，当高或低的状态不改变时，下一步的校正值这样来设置：用已得到的现在校正值的步骤中的校正值的变化量的一半，来改变现在的校正值(-64mV)，并且变化方向与先前的变化方向相同。也就是说，从+128mV变化到-64mV等于-192mV。这指示变化量是192mV，变化方向是负的。因此，下一校正值要变化的量等于192mV/2＝96mV，校正方向是减少，即负的方向。结果，下一校正值设置为-160mV，它是先前的校正值-64mV加上下一校正值要变化的量-96mV。
概要步骤6：
要变化的量变成小于比较器52的分辨率值时的校正值，被确定作为最后的校正值。
在上述方法中，为了校正被校正的电路例如比较器和DAC的固有误差，随着输出状态(输出的逻辑状态)的确定，重复进行校正值的设置，从而连接收敛校正值的设置值。这使被校正的电路能得到误差补偿。这种方法是应用于被校正的电路例如需要校正的比较器和DAC的一种快速校正值搜索方法。
下面，更详细地描述被校正的电路的校正方法。[实施例8]
实施例8涉及具有+20mV固有误差的高电平比较器52的校正方法(校正程序)。下一实施例9描述具有+10mV固有误差的低电平比较器53的校正方法(校正程序)。
A.高电平比较器520V校正值的校正方法的初始设置。
0V校正值指示与0V理想特性相应的校正值(校正输入数据)。
在图6中，从测试器控制装置40提供给第二半导体测试装置200的公用比较电压生成数据(IVHb和IVLb)得到的电压VOH和VOL，设置为0.000V(用电压值代替数据值，此后也用于其他数据)。校正数据的初始值分别设置为128mV和-2.500V。这些值的选择，使输入至高电平比较器52(此后简称比较器52)的电压充分地大于误差极限，并且比较器52的初始输出值可设置为预定的值而不管比较器的测量误差值。从减小校正时间观点来看，VOH初始值希望尽可能小。因此选择小于VOL的值。第一校正开关SW1的公共端S1c和第二独立端S1b是互连的，从而输入至比较器52的电压(与被测电压相应)设置为0.000V。与比较器52相应的DAC(比较电压生成装置)106，被提供以与128mV+0.000V相应的数字数据，即128mV。与低电平比较器53相应的DAC(比较电压生成装置)107，被供以与-2.500V+0.000V相应的数字数据，即-2.500V。
B.高电平比较器52的0V校正值的校正方法。
在下面的描述中，校正进行到这种程序，即在比较器52的误差是+20mV的情况下。也就是说，在误差使用有效输入电压等于输入至比较器52正输入端的校正电压(从单个的的比较电压生成数据IVHC转换成的电压)加+20mV的情况下，所得精度满足DUT的器件规格要求的测量精度。图10示出高电平比较器0V校正值的校正方法的各个步骤的状态表。在图中，列“IVHC校正值”对应于单个的比较电压生成数据IVHC，但为了简化，这里使用电压值。列“正端输入电压(有效输入电压)”对应于包括误差的有效值。列“比较器输出”对应于比较器52的输出状态(逻辑高/低)。列“误差”对应于通过使用校正值校正得到的最后误差。列“步骤”对应于下面用的步骤序号。列“误差”所示的值是那些从中消除了DAC量化误差的值。在比较器52的校正中，未叙述低电平比较器53。但是它的输出总是低的。假定输入至比较器52负输入端的电压是0.000V(固定的)；VOH是0.000V(固定的)；和VOL是-2.500V(固定的)。
步骤1：
检验初始状态中比较器52的输出(是高还是低)。在初始状态中，至正输入端的有效输入电压是+148mV(即+128mV+20mV)。因此，比较器52的输出是高的。结果，确定误差电压是-128mV或更高。
步骤2：
数字校正数据设置为-128×1/2＝-64mV。由于至正输入端的有效输入电压是-44mV(即-64mV+20mV，)所以输出是低的。结果，确认误差电压是+64mV或更低。
步骤3：
数字校正数据设置为相应的-(148mV+44mV)×1/2-64mV＝+32mV。由于至正输入端的有效输入电压是52mV，所以输出是高的。结果，确认误差是-32mV或更高。
步骤4：
数字校正数据设置为相应的-(96mV)×1/2+32mV＝-16mV。由于至正输入端的有效输入电压是+4mV，所以输出是高的，并且这个高输出跟着先前的输入。结果，确认误差是+16mV或更高。
步骤5：
当比较器52的输出状态未变化完毕时，下一校正值设置为现在的校正值(在这种情况下，是步骤4所得到的校正值)加上要变化的量Δn。要变化的量Δn是校正值变化的先前量Δ(n-1)(也就是说，步骤4得到的校正值减步骤3得到的校正值)的一半。变化的极性与先前的极性相同。
Δ(n-1)＝+32mV-(-16mV)＝+48mV和
Δn＝+48mV×1/2＝+24mV。
下一校正值设置为相应于-16mV-24mV＝-40mV的数字校正数据。由于至正输入端的有效输入电压是-20mV，所以输出是低的。结果，确认误差电压是+40mV或更低。
步骤6
当比较器52的输出状态已变化完毕时，下一校正值设置为现在的校正值(在这种情况下，为步骤5得到的校正值)加上要变化的量Δm。要变化的量Δm是校正值变化的先前量Δ(m-1)(也就是说，步骤5得到的校正值减步骤4得到校正值)的一半，变化极性与先前的极性相反。变化的先前量是24mV，而变化方向是负的。因此，下一要变化的量是12mV，而变化方向是负的。结果，下一校正值如下。
下一校正值＝现校正值+12mV＝-40mV+12mV＝-28mV。
因此，下一校正值设置为与-28mV相应的数字校正数据。由于至正输入端的有效输入电压是-8mV，所以输出是低的。结果，确认误差电压是+28mV或更低。
步骤7：
由于比较器52的输出状态未变化完毕，所以下一校正值的获得类似于步骤5。要变化的下一量是12mV×1/2＝+6mV，而变化方向是正的。
下一校正值＝现在校正值+6mV＝-28mV+6mV＝-22mV。
因此，下一校正值设置为与-22mV相应的数字校正数据。因为有效输入电压是-2mV，所以输出是低的。结果，确认误差电压是+22mV或更低。
步骤8：
由于比较器52的输出状态未变化完毕，所以下一校正值的获得类似于步骤5。下次要变化的量是+6mV×1/2＝+3mV，而变化方向是正的。
下一校正值＝现在校正值+3mV＝-22mV+3mV＝-19mV。
因此，下一校正值设置为与-19mV相应的数字校正数据。因为有效输入电压是+1mV，所以输出是高的。结果，确认误差电压是+19mV或更高。
步骤9：
由于比较器52的输出状态未变化完毕，所以下一校正值的获得类似于步骤6。下次要变化的量是3mV×1/2＝1.5V，而变化方向是负的。
下一校正值＝现在校正值-1.5mV＝-19mV-1.5mV＝-20.5mV。
因此，下一校正值设置为与-20.5mV相应的数字校正数据。由于有效输入电压是-0.5mV，所以输出是低的。结果，确认误差电压是+20.5mV或更低。
步骤10：
由于比较器52的输出状态未变化完毕，所以下一校正值的获得类似于步骤6。要变化的下一量是1.5mV×1/2＝0.75mV，而变化方向是正的。
下一校正值＝现在校正值+0.75mV＝-20.5mV+0.75mV＝-19.75mV。
因此，下一校正值设置为与-19.75mV相应的数字校正数据。因为有效输入电压是+0.25mV，所以输出是高的。结果，确认误差电压是+19.75mV或更高。
步骤11：
由于比较器52的输出状态未变化完毕，所以下一校正值的获得类似于步骤6。下次要变化的量是0.75mV×1/2＝0.375mV，而变化方向是负的。
下一校正值＝现在校正值-0.375mV＝-19.75mV-0.375mV＝-20.125mV。
因此，下一校正值设置为与-20.125mV相应的数字校正数据。因为有效输入电压是-0.125mV，所以输出是低的。结果，确认误差电压是+20.125mV或更低。
步骤12：
由于比较器52的输出状态未变化，所以下一校正值的获得类似于步骤6。下次要变化的量是0.375mV×1/2＝0.1875mV，而变化方向是正的。
下一校正值＝现在校正值+0.1875mV＝-20.125mV+0.1875mV＝-19.9375mV。
因此，下一校正值设置为与-19.9375mV相应的数字校正数据。因为有效输入电压是+0.0625mV，所以输出是高的。结果，确认误差电压是+19.9375mV或更高。这时，校正误差是+0.0625mV。
因为与高电平比较器52对应的DAC106的分辨率是0.03mV，所以不进行更进一步的校正。例如，在初始化设置之后的11次校正操作，将20mV的初始误差已减小至0.0625mV的误差。比较器52的分辨率是0.3mV。由于考虑0.15mV的不确定误差，所以所得误差在+0.1565mV与-0.14375mV之间的范围内。要测量的DUT输出规格是例如最大输出电压13V和512个等级的输出。因此，当假定是等间隔时，每一等级的电压是25.39mV，尽管实际间隔取决于γ校正。因此，就输出端之间的偏差电压而言，电压测量所要求的精度是25.39mV/4＝6.35mV或类似的。所以，根据本实施例的校正允许足够精确的测量。应当注意，在256个等级或更高的液晶显示驱动装置的某些情况下，内输出端偏差电压的规格是每一等级相邻电压差的一半，并且本实施例明显也允许在这些情况下足够精确地测量。
在要测量的DUT的输出规格是最大输出电压13V和输出1024分级电平的情况下，假定是等间隔，每一等级电平的电压差是12.69mV。这样，就输出端之间的偏差电压而言，电压测量所要求的精度是12.69mV/4＝3.174mV或类似的。因此，实现误差范围为0.15mV的校正的本实施例允许足够精确的测量。[实施例9]
低电平比较器53的0V校正值的校正方法。
下面，描述类似于实施例8的，并应用于具有+10mV固有误差的低电平比较器53的校正方法(校正程序)。
低电平比较器53同样地能被校正。假定初始设置是负端输入电压＝0.000V(固定的)，VOH＝2.500V(固定的)，VOL＝0.000V(固定的)，和IVLb＝-128mV。图11示出低电平比较器0V校正值的校正方法的各个步骤的状态表。在图中，列“IVLc校正值”对应于单个的比较电压生成数据IVLc，但为了简化，这里使用电压值。其他列与图10相同。根据本实施例的方法，基本是与实施例8的方法相同，因此，省略步骤21-32的详细说明。在列“误差”中所示的值是那些从中消除了DAC中的量化误差的值。假定输入至低电平比较器53正输入端的电压是0.000V(固定的)，VOL＝0.000V(固定的)和VOH＝2.500V(固定的)。
如此，确定预定通道的用于高电平比较器52和低电平比较器53和校正数据，然后存储到校正数据存储装置(标号215，参看图3)中。对于需要校正的所有通道，都进行这样的操作。这里，最好即使在半导体测试装置关断电源之后，一旦确定的校正数据还保持，因为这可避免在装置下次通电之后，必须重新确定校正数据。因此，存储装置最好由非易失存储器组成。[实施例10]
在图9的期待值电压生成装置60具有误差的情况下，也就是说，在提供在期待值电压生成装置60的DAC61具有误差的情况下，误差需要校正。在本实施例中，DAC输入数据(理想值输入数据VKID)，是在假定DAC为没有误差的理想器件时的数据，其被加至误差校正数据(校正值输入数据VKHD)，然后将这一附加数据(真实的输入数据VKRD，加法器62的输出)提供给DAC61，作为数字输入数据，从而校正从期待值电压生成装置60来的生成电压中的误差。DAC61的误差包括偏置误差和放大系数误差。偏置误差指示，当把会使理想特性DAC输出0V的数字数据提供DAC61作为输入数据时，从DAC61输出的电压值。实施例10描述期待值电压生成装置60的偏置误差校正方法。下一实施例11描述放大系数系数误差(增益误差)的校正方法。DUT的规格与实施例9和10相同。
A.期待值电压生成装置60偏置误差的校正方法
在偏置误差是-10mV情况下的示例中，按如下校正程序校正偏置误差。在-10mV误差的情况下，由于被测试的DUT中每一等级的电压差是25.39mV，所以测量精度是足够的。在下面的描述中，至DAC的输入数据(即理想值输入数据VKID，校正值输入数据VKHD和真实输入数据VKRD)以与各个数字输入相应的电压值来表示。校正期待值电压生成装置60方法的概要步骤(10-15)如下。
概要步骤10：
首先，将存储在理想值输入数据存储装置63的数据，设置为与高精度电压生成装置13的电压相对应的理想DAC输入数据(理想值输入数据VKID)值(参看图7)。
概要步骤11：
校正值的初始值设置为大于经受误差校正的电路部件如DAC61的规格确定的最大误差范围。例如，当DAC61输出的最大误差(技术规格)是+64mV时，初始值设置为+128mV即双倍最大误差。在这种设置条件下，校正值超过允许的误差极限。因此，比较器53的输出(例如，最后的输出是通道chM的DML)变成既可以是高也可以是低。
概要步骤12：
下一步骤的校正值这样设置，绝对值是现在校正值(+128mV)的一半，极性相反。也就是说，下一校正值设置为-64mV。
概要步骤13：
这时，在比较器的输出状态变成与先前的状态相反的情况下，也就是说，当比较器的输出从高变到低或交替地从低变到高时，下一步骤的校正值这样设置，用得到现在的校正值的步骤中的校正值的一半变化量，来改变现在的校正值(-64mV)，变化方向与先前的变化方向相反。也就是说，从+128mV变化到-64mV等于-192mV。这指示变化量是192mV，变化方向是负的。因此，下次校正值的变化量等于192mV/2＝96mV，而校正值方向是增加的即正的方向。结果，下一校正值设置为+32mV，其是先前的校正值-64mV加上下次校正值要变化的量+96mV。
概要步骤14：
在比较器53的输出状态与先前的状态相同的情况下，也就是说，当高或低的状态未改变时，用得到现在校正值的步骤中的校正值的一半变化量，来改变现在的校正值(-64mV)，变化方向与先前的变化方向相同。也就是说，从+128mV变化到-64mV等于-192mV。这指示变化量是192mV，变化方向是负的，因此下次校正值要变化的量等于192mV/2＝96mV，而校正方向是减小的即负的方向，结果，下次校正值设置-160mV，其是先前的校正值-64mV加上下次校正值要变化的量-96mV。
概要步骤15：
以这种方法重复地进行校正。要变化的量小于器件例如被校正的比较器和DAC分辨率时的校正值，被确定为最终校正值。这种方法是一种快速校正值搜索方法的应用，而不管被校正的电路是比较器还是DAC。
B.期待值电压生成装置60的偏置误差校正方法的初始设置
下面，参考图7至9和1，描述期待值电压生成装置60的偏置校正置方法的初始的设置。
比较器52和53的初始设置状态是VOH＝0.00mV和VOL＝0.00mV。比较器校正数据(IVHc和IVLc)设置为比较器52和53校正处理中得到的值。高精度电压生成装置13的输出电压VKS设置为100mV。存储在理想值输入数据存储装置63的理想值输入数据VKID是100mV(相应于VKS)。校正值输入数据存储装置64的校正值输入数据VKHD是128mV。已选择的值128mV用作大于期待误差的值，使得校正值的检测尽可能有效。这里，期待值电压生成装置60的DAC61最大误差范围是±128mV，因此，由于±13V输出的误差最大为±128mV，所以选择128mV作为初始校正值。
加法器62的输出VKRD是228mV(VKID 100mV+VKHD 128mV)。因为DAC61的偏置误差是-10mV，所以DAC 61的有效输出电压VKD等于218mV(228mV-10mV)。高精度电压生成装置13的输出电压VKS与DAC61的有效输出电压之间的差电压(输入至放大器8)是-118mV，放大器8的输出电压ΔVK等于(-118mV)×24＝-2832mV。结果，因为提供在第二半导体测试装置200中的两个比较器52和53的参考电压(VOH和VOL)都是0.00mV，所以比较结果输出DMH的DML分别变成低和高。使用比较结果输出DMH和DML数据的任何一个都可进行校正。但是，图12所示的校正处理基于比较结果输出DML(比较器53)进行的。高精度电压生成装置13的输出电压VKS和理想值输入数据VKID都保持在100mV，除非另有说明。
图12示出期待值电压生成装置的偏置误差校正方法每一步骤的状态表。期待值电压生成装置60的偏置误差是-10mV，如上所述。在图中，在各个“DAC”列中，“理想值输入数据VKID”对应于理想值输入数据VKID，“校正值输入数据VKHD”对应于校正值输入数据VKHD，和“输出电压VKD”对应于有效输出电压VKD。在各“放在器”列中，“输入电压”指示高精度电压生成装置13的输出电压VKS与DAC61的有效输出电压VKD之间的差电压，“输出电压”指示放大器8的输出电压ΔVK。列“比较器输出电压”指示比较器53比较结果输出的逻辑状态(高或低)。列“步骤”对应于下面使用的步骤序数。为了简化，“数据”列以相应的电压表示。
步骤41：
检验初始状态的比较器输出。在初始状态中，DAC61的有效输出电压VKD是218mV。放大器8的输出电压ΔVK是(-118mV)×24＝-2832mV。输出电压ΔVK输入至提供在第二半导体测试装置200中的比较器53，因而低电平比较结果输出数据DML(输出数据DML，在下文某些情况下)是低的。
发现参考电压(输出电压VKD)，它是DAC61的校正值输入数据VKHD加上128mV的校正值，高于100mV的待比较的电压(高精度电压生成装置13的输出电压VKS；相应于理想值输入数据VKID)。结果，确认误差电压是-128mV或更高。
步骤42：
相应于(-1)×128mV×1/2＝-64mV的DAC61的校正值被设置到校正值输入数据存储装置64。(设置一个比步骤41中的校正值小192mV的值)。DAC61的有效输出电压VKD等于26mV。
VKD＝理想值输入数据设置值+校正值输入数据设置值+误差值＝100mV+(-64mV)十(-10mV)＝26mV。
放大器8的输出电压ΔVK根据类似于步骤41的计算，等于1776mV。
ΔVK＝(高精度电压生成装置13的输出电压VKS-期待值电压生成装置60的有效电压(DAC61的有效输出电压))×放大系数＝(100mV-26mV)×24＝1776mV。
比较器53的比较结果输出DML是高的。也就是说，由DAC61的输入数据加上校正值-64mV的数据生成的参考电压(输出电压VKD)低于100mV的待比较的电压。结果，确认误差电压是64mV或更低。
步骤43：
相应于(-1)×(-64mV)×1/2＝32mV的DAC61的校正值被设置到校正值输入数据存储装置64。(设置一个比步骤42中的校正值大96mV的值。)
DAC61的有效输出电压VDK等于122mV，而放大器8的输出电压ΔVK等于(-22mV)×24＝-528mV。比较器53的比较结果输出DML是低的。也就是说，由DAC61的输入数据加上校正值32mV的数据生成的参考电压(输出电压VKD)高于100mV要比较的电压。结果，确认误差电压是-32mV或更高。
步骤44：
相应于(-1)×(32mV)×1/2＝-16mV的DAC61的校正值被设置到校正值输入数据存储装置64。(设置一个比步骤43中的校正值小48mV的值)。
DAC61的有效输出电压VKD等于74mV，而放大器8的输出电压ΔVK等于(26mV)×24＝624mV。比较器53的比较结果输出DML是高的。也就是说，由DAC61的输入数据加上-16mV校正值的数据生成的参考电压(输出电压VKD)低于100mV要比较的电压。结果，确认误差电压是16mV或更低。
步骤45：
相应于(-1)×(-16mV)×1/2＝8mV的DAC61的校正值被设置到校正值输入数据存储装置64。(设置一个比步骤44中的校正值大24mV的值)。
DAC61的有效输出电压VKD由于VKD中的-10mV误差等于98mV，而放大器8的输出电压ΔVK等于(2mV)×24＝48mV。相应于比较器53的输出DML是高的。也就是说，由DAC61的输入数据加上8mV校正值数据低于100mV要比较的电压。结果，确认误差电压是-8mV或更低。
步骤46：
因为在步骤45中相应于比较器53的输出DML的输出状态未变化，所以校正值的变化方向设置为与步骤45中的相同，也就是说，变化方向是增加校正值。要增加的量设置为步骤45中的增加量的上半。也就是说，校正值的补充数据是(24mV)×1/2＝12mV。因此，相应于8mV+12mV＝20mV的DAC61的校正值被设置到校正值输入数据存储装置64。(设置一个比步骤45中的校正值大12mV的值。)
DAC61的有效输出电压VKD等于110mV，而放大器8的输出电压ΔVK等于(-10mV)×24＝-240mV。相应的比较器输出DML是低的。也就是说，由DAC61的输入数据加上20mV校正值的数据生成的参考电压(输出电压VKD)低于100mV的要比较的电压。结果，确认误差电压是-20mV或更高。
步骤47：
因为在步骤46中相应于比较器53的输出DML的输出状态已变化，所以校正值的变化方向与步骤46中的变化方向相反。也就是说，变化方向是要搜索在步骤45的校正值与步骤46的校正值之间的校正值，即减小校正值。要减小的量设置为步骤46的增加量的一半。校正值的相减数据是(12mV)×1/2＝6mV。因此，相应于-6mV+20mV＝14mV的DAC61的校正值被设置到校正值输入数据存储装置64。
DAC61的有效输出电压VKD等于104mV，而放大器8的输出电压ΔVK等于(-4mV)×24＝-96mV。相应的比较器53的输出DML是低的。结果，确认DAC61的误差电压是-14mV或更高。
步骤48：
因为相应于比较器53的输出DML的输出状态在步骤47未变化，所以校正值的变化方向设置为与步骤47中的变化方向相同。也就是说，变化方向是要搜索在步骤45的校正值与步骤47的校正值之间的校正值，即减小校正值。要减小的量设置为步骤47中减小的量的一半。也就是说，校正值的相减数据是(6mV)×1/2＝3mV。因此，相应于-3mV+14mV＝11mV的DAC61的校正值，被设置到校正值输入数据存储装置64。
DAC61的有效输出值VKD等于101mV，而放大器8的输出电压ΔVK等于(-1mV)×24＝-24mV。相应的比较器53的输出DML是低的。结果，确认DAC61的误差电压是-11mV或更高。
步骤49：
因为相应于比较器53的输出DML的输出状态在步骤48未变化，所以变化方向设置为与步骤48中的变化方向相同。也就是说，变化方向是要搜索在步骤45的校正值与步骤48的校正值之间的校正值，即减小校正值。要减小的量设置为步骤48中减小的量的一半。也就是说，校正值的相减数据是(3mV)×1/2＝1.5mV。因此，相应于-1.5mV+11mV＝9.5mV的DAC61的校正值，被设置到校正值输入数据存储装置64。
DAC61的有效输出电压等于99.5mV，而放大器8的输出电压ΔVK等于(+0.5mV)×24＝24mV。相应的比较器53的输出DML是高的。结果，确认DAC61的误差电压是-9.5mV或更低。
步骤50：
因为相应于比较器53的输出DML的输出状态在步骤49已变化，所以校正值的变化方向设置为与步骤49中的变化方向相反。也就是说，校正方向是要搜索在步骤49的校正值与步骤48的校正值之间的校正值，即增加校正值。要增加的量设置为步骤49中减小的量的一半。也就是说，校正值补充的数据是(1.5mV)×1/2＝0.75mV。因此，相应于0.75mV+9.5mV＝10.25mV的DAC61的校正值被设置到校正值输入数据存储装置64。
DAC61的有效输出电压VKD等于100.25mV，而放大器8的输出电压ΔVK等于(-0.25mV)×24＝-6mV。相应于比较器53的输出DML是低的。结果，确认DAC61的误差电压是-10.25mV或更高。
步骤51：
因为相应于比较器53的输出DML的输出状态在步骤50已变化，所以校正值的变化方向与步骤49中的变化方向相反。也就是说，变化方向是要搜索在步骤50的校正方向与步骤49的校正值之间的校正值，即减小校正值。要减小的量设置为步骤50中增加的量的一半。也就是说，校正值相减的数据是(0.75mV)×1/2＝0.375mV。因此，相应于-0.375mV+10.25mV＝9.875mV的DAC61的校正值被设置到校正值输入数据存储装置64。
DAC61的有效输出电压VKD等于99.875mV，而放大器8的输出电压ΔVK等于(+0.125mV)×24＝3mV。相应于比较器53的输出DML是高的。结果，确认DAC61的误差电压是-9.875mV或更低。
步骤52：
因为相应于比较器53的输出DML的输出状态在步骤51已变化，所以校正值的变化方向与步骤51中的变化方向相反。也就是说，变化方向是增加校正值。要增加的量设置为步骤51中的减小的量的一半。也就是说，校正值的补充数据是(0.375mV)×1/2＝0.1875mV。因此，相应于+0.1875mV+9.875mV＝10.0625mV的DAC61的校正值被设置到校正值输入数据存储装置64。
DAC61的有效输出电压等于100.0625mV，而放大器8的输出电压ΔVK等于(-0.0625mV)×24＝-1.5mV。相应于比较器53的输出DML是低的。结果，确认DAC61的误差电压是-10.0625mV或更高。
步骤53：
因为相应于比较器53的输出DML的输出状态在步骤52已变化，所以校正值的变化方向相对于步骤52的变化方向是相反的。要减小的量设置为步骤52中增加的量的一半。也就是说，校正值的补充数据是(0.1875mV)×1/2＝0.09375mV。因此，相应于-0.09375mV+10.0625mV＝9.96875mV的DAC61的校正值被设置到校正值输入数据存储装置64。
DAC61的有效输出电压VKD等于99.9688mV，而放大器8的输出电压ΔVK等于(+0.0312mV)×24＝0.7488mV。相应于比较器53的输出DML是高的。结果，确认DAC61的误差电压是-9.9688mV或更低。
步骤步骤54：
因为相应于比较器53的输出DML的输出状态在步骤53已变化，所以校正值的变化方向相对于步骤53的变化方向是相反的。要增加的量设置为步骤53中减小的量的一半。也就是说，校正值补充的数据是(0.09375mV)×1/2＝0.046875mV。因此，相应于9.9688mV+0.046875mV＝10.015675mV的DAC61的校正值被设置到校正值输入数据存储装置64。
DAC61的有效输出电压VKD等于100.015675mV，而放大器8的输出电压ΔVK等于(-0.015675mV)×24＝0.3762mV。相应于比较器53的输出DML是低电平。结果，确认DAC61的误差电压是-10.015675mV或更高。因为校正值要变化的量已变成小于要校正的DAC61的分辨率50μV，所以更一步校正不必进行。这时的校正数据-10.015675mV适合作为校正值。根据这个校正，DAC61有效输出电压VKD的误差等于0.015675mV。
步骤55：
因为误差电压是-10.015675mV或更高和-9.9688mV或更低，所以步骤53和步骤54所获得的校正值的平均9.992237mV可适用为校正值。根据这个校正，DAC61的有效输出电压VKD等于-0.00777mV。这是一个与步骤54获得的DAC61有效输出电压VKD的误差比较，进一步提高的值。[实施例11]
期待值电压生成装置60的增益误差的校正方法
增益指示由放大系数(增益)的误差引起输出电压的误差，该放大系数(增益)定义为DAC61的输出电压变化与输入数据变化的比对于增益误差为0.01％和偏置误差为0mV的示例，增益误差以下面的校正程序进行校正。DAC61的数字输入数据的表示与实施例10相同。图9示出用作实现这种校正的校正系统的主要部件期待值电压生成装置60的方块配置图。如上所述，用来计算增益校正系数的运算装置67和用作至DAC61的输入的校正值输入数据，被加至图8的配置。这种校正系统类似于用来获得偏置误差校正值的实施例10的配置。
增益误差校正采用这样的方法来进行，其中，校正应用在DAC61输出电压状态的两个点上。在本实施例中，误差校正值是在选择100mV(0.1V)和12900mV(12.9V)作为两个点(图13和14)的情况下得到的，从而用来校正增益误差的增益误差校正系数从误差校正值得到。这种程序中必要的操作仅仅为四个操作。图13示出在DAC的输出电压值为100mV的情况下，获得误差校正值的每一步骤的状态表。误差校正值在步骤61-72中得到。图14示出在DAC的输出电压为12900mV情况下，获得误差校正值的每一步骤的状态表。误差校正值在步骤81-92得到。所用的方法与实施例10相同，因此，省略说明。
利用在两点上(输出电压0.1V和12.9V)得到的DAC61的两段最后的实际输入数据(VKRD)之间的差，和两段理想值输入数据(VKID)之间的差，可得增益校正系数如下。这一增益校正系数指示用来校正增益误差以使有效增益变成一的系数。
增益校正系数＝((在12.9V输出点上DAC61的校正的实际输入数据)-(在0.1V输出点上DAC61的校正的实际输入数据))÷((12.9V上DAC61的理想值输入数据)-(0.1V上DAC61的理想值输入数据))＝(12898.563-99.9375)/128.00＝99.989％…(1)。
这指示校正必须增益减小0.011％。因此，当将输入数据集以0.99989所生成的数据作为至DAC61的输入数据时，校正增益误差(0.01％)。也就是说，即使在增益误差事先未知的情况下，DAC61特性的校正在上述两点上进行，然后，将两点上两段校正数据之间的差，除以DAC61的两段理想值输入数据之间的差，所得到的值就是校正增益误差的校正增益。应当注意，校正的两个点不限于12.900V和0.100V上的两个点。
用上述方法计算的输入数据可直接从外部提供给DAC61作为实际输入数据。另一方面，校正值也可根据等式(1)计算，然后将校正数据输入至校正值输入数据存储装置64，因而可进行校正。在这种情况下，采用从理想值输入数据减去-0.011％所生成的值，作为校正数据。这个数据0.011％最好存储在非易失性存储中。
根据这一方法，期待值电压生成装置60的偏置，作为提供给期待值电压生成装置60待比较电路侧的偏置电压，可并入校正值。在本实施例中，偏置误差已假定是0mV。但是，即使在偏置误差不是0mV的情况下，根据本实施例的两点校正，明显地允许增益误差和偏置误差的同时校正。另外，即使除期待值电压生成装置60以外，放大器8有误差的情况下，根据本实施例的程序，明显地允许这两种误差的同时校正。
在上述校正数据的设置程序中，第二半导体测试装置200的输出已反馈至期待值电压生成装置60，从而，控制装置65基于反馈数据(参看图7和9)控制校正值的计算。这允许校正，而不使用昂贵的测试装置，另一方面，测试器控制装置40的输出可反馈至期待值电压生成装置60，从而，测试器控制装置基于反馈数据可控制校正值的计算。在这种情况下，控制装置65，存储装置66和运算装置67的功能由测试器控制装置40，存储装置(未示)和提供在测试器15的运算装置(未示)进行。因此，期待值电压生成装置60不需要包括控制装置65，存储装置66和运算装置67。
高精度电压生成装置13可用测试器装置15的输出电压来代替。在这种情况下，校正的精度受测试器装置15的输出电压限制。但是，用作高精度电压生成装置13的单个的装置就可有利地除去。即使在DUT的多种类型被测试的情况下，例如，即使在6V规格的器件和13V规格要测试的情况下，当对应于每个DUT的输出幅度进行校正值设置时，测量电压的精度明显地最佳。
在图4和5的半导体测试装置(半导体测试系统)中，当提供在第一半导体测试装置201(一个装在半导体测试装置15内部的测试装置模块)和第二半导体测试装置200(一个提供在半导体测试装置15外部的测试装置模块)中的比较器(52和53)的精度，以及提供在相应装置中的DAC(61、106和107)的分辨率有提高时，测量误差明显地进一步减小。在第二半导体测试装置200提供在半导体测试器(半导体测试装置15)外部的图4中，仅仅一部分通道的比较器的精度(和与其相应的DAC 61的分辨率)很容易提高。这就能容易地构造相应于每个器件规格的廉价测试装置。[实施例12]
图15和16示出根据本发明被校正的电路的校正方法的类属程序，并简要表示在图15和16中。
被校正的电路具体地指示比较器，数模转换器，它们组合电路，与另外的电路组合的电路成诸如此类。输出状态在输出电压是模拟信号的情况下，指示电压值包括它的正或负极性，在输出电压是逻辑信号或类似的情况下，指示逻辑高或低的状态。其他的技术术语基本上可按照实施例7-11中用的技术术语来了解。例如，最大误差指示规格误差，最大允许误差等。
步骤S101：
设置相应于待正电路校正目标的理想特性的输入数据。例如，在实施例8中，这一步骤相应于输入VOH＝0.000V。如上所述，应当注意数据0.000V实际上以数字数据的形式提供，但是为了理解的简化，这个数据表示为模拟值(这也适用于下面的描述)。
步骤S102：
初始校正值设置为大于最大误差绝对值校正输入数据的绝对值，例如，在实施例8中，这一步骤相应于输入VOH＝+128mV的初始校正数据。
步骤S103：
检测被校正的电路的输出状态。输出状态指示例如逻辑状态。在这种情况下，检查逻辑状态是高状态还是低状态。例如，在实施例8中这一步骤相应于步骤1的输出电平是高。
步骤S104：
校正值输入数据变化为一个值，其绝对值是现在的校正值输入数据的绝对值的一半，其极性是与现在的校正值输入数据相反。例如，在实施例8中。这一步骤相应于步骤2，其中，现在的校正值输入数据相应于+128mV的初始值，并且其中校正值输入数据变化为-64mV，它是通过对由+128mV一半而得的64mV的符号取反而生成的。
步骤S105：
检测被校正的电路的输出状态。这一步骤类似于S103。例如，在实施例中，该步骤相应于步骤2的输出电平是低。
步骤S106：
确定先前的输出状态是否与现在的输出状态一致。先前的输出状态指示，例如步骤S103中的高电平，而现在的状态指示，例如S105中的低电平。实施例8的例子(步骤1中的输出是高，而步骤2中的输出是低的)。相应于不一致(否)的情况。在这种情况下，程序进入步骤107(S107)。在一致(是)的情况下，程序进入步骤108(S108)。
步骤S107：
校正值输入数据变化为一个值，其绝对值是现在校正值输入数据的绝对值的一半，极性与现在的校正值输入数据的极性相反。然后，程序进入步骤S109。例如，在实施例8中，这一步骤相应于步骤3，其中现在的校正值输入数据对应于-64mV，并且其中校正值输入数据变化为值+32mV，它是通过由-64mV的一半而得到的-32mV的符号取反而生成的。在下面的描述中，省略与实施例8相对应的描述。
步骤S108：
校正值输入数据变化为一个值，其绝对值是现在的校正值输入数据的绝对值的一半，极性与现在的校正值输入数据的极性相同。
步骤S109：
检测被校正的电路的输出状态。这一步骤类似于S105。
步骤S110：
确定校正值的绝对值(校正值输入数据的绝对值)是否小于或等于被校正的电路的分辨率。当这个关系满足(是)时，程序进入步骤S111，当这个关系不满足(否)时，程序回到步骤S106，然后，重复顺序的步骤。
步骤S111：
确定先前的输出状态是否与现在的输出状态一致。在一致的情况下，校正程序终止。在不一致的情况下，程序进入步骤S112。
步骤S112：
校正值输入数据变化到现在的校正值输入数据和先前的校正值输入数据的平均值。然后，校正程序终止。
在上述校正程序中，可以对校正操作的数目加以限制，并且当必要时，精度可以调整，从而校正的时间可以缩短。
实现根据本发明上述校正方法的程序，可记录为记录媒体中的计算机程序，因而计算机可以执行这个方法。例如，被披露作为存储装置和控制装置的电路块部件，能以计算机形式实现。记录在记录媒体中的程序可以是从计算机主体独立出来的形式(测试装置或诸如此类)。
上面的描述是对于本发明应用于TFT液晶显示器件的液晶驱动装置中的测试装置，而做出的。但是，根据本发明的半导体测试装置和半导体测试方法，明显地应用于半导体集成电路的测试装置，所述半导体集成电路具有输出各种的多级电压的大量输出端。
如上所述，根据本发明，可实现半导体集成电路的接受或拒绝的确定和测量的测试，而不必使用任何装置例如使成本增加的高精度比较器，所述半导体集成电路具有用来驱动液晶显示板之类的输出多级电压的大量输出端。另外，当具有简单结构和半导体测试装置以模块形式构成，然后提供在半导体测试装置外部时，现有技术的半导体测试装置能照原样使用。还有半导体测试系统具有简单的结构但精度高。
本发明在不偏离其本质特性的精度的精神的情况下以若干形式实施，所以现在的实施例是说明性的而不是限制性的，因为本发明的范围是由所附权利要求而不是由前面对它们的描述确定后，所以，在权利要求的边界和范围或者其等效的边界和范围内所有变化和修改，都是权利要求所包含的。

Claims (33)

1.一种半导体测试装置，其对经过多个输出端中的每一个输出端输出分级输出电压的半导体集成电路的分级输出电压特性进行测试，并包括每一个都与每一个所述输出端相对应的多个输出电压测试装置，其特征在于所述输出电压测试装置包括：
测试电压输入装置，其用于输入从分级输出电压得到的被测试的电压；
比较电压生成装置，其基于由比较电压生成数据输入装置提供的比较电压生成数据，生成与被测试的电压进行比较的比较电压；和
比较装置，其用于将被测试的电压与比较电压进行比较；其中，
通过把与其他输出电压测试装置共享的公用比较电压生成数据，加到为每一输出电压测试装置提供的单个的比较电压生成数据上，生成所述比较电压生成数据，以便校正每一比较装置中的固有误差。
2.根据权利要求1所述的半导体测试装置，其特征在于：
所述比较电压生成数据输入装置包括：
公用比较电压生成数据输入装置，其用于输入公用比较电压生成数据；
单个的比较电压生成数据输入装置，其用于输入单个的比较电压生成数据；和
加法器，其用于将公用比较电压生成数据与单个的比较电压生成数据相加；和其中，
在所述加法器中相加的结果，作为所述比较电压生成数据提供给比较电压生成装置。
3.根据权利要求1所述的半导体测试装置，其特征在于：
输出电压测试装置由对被测试的电压进行测试的电子电路组成；
测试电压输入装置由输入被测试的电压的电子电路组成；和
比较电压生成数据输入装置由输入和比较电压生成数据的电子电路组成。
4.根据权利要求2所述的半导体测试装置，其特征在于：
公用比较电压生成数据输入装置由输入公用比较电压生成数据的电子电路组成；和
单个的比较电压生成数据输入装置由输入单个的比较电压生成数据的电子电路组成。
5.根据权利要求2所述的半导体测试装置，其特征在于所述比较装置包括：
高电平比较器，其用于比较和检测被测试的电压相对于比较电压，是否处于或低于容许上限；和
低电平比较器，其用于比较和检测被测试的电压相对于比较电压，是否处于或高于容许下限；和其中，
由比较电压生成数据输入装置和与高电平比较器相应的比较电压生成装置生成的高电平比较电压，被提供给高电平比较器；和
由比较电压生成数据输入装置和与低电平比较器相应的比较电压生成装置生成的低电平比较电压，被提供给低电平比较器。
6.根据权利要求5所述的半导体测试装置，其特征在于：
进一包括集成电路驱动部，其用于驱动所述半导体集成电路。
7.根据权利要求6所述的半导体测试装置，其特征在于：
所述半导体集成电路由液晶驱动用的半导体集成电路组成。
8.根据权利要求1所述的半导体测试装置，其特征在于所述比较装置包括：
高电平比较器，其用于比较和检测被测试的电压相对于比较电压是否处于或低于容许上限；和
低电平比较器，其用于比较和检测被测试的电压相对于比较电压是否处于或高于容许下限；和其中，
由比较电压生成数据输入装置和与高电平比较器相应的比较电压生成装置生成的高电平比较电压，被提供给高电平比较器；和
由比较电压生成数据输入装置和与低电平比较器相应的比较电压生成装置生成的低电平比较电压，被提供给低电平比较器。
9.根据权利要求8所述的半导体测试装置，其特征在于：
进一步包括校正数据生成装置，其用于设置和存储所述单个的比较电压生成数据，并用于向比较电压生成数据输入装置输出单个的比较电压生成数据。
10.根据权利要求9所述的半导体测试装置，其特征在于：
校正数据生成装置由生成单个的比较电压生成数据的电子电路组成。
11.根据权利要求1所述的半导体测试装置，其特征在于：
进一步包括校正数据生成装置，其用于设置和存储所述单个的比较电压生成数据，并用于向比较电压生成数据输入装置输出单个的比较电压生成数据。
12.根据权利要求11所述的半导体测试装置，其特征在于：
所述校正数据生成装置为每一输出电压测试装置而提供。
13.根据权利要求12所述的半导体测试装置，其特征在于：
进一步包括集成电路驱动部，其用于驱动所述半导体集成电路。
14.根据权利要求13所述的半导体测试装置，其特征在于：
所述半导体集成电路由液晶驱动用的半导体集成电路组成。
15.根据权利要求1所述的半导体测试装置，其特征在于进一步包括：
期待值电压生成装置，其用于输出与所述分级输出电压相应的期待值分级电压；和
电压差检测装置，其用于获取分级输出电压和期待值分级电压之间的差，然后向测试电压输入装置输出所述电压差。
16.根据权利要求15所述的半导体测试装置，其特征在于所述期待值电压生成装置包括：
理想值输入数据存储装置，其用于存储期待值分级电压的理想值输入数据；
校正值输入数据存储装置，其用于存储校正期待值分级电压用的校正值输入数据；
加法器，其用于将理想值输入数据加到校正值输入数据上，然后输出期待值电压数据；和
期待值电压输出装置，其用于基于期待值电压数据生成期待值分级电压，然后向电压差检测装置提供期待值分级电压。
17.根据权利要求16所述的半导体测试装置，其特征在于：
所述比较电压生成装置包括数模转换器，同时，所述期待值电压输出装置也包括数模转换器，其中，设置在期待值电压输出装置中的数模转换器具有比设置在比较电压生成装置中的数模转换器更高的分辨率。
18.根据权利要求15所述的半导体测试装置，其特征在于：
所述期待值电压生成装置由生成期待值分级电压的电子电路组成。
19.根据权利要求16所述的半导体测试装置，其特征在于：
所述理想值输入数据存储装置由理想值输入数据存储器件组成；和
所述校正值输入数据存储装置由校正值输入数据存储器件组成。
20.根据权利要求17所述的半导体测试装置，其特征在于：
进一步包括集成电路驱动部，其用于驱动所述半导体集成电路。
21.根据权利要求20所述的半导体测试装置，其特征在于：
所述半导体集成电路由液晶驱动用的半导体集成电路组成。
22.根据权利要求15所述的半导体测试装置，其特征在于：
进一步包括放大装置，其用于对所述电压差检测装置的输出进行放大，并向测试电压输入装置提供经放大的输出。
23.根据权利要求22所述的半导体测试装置，其特征在于：
所述电压差检测装置由减法器组成，而所述放大装置由放大器组成。
24.根据权利要求22所述的半导体测试装置，其特征在于：
进一步包括第一校正开关，它的公共端连接至测试电压输入装置，它的第一独立端连接至放大装置的输出端，它的第二独立端连接至固定电位端，
其中，当要测试所述分级输出电压时，所述第一校正开关将测试电压输入装置连接至放大装置；当要设置和校正单个的比较电压生成数据，以校正所述比较电压时，所述第一校正开关将测试电压输入装置连接至固定电位端。
25.根据权利要求24所述的半导体测试装置，其特征在于：
所述半导体测试装置构成为一模块。
26.根据权利要求25所述的半导体测试装置，其特征在于：
进一步包括集成电路驱动部，其用于驱动所述半导体集成电路。
27.根据权利要求26所述的半导体测试装置，其特征在于：
所述半导体集成电路由液晶驱动用的半导体集成电路组成。
28.根据权利要求22所述的半导体测试装置，其特征在于：
进一步包括第二校正开关，它的公共端连接至电压差检测装置，它的第一独立端连接至半导体集成电路的输出端，它的第二独立端连接至高精度电压生成装置，其中，
当要测试所述分级输出电压时，所述第二校正开关将电压差检测装置连接至半导体集成电路，当要校正所述期待值电压生成装置时，所述第二校正开关将电压差检测装置连接至高精度电压生成装置。
29.根据权利要求28所述的半导体测试装置，其特征在于：
所述半导体测试装置构成为一模块。
30.根据权利要求29所述的半导体测试装置，其特征在于：
进一步包括集成电路驱动部，其用于驱动所述半导体集成电路。
31.根据权利要求30所述的半导体测试装置，其特征在于：
所述半导体集成电路由液晶驱动用的半导体集成电路组成。
32.一种半导体测试方法，其用于测试半导体集成电路的分级输出电压特性，所述半导体集成电路经过多个输出端中的每一个输出分级输出电压，其特征在于
包括步骤：
向对应于各输出端的多个输出电压测试装置提供被测试的电压，所述电压是基于分级输出电压与相应于分级输出电压理想值的期待值分级电压之间的差电压；和
将被测试的电压与比较电压比较，由此通过输出电压测试装置测试分级输出电压；其中，
在每一输出电压测试装置中所述比较电压被校正，以便校正提供在每一输出电压测试装置中的数模转换器的固有误差。
33.根据权利要求32所述的方法，其特征在于：
所述期待值分级电压被校正，以便校正设置在生成期待值分级电压的期待值电压生成装置中的数模变换器的固有误差。
CNB031474640A 2002-07-11 2003-07-11 半导体测试装置和半导体测试方法 Expired - Fee Related CN1267738C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002203158A JP3983123B2 (ja) 2002-07-11 2002-07-11 半導体検査装置及び半導体検査方法
JP2002203158 2002-07-11

Publications (2)

Publication Number Publication Date
CN1475811A true CN1475811A (zh) 2004-02-18
CN1267738C CN1267738C (zh) 2006-08-02

Family

ID=30112663

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031474640A Expired - Fee Related CN1267738C (zh) 2002-07-11 2003-07-11 半导体测试装置和半导体测试方法

Country Status (5)

Country Link
US (1) US6833715B2 (zh)
JP (1) JP3983123B2 (zh)
KR (1) KR100561894B1 (zh)
CN (1) CN1267738C (zh)
TW (1) TWI223099B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100359556C (zh) * 2004-09-13 2008-01-02 凌阳科技股份有限公司 内建测试电路的源极驱动器及其测试方法
CN100465656C (zh) * 2004-10-14 2009-03-04 横河电机株式会社 集成电路测试装置
US7594148B2 (en) 2004-07-29 2009-09-22 Hynix Semiconductor Inc. Apparatus and method for testing semiconductor memory device
US7650175B2 (en) 2005-03-10 2010-01-19 Shenzhen Mindray Bio-Medical Electronics Co., Ltd. Method and device for detecting fault in a blood oxygen sensor
US7684853B2 (en) 2005-10-19 2010-03-23 Shenzhen Mindray Bio-Medical Electronics Co., Ltd. Method and apparatus for suppressing power frequency common mode interference
US7708698B2 (en) 2005-06-29 2010-05-04 Shenzhen Mindray Bio-Medical Electronics Co., Ltd. Circuit for measuring breath waveform with impedance method and method and device for resisting interference of electrical fast transient
CN101871991A (zh) * 2009-04-24 2010-10-27 夏普株式会社 半导体集成电路装置的检查装置和检查方法
CN102288901A (zh) * 2011-09-01 2011-12-21 上海宏力半导体制造有限公司 一种仿真数据的处理方法
CN106908971A (zh) * 2017-04-28 2017-06-30 南京中电熊猫平板显示科技有限公司 液晶显示面板的绑定拦截装置及其绑定拦截方法
CN107861055A (zh) * 2017-12-15 2018-03-30 中国电子产品可靠性与环境试验研究所 集成电路动态输出性能测定方法、装置和系统
CN109903708A (zh) * 2019-03-21 2019-06-18 深圳市华星光电技术有限公司 量测系统及其量测参数设置方法
CN114664271A (zh) * 2022-05-17 2022-06-24 惠科股份有限公司 公共电压校正电路、显示面板和显示装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4261432B2 (ja) * 2004-07-09 2009-04-30 株式会社アドバンテスト 半導体試験装置および半導体試験方法
US7809999B2 (en) * 2005-07-19 2010-10-05 Teradyne, Inc. Ternary search process
DE102005045183B4 (de) * 2005-09-21 2011-03-31 Infineon Technologies Ag Testvorrichtung und Verfahren zum Auswerten einer digitalisierten Testantwort
US7756495B2 (en) * 2005-09-29 2010-07-13 Intel Corporation High speed receiver
JP2007132905A (ja) * 2005-11-14 2007-05-31 Yokogawa Electric Corp Ｉｃテスタ
JP2008102344A (ja) * 2006-10-19 2008-05-01 Nec Electronics Corp 表示装置の駆動回路およびそのテスト方法
KR100975404B1 (ko) * 2008-02-28 2010-08-11 주식회사 종합건축사사무소근정 블록담장용 지주 및 이의 시공방법
JP2010008781A (ja) * 2008-06-27 2010-01-14 Toshiba Corp 表示制御装置および表示装置
JP5274281B2 (ja) * 2009-01-30 2013-08-28 株式会社アドバンテスト 電圧測定装置、方法、プログラム、記録媒体およびテスタ
US8423314B2 (en) * 2009-11-18 2013-04-16 National Instruments Corporation Deterministic reconfiguration of measurement modules using double buffered DMA
KR20120136474A (ko) * 2011-06-09 2012-12-20 삼성전자주식회사 반도체 테스트 장치 및 그 테스트 방법
TWI439711B (zh) * 2011-10-03 2014-06-01 Star Techn Inc 切換矩陣器及其半導體元件特性之測試系統
US9240160B2 (en) * 2013-02-18 2016-01-19 Au Optronics Corporation Driving circuit and display device of using same
CN103176116B (zh) * 2013-02-20 2016-01-20 国网智能电网研究院 一种半导体器件测试装置及其测试方法
TWI468710B (zh) 2013-03-25 2015-01-11 Test Research Inc 用於電壓設定的測試機台
CN104076270B (zh) * 2013-03-25 2016-09-28 德律科技股份有限公司 用于电压设定的测试机台
JP2015011505A (ja) * 2013-06-28 2015-01-19 ソニー株式会社 電圧検出器、電子機器、および、電圧検出器の制御方法
KR101741958B1 (ko) * 2016-10-11 2017-05-31 한국기초과학지원연구원 적정파형 및 전압 출력을 위한 반도체 검사 장비 및 그 제어 방법
EP3379274B1 (en) * 2017-03-23 2021-04-28 Rohde & Schwarz GmbH & Co. KG Multi-level logic analyzer for analyzing multi-level digital signals and method for operating a multi-level logic analyzer for analyzing multi-level digital signals
KR102697627B1 (ko) * 2018-11-09 2024-08-26 삼성전자주식회사 에이징 모델 생성 방법 및 이를 이용한 반도체 칩의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60259018A (ja) 1984-06-06 1985-12-21 Toshiba Corp コンパレ−タのキヤリブレ−シヨン方式
JP3180435B2 (ja) 1992-05-06 2001-06-25 株式会社アドバンテスト 液晶駆動ドライバｉｃ試験装置
JP3233559B2 (ja) * 1995-08-14 2001-11-26 シャープ株式会社 半導体集積回路のテスト方法および装置
JP3392029B2 (ja) * 1997-12-12 2003-03-31 株式会社アドバンテスト Ｉｃテスタの電圧印加電流測定回路
JP3558964B2 (ja) 1999-07-23 2004-08-25 シャープ株式会社 半導体集積回路の検査装置及びその検査方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8024628B2 (en) 2004-07-29 2011-09-20 Hynix Semiconductor, Inc. Apparatus and method for testing semiconductor memory device
US7594148B2 (en) 2004-07-29 2009-09-22 Hynix Semiconductor Inc. Apparatus and method for testing semiconductor memory device
CN100359556C (zh) * 2004-09-13 2008-01-02 凌阳科技股份有限公司 内建测试电路的源极驱动器及其测试方法
CN100465656C (zh) * 2004-10-14 2009-03-04 横河电机株式会社 集成电路测试装置
US7650175B2 (en) 2005-03-10 2010-01-19 Shenzhen Mindray Bio-Medical Electronics Co., Ltd. Method and device for detecting fault in a blood oxygen sensor
US7708698B2 (en) 2005-06-29 2010-05-04 Shenzhen Mindray Bio-Medical Electronics Co., Ltd. Circuit for measuring breath waveform with impedance method and method and device for resisting interference of electrical fast transient
US7684853B2 (en) 2005-10-19 2010-03-23 Shenzhen Mindray Bio-Medical Electronics Co., Ltd. Method and apparatus for suppressing power frequency common mode interference
US7970460B2 (en) 2005-10-19 2011-06-28 Shenzhen Mindray Bio-Medical Electronics Co., Ltd. Method and apparatus for suppressing power frequency common mode interference
CN101871991A (zh) * 2009-04-24 2010-10-27 夏普株式会社 半导体集成电路装置的检查装置和检查方法
CN102288901A (zh) * 2011-09-01 2011-12-21 上海宏力半导体制造有限公司 一种仿真数据的处理方法
CN102288901B (zh) * 2011-09-01 2016-05-11 上海华虹宏力半导体制造有限公司 一种仿真数据的处理方法
CN106908971A (zh) * 2017-04-28 2017-06-30 南京中电熊猫平板显示科技有限公司 液晶显示面板的绑定拦截装置及其绑定拦截方法
CN106908971B (zh) * 2017-04-28 2019-02-01 南京中电熊猫平板显示科技有限公司 液晶显示面板的绑定拦截装置及其绑定拦截方法
CN107861055A (zh) * 2017-12-15 2018-03-30 中国电子产品可靠性与环境试验研究所 集成电路动态输出性能测定方法、装置和系统
CN107861055B (zh) * 2017-12-15 2020-04-07 中国电子产品可靠性与环境试验研究所 集成电路动态输出性能测定方法、装置和系统
CN109903708A (zh) * 2019-03-21 2019-06-18 深圳市华星光电技术有限公司 量测系统及其量测参数设置方法
CN109903708B (zh) * 2019-03-21 2022-04-26 Tcl华星光电技术有限公司 量测系统及其量测参数设置方法
CN114664271A (zh) * 2022-05-17 2022-06-24 惠科股份有限公司 公共电压校正电路、显示面板和显示装置

Also Published As

Publication number Publication date
KR100561894B1 (ko) 2006-03-16
TWI223099B (en) 2004-11-01
US20040008052A1 (en) 2004-01-15
US6833715B2 (en) 2004-12-21
JP2004045223A (ja) 2004-02-12
TW200403445A (en) 2004-03-01
JP3983123B2 (ja) 2007-09-26
CN1267738C (zh) 2006-08-02
KR20040007317A (ko) 2004-01-24

Similar Documents

Publication Publication Date Title
CN1267738C (zh) 半导体测试装置和半导体测试方法
CN101043207A (zh) 差动放大器、数模转换器以及显示装置
CN1282148C (zh) 显示装置及其校正电路、变换、驱动和检查装置及方法
CN1677846A (zh) 差动放大器、数字/模拟转换器和显示装置
CN1254783C (zh) 基准电压发生电路和方法、显示驱动电路、显示装置
CN1254008C (zh) 显示装置的放大器、驱动电路、便携电话和便携电子装置
CN1166065C (zh) 具有节能电路的模数转换器及其控制方法
CN1691100A (zh) 电流驱动器
CN1790900A (zh) 差动放大器和使用它的显示装置的数据驱动器
CN1941616A (zh) 差动放大器、数字模拟变换器以及显示装置
CN1928682A (zh) 显示装置
CN1577475A (zh) 显示驱动器、显示装置及驱动方法
CN1744188A (zh) 阻抗变换电路、驱动电路及控制方法
CN1782728A (zh) 电池功率检测装置
CN1377495A (zh) 显示面板的驱动方法、显示面板的亮度校正装置及其驱动装置
CN1701232A (zh) 核酸浓度定量分析芯片、装置和分析方法
CN1385888A (zh) 半导体器件的测量、检查、制造方法及其检查装置
CN1573876A (zh) 具有电流驱动型发光元件的显示装置
CN1684016A (zh) 浓度等级控制用输出电路及其检测装置、检测方法
CN1722212A (zh) 模拟缓冲器及其驱动方法，具有该缓冲器的显示设备
CN1468006A (zh) 图像处理设备和方法、图像显示设备以及移动电子装置
CN1753059A (zh) 灰度级电压发生装置和显示面板驱动器以及显示器
CN1248513C (zh) 彩色图象显示器中的自动白平衡调整电路
CN1254688C (zh) 参考电压发生装置及半导体集成电路、其检查装置及方法
CN1540870A (zh) 比较电路和偏置补偿装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060802

Termination date: 20140711

EXPY Termination of patent right or utility model