CN100465656C - 集成电路测试装置 - Google Patents
集成电路测试装置 Download PDFInfo
- Publication number
- CN100465656C CN100465656C CNB2005101067993A CN200510106799A CN100465656C CN 100465656 C CN100465656 C CN 100465656C CN B2005101067993 A CNB2005101067993 A CN B2005101067993A CN 200510106799 A CN200510106799 A CN 200510106799A CN 100465656 C CN100465656 C CN 100465656C
- Authority
- CN
- China
- Prior art keywords
- output
- converter
- voltage
- storer
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31932—Comparators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31935—Storing data, e.g. failure memory
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明的目的在于实现一种可以缩短测试时间的集成电路测试装置,且改进了对输出多梯级电压的被测试对象进行测试的集成电路测试装置。本装置包含:A/D转换器(模拟/数字转换器),输入被测试对象的输出;存储器,储存该A/D转换器。
Description
技术领域
本发明涉及针对输出多段阶电压的被测试对象,例如液晶驱动装置,进行测试的集成电路测试装置;且还涉及可以缩短测试时间的集成电路测试装置。
背景技术
集成电路测试装置,是利用将显示数据输出至液晶驱动装置的、且由液晶驱动装置所输出的多段阶电压,进行液晶驱动装置是否良好的判断。这样的装置例如记载于日本特许公开公报第2001-13218号、日本特许公开公报第2001-99899号。
以下,利用图3来加以说明。于图3中,被测试对象(以下简称DUT:Device Under Test)1,用例如液晶驱动装置,来输入显示数据(图形数据),输出梯级、输出引脚信息(output pin information)等的显示数据,并输出多梯级电压。比较器2、3会输入DUT1的输出,并分别对比较电压VH、VL进行比较。在此,比较电压VH为高电平;比较电压VL低电平。判定电路4输入比较器2、3的输出,并与期待值进行比较,而判断出合格、不合格。不合格存储器5则储存判定电路4的判定结果。
以下说明前述装置的操作。DUT1从未图标的驱动装置输入图形数据,并将多梯级电压输出至比较器2、3。而且,比较器2、3分别对比较电压VH、VL进行比较,并输出至判定电路4。判定电路4依据比较器2、3的比较结果,进行是否良好的判定,并将比较结果储存至不合格存储器5。
接着,针对要求得DUT1的针间其输出电压不均匀度大小的情况,加以说明。DUT1从未图标的驱动装置输入图形数据,并将多梯级电压输出至比较器2、3。而比较器2、3分别对比较电压VH、VL进行比较,并输出至判定电路4。接着,重复依序降低比较电压VH例如每次0.1V,直到变为不合格。当判定电路4变为不合格时,则设为较高电平的电压值。然后,重复依序降低比较电压VL例如每次0.1V,直到变为不合格。当判定电路4变为不合格时,则设为较低电平的电压值。
发明内容
如前述,在检查是否进入比较电压VH、VL的电压范围后,因为要求得针间的不均匀度,所以会要花费测试时间。
因此,本发明的目的在于实现可以缩短测试时间的集成电路测试装置。
为实现此目的,本发明第1实施例的一种集成电路测试装置,其对输出多段阶电压的液晶驱动装置进行测试,并包含:A/D(模拟(Analog)/数字(Digital))转换器,其输入该液晶驱动装置的输出;存储器,储存该A/D转换器(模拟/数字转换器)的输出;计算单元,利用该存储器的数据进行计算;数字比较器,对该A/D转换器的输出与比较电压数据进行比较。
另外,本发明第2实施例为于第1实施例中还设有:电压差输出单元,将液晶驱动装置的输出与期待值电压的电压差输出至A/D转换器;加法计算单元,将A/D转换器的输出与期待值电压的数据相加并储存至存储器。
另外,本发明第3实施例为于第1或2实施例中还设有:判定电路,其对数字比较器与期待值图形进行比较,并判断出合格、不合格;不合格存储器,至少储存该判定电路中的不合格。
依据本发明,用A/D转换器将液晶驱动装置的输出转换至数字数据,并以数字比较器进行比较,并将数字数据储存至存储器中,因此其具有可以同时进行测试并缩短测试时间的效果。
依据本发明第2实施例,电压差输出单元将液晶驱动装置的输出与期待值电压相减,并用A/D转换器转换至数字数据,因此会进行高精密度的测试,而且因利用加法计算器将A/D转换器的输出与期待值电压数据相加,所以具有可以简单求得液晶驱动装置的输出的效果。
附图说明
图1为显示本发明的一实施例的构造图。
图2为显示本发明其它实施例的构造图。
图3显示已知集成电路测试装置的构造的图。
附图符号说明
1:DUT(被测试对象)
2:比较器
3:比较器
4:判定电路
5:不合格存储器
6:A/D转换器
7:存储器
8:计算单元
9:数字比较器
10:数字比较器
11:D/A转换器
12:减法计算器
13:放大器
14:加法计算器
具体实施方式
以下,结合附详细说明本发明。图1为显示本发明的一实施例的构造图。于此,与图3相同的构件皆赋予相同标号并省略对其的说明。
于图1中,A/D转换器6输入DUT1的输出。存储器7储存A/D转换器6的输出。计算单元8利用存储器7的数据进行计算。设置数字比较器9、10,代替比较器2、3,对A/D转换器6的输出与比较电压数据进行比较,并输出至判定电路4。
以下,说明该装置的操作。DUT1从未图标的驱动装置输入图形数据,并将多梯级电压输出至A/D转换器6。于是,A/D转换器6,将多梯级电压转换至数字数据,并储存至存储器7中,同时输出至数字比较器9、10。数字比较器9、10分别对高电平、低电平的比较电压数据进行,并输出至判定电路4。判定电路4会依据数字比较器9、10的比较结果,进行是否良好的判定,并将比较结果储存至不合格存储器5。同时,计算单元8从存储器7读出数据,进行针间不均匀度等的计算。
如前所述,用A/D转换器6将DUT1的输出转换至数字数据,并用数字比较器9、10进行比较,同时将数字数据储存至存储器7,因此,同时在进行是否进入比较电压的范围的检查时,可以进行针间不均匀度的测试,而可以企图缩短测试时间。
以下,将其它实施例显示于图2并加以说明。于此,与图1相同的构件皆赋予相同标号并省略对其的说明。于图2中,D/A转换器11输入期待值电压数据。减法计算器12利用电压差输出单元,而将DUT1的输出与D/A转换器11的期待值电压间的电压差加以输出。放大器13放大减法计算器12的输出并将其输出至A/D转换器6。加法计算器14将A/D转换器6的输出与期待值电压数据相加,并储存至存储器7。
前述装置的操作,与图1所示装置相同,不同点在于:利用减法计算器12,将DUT1的输出减去期待值电压,利用放大器13进行放大,利用A/D转换器6来转换至数字数据,而输出至数字比较器9、10。于是,加法计算器14将A/D转换器6的输出与期待值电压数据相加,并储存至存储器7。
如前所述,减法计算器12将DUT1的输出减去期待值电压,利用放大器13进行放大,利用A/D转换器6转换至数字数据,因此,高精密度地进行测试;同时利用加法计算器14,将A/D转换器6的输出与期待值电压数据相加,因此,可以简单地得到DUT1的输出。
另外,本发明不限于所述实施例,除了计算针间不均匀度外,计算单元8亦可以构成:进行DUT1每个针的平均值、与理想梯级电压间的差分、标准偏差等的各种计算的构造。
另外,以上虽采取利用数字比较器9、10来检查是否进入比较电压的范围的构造;但是也可以采取检查是否在高电平的比较电压以上或低电平的比较电压以下的构造。
另外,以上就放大器13与A/D转换器6虽采取分别的构造,但也可以为一体成型。
Claims (3)
1.一种集成电路测试装置,其对输出多段阶电压的液晶驱动装置进行测试,并包含:
A/D转换器,输入该液晶驱动装置的输出;
存储器,储存该A/D转换器的输出;
计算单元,利用该存储器的数据进行计算;
数字比较器,对该A/D转换器的输出与比较电压数据进行比较。
2.如权利要求1所述的集成电路测试装置,还包含:
电压差输出单元,将液晶驱动装置的输出与期待值电压的电压差,输出至该A/D转换器;
加法计算单元,将该A/D转换器的输出与期待值电压的数据相加,并储存至该存储器。
3.如权利要求1或2所述的集成电路测试装置,还包含:
判定电路,对数字比较器与期待值图形进行比较,并判断出合格、不合格;和
不合格存储器,至少储存该判定电路中的不合格。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP299546/04 | 2004-10-14 | ||
JP2004299546 | 2004-10-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1760689A CN1760689A (zh) | 2006-04-19 |
CN100465656C true CN100465656C (zh) | 2009-03-04 |
Family
ID=36706835
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005101067993A Expired - Fee Related CN100465656C (zh) | 2004-10-14 | 2005-10-12 | 集成电路测试装置 |
Country Status (3)
Country | Link |
---|---|
KR (1) | KR100708329B1 (zh) |
CN (1) | CN100465656C (zh) |
TW (1) | TWI276823B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101354414B (zh) * | 2007-07-26 | 2011-03-16 | 联华电子股份有限公司 | 具有多阶输出功能的缺陷检测系统及方法 |
CN104483527A (zh) * | 2014-12-23 | 2015-04-01 | 浪潮电子信息产业股份有限公司 | 一种电源分配板电压监测的装置及方法 |
CN107861055B (zh) * | 2017-12-15 | 2020-04-07 | 中国电子产品可靠性与环境试验研究所 | 集成电路动态输出性能测定方法、装置和系统 |
CN110488176A (zh) * | 2019-08-02 | 2019-11-22 | 上海芯旺微电子技术有限公司 | 一种集成电路测试板及其使用方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1206467A (zh) * | 1996-11-15 | 1999-01-27 | 株式会社爱德万测试 | 集成电路设备测试器 |
CN1244923A (zh) * | 1997-11-20 | 2000-02-16 | 株式会社爱德万测试 | Ic测试装置 |
JP2001013218A (ja) * | 1999-07-02 | 2001-01-19 | Yokogawa Electric Corp | 半導体テスト装置 |
JP2001099899A (ja) * | 1999-07-23 | 2001-04-13 | Sharp Corp | 半導体集積回路の検査装置及びその検査方法 |
CN1344940A (zh) * | 2000-09-29 | 2002-04-17 | 夏普公司 | 半导体集成电路的测试方法和测试装置 |
JP2003240821A (ja) * | 2002-02-14 | 2003-08-27 | Yokogawa Electric Corp | Icテスタ |
CN1459027A (zh) * | 2001-03-13 | 2003-11-26 | 皇家菲利浦电子有限公司 | 具有改进的可靠性的集成电路测试装置 |
CN1475811A (zh) * | 2002-07-11 | 2004-02-18 | 夏普株式会社 | 半导体测试装置和半导体测试方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3392029B2 (ja) * | 1997-12-12 | 2003-03-31 | 株式会社アドバンテスト | Icテスタの電圧印加電流測定回路 |
DE19814696C1 (de) * | 1998-04-01 | 1999-07-08 | Siemens Ag | Spannungs-Überwachungseinrichtung für zwei unterschiedliche Versorgungsspannungen eines elektronischen Geräts |
KR20040025189A (ko) * | 2002-09-18 | 2004-03-24 | 삼성전자주식회사 | 고전압 집적 회로 장치를 테스트할 수 있는 로직 테스터장치 |
-
2005
- 2005-09-12 KR KR1020050084662A patent/KR100708329B1/ko not_active IP Right Cessation
- 2005-10-12 TW TW094135483A patent/TWI276823B/zh not_active IP Right Cessation
- 2005-10-12 CN CNB2005101067993A patent/CN100465656C/zh not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1206467A (zh) * | 1996-11-15 | 1999-01-27 | 株式会社爱德万测试 | 集成电路设备测试器 |
CN1244923A (zh) * | 1997-11-20 | 2000-02-16 | 株式会社爱德万测试 | Ic测试装置 |
JP2001013218A (ja) * | 1999-07-02 | 2001-01-19 | Yokogawa Electric Corp | 半導体テスト装置 |
JP2001099899A (ja) * | 1999-07-23 | 2001-04-13 | Sharp Corp | 半導体集積回路の検査装置及びその検査方法 |
CN1344940A (zh) * | 2000-09-29 | 2002-04-17 | 夏普公司 | 半导体集成电路的测试方法和测试装置 |
CN1459027A (zh) * | 2001-03-13 | 2003-11-26 | 皇家菲利浦电子有限公司 | 具有改进的可靠性的集成电路测试装置 |
JP2003240821A (ja) * | 2002-02-14 | 2003-08-27 | Yokogawa Electric Corp | Icテスタ |
CN1475811A (zh) * | 2002-07-11 | 2004-02-18 | 夏普株式会社 | 半导体测试装置和半导体测试方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI276823B (en) | 2007-03-21 |
KR100708329B1 (ko) | 2007-04-17 |
TW200612106A (en) | 2006-04-16 |
CN1760689A (zh) | 2006-04-19 |
KR20060051204A (ko) | 2006-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20040153928A1 (en) | Hierarchically-controlled automatic test pattern generation | |
JP3617621B2 (ja) | 半導体集積回路の検査装置及びその検査方法 | |
US8274302B2 (en) | Wafer and test method thereof | |
US7032151B2 (en) | Systems and methods for testing integrated circuits | |
US20090132879A1 (en) | Multiplexing of scan inputs and scan outputs on test pins for testing of an integrated circuit | |
CN100465656C (zh) | 集成电路测试装置 | |
WO2003093843A1 (en) | Circuit and method for adding parametric test capability to digital boundary scan | |
US7724014B2 (en) | On-chip servo loop integrated circuit system test circuitry and method | |
TWI407129B (zh) | 可調式電壓比較電路及可調式電壓檢測裝置 | |
KR102409926B1 (ko) | 테스트 장치 및 이를 포함하는 테스트 시스템 | |
CN102638263A (zh) | 测试装置及对应的测试方法 | |
CN101154468A (zh) | 内嵌存储器芯片测试方法 | |
CN107436379B (zh) | 用于测试模拟信号的系统 | |
US9519026B2 (en) | Compressed scan testing techniques | |
US20100091009A1 (en) | Display driving circuit and test method | |
US7908108B2 (en) | Circuit testing apparatus | |
KR100824158B1 (ko) | 반도체 장치 및 반도체 장치의 시험 방법 | |
CN205754280U (zh) | Sar模数转换器测试系统 | |
JP2010002315A (ja) | 半導体試験装置とそのdc特性試験方法 | |
JP4023085B2 (ja) | Icテスタ | |
JPWO2007083433A1 (ja) | 半導体装置、及び半導体検査方法 | |
JPH0252446A (ja) | 集積回路の試験装置 | |
JP2006138844A (ja) | Icテスタ | |
CN100580471C (zh) | 集成电路测试器 | |
CN108254672B (zh) | 一种改进的伪四线测试方法及其测试结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090304 Termination date: 20091112 |