KR20040025189A

KR20040025189A - 고전압 집적 회로 장치를 테스트할 수 있는 로직 테스터장치

Info

Publication number: KR20040025189A
Application number: KR1020020057035A
Authority: KR
Inventors: 전재국
Original assignee: 삼성전자주식회사
Priority date: 2002-09-18
Filing date: 2002-09-18
Publication date: 2004-03-24

Abstract

본 발명에 따른 로직 테스터 장치는 고전압 반도체 집적 회로 장치로부터 출력되는 출력 신호를 받아들이는 입력 인터페이스 회로와; 제 1 및 제 2 기준 전압들을 발생하되, 상기 제 1 및 제 2 기준 전압들은 상기 출력 신호의 전압의 1/N이고 역부호를 갖는 기준 전압 발생 회로와; 제 1 저항을 통해 상기 입력 인터페이스 회로로부터의 상기 출력 신호의 전압과 제 2 저항을 통해 상기 제 1 기준 전압을 공급받는 제 1 노드와; 상기 제 1 노드의 전압에 연결된 비반전 단자, 접지 전압에 연결된 반전 단자, 그리고 제 1 출력 신호를 출력하는 출력 단자를 갖는 제 1 비교기 와; 제 3 저항을 통해 상기 입력 인터페이스 회로로부터의 상기 출력 신호의 전압과 제 4 저항을 통해 상기 제 2 기준 전압을 공급받는 제 2 노드와; 그리고 상기 제 2 노드의 전압에 연결된 반전 단자, 상기 접지 전압에 연결된 비반전 단자, 그리고 제 2 출력 신호를 출력하는 출력 단자를 갖는 제 2 비교기를 포함한다.

Description

고전압 집적 회로 장치를 테스트할 수 있는 로직 테스터 장치{LOGIC TESTER APPARATUS FOR TESTING HIGH-VOLTAGE INTEGRATED CIRCUIT DEVICE}

본 발명은 전자 장치들에 관한 것으로, 좀 더 구체적으로는 반도체 집적 회로 장치들의 양품 및 불량품을 테스트하는 장치에 관한 것이다.

이 분야에 잘 알려진 바와 같이, 반도체 집적 회로 장치들은 웨이퍼 단계뿐만 아니라 패키지 단계에서 테스트를 받는다. 즉, 반도체 집적 회로 장치들이 정상적으로 동작하는 지의 여부가 웨이퍼 단계뿐만 아니라 패키지 단계에서도 테스트된다. 일반적으로, 반도체 집적 회로 장치들은 순수 기능 검사 (functional test) 뿐만 아니라 전기적 특성 검사 (DC test)를 받는다.

반도체 집적 회로 장치들을 테스트하기 위한 로직 테스터 장치의 예들이 U.S. Patent No. 5,256,963에 "DIGITAL TESTING FOR HIGH-IMPEDANCE STATES IN DIGITAL ELECTRONIC CIRCUITS"라는 제목으로 그리고 U.S. Patent No. 6,314,034에 "APPLICATION SPECIFIC EVENT BASED SEMICONDUCTOR MEMORY TEST SYSTEM"이라는 제목으로 각각 게재되어 있다.

도 1은 종래 기술에 따른 로직 테스터 장치의 블록도를 보여준다.

도 1을 참조하면, 종래 기술의 로직 테스터 장치 (10)는 테스트될 반도체 집적 회로 장치 (device under test, 이하 "DUT"라 칭함) (20)에 전기적으로 연결되며, DUT (20)로부터의 출력 신호를 받아들인다. 로직 테스터 장치 (10)는 2개의 비교기들 (12, 14)로 구성되며, 비교기들 (12, 14) 각각은 반전 입력 단자 (-), 비반전 입력 단자 (+), 그리고 출력 단자를 갖는다. 비교기 (12)의 반전 입력 단자 (-)는 DUT (20)로부터의 출력 신호를 받아들이고, 그것의 비반전 입력 단자 (+)는 VOH 전압을 받아들인다. 그리고, 비교기 (14)의 비반전 입력 단자 (+)는 DUT (20)로부터의 출력 신호를 받아들이고, 그것의 반전 입력 단자 (-)는 VOL 전압을 받아들인다. 각 비교기 (12, 14)의 비교 결과에 따라 출력 신호들 (OUT1, OUT2)의 값들이결정되며, 출력 신호들 (OUT1, OUT2)은 비록 도면에는 도시되지 않았지만 프로세서로 전달될 것이다. 프로세서는 출력 신호들 (OUT1, OUT2)의 값들을 기초로 하여 DUT (20)가 양품인지 아니면 불량품인 지의 여부를 판별한다.

일반적으로 범용 반도체 집적 회로 장치는 출력 전압이 TTL, CMOS, 또는 ECL 레벨 이내에 들도록 설계되어 오고 있다. 그러한 까닭에, 범용 반도체 집적 회로 장치로서 DUT (20)에서 출력되는 신호는 TTL, CMOS, 또는 ECL 레벨을 갖는다. 따라서 비교기들 (12, 14)의 입력 전압 역시 TTL, CMOS, 또는 ECL 레벨에 준해서 설계되어 오고 있다. 이는 도 1에 도시된 로직 테스터 장치를 이용하여 LCD 구동 IC (이하 "LDI"라 칭함) 및 PDP 구동 IC (이하 "PDI"라 칭함)와 같은 고전압 집적 회로 장치를 검사하는 것이 실질적으로 불가능함을 의미한다.

본 발명의 목적은 고전압 집적 회로 장치를 테스트할 수 있는 로직 테스터 장치를 제공하는 것이다.

도 1은 종래 기술에 따른 로직 테스터 장치의 일부를 보여주는 회로도; 그리고

도 2는 본 발명의 바람직한 실시예에 따른 로직 테스터 장치를 보여주는 회로도이다.

* 도면의 주요 부분에 대한 부호 설명 *

10, 100 : 로직 테스터 장치

20, 200 : DUT

120 : 입력 인터페이스 회로

140 : 비교 회로

160 : 기준 전압 발생 회로

상술한 제반 목적을 달성하기 위한 본 발명의 특징에 따르면, 고전압 반도체 집적 회로 장치를 테스트하는 장치는 상기 고전압 반도체 집적 회로 장치로부터 출력되는 출력 신호를 받아들이는 입력 인터페이스 회로와; 제 1 및 제 2 기준 전압들을 발생하되, 상기 제 1 및 제 2 기준 전압들은 상기 출력 신호의 전압의 1/N이고 역부호를 갖는 기준 전압 발생 회로와; 제 1 저항을 통해 상기 입력 인터페이스 회로로부터의 상기 출력 신호의 전압과 제 2 저항을 통해 상기 제 1 기준 전압을공급받는 제 1 노드와; 상기 제 1 노드의 전압에 연결된 비반전 단자, 접지 전압에 연결된 반전 단자, 그리고 제 1 출력 신호를 출력하는 출력 단자를 갖는 제 1 비교기 와; 제 3 저항을 통해 상기 입력 인터페이스 회로로부터의 상기 출력 신호의 전압과 제 4 저항을 통해 상기 제 2 기준 전압을 공급받는 제 2 노드와; 그리고 상기 제 2 노드의 전압에 연결된 반전 단자, 상기 접지 전압에 연결된 비반전 단자, 그리고 제 2 출력 신호를 출력하는 출력 단자를 갖는 제 2 비교기를 포함한다.

이 실시예에 있어서, 상기 제 3 및 제 4 저항들의 값들은 상기 제 1 및 제 2 저항들의 값들의 1/N이다.

이 실시예에 있어서, 상기 입력 인터페이스 회로는 상기 고전압 집적 회로 장치의 출력 신호를 받아들여 상기 제 1 및 제 3 저항들로 각각 출력하는 증폭기를 포함하며, 상기 증폭기는 플로팅 전원 구조를 갖는다.

이 실시예에 있어서, 상기 기준 전압 발생 회로는 디지털-아날로그 변환기 및 증폭기를 포함한다.

본 발명의 바람직한 실시예가 참조 도면들에 의거하여 이하 상세히 설명될 것이다.

도 2는 본 발명의 바람직한 실시예에 따른 로직 테스터 장치를 보여주는 블록도이다.

도 2를 참조하면, 본 발명에 따른 로직 테스터 장치 (100)는 DUT (200)에 전기적으로 연결되며, DUT (200)의 출력 신호에 응답하여 DUT (200)가 불량품인지 아니면 양품인지의 여부를 판별한다. 본 발명에 따른 로직 테스터 장치 (100)는 TTL,CMOS, 또는 ECL 레벨의 신호를 출력하는 저 전압 집적 회로 장치뿐만 아니라 고전압의 신호를 출력하는 고전압 집적 회로 장치 (예를 들면, LCD 구동 IC 또는 PDP 구동 IC)를 테스트하는 데 사용될 수 있다.

계속해서 도 2를 참조하면, 본 발명의 로직 테스터 장치 (100)는 입력 인터페이스 회로 (input interface circuit) (120), 비교 회로 (comparator circuit) (140), 그리고 기준 전압 발생 회로 (reference voltage generating circuit) (160)를 포함한다.

먼저, 입력 인터페이스 회로 (120)는 증폭기 (AMP1), N-채널 JFET (Q1), NPN 트랜지스터 (Q2), 2개의 저항들 (R1, R2), 그리고 2개의 제너 다이오드들 (ZD1, ZD2)을 갖는다. 증폭기 (AMP1)의 입력단은 DUT (200)의 출력 신호에 연결되어 있다. N-채널 JFET (Q1)는 DUT (200)의 출력 신호에 연결된 게이트 전극, +VCC에 연결된 드레인 전극, 그리고 NPN 트랜지스터 (Q2)의 베이스에 연결된 소오스를 갖는다. NPN 트랜지스터 (Q2)의 콜렉터는 +VCC에 연결되고, 그것의 에미터는 제너 다이오드 (ZD2)의 캐소드에 연결되어 있다. 제너 다이오드 (ZD2)의 애노드는 저항 (R2)을 통해 -VCC에 연결되어 있다. 게다가, 제너 다이오드 (ZD2)의 캐소드는 제너 다이오드 (ZD1)의 애노드에 연결되며, 제너 다이오드 (ZD1)의 캐소드는 저항 (R1)을 통해 +VCC에 연결되어 있다. 증폭기 (AMP1)에는 제어 다이오드 (ZD1)의 캐소드 전압과 제어 다이오드 (ZD2)의 애노드 전압이 DC 전원으로서 각각 공급된다.

입력 인터페이스 회로 (120)는 DUT (200)로부터의 고전압 신호를 받아들이며, 증폭기 (AMP1)의 입력 한계 전압보다 상당히 높은 전압을 수용하기 위해서 증폭기 (AMP1)의 전원단을 플로팅 전원으로 설계하여 +VCC와 -VCC 범위 내에서는 어떠한 전압이 입력되더라도 2개의 제너 다이오드들 (ZD1, ZD2)의 특성에 의해서 증폭기 (AMP1)의 전원은 항상 일정한 전위차를 가지게 된다.

도 2에 도시된 바와 같이, 비교 회로 (140)는 4개의 저항들 (R3, R4, R5, R6)과 2개의 비교기들 (142, 144)을 포함하며, 입력 인터페이스 회로 (120)를 통해 전달되는 DUT (200)의 출력 신호와 기준 전압 발생 회로 (160)로부터의 기준 전압들 (VREF1, VREF2)을 받아들인다. 비교 회로 (140)는 입력 인터페이스 회로 (120)를 통해 전달되는 DUT (200)의 출력 신호 및 기준 전압들 (VREF1, VREF2)에 응답하여 DUT (200)의 정상 여부를 판별한다.

비교기 (142)는 N1 노드에 연결된 비반전 입력 단자 (+)와 접지 전압에 연결된 반전 입력 단자 (-)를 갖는다. N1 노드와 입력 인터페이스 회로 (120)의 증폭기 (AMP1) 사이에 저항 (R3)이 연결되어 있고, N1 노드와 기준 전압 (VREF1) 사이에는 저항 (R4)이 연결되어 있다. 비교기 (144)는 N2 노드에 연결된 반전 입력 단자 (-)와 접지 전압에 연결된 비반전 입력 단자 (+)를 갖는다. N2 노드와 입력 인터페이스 회로 (120)의 증폭기 (AMP1) 사이에 저항 (R5)이 연결되어 있고, N2 노드와 기준 전압 (VREF2) 사이에는 저항 (R6)이 연결되어 있다.

이 실시예에 있어서, 저항들 (R4, R6)의 저항값은 저항들 (R3, R5)의 1/N의 저항값을 갖도록 각각 조정된다.

기준 전압 발생 회로 (140)는 DUT (200)의 출력을 비교 판정하는 데 기준이 되는 전압들을 발생하며, 2개의 디지털-아날로그 변환기들 (142, 144)과 2개의 증폭기들 (AMP2, AMP3)을 포함한다. 디지털-아날로그 변환기 (142)와 증폭기 (AMP2)는 기준 전압 (VREF1)을 발생하고, 그렇게 발생된 기준 전압 (VREF1)은 저항 (R4)을 통해 N1 노드로 전달된다. 그리고, 디지털-아날로그 변환기 (144)와 증폭기 (AMP3)는 기준 전압 (VREF2)을 발생하고, 그렇게 발생된 기준 전압 (VREF2)은 저항 (R6)을 통해 N2 노드로 전달된다. 기준 전압 발생 회로 (140)는 DUT (200)의 출력 전압에 역부호를 가진 1/N의 전압에 각각 대응하는 기준 전압들 (VREF1, VREF2)을 발생한다.

이러한 회로에 따르면, N1 노드에 걸리는 전압은 R3을 통해 전달되는 전압과 R4를 통해 전달되는 전압의 합과 같고, N2 노드에 걸리는 전압은 R5를 통해 전달되는 전압과 R6을 통해 전달되는 전압의 합과 같다. N1 및 N2 노드들의 전압들은 DUT (200)의 출력 전압이 기준 전압의 N배일 경우 0V을 갖고, 기준 전압보다 N배를 초과하면 (+)값을 가지며, 기준 전압보다 N배를 초과하지 않을 때 (-)값을 갖는다. 이렇게 결정된 N1 및 N2 노드들의 값들은 비교기들 (142, 144)을 통해 접지 전압과 각각 비교될 것이다.

예를 들면, DUT (200)의 출력 전압이 기준 전압 (VREF1)의 N배를 초과하는 경우, N1 노드는 (+) 전압을 갖는다. DUT (200)의 출력 전압이 기준 전압 (VREF1)의 N배가 되지 않는 경우, N1 노드는 (-) 전압을 갖는다. 전자의 경우 비교기 (142)는 "H" 레벨의 출력 신호 (OUT_A)를 출력하고, 후자의 경우 비교기 (142)는 "L" 레벨의 출력 신호 (OUT_A)를 출력한다. 마찬가지로, DUT (200)의 출력 전압이 기준 전압 (VREF2)의 N배를 초과하는 경우, N2 노드는 (+) 전압을 갖는다. DUT(200)의 출력 전압이 기준 전압 (VREF2)의 N배가 되지 않는 경우, N2 노드는 (-) 전압을 갖는다. 따라서, 전자의 경우 비교기 (144)는 "L" 레벨의 출력 신호 (OUT_B)를 출력하고, 후자의 경우 비교기 (144)는 "H" 레벨의 출력 신호 (OUT_B)를 출력한다.

이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.

상술한 바와 같이, 도 2에 도시된 바와 같이 설계된 로직 테스터 장치는 TTL, CMOS, 또는 ECL 레벨의 신호를 출력하는 저 전압 집적 회로 장치뿐만 아니라 고전압의 신호를 출력하는 고전압 집적 회로 장치 (예를 들면, LCD 구동 IC 또는 PDP 구동 IC)를 테스트할 수 있다.

Claims

고전압 반도체 집적 회로 장치를 테스트하는 장치에 있어서:

상기 고전압 반도체 집적 회로 장치로부터 출력되는 출력 신호를 받아들이는 입력 인터페이스 회로 (120)와;

제 1 및 제 2 기준 전압들을 발생하되, 상기 제 1 및 제 2 기준 전압들은 상기 출력 신호의 전압의 1/N배이고 역부호를 갖는 기준 전압 발생 회로 (160)와;

제 1 저항을 통해 상기 입력 인터페이스 회로로부터의 상기 출력 신호의 전압과 제 2 저항을 통해 상기 제 1 기준 전압을 공급받는 제 1 노드 (N1)와;

상기 제 1 노드의 전압에 연결된 비반전 단자, 접지 전압에 연결된 반전 단자, 그리고 제 1 출력 신호를 출력하는 출력 단자를 갖는 제 1 비교기 (142)와;

제 3 저항을 통해 상기 입력 인터페이스 회로로부터의 상기 출력 신호의 전압과 제 4 저항을 통해 상기 제 2 기준 전압을 공급받는 제 2 노드 (N2)와; 그리고

상기 제 2 노드의 전압에 연결된 반전 단자, 상기 접지 전압에 연결된 비반전 단자, 그리고 제 2 출력 신호를 출력하는 출력 단자를 갖는 제 2 비교기 (144)를 포함하는 것을 특징으로 하는 장치.
제 1 항에 있어서,

상기 제 3 및 제 4 저항들의 값들은 상기 제 1 및 제 2 저항들의 값들의 1/N인 것을 특징으로 하는 장치.
제 1 항에 있어서,

상기 입력 인터페이스 회로는 상기 고전압 집적 회로 장치의 출력 신호를 받아들여 상기 제 1 및 제 3 저항들로 각각 출력하는 증폭기를 포함하며, 상기 증폭기는 플로팅 전원 구조를 갖는 것을 특징으로 하는 장치.
제 1 항에 있어서,

상기 기준 전압 발생 회로는 디지털-아날로그 변환기 및 증폭기를 포함하는 것을 특징으로 하는 장치.