CN1691100A - 电流驱动器 - Google Patents

Abstract

一种电流驱动器根据输入信号产生输出电流。该电流驱动器包括R个电流复制电路和一个输出电流发生器，其中R是自然数。电流复制电路的每一个在存储模式中存储具有给定电流值并且从外部输入的电流，而在输出模式中输出存储的电流。输出电流发生器从按照输入信号选择的非负整数个电流复制电路得到电流或电流之和，并由此产生输出电流。

Description

电流驱动器

相关申请的交叉引用

于2004年4月20日提交的日本专利申请No.2004-124306，包括说明书、附图及权利要求书，其全部内容通过参考在此引入。

技术领域

本发明涉及电流驱动器，并且具体地说，涉及适于作为用于有机EL(电致发光)面板、LED(发光二极管)面板等的显示驱动器的电流驱动器。

背景技术

在最近几年，平板显示在使其厚度、重量及生产成本降低的同时，使其屏幕尺寸和清晰度增加。在这种情况下，要求显示驱动器通过减小在输出端子之间的输出电流变化来提高显示质量的均匀性。例如，在电流反射镜的静态操作期间出现的电流变化归因于在用于各个晶体管的扩散过程中出现的变化和由电源线的电阻引起的栅极电压的变化。例如，在电流反射镜的动态操作期间出现的电流变化归因于来自显示面板的电荷注入或功率的瞬时变化。驱动器半导体一般具有多输出配置并且具有细长杆的形状，以便安装在平面板的框架部分中。因为对LSI形状的这种限制，布置在驱动器半导体上的输出晶体管的特性依据其在驱动器半导体的细长布局上的位置彼此不同。因而，即使当把相同的栅极电压施加到输出晶体管上时，来自相应电流模式D/A转换器的输出电流也未必相同。

发明内容

作为一种用来减小这样的变化的方法，本发明人提出了下面描述的一种电流驱动器。图25A表明这种电流驱动器的整体配置。

该电流驱动器包括：电流模式D/A转换器1401至1404；偏压电路1419和1420；偏置p型晶体管1423；及电流源1424。

电流模式D/A转换器1401至1404被连接到一根公用栅极线1411上。

偏压电路1419包括：一个p型晶体管1421和一个n型晶体管1422。p型晶体管1421的栅极连接到偏置p型晶体管1423的栅极和漏极上。

偏置p型晶体管1423使其栅极和漏极彼此连接，并且使其源极连接到电流源1424上。偏置p型晶体管1423引出由电流源1424已经设置为任意电流值的电流。由于偏置p型晶体管1423的栅极和漏极被短路，所以偏置p型晶体管1423作为一个MOS二极管工作。因而，在偏置p型晶体管1423的栅极处产生一个与来自电流源1424的电流的电流值相应的栅极电压。

偏置p型晶体管1423和p型晶体管1421形成一个所谓的“电流反射镜”。因而，与p型晶体管1423和p型晶体管1421之间的栅极尺寸比相应的电流在p型晶体管1421中流动。就是说，与由电流源1424设定的任意电流值相应的电流在p型晶体管1421中流动。

n型晶体管1422接收在p型晶体管1421中流动的电流。n型晶体管1422使其漏极和栅极彼此连接，并且使其源极接地。以这种方式，n型晶体管1422具有nMOS二极管配置。因而，在n型晶体管1422的栅极处产生与输入到n型晶体管1422的电流相应的栅极电压(偏压)。

以这种方式，偏压电路1419产生一个要供给到栅极线1411的偏压。

电流模式D/A转换器1401至1404的每一个包括：输出n型晶体管1405至1410；开关1412至1417；及信号输出端子1418(见图25B)。输出n型晶体管1405至1410的栅极连接到n型晶体管1422的栅极上。因而，施加到栅极线1411上的偏压供给到输出n型晶体管1405至1410的栅极上。

栅极线1411也连接到与偏压电路1419不同的另一个偏压电路1420上。

偏压电路1420包括：一个p型晶体管1425；和一个n型晶体管1426。p型晶体管1425的栅极连接到偏置p型晶体管1423的栅极和p型晶体管1421的栅极上。

偏置p型晶体管1423和p型晶体管1425形成一个所谓的“电流反射镜”。因而，与p型晶体管1423和p型晶体管1425之间的栅极尺寸比相应的电流在p型晶体管1425中流动。就是说，与由电流源1424设定的任意电流值相应的电流在p型晶体管1425中流动。

n型晶体管1426接收在p型晶体管1425中流动的电流。n型晶体管1426使其漏极和栅极彼此连接，并且使其源极接地。以这种方式，n型晶体管1426具有nMOS二极管配置。因而，在n型晶体管1426的栅极处产生与输入到n型晶体管1426的电流相应的栅极电压(偏压)。n型晶体管1426的栅极连接到包括在电流模式D/A转换器1401至1404每一个中的输出n型晶体管1405至1410的栅极上(见图25B)。

如上所述，偏压电路1420基本上与偏压电路1419相同。明确的说，偏压电路1419和偏压电路1420在栅极线1411的相应两端处并联连接。当把偏压电流供给到细长布局的两端(n型晶体管1422和1426)时，在连接到栅极线1411上的输出n型晶体管中的特性变化和栅极线1411的电位梯度彼此抵消。以这种方式，电流驱动器具有使在连接到栅极线1411上的相应n型晶体管中产生的电流值均匀的目的。

图25B表明电流模式D/A转换器1401至1404的内部配置。输出n型晶体管1405至1410根据施加到栅极线1411上的偏压输出一个恒定电流。开关1412至1417的每一个连接在输出n型晶体管1405至1410漏极端子的相关一个与信号输出端子1418之间。电流模式D/A转换器1401至1404的每一个通过断开和闭合开关1412至1417输出一个与一个输出相对应的电流。

开关1412至1417的每一个的这种任意断开和闭合能使电流模式D/A转换器1401至1404的相关一个输出一个具有任意值的电流。

另外，电流驱动器被配置为单个半导体LSI。尽管图25A中表示仅用于四个输出的配置，但当电流驱动器的输出数目增加时，能在相同的半导体(即一个电流驱动器)上设置与400至600个输出相对应的电流模式D/A转换器。另一方面，在某些情况下，设置有电流模式D/A转换器的多个这样的半导体LSI(电流驱动器)用来把大量输出电流输出到具有大屏幕的平板显示。

现在，描述使用多个半导体LSI的情形。在这种情形下，多个半导体LSI(在这种情况下为两个半导体LSI)串联布置在平面板的框架部分中。

用作主驱动器的电流驱动器之一另外包括：一个p型晶体管1427；和一个基准电流输出端子1430。p型晶体管1427放置得靠近偏压电路1420中的p型晶体管1425。偏压电路1420放置得靠近两个半导体LSI彼此连接处的部分(例如，半导体LSI的边缘)。p型晶体管1427具有与p型晶体管1425相同的栅极尺寸。p型晶体管1427的栅极连接到偏压p型晶体管1423上。p型晶体管1427的源极连接到与连接到p型晶体管1425的源极上的电源相类似的电源上。借助于这种配置，在偏压p型晶体管1423与p型晶体管1427之间的连接关系与由偏压p型晶体管1423和p型晶体管1425形成的电流反射镜的关系相同。就是说，如果相应p型晶体管1425和1427的漏极电压相同，相同的电流就在p型晶体管1425和1427中流动。在p型晶体管1427中流动的电流经基准电流输出端子1430输出。

用作副驱动器的另一个电流驱动器包括一个基准电流输入端子1431和一个偏压n型晶体管1428，而不是电流源1424。其配置的其它部分与主驱动器的相同。基准电流输入端子1431连接到在以前级(即在这种情况下的主驱动器)处的半导体LSI的基准电流输出端子1430上。偏压n型晶体管1428从基准电流输入端子1431接收电流。偏压n型晶体管1428的栅极连接到电流模式D/A转换器1429的栅极上。电流模式D/A转换器1429具有与电流模式D/A转换器1401至1404相同的配置。

相邻的半导体LSI经p型晶体管1427、基准电流输出端子1430、基准电流输入端子1431及偏压n型晶体管1428以上述方式交换电流，从而把相同的偏压供给到多个电流模式D/A转换器。以这种方式，一个或多个半导体LSI共享一个公用基准电压(偏压)，从而使来自相应半导体LSI的输出电流均匀。

然而，这种电流驱动器基于相邻元件(晶体管)具有相同特性的前提。这种前提对于具有非常细长形状的驱动器LSI未必真实。例如，在这种电流驱动器中，电流模式D/A转换器1401至1404几乎以与电流驱动器的输出端子间隙(30至50μm)相对应的晶体管间隔布置。然而，晶体管未必布置得彼此靠近，并因此在某些情况下得不到由相邻晶体管呈现的特性。

另外，为了稳定供给到电流模式D/A转换器1401至1404的栅极电压，偏置n型晶体管1422和1426需要具有低阻抗。因而，为了使偏置n型晶体管1422和1426具有低阻抗，增加构成偏置n型晶体管1422和1426的元件数目或相应偏置n型晶体管1422和1426的W/L比。在这种情况下，与输出n型晶体管1405至1410相比，布置构成偏置n型晶体管1422和1426的元件的区域往往较大。因而，偏置n型晶体管1426和1428之间的元件变化在电流模式D/A转换器1404与图25A中表示的下一级处的电流模式D/A转换器1429之间较大，从而显示变化可能出现在半导体LSI之间的连接点处。

本发明的一个目的在于，提供一种其中改善输出电流的非均匀性的装置。

在本发明的一个方面，一种电流驱动器根据输入信号产生一个输出电流。该电流驱动器包括：R个电流复制电路，其中R是自然数；和一个输出电流发生器。电流复制电路的每一个在存储模式中存储一个具有给定电流值并且从外部输入的电流，而在输出模式中输出存储的电流。输出电流发生器从按照输入信号选择的非负整数个电流复制电路得到电流或电流之和，并由此产生一个输出电流。

在电流驱动器中，电流复制电路的每一个能够总是输出稳定的电流。因而，对于相同的输入信号得到均匀的输出电流。

电流复制电路的每一个优选地包括：MOS晶体管；电容器；输入端子；输出端子；及开关。MOS晶体管连接在第一节点与第二节点之间。电容器连接在MOS晶体管的栅极与第二节点之间。输入端子接收具有给定值的电流。在存储模式中，开关把输入端子与第一节点彼此连接，并且把第一节点与MOS晶体管的栅极彼此连接。在输出模式中，开关也把输出端子与第一节点彼此连接，并且把第一节点与MOS晶体管的栅极脱开。

在电流驱动器中，MOS晶体管在存储模式中使其漏极和栅极彼此连接并因而呈现MOS晶体管特性，从而MOS晶体管作为负载使具有给定电流值的电流流动。在这时，在MOS晶体管的栅极处唯一地产生用来允许具有给定电流值的电流流动的栅极电压。因而，与该栅极电压相应的电荷累积在电容器中。以这种方式，电容器保持用来允许具有给定电流值的电流流动的偏压。在输出模式中，与累积在电容器中的电荷相应的栅极电压施加到MOS晶体管的栅极上，从而MOS晶体管从其输出端子输出一个与基准电流具有相同电流值的电流。以这种方式，电流复制电路与电流反射镜配置相比对于晶体管的变化不敏感，从而总是输出稳定的电流。电压可能受电阻的影响，但电流不可能受电阻的影响。因而，与通过使用公用栅极电压产生相同电流量的电流反射镜相比，电流复制电路不可能受布线电阻和其它因素的影响，因为电流复制电路直接存储电流。另外，形成具有相同特性的电容器比制造具有相同特性的晶体管更容易。

优选地，电流驱动器还包括一个控制部分。控制部分把电流复制电路的每一个的操作模式固定在存储模式和输出模式之一下。

在这种电流驱动器中，有可能控制电流复制电路的每一个的操作模式。

优选地，控制电路把电流复制电路的至少一个的操作模式固定在存储模式，并且把其它电流复制电路的每一个的操作模式固定在输出模式。

在这种电流驱动器中，具有给定电流值的唯一电流的使用使在所有电流复制电路中存储的电流的电流值均匀。

优选地，电流驱动器还包括：输入端子；和输出端子。输入端子接收具有给定电流值的电流。输出端子把从输入端子输入的基准电流输出到外部。电流复制电路的每一个在存储模式中存储具有给定电流值并且从输入端子接收的电流，并且在输出模式中输出存储的电流。

在这种电流驱动器的情况下，即使使用在不同半导体集成电路上形成的多个这样的电流驱动器，也把一个公用基准电流(一个具有给定电流值的电流)输入到包括在电流驱动器中的电流复制电路。另外，电压可能受电阻的影响，但电流不可能受电阻的影响。因而，在包括在电流驱动器中的电流复制电路中存储的电流量是均匀的。结果，来自电流驱动器的输出电流是均匀的。

优选地，设置多个这样的电流驱动器，并且串联连接。在串联连接的电流驱动器的第一(最前)一个中包括的输入端子从外部接收具有给定电流值的电流(基准电流)。在电流驱动器的每一个中包括的输入端子从在其紧前面的电流驱动器处的电流驱动器的输出端子接收基准电流。

优选地，电流驱动器还包括信号传递部分。信号传递部分保持输入信号，并且输出保持在其中的输入信号。输出电流发生器从按照来自信号传递部分的输入信号选择的非负整数个电流复制电路得到电流或电流之和，并由此产生输出电流。控制部分在信号传递部分没有输出输入信号期间的周期中把电流复制电路的每一个的操作模式固定在存储模式和输出模式之一下。

在这种电流驱动器中，输出信号发生器不进行产生输出电流的操作(输出操作)，直到从信号传递部分输入一个输入信号。因而，电流复制电路在输出电流发生器不进行输出操作期间的周期中存储一个给定电流，从而总是实现稳定的输出操作。

优选地，控制部分在信号传递部分不输出输入信号期间的周期中把电流复制电路的至少一个的操作模式固定在存储模式。

在这种电流驱动器中，如果在不进行输出操作期间的周期中把R个电流复制电路一个接一个地设置在存储模式中，就通过使用具有给定电流值的唯一电流使在所有电流复制电路中存储的电流的电流值均匀。如果把多个电流复制电路设定在存储模式中，就减小了用来把电流存储在所有电流复制电路中所必需的时间。

优选地，输入信号包括一个包括有效数据的有效数据部分和一个不包括有效数据的无效数据部分。在信号传递部分保持输入信号的无效数据部分的同时，控制部分把电流复制电路的每一个的操作模式固定在存储模式和输出模式之一下。

在这种电流驱动器中，在信号传递部分保持输入信号的无效部分的同时，从信号传递部分不产生输出，并因此输出电流发生器不进行输出操作。因而，在输出电流发生器不进行输出操作的同时电流复制电路存储一个给定电流，从而总是实现稳定的输出操作。

优选地，由输出电流发生器产生输出电流所必需的所述电流复制电路的数目最大为N，其中N是自然数并且N＜R。输出电流发生器从按照输入信号选择的处于输出模式中的非负整数个电流复制电路得到电流或电流之和。

这种电流驱动器包括(R-N)个冗余电流复制电路。输出电流发生器按照控制部分的确定识别在输出模式中的电流复制电路。因而，即使在输出电流发生器产生输出电流的同时，也有可能把电流复制电路设定在存储模式中。

优选地，电流驱动器还包括分配部分。分配部分把在输出模式中的N个所述电流复制电路分配给输出电流发生器。输出电流发生器从按照输入信号选择的所分配N个电流复制电路的非负整数个得到电流或电流之和，并由此产生输出电流。

在这种电流驱动器中，N个电流复制电路总是与输出电流发生器相关，从而输出电流发生器产生具有稳定性的输出电流。

优选地，控制部分把至少N个所述电流复制电路的每一个的操作模式固定在输出模式下。

在这种电流驱动器中，保证输出操作所必需的电流复制电路。

在本发明的另一个方面，一种电流驱动器根据M个输入信号产生M个输出电流，其中M是自然数。该电流驱动器包括：M个输出电流发生器；P个电流复制电路，其中P是自然数；及一个控制部分。电流复制电路的每一个在存储模式中存储具有给定电流值并且从外部输入的电流，并且在输出模式中输出存储的电流。控制部分把电流复制电路每一个的操作模式固定在存储模式和输出模式之一下。输出电流发生器的每一个从按照输入信号之一选择的处于输出模式下的非负整数个电流复制电路得到电流或电流之和，并由此产生输出电流。用来允许输出电流发生器的每一个产生输出电流所必需的所述电流复制电路的数目最大为N，其中N是自然数并且N×M＜R。

这种电流驱动器包括(P-N×M)个冗余电流复制电路。即使在输出电流发生器产生输出电流的同时，也有可能把电流复制电路设定在存储模式下。因而，把具有给定电流值的电流存储在每个电流复制电路中，从而不仅使来自相邻输出电流发生器的输出电流均匀而且使来自所有输出电流发生器的输出电流均匀。

优选地，电流驱动器还包括分配部分。分配部分把在输出模式中的N个所述电流复制电路分配给输出电流发生器的每一个。输出电流发生器的每一个从按照输入信号之一选择的所分配N个电流复制电路的非负整数个得到电流或电流之和，并由此产生输出电流。

在这种电流驱动器中，N个电流复制电路总是与输出电流发生器相关，从而输出电流发生器产生具有稳定性的输出电流。

优选地，控制部分把至少N×M个所述电流复制电路的每一个的操作模式固定在输出模式下。

电流驱动器保证输出电流发生器所必需的电流复制电路，以产生输出电流。

在本发明的又一个方面，一种电流驱动器根据包括M个输入数据项的输入信号产生M个输出电流，其中M是自然数。该电流驱动器包括：M个信号传递部分；Q个输出电流发生器，其中Q是自然数，并且Q＞M；Q×N个电流复制电路，其中N是自然数；一个控制部分；及一个分配部分。信号传递部分的每一个保持输入数据项之一，并且输出保持在其中的输入数据项。输出电流发生器的每一个与N个所述电流复制电路相关。Q×N个电流复制电路的每一个在存储模式中存储具有给定电流值并且从外部输入的电流，并且在输出模式中输出存储的电流。控制部分把Q×N个电流复制电路每一个的操作模式固定在存储模式和输出模式之一下。分配部分把与其每一个处于输出模式中的N个所述电流复制电路相关的输出电流发生器之一分配给信号传递部分的每一个。输出电流发生器的每一个从按照来自信号传递部分的所分配一个的输入数据项选择的相关N个电流复制电路的非负整数个得到电流或电流之和，并由此产生输出电流。

这种电流驱动器包括一个或多个冗余输出电流发生器和一个或多个冗余电流复制电路。分配部分通过参考控制部分的确定，识别在输出模式下的电流复制电路。因而，即使在输出电流发生器产生输出电流的同时，也有可能把电流复制电路设定在存储模式下。这使得有可能把具有给定电流值的电流存储在每个电流复制电路中，从而不仅使来自相邻输出电流发生器的输出电流均匀而且使来自所有输出电流发生器的输出电流均匀。

优选地，控制部分把与至少M个所述输出电流发生器的每一个相关的N个电流复制电路的每一个的操作模式固定在输出模式下。

在这种电流驱动器中，保证用来产生输出电流所必需的输出电流发生器和电流复制电路。

在本发明的再一个方面，一种电流驱动器根据包括M个输入数据项的输入信号产生M个输出电流，其中M是自然数。该电流驱动器包括：一个锁存指令部分；Q个信号传递部分，其中Q是自然数并且Q＞M；Q个输出电流发生器；Q×N个电流复制电路，其中N是自然数；一个控制部分；及一个分配部分。信号传递部分与相应输出电流发生器相关。输出电流发生器的每一个与N个所述电流复制电路相关。Q×N个电流复制电路的每一个在存储模式中存储具有给定电流值并且从外部输入的电流，并且在输出模式中输出存储的电流。控制部分把Q×N个电流复制电路每一个的操作模式固定在存储模式和输出模式之一下。锁存指令部分把一个指令信号输出到与输出电流发生器之一相关的信号传递部分之一，输出电流发生器与其每一个处于输出模式下的N个所述电流复制电路相关。信号传递部分的每一个按照来自锁存指令部分的指令信号保持输入数据项之一，并且输出保持在其中的输入数据项。输出电流发生器的每一个从按照来自信号传递部分相关一个的输入数据项选择的相关N个电流复制电路的非负整数个得到电流或电流之和。

在这种电流驱动器中，锁存指令部分通过参考控制部分的确定，识别处于输出模式下的电流复制电路。设置冗余信号传递部分、冗余输出电流发生器及冗余电流复制电路。分配部分通过参考控制部分的确定，识别处于输出模式下的电流复制电路。因而，即使在输出电流发生器产生输出电流的同时，也有可能把电流复制电路设定在存储模式中。这使得有可能把具有给定电流值的电流存储在每个电流复制电路中，从而不仅使从相邻输出电流发生器产生的输出电流均匀而且使从所有输出电流发生器产生的输出电流均匀。

优选地，锁存指令部分包括串联连接的Q个指令选择单元。指令信号输入到位于前面的指令选择单元之一。指令选择单元的每一个保持来自与输出电流发生器之一相关的指令选择单元的紧前面一个的指令信号，并且输出保持在其中的指令信号，该输出电流发生器与其每一个处于输出模式中的N个电流复制电路相关。

在电流驱动器中，指令选择单元的每一个通过参考控制部分的确定，识别处于输出模式下的电流复制电路。串联连接的指令选择单元能够通过旁通与不能够产生输出电流的输出电流发生器相关的指令选择单元而传递指令信号。因而，即使在输出电流发生器产生输出电流的同时，也有可能把电流复制电路设定在存储模式中。

优选地，控制部分把与至少M个所述输出电流发生器的每一个相关的N个所述电流复制电路的每一个的操作模式固定在输出模式下。

在这种电流驱动器中，设置用来产生输出电流所必需的信号传递部分、输出电流发生器及电流复制电路。因而，即使在输出电流发生器产生输出电流的同时，也有可能把电流复制电路设定在存储模式中。

在本发明的又一个方面，一种电流驱动器按照输入信号产生输出电流。该电流驱动器包括：电流复制电路；偏置晶体管；及电流模式D/A转换器。电流复制电路在存储模式中存储具有给定电流值并且从外部输入的电流，并且在输出模式中输出存储的电流。偏置晶体管根据来自电流复制电路的电流输出偏压。电流模式D/A转换器包括R个输出晶体管和输出电流发生器，其中R是自然数。输出晶体管的每一个根据来自偏置晶体管的偏压输出电流。输出电流发生器从按照输入信号选择的非负整数个输出晶体管得到电流或电流之和，并由此产生输出电流。

在其中在产生输出电流时使用的所有N个电流由电流复制电路供给的情况下，具有给定电流值的电流(基准电流)需要存储在N个电流复制电路中。在以上电流驱动器中，N个输出晶体管的每一个和偏置晶体管形成一个电流反射镜。借助于这种配置，N个输出晶体管的每一个输出与来自电流复制电路的基准电流相同的电流。因而，通过把基准电流存储在电流复制电路之一中，使与相同输入信号相应的输出电流均匀。

优选地，电流驱动器还包括一个用来从外部接收具有给定电流值的电流的输入端子。电流复制电路在存储模式中存储具有给定电流值并且从输入端子接收的电流。

在这种电流驱动器的情况下，即使使用形成在不同半导体集成电路上的多个这样的电流驱动器，也把一个公用基准电流(一个具有给定电流值的电流)输入到包括在电流驱动器中的电流复制电路。另外，电压可能受电阻的影响，但电流不可能受电阻的影响。因而在包括在电流驱动器中的电流复制电路中存储的电流量是均匀的。结果，来自电流驱动器的输出电流是均匀的。

优选地，设置多个这样的电流驱动器。在相应电流驱动器中包括的输入端子接收一个公用基准电流(一个具有给定电流值的电流)。

优选地，电流复制电路的每一个接收从外部输入的R个电流之一。优选地，R个电流具有不同的电流值。输出电流发生器从按照输入信号选择的非负整数个电流复制电路得到电流或电流之和，并由此产生输出电流。

在这种电流驱动器中，R个电流复制电路存储具有不同电流值的电流。例如，一个电流复制电路存储具有电流值“I”的电流，而另一个电流复制电路存储具有电流值“2I”的电流。如果根据输入信号需要“3I”的电流值以产生一个输出电流，输出电流发生器就选择存储具有“I”电流值的电流的电流复制电路和存储具有“2I”电流值的电流的电流复制电路。因而，产生具有“3I”电流值的输出电流。以这种方式，适当地选择存储在电流复制电路中的电流，从而与其中所有电流复制电路存储具有相同电流值的电流的情形相比，减小了电流复制电路的总数。结果，减小了把电流存储在所有电流复制电路中所必需的时间和电路元件面积。

如上所述，每个电流复制电路能够始终输出稳定电流。这使得与相同输入信号相应的输出电流均匀。

另外，所有电流复制电路存储具有给定电流值的电流，从而不仅使从相邻输出信号发生器产生的输出电流均匀，而且使从所有输出电流发生器产生的输出电流均匀。

附图说明

图1A表明一种(n型的)电流复制电路的配置。

图1B表示在图1A中表明的电流复制电路的电路符号。

图2是表明根据本发明第一实施例的电流驱动器整体配置的示图。

图3A表明一种(p型的)电流复制电路的配置。

图3B表示在图3A中表明的电流复制电路的电路符号。

图4是表明根据本发明第二实施例的电流驱动器整体配置的示图。

图5是表明根据本发明第三实施例的显示驱动器整体配置的示图。

图6是表明在图5中表示的数据驱动器内部配置的示图。

图7是表明在图5中表示的数据驱动器内部配置的示图。

图8是定时图，表示在图5中表示的显示驱动器的操作。

图9是定时图，表示根据本发明第四实施例的校准定时。

图10是定时图，表示根据第四实施例的校准定时。

图11是表明根据本发明第五实施例的电流驱动器整体配置的示图。

图12是表明在图11中表示的电流模式D/A转换器之一的内部配置的示图。

图13是表明根据第五实施例的修改例的电流驱动器整体配置的示图。

图14是表明根据本发明第六实施例的电流驱动器整体配置的示图。

图15是表明根据本发明第七实施例的电流驱动器整体配置的示图。

图16是表示在图15中表示的电流驱动器的操作的示图。

图17是表明根据第七实施例的修改例的电流驱动器整体配置的示图。

图18是表示在图17中表示的电流驱动器的操作的示图。

图19是表明根据本发明第八实施例的数据驱动器内部配置的示图。

图20是表示在图19中表示的数据驱动器的操作的示图。

图21是表明根据本发明第九实施例的数据驱动器内部配置的示图。

图22是表示在图21中表示的移位寄存器的内部配置的示图。

图23A和23B是表示在图21中表示的数据驱动器的操作的示图。

图24是表明根据本发明第十实施例的电流驱动器整体配置的示图。

图25A是表明由本发明人提出的显示驱动器配置的示图。

图25B是表明在图25A中表明的电流模式D/A转换器的内部配置的示图。

具体实施方式

下面，参照附图详细描述本发明的实施例。相同或类似的元件在附图中由相同的标号指示，并且不重复其描述。

<电流复制电路>

图1A表明在本发明的实施例中使用的一种电流复制电路的配置。这种电流复制电路在校准模式中存储输入电流，并且在输出模式中输出存储的电流。(下文，在电流复制电路中的电流存储将在下文称作“校准”。)电流复制电路包括：一个基准电流源001；一个n型晶体管002；一个电容器003；一个电流输出端子004；及开关005和006。基准电流源001供给具有恒定电流值的电流(基准电流)。n型晶体管002连接在地节点与节点N002之间，并且使其栅极连接到节点N003上。电容器003连接在地节点与节点N003之间。开关005根据操作模式把基准电流源001和电流输出端子004中的一个连接到节点N002上。开关006根据操作模式把节点N002与节点N003彼此连接。

电容器003可以是n型晶体管002的栅极端子的固有寄生电容。

《校准模式》

现在，将描述在图1A中表示的电流复制电路的校准模式。

首先，开关005把基准电流源001与节点N002彼此连接。开关006把节点N002与节点N003彼此连接。这使得n型晶体管002的漏极和栅极短路，从而具有恒定电流值的电流(基准电流)从基准电流源001供给到n型晶体管002。

在这时，由于n型晶体管002的漏极和栅极彼此连接，所以n型晶体管002呈现MOS晶体管特性。因而，n型晶体管002作为负载使基准电流从基准电流源001流动。在这种情况下，在n型晶体管002的栅极处唯一地产生足以引起基准电流从基准电流源001流动的栅极电压。因而，与该栅极电压相应的电荷累积在电容器003中。以这种方式，电容器003保持一个足以引起具有与基准电流的值相等的电流值的电流流动的栅极电压。

《输出模式》

现在，将描述表示在图1A中表示的电流复制电路的输出模式。

首先，开关005把电流输出端子004与节点N002彼此连接。开关006不把节点N002与节点N003彼此连接。在上述校准模式期间，同足以引起与基准电流具有相同电流值的电流流动的栅极电压相应的电荷已经累积在电容器003中。因而，与在电容器003中累积的电荷相应的栅极电压施加到n型晶体管002的栅极上，从而电源与电流输出端子004的连接允许与基准电流具有相同电流值的电流引出到电流输出端子004。

该系列的操作允许恒定电流的复制，并因此称作电流复制。

《电路符号》

现在，假定在图1A中表示的电流复制电路是在图1B中表示的3端子电路元件。在图1B中，电流复制电路包括：一个基准电流输入端子IREF；一个电流输出端子IOUT；及一个切换控制端子CAL/OUT。基准电流输入端子IREF连接到基准电流源001上，并且在存储模式中，从基准电流源001接收电流。电流输出端子IOUT在输出模式中输出在电流复制电路中复制的电流。这里“输出电流”的表达也包括引出电流的情形。在这种情况下，输出电流是具有“负电流值”的电流。切换控制端子CAL/OUT按照从外部输入的切换信号在校准模式与输出模式之间切换操作模式。例如，当输入到切换控制端子CAL/OUT的切换信号为“H”(高电平)时，电流复制电路处于校准模式，而当输入到切换控制端子CAL/OUT的切换信号为“L”(低电平)时，电流复制电路处于输出模式。

实施例1

<整体配置>

图2表明根据本发明第一实施例的电流驱动器的整体配置。这种电流驱动器接收与一个像素相对应的显示数据DATA，并且根据接收的显示数据DATA产生输出电流。该电流驱动器包括：N个电流复制电路1011至101N(其中N是自然数)；一个基准电流源102；一个定时控制电路103；N个开关1041至104N；一个选择电路105；及一个信号输出端子106。电流复制电路1011至101N的每一个是在图1B中表示的电流复制电路，并且使其基准电流输入端子IREF连接到基准电流源102上，使其电流输出端子IOUT连接到开关1041至104N的相关一个上，及使其切换控制端子CAL/OUT连接到定时控制电路103上。定时控制电路103把切换信号CAL输出到电流复制电路1011至101N的相应切换控制端子CAL/OUT。选择电路105按照从外部输入的显示数据DATA把选择信号S1051至S105N输出到开关1041至104N。开关1041至104N按照来自选择电路105的选择信号S1051至S105N分别把电流复制电路相关一些的电流输出端子IOUT连接到信号输出端子106上。信号输出端子106得到从电流复制电路1011至101N输入的电流之和，并且使合成电流作为输出电流流动。

在把这个实施例的电流驱动器应用于一种实际显示面板的情况下，例如在四分之一公用中分辨率格式(QCIF)显示面板的情况下，需要176个信号输出端子106(在RGB情况下，必要信号输出端子106的数目是三倍，即为528)，从而需要176个电流驱动器。如果显示数据DATA的灰度级数N是64(6位)，必要电流复制电路的总数就是176×(2⁶-1)＝176×63＝11088。

<校准模式>

将描述在图2中表示的电流驱动器的校准模式。如下描述基于这样的假定：没有基准电流保持在电流复制电路1011至101N任一个中，并且从基准电流源102供给的电流量足以允许给定量的电荷累积在包括在电流复制电路之一中的电容器中。就是说，从基准电流源102供给的电流不会一次流入两个或多个电流复制电路，并且每次只流入一个电流复制电路。

首先，定时控制电路103把到电流复制电路1011至101N中的电流复制电路1011的切换信号CAL设定到“H”，并且把到其它电流复制电路1012到101N的切换信号CAL设定到“L”。这就允许对电流复制电路1011进行校准。

其次，定时控制电路103把到电流复制电路1011的切换信号CAL设定到“L”，并且把到电流复制电路1012的切换信号CAL设定到“H”。把到其它电流复制电路1013至101N的切换信号CAL保持在“L”。这就允许对电流复制电路1012进行校准。

以这种方式，到电流复制电路1011至101N的切换信号CAL一个接一个地被切换，从而对于所有电流复制电路1011至101N依次进行校准。当从定时控制电路103到电流复制电路1011至101N的所有切换信号CAL都为“L”时，完成对所有电流复制电路1011至101N的校准。

<输出模式>

现在，将描述在图2中表示的电流驱动器的输出模式。

首先，选择电路105从外部接收显示数据DATA。选择电路105按照接收的显示数据DATA把选择信号S1051至S105N输出到开关1401至104N。例如，假定显示数据DATA具有64个灰度级(即电流复制电路的数目是63(N＝63))。然后，当显示数据DATA是“00H”时，选择电路105把所有的选择信号S1051至S105 N设定为“L”，从而切断所有开关1401至104N。另一方面，当显示数据DATA是“3FH”时，选择电路105把所有的选择信号S1051至S105N设定为“H”，从而接通所有开关1401至104N。由于当显示数据DATA是“3FH”时所有开关1401至104N都接通，所以信号输出端子106引出作为从电流复制电路1011至101N输出的电流之和的大量电流。

<刷新>

在只进行一次校准的情况下，由在电流复制电路1011至101N每一个中的电容器003和n型晶体管002的栅极处的泄漏，引起与电容器003相应的基准电压(栅极电压)变化。因而，对于电流复制电路1011至10IN的校准需要定期更新(刷新)。这种操作的原理与用于动态RAM的原理相同。

<优点>

借助于以上配置，即使非常细长的驱动器LSI也能够使所有电流复制电路保持公用基准电流，从而与输入到选择电路的显示数据相应的输出电流的电流值保持为恒定。就是说，不仅把来自相邻端子的输出电流而且把来自所有输出端子的输出电流设定为恒定值。这就能够实现显示面板的均匀显示。

在图1A和1B中，n型晶体管用作电流复制电路1011至101N的部件。可选择地，可以使用p型晶体管。在这种情况下，电流复制电路1011至101N按图3A和3B中表示的那样配置。在图3A中表示的电流复制电路包括：一个基准电流源001；一个p型晶体管012；一个电容器003；一个电流输出端子004；及开关005和006。p型晶体管012连接在电源电压端子与节点N002之间，并且使其栅极连接到节点N003上。电容器003连接在电源电压端子与节点N003之间。开关005根据操作模式把基准电流源001和电流输出端子004中的一个连接到节点N002上。开关006根据操作模式把节点N002与节点N003彼此连接。在图3A中表明的电流复制电路的电路符号表示在图3B中。

实施例2

显示面板的屏幕的清晰度和尺寸在最近几年不断增加。在这种情况下，单个半导体集成电路难以产生与所有显示数据项相应的输出电流。因此，需要使用大量半导体集成电路来分担产生输出电流的过程。在这种情况下，要求把基准电流发送到这些半导体集成电路。

<整体配置>

图4表明根据本发明第二实施例的电流驱动器的整体配置。该电流驱动器包括一个主驱动器21和一个副驱动器22。主驱动器21和副驱动器22的每一个是包括图1中所示电流复制电路1011至101N的半导体集成电路。

<主驱动器的内部配置>

主驱动器21包括一个基准电流输出端子201、一个进位信号输出端子202及一个定时控制电路203，而不是在图2中表示的定时控制电路103。其配置的其它部分与在图2中表示的相同。基准电流输出端子201把从基准电流源102供给的基准电流输出到外部。定时控制电路203按顺序从电流复制电路1011起把切换信号CAL输出到电流复制电路1011至101N。当已经结束切换信号CAL到所有电流复制电路1011至101N的输出时，定时控制电路203把一个进位信号CARRY输出到进位信号输出端子202。该进位信号CARRY是当例如在移位寄存器或加法器中的定时或操作结果中出现溢出时产生的标志。

<副驱动器的内部配置>

副驱动器22包括一个基准电流输入端子204、一个进位信号输入端子205、一个定时控制电路206、一个基准电流输出端子201、及一个进位信号输出端子202，而不是在图2中表示的定时控制电路103和基准电流源102。其配置的其它部分与在图2中表示的类似。基准电流输入端子204从主驱动器21的基准电流输出端子201接收基准电流，并且把接收的基准电流供给到电流复制电路1011至101N和基准电流输出端子201。进位信号输入端子205从主驱动器21的进位信号输出端子202接收进位信号CARRY，并且把接收的进位信号CARRY输出到定时控制电路206。在从进位信号输入端子205接收到进位信号CARRY时，定时控制电路206开始按顺序从电流复制电路1011起把切换信号CAL输出到电流复制电路1011至101N。当已经结束切换信号CAL到所有电流复制电路1011至101N的输出时，定时控制电路206把一个进位信号CARRY输出到进位信号输出端子202。

<校准模式>

将描述在图4中表示的电流驱动器的校准模式。假定定时控制电路203与给定时钟同步地按顺序从电流复制电路1011起把切换信号CAL输出到电流复制电路1011至101N。

<主驱动器21的内部操作>

首先，定时控制电路203把到电流复制电路1011至101N中的电流复制电路1011的切换信号CAL设定为“H”，并且把到其它电流复制电路1012至101N的切换信号CAL设定为“L”。

其次，在与给定时钟相同步下，定时控制电路203把到电流复制电路1011的切换信号CAL设定到“L”，并且把到电流复制电路1012的切换信号CAL设定到“H”。把到其它电流复制电路1013至101N的切换信号CAL保持在“L”。以这种方式，定时控制电路203与给定时钟相同步地把切换信号CAL依次输出到电流复制电路1011至101N。

此后，当到电流复制电路101N的切换信号CAL为“H”时，定时控制电路203与给定时钟相同步地把这个切换信号CAL设定为“L”，并且把一个进位信号CARRY输出到进位信号输出端子202。

<副驱动器22的内部操作>

然后，当通过进位信号输出端子202和进位信号输入端子205接收到进位信号CARRY时，定时控制电路206把一个切换信号CAL输出到电流复制电路1011。

以后，像定时控制电路203那样，定时控制电路206与给定时钟相同步地把切换信号CAL依次输出到电流复制电路1012至101N。

此后，当到电流复制电路101N的切换信号CAL为“H”时，定时控制电路206与给定时钟相同步地把到电流复制电路101N的切换信号CAL变为“L”，并且把一个进位信号CARRY输出到进位信号输出端子202。

以这种方式，与给定时钟相同步地对包括在主驱动器21和副驱动器22的每一个中的电流复制电路1011至101N进行校准。

<优点>

如上所述，基准电流从在第一级处的电流驱动器(主驱动器)被传递到在下一级处的相邻电流驱动器(副驱动器)，从而把稳定的基准电流供给到多个电流驱动器(半导体集成电路)。这就能够通过使用一个公用基准电流源对包括在电流驱动器中的电流复制电路进行校准，从而来自电流驱动器的输出电流是均匀的。因而，即使对于大屏幕高清晰度显示面板，也能产生具有稳定性的输出电流。

在这个实施例中，仅使用了一个主驱动器和一个副驱动器。可选择地，在主驱动器的以后级处可以串联连接多个副驱动器。在这样一种情况下，把副驱动器每一个的基准电流输入端子204和进位信号输入端子205连接到在其紧前面级处的副驱动器的基准电流输出端子201和进位信号输出端子202上就足够了。

实施例3

<整体配置>

图5表明根据本发明第三实施例的显示驱动器的整体配置。该显示驱动器包括：一个显示面板301；一个基准电流源302；一个控制器303；一个扫描驱动器304；一根显示数据线305；数据驱动器3061、3062及3063；及一个定时控制电路307。

显示面板301包括L根线3011至301L。在线3011至301L的每一根中，给定数目的电流控制元件(例如，有机EL或LED)串联布置。基准电流源302把一个具有恒定电流值的基准电流供给到数据驱动器3061、3062及3063。控制器303输出一个负载定时信号LD、一个开始定时信号START、显示数据DATA及一个扫描控制信号S303。扫描驱动器304按照来自控制器303的扫描控制信号S303，把扫描信号S3041至S304L输出到相应线3011至301L。显示数据线305传输来自控制器303的显示数据DATA。数据驱动器3061按照来自控制器303的开始定时信号START保持通过显示数据线305传输的显示数据DATA。然后，数据驱动器3061按照来自控制器303的负载定时信号LD，向对其已经输入一个扫描信号的线3011至301L之一输出一个与显示数据DATA相关的电流。数据驱动器3061还把来自控制器303的开始定时信号START作为一个进位信号CARRY输出到在下一级处的数据驱动器3062。数据驱动器3062和3063的每一个按照来自在其紧前面级处的数据驱动器3061或3062的进位信号CARRY，保持通过显示数据线305传输的显示数据DATA。然后，数据驱动器3062和3063的每一个按照来自控制器303的负载定时信号LD，向对其已经输入一个扫描信号的线3011至301L之一输出一个与显示数据DATA相关的电流。数据驱动器3062把一个进位信号CARRY输出到在下一级处的数据驱动器3063。数据驱动器3063把一个进位信号CARRY输出到定时控制电路307。在对其已经从扫描驱动器304输入一个扫描信号的线中所设置的电流控制元件按照来自数据驱动器3061、306 2及3063的输出电流发光。定时控制电路307参考来自控制器303的负载定时信号LD和来自数据驱动器3063的进位信号CARRY，并且把切换信号CAL输出到相应数据驱动器3061、3062及3063。

在图5所示的例子中，只使用三个数据驱动器。然而，在大屏幕高清晰度显示面板的情况下，有时需要大量驱动器。

<数据驱动器的内部配置>

下文将描述在图5中表示的数据驱动器3061、3062及3063的内部配置。数据驱动器3061、3062及3063具有类似的配置，并因而把数据驱动器3061的内部配置表示在图6中作为一个代表性例子。数据驱动器3061包括：一个移位寄存器311；第一锁存器组312；第二锁存器组313；及一个电流驱动器组314。移位寄存器311与给定时钟CLK相同步地依次移位来自控制器303的开始定时信号START，由此把锁存器定时信号LATCH输出到第一锁存器组312。当来自控制器303的开始定时信号START达到移位寄存器311端部时，移位寄存器311把这个开始定时信号START作为一个进位信号CARRY输出到在下一级处的数据驱动器。第一锁存器组312与来自移位寄存器311的锁存器定时信号LATCH相同步地把通过显示数据线305传输的显示数据DATA获取在其中，并且保持显示数据DATA。第二锁存器组313与来自控制器303的负载定时信号LD相同步地把由第一锁存器组312保持的显示数据DATA获取在其中，并且把显示数据DATA输出到电流驱动器组314。电流驱动器组314通过使用来自基准电流源302的基准电流，产生与来自第二锁存器组313的显示数据DATA相应的输出电流，并且把产生的输出电流输出到基准电流源302的线3011至301L之一。电流驱动器组314从定时控制电路307接收一个切换信号CAL。

数据驱动器3062和3063接收进位信号CARRY，而不是开始信号START。

<内部配置>

现在，将描述在图6中表示的移位寄存器311、第一锁存器组312、第二锁存器组313及电流驱动器组314的内部配置。

移位寄存器311包括M个触发器3111至311M(其中M是自然数)。第一锁存器组312包括M个第一锁存器电路3121至312M。第二锁存器组313包括M个第二锁存器电路3131至313M。电流驱动器组314包括M个电流驱动器3141至314M。第一锁存器电路3121至312M的每一个连接到第二锁存器电路3131至313M的相关一个上。第二锁存器电路3131至313M的每一个连接到电流驱动器3141至314M的相关一个上。

<电路关系>

参照图7描述触发器3111、第一锁存器电路3121、第二锁存器电路3131及电流驱动器3141，作为代表性例子。

触发器3111与给定时钟CLK相同步地保持从外部输入的一个开始定时信号START，并且把这个开始定时信号START作为一个锁存器定时信号LATCH输出到第一锁存器电路3121。第一锁存器电路3121和第二锁存器电路3131能够保持与一个像素相对应的显示数据DATA。电流驱动器3141具有与在图2中表示的电流驱动器相类似的配置，并且包括：一个选择电路105；电流复制电路1011至101N；开关1041至104N；及一个信号输出端子106。

第一锁存器电路3121与来自触发器3111的锁存器定时信号LATCH相同步地获取与一个像素相对应的、在显示数据线305上传输的显示数据项DATA(下文，称作一个像素数据项)，并且保持这个数据项。第二锁存器电路3131与来自控制器303的负载定时信号LD相同步地获取由第一锁存器电路3121保持的一个像素数据项DATA，并且把该一个像素数据项DATA输出到包括在电流驱动器3141中的选择电路105。包括在电流驱动器3141中的选择电路105按照来自第二锁存器电路3131的该一个像素数据项DATA，把选择信号S1051至S105N输出到开关1041至104N。信号输出端子106得到从电流复制电路1011至101N输入的所有电流之和，并且把合成电流作为输出电流输出到所选择的电流控制元件。包括在电流驱动器3141中的电流复制电路1011至101N接收来自定时控制电路307的切换信号CAL。

<操作>

图5中所示显示驱动器的操作模式包括：图像显示模式，其中在显示面板301上显示与显示数据DATA相应的图像；和校准模式，其中对包括在电流驱动器3141至314N的每一个中的电流复制电路1011至101N进行校准。

《图像显示模式》

现在，参照图8将描述图像显示模式。在图8中，开始定时信号START被输出两次。这意味着与两根线相对应的显示数据DATA被传输。在实际显示的情况下，对于与一块面板相对应的显示，开始定时信号START一般输出与“扫描线数目+回扫线数目”相对应的次数。

首先，控制器303把一个开始定时信号START输出到数据驱动器3061。在数据驱动器3061中，移位寄存器311依次移位来自控制器303的开始定时信号START，由此把锁存器定时信号LATCH输出到第一锁存器组312。

对于一个开始定时信号START，控制器303把与一根线相对应的显示数据DATA(显示数据项#1、#2及#3)输出到显示数据线305。在这时，控制器303在输出开始定时信号START稍后，把显示数据DATA输出到显示数据线305。

其次，在数据驱动器3061中，第一锁存器组312与来自移位寄存器311的锁存器定时信号LATCH相同步地保持在显示数据线305上传输的显示数据项#1。此后，包括在数据驱动器3061中的移位寄存器311把一个进位信号CARRY输出到数据驱动器3062。

然后，在数据驱动器3062中，移位寄存器311依次移位来自数据驱动器3061的进位信号CARRY，由此把锁存器定时信号LATCH输出到第一锁存器组312。以后，在数据驱动器3062中，第一锁存器组312与来自移位寄存器311的锁存器定时信号LATCH相同步地保持在显示数据线305上传输的显示数据项#2。此后，包括在数据驱动器3062中的移位寄存器311把一个进位信号CARRY输出到数据驱动器3063。

以后，在数据驱动器3063中，执行与在数据驱动器3062中的相同操作，并且第一锁存器组312保持显示数据项#3。然后，包括在数据驱动器3063中的移位寄存器311把一个进位信号CARRY输出到定时控制电路307。

以这种方式，显示数据项#1、#2及#3由在数据驱动器3061、3062及3063中的第一锁存器组312保持。

此后，当包括在数据驱动器3063中的第一锁存器组312保持显示数据项#3时，一个消隐周期Blank开始并持续，直到下个开始定时信号START从控制器303输入。一个消隐周期存在于与一根线相对应的显示数据DATA中。在CRT显示的情况下，消隐周期Blank用作一个用于扫描线回扫的周期。在液晶显示和有机EL面板中，消隐周期Blank正在被减小。然而，一般地说，考虑到把显示数据DATA输入到控制器303和其它控制电路的定时，仍然设定任意的消隐周期Blank。

另一方面，扫描驱动器304按照来自控制器303的扫描控制信号S303，把扫描信号S3041至S304L一个接一个地输出到显示面板301的相应线3011至301L。例如，扫描驱动器304按顺序从第一根线3011起把扫描信号S3041至S304L输出到线3011至301L。在对其已经输入扫描信号的线中设置的电流控制元件接收来自数据驱动器3061、3062及3063的输出电流。

然后，控制器303把一个负载定时信号LD输出到包括在数据驱动器3061、3062及3063中的第二锁存器组313。包括在数据驱动器3061、3062及3063中的第二锁存器组313的每一个，与来自控制器303的负载定时信号LD相同步地获取在第一锁存器组312的相关一个中保持的显示数据项#1、#2或#3。与第二锁存器组313把显示数据项#1、#2及#3获取在其中的同时，所有电流驱动器组314开始其一次操作，并且分别把与显示数据项#1、#2及#3相应的输出电流I#1、I#2及I#3，输出到对其已经输入来自扫描驱动器304的扫描信号的显示面板301的线3011至301L之一。

以这种方式，来自数据驱动器3061、3062及3063的输出电流I#1、I#2及I#3被输入到在对其已经输入扫描信号的线中所设置的电流控制元件，从而显示与对应于一根线的显示数据DATA相应的图像。如果按顺序对所有线进行以上操作，就显示与对应于一帧的显示数据DATA相应的图像。

《校准模式》

现在，参照图8将描述图5中所示显示驱动器的校准模式。显示驱动器在消隐周期期间对电流复制电路1011至101N进行校准。

首先，当在数据驱动器3061、3062及3063中的第一锁存器组312保持显示数据项#1、#2及#3时，包括在数据驱动器3063中的移位寄存器311把一个进位信号CARRY输出到定时控制电路307。

其次，在接收到来自数据驱动器3063的进位信号CARRY时，定时控制电路307开始把切换信号CAL输出到包括在数据驱动器3061、3062及3063每一个中的电流复制电路(即，总共N×M个电流复制电路)。

然后，在接收到来自控制器303的负载定时信号LD时，定时控制电路307停止把切换信号CAL输出到包括在数据驱动器3061、3062及3063每一个中的电流复制电路(即，总共N×M个电流复制电路)。

以这种方式，定时控制电路307通过参考负载定时信号LD和进位信号CARRY，保持一个在其期间能够进行校准的周期(校准启动周期)。

<优点>

如上所述，定时控制电路在消隐周期中保持校准启动周期，从而正常地执行校准而在显示面板上没有显示误差。没有显示误差出现的原因是因为在消隐周期开始之前，来自扫描驱动器的输出被设定到“L”并且显示数据DATA被保持在显示像素中。

本实施例的显示驱动器仅包括三个数据驱动器。可选择地，可以设置四个或更多的数据驱动器。在这样一种情况下，在第一级处的数据驱动器从控制器303接收一个开始定时信号并且定时控制电路307从在最后一级处的数据驱动器接收进位信号就足够了。

实施例4

<整体配置>

根据本发明第四实施例的显示驱动器的整体配置与第三实施例的类似。在本实施例的显示驱动器中，在消隐周期期间对电流复制电路之一进行校准。

<校准模式>

将描述第四实施例的显示驱动器的操作。在本实施例中，在包括在显示驱动器中的数据驱动器3061、3062及3063中，仅驱动数据驱动器3061，并且数据驱动器3061包括总共11088个电流复制电路。

《校准1》

首先，参照图9将描述其中在消隐周期期间对11088个电流复制电路之一进行校准的情形。

在这种情况下，定时控制电路307在消隐周期期间把要输出到11088个电流复制电路的切换信号CAL(CAL_1至CAL_11088)之一设定到“H”。因而，为了完成对所有电流复制电路的校准，需要用于11088(＝176×63)根线的时间。

《校准2》

其次，参照图10将描述其中在消隐周期期间对11088个电流复制电路的两个进行校准的情形。

在这种情况下，定时控制电路307在消隐周期期间把要输出到11088个电流复制电路的切换信号CAL(CAL_1至CAL_11088)的两个设定到“H”。因而，为了完成对所有电流复制电路的校准，需要用于5544(＝11088/2)根线的时间。

<优点>

如上所述，有可能在一个消隐周期期间对多个电流复制电路进行校准。这就能够减小校准所必需的时间。

在本实施例的显示驱动器中，在消隐周期期间对一个或两个电流复制电路进行校准。可选择地，可以在消隐周期期间对三个或更多的电流复制电路进行校准。

在其中一次对多个电流复制电路进行校准的情况下，基准电流源302只需要配置成供给用于对这些电流复制电路进行校准所必需量的电流。例如，如果对一个电流复制电路进行校准所必需的基准电流的量(电流值)是“I”，基准电流源302就只需供给“2I”量的基准电流。

实施例5

在以上描述中，作为要从信号输出端子106输出的输出电流源的电流由N个电流复制电路1011至101N产生。在这种情况下，需要很长时间对所有电流复制电路进行校准，从而考虑到这样长的时间，包括在电流复制电路中的电容器003需要具有大电容。因而，需要大量基准电流以在短时间内在电流复制电路中的电容器003中累积电荷。另外，如果必需的输出电流的量较小(例如1μA或更小)，基准电流的量就相应地减小，从而在电流复制电路中的电容器003的电容需要减小，以便在有限的消隐周期期间累积电荷。如果增大消隐周期以扩展校准时间，就会出现另一个问题，即用来传输显示数据DATA所必需的时间减小。

<整体配置>

图11表明根据本发明第五实施例的电流驱动器的整体配置。这种电流驱动器通过组合电流复制电路和电流反射镜电路来配置。该电流驱动器包括：一个半导体集成电路500；一个基准电流源504；一个定时控制电路505；及一个开关506。半导体集成电路500包括：电流复制电路5011和5012；偏置n型晶体管5021和5022；电流模式D/A转换器(DAC)5031至5038；及一个连接端子507。基准电流源504具有与在图2中表示的基准电流源102类似的配置。电流复制电路5011和5012具有与在图3B中表示的p型电流复制电路类似的配置。偏置n型晶体管5021和5022具有MOS二极管配置，并且从在其漏极处的电流复制电路5011和5012接收电流，从而在栅极处产生与接收电流相应的栅极电压。电流模式D/A转换器5031至5034的每一个接收在偏置n型晶体管5021的栅极处产生的栅极电压，并且产生与从外部输入的显示数据DATA相应的电流。电流模式D/A转换器5035至5038的每一个接收在偏置n型晶体管5022的栅极处产生的栅极电压，并且产生与从外部输入的显示数据DATA相应的电流。连接端子507是半导体集成电路500的输入/输出端子，并且连接到相应电流复制电路5011和5012的基准电流输入端子IREF上。定时控制电路505把切换信号CAL输出到电流复制电路5011和5012，并且把一个断开/闭合信号S5050输出到开关506。开关506按照来自定时控制电路505的断开/闭合信号S5050把连接端子507与基准电流源504彼此连接。

<电流模式D/A转换器的内部配置>

将描述在图11中表示的电流模式D/A转换器5031至5038的内部配置。电流模式D/A转换器5031至5038具有类似的内部配置，并因而把电流模式D/A转换器5031的内部配置表示在图12中作为一个代表性例子。电流模式D/A转换器5031包括：N个输出n型晶体管5111至511N；一个选择电路512；N个开关5131至513N；及一个信号输出端子514。n型晶体管5111至511N的栅极连接到偏置n型晶体管5021的栅极上，并且n型晶体管5111至511N的每一个与偏置n型晶体管5021一起形成电流反射镜。因而，在偏置n型晶体管5021的栅极处产生的栅极电压施加到n型晶体管5111至511N的每一个的栅极上。输出n型晶体管5111至511N使其漏极连接到相应开关5131至513N上，并且使源极连接到地节点上。输出n型晶体管5111至511N从其漏极输出与栅极电压相应的电流。选择电路512按照从外部输入的显示数据DATA把选择信号S5121至S512N输出到开关5131至513N。开关5131至513N的每一个按照选择信号S5121至S512N的相关一个，把输出n型晶体管的相关一个的漏极连接到信号输出端子514上。信号输出端子514得到从输出n型晶体管5111至511N输入的所有电流之和，并且使合成电流作为输出电流流动。

包括在电流模式D/A转换器5035至5038每一个中的输出n型晶体管5111至511N的栅极连接到偏置n型晶体管5022的栅极上。

<校准模式>

将描述在图11中表示的电流驱动器的校准模式。

首先，定时控制电路505把到电流复制电路5011的切换信号CAL设定为“H”，并且把到其它电流复制电路5012的切换信号CAL设定为“L”。当定时控制电路505把到电流复制电路5011和5012的切换信号CAL的至少一个设定为“H”时，定时控制电路505把到开关506的断开/闭合信号S5050设定为“H”。

其次，由于来自定时控制电路505的断开/闭合信号S5050为“H”，所以开关506把连接端子507与基准电流源504彼此连接。这就使从基准电流源504供给的电流输入到电流复制电路5011和5012的基准电流输入端子IREF。

然后，由于来自定时控制电路505的切换信号CAL为“H”，所以对电流复制电路5011进行校准。

此后，定时控制电路505把到电流复制电路5011的切换信号CAL设定为“L”，并且把到电流复制电路5012的切换信号设定为“H”。

以这种方式，对电流复制电路5011和5012进行校准。

<输出模式>

将描述在图11中表示的电流驱动器的输出模式。

首先，包括在电流模式D/A转换器5031至5038每一个中的选择电路512从外部接收显示数据DATA。下文，将描述电流模式D/A转换器5031作为一个代表性例子。

其次，选择电路512按照接收的显示数据DATA把选择信号S5121至S512N输出到相应开关5131至513N。例如，假定显示数据DATA具有64个灰度级(即电流复制电路的数目是63(N＝63))。然后，当显示数据DATA是“00H”时，选择电路512把所有的选择信号S5121至S512N设定为“L”，从而切断所有开关5131至513N。另一方面，当显示数据DATA是“3FH”时，选择电路512把所有的选择信号S5121至S512N设定为“H”，从而接通所有开关5131至513N。由于当显示数据DATA是“3FH”时所有开关5131至513N都处于0N，所以信号输出端子514引出作为从其中的输出n型晶体管5111至511N输出的电流之和的大量电流。

在电流模式D/A转换器5031至5038的每一个中执行以上操作。

<优点>

如上所述，与第一实施例相比，大大地减小了对其进行校准的电流复制电路的数目(在QCIF显示的情况下，减小了电流复制电路的数目，更明确地说，除去了(11088-44)个电流复制电路)。因而，大大地减小校准所必需的时间。

本实施例的电流驱动器只包括两个电流复制电路。可选择地，可以包括三个或更多电流复制电路。在这样一种情况下，对于一个电流复制电路，一个偏置n型晶体管和四个电流模式D/A转换器就足够了。

另外，对于一个电流复制电路，可以设置五个或更多电流模式D/A转换器。

(实施例5的修改例)

<整体配置>

图13表明根据第五实施例的修改例的电流驱动器的整体配置。这种电流驱动器包括：半导体集成电路520和521；一个基准电流源504；及一个定时控制电路505。定时控制电路505把切换信号CAL输出到相应的半导体集成电路520和521。

<半导体集成电路的内部配置>

将描述半导体集成电路520和521。半导体集成电路520和521具有类似的配置，并因而将描述半导体集成电路520的内部配置作为一个代表性例子。半导体集成电路520包括：一个电流复制电路501；一个偏置n型晶体管502；电流模式D/A转换器5031至5034；一个开关516；及一个连接端子507。电流复制电路501具有与在图3B中表示的p型电流复制电路类似的配置。偏置n型晶体管502具有MOS二极管配置，并且从在其漏极处的电流复制电路501接收电流，从而在其栅极处产生一个与所接收电流相应的栅极电压。开关516按照来自定时控制电路505的切换信号CAL，把电流复制电路501的基准电流输入端子I REF连接到连接端子507上。

<校准模式>

将描述在图13中表示的电流驱动器的校准模式。

首先，定时控制电路505把到包括在半导体集成电路520中的电流复制电路501和开关516的切换信号CAL设定为“H”，并且把到包括在另一个半导体集成电路521中的电流复制电路501和开关516的切换信号CAL设定为“L”。

其次，由于来自定时控制电路505的切换信号CAL为“H”，所以在半导体集成电路520中开关516把连接端子507与基准电流源504彼此连接。这使得从基准电流源504供给的电流输入到电流复制电路501的基准电流输入端子IREF。

然后，由于来自定时控制电路505的切换信号CAL为“H”，所以对电流复制电路501进行校准。

此后，定时控制电路505把到包括在半导体集成电路520中的电流复制电路501和开关516的切换信号CAL设定为“L”，并且把到包括在半导体集成电路521中的电流复制电路501和开关516的切换信号CAL设定为“H”。

以这种方式，对包括在相应半导体集成电路520和521中的电流复制电路501进行校准。

<优点>

如上所述，与第二实施例相比，在其中输出的数目是176的情况下大大地减小对其进行校准的电流复制电路的数目。在QCIF显示的情况下，减小电流复制电路的数目。更明确地说，除去(11088×2)-(44×2)个电流复制电路。

本实施例的电流驱动器只包括两个半导体集成电路。可选择地，可以包括三个或更多半导体集成电路。在这样一种情况下，只需要把半导体集成电路的连接端子连接到基准电流源上。

实施例6

在以上实施例的电流驱动器中，这些电流复制电路的数目是N×M，即是通过把信号输出端子的数目M乘以一个输出所必需的电流复制电路的数目N得到的数目(其中M和N是自然数)。例如，在显示数据DATA具有64个灰度级(即6位)的情况下，对于一个信号输出端子，电流驱动器包括63个电流复制电路。

<整体配置>

图14表明根据本发明第六实施例的电流驱动器的整体配置。该电流驱动器包括用于M个信号输出端子6011至601M的P个电流复制电路6021至602P(其中P是自然数，并且P＞(一个输出所必需的电流复制电路的数目N)×(输出的数目M))。例如，在其中信号输出端子的数目是三并且显示数据DATA的灰度级数目对应于6位的情况下，电流驱动器包括多于189(＝63×3)个电流复制电路。该电流驱动器还包括：一个基准电流源603；一个定时控制电流604；及一个分配电路605。基准电流源603与在图2中表示的基准电流源102类似。定时控制电流604把切换信号CAL输出到相应P个电流复制电路6021至602P，并且还把一个校准信号S6040输出到分配电路605。校准信号S6040指示在电流复制电路6021至602P中的对其正在进行校准的电流复制电路。分配电路605参考来自定时控制电路604的校准信号S6040和输入给分配电路605的显示数据DATA，并且把在P个电流复制电路6021至602P中的对其不是正在进行校准的电流复制电路分配给信号输出端子6011至601M。信号输出端子6011至601M的每一个从由分配电路605分配给其的电流复制电路得到电流之和，并且使合成电流作为输出电流流动。

<操作>

将描述在图14中表示的电流驱动器的操作。

首先，定时控制电路604把到电流复制电路6021至602P的切换信号CAL之一设定为“H”，并且把其它的切换信号CAL设定为“L”。在如下情况下，到电流复制电路6022的切换信号CAL被设定为“H”，从而对电流复制电路6022进行校准。

定时控制电路604把指示对其正在进行校准的电流复制电路的校准信号S6040输出到分配电路605。在这种情况下，输出指示“电流复制电路6022”的校准信号S6040。

其次，分配电路605参考来自定时控制电路604的校准信号S6040，并且选择在P个电流复制电路6021至602P中的对其不是正在进行校准的电流复制电路6021和6023至602P。然后，为了使与从外部输入的显示数据DATA相应的电流从相应信号输出端子6011至601M流动，分配电路605把在所选择的电流复制电路6021和6023至602P中的非负整数个电流复制电路分配给信号输出端子6011至601M。根据相应显示数据项DATA确定分配的电流复制电路的数目。例如，假定显示数据DATA的灰度级对应于6位(N＝63)。然后，如果把“00H”、“3FH”及“01H”的显示数据项DATA按这种顺序输入到分配电路605，分配电路605就不把电流复制电路分配给信号输出端子6011。另外，分配电路605把对其不是正在进行校准的电流复制电路6021和6023至602P中的63个电流复制电路分配给信号输出端子6012。分配电路605也把对其不是正在进行校准的电流复制电路6021和6023至602P之一分配给信号输出端子6013。

此后，信号输出端子6011至601M的每一个从由分配电路分配给其的非负整数个电流复制电路得到电流之和，并使得合成电流作为输出电流流动。

<优点>

如上所述，一个或多个冗余电流复制电路的设置，使得即使在其中输出电流被输出的周期期间，也能够对过多的电流复制电路进行校准。因而，即使在其中消隐周期极短的情况下或在其中每个电流复制电路具有大电容以提高精度的情况下，在充电之前也保证足够的时间。

实施例7

<整体配置>

图15表明根据本发明第七实施例的电流驱动器的整体配置。该电流驱动器包括：一个基准电流源603；M个选择部分7011至701M；Q个电流复制电路组7021至702Q(其中Q是自然数，并且Q＞M)；一个定时控制电路703；及一个分配电路704。选择部分7011至701M的每一个包括：一个选择电路105；开关1041至104N；及一个信号输出端子106。电流复制电路组7021至702Q的每一组包括一个输出所必需的N个电流复制电路1011至101N。就是说，本实施例的电流驱动器包括总共Q×N个电流复制电路。定时控制电路703把切换信号CAL输出到相应Q×N个电流复制电路，并且还把一个校准信号S7030输出到分配电路704。校准信号S7030指示在Q×N个电流复制电路中对其正在进行校准的电流复制电路。分配电路704参考来自定时控制电路703的校准信号S7030，并且把在电流复制电路组7021至702Q中对其不是正在进行校准的电流复制电路组分配给选择部分7011至701M。

<操作>

参照图16将描述在图15中表示的电流驱动器的操作。在本实施例中，输出的数目M是5，一个输出所必需的电流复制电路的数目N是4，及电流复制电路组的数目Q是6。就是说，电流驱动器包括六个电流复制电路组7021至7026和五个选择部分7011至7015。每个选择部分包括四个开关1041至1044。每个电流复制电路组包括四个电流复制电路1011至1014。因而，电流驱动器包括四个冗余电流复制电路。

在时刻t，对包括在电流复制电路组7026中的电流复制电路1013正在进行校准，从而定时控制电路703把一个指示“包括在电流复制电路组7026中的电流复制电路1013”的校准信号S7030输出到分配电路704。然后，分配电路704参考来自定时控制电路703的校准信号S7030，并且选择除电流复制电路组7026之外的电流复制电路组7021至7025。以后，分配电路704把电流复制电路组7021至7025分配给选择部分7011至7015。在这时，包括在选择部分7011至7015每一个中的开关1041至1044以一一对应关系连接到相应电流复制电路1011至1014上。

在时刻t+1，对包括在电流复制电路组7026中的电流复制电路1014正在进行校准。像在时刻t那样，分配电路704把电流复制电路组7021至7025分配给选择部分7011至7015。

在时刻t+2，对包括在电流复制电路组7021中的电流复制电路1011正在进行校准，从而定时控制电路703把一个指示“包括在电流复制电路组7021中的电流复制电路1011”的校准信号S7030输出到分配电路704。然后，分配电路704参考来自定时控制电路703的校准信号S7030，并且选择除电流复制电路组7021之外的电流复制电路组7022至7026。然后，分配电路704把电流复制电路组7022至7026分配给选择部分7011至7015。

在时刻t+3，对包括在电流复制电路组7021中的电流复制电路1012正在进行校准，定时控制电路703把一个指示“包括在电流复制电路组7021中的电流复制电路1012”的校准信号S7030输出到分配电路704。像在时刻t+2那样，分配电路704把电流复制电路组7022至7026分配给选择部分7011至7015。

<优点>

如上所述，冗余电流复制电路的设置使得能够对电流复制电路进行校准，而不管消隐周期是否存在。另外，由于总是把处于输出模式中的电流复制电路分配给M个选择部分7011至701M的每一个，所以产生具有稳定性的输出电流。况且，依据寄生电容和泄漏电流的大小能按希望的那样设计校准精度。

(实施例7的修改例)

<整体配置>

图17表明根据第七实施例的修改例的电流驱动器的整体配置。该电流驱动器包括一个定时控制电路713、一个分配电路714及P个电流复制电路7111至711P(其中P＞N×M)，而不是在图15中表示的定时控制电路703、分配电路704及Q个电流复制电路组7021至702Q。该配置的其它部分与在图15中表示的类似。定时控制电路713把切换信号CAL输出到相应的电流复制电路7111至711P，并且还把一个校准信号S713输出到分配电路714。校准信号S713指示在P个电流复制电路7111至711P中对其正在进行校准的电流复制电路。分配电路714参考来自定时控制电路713的校准信号S713，并且把在电流复制电路7111至711P中对其不是正在进行校准的电流复制电路分配给包括在选择部分7011至701M每一个中的开关1041至104N。

<操作>

参照图18将描述在图17中表示的电流驱动器的操作。在这个修改例中，输出的数目M是5，一个输出所必需的电流复制电路的数目N是4，及电流复制电路的总数P是21。就是说，电路驱动器包括21个电流复制电路7111至71121和五个选择部分7011至7015。每个选择部分包括四个开关1041至1044。因而，电流驱动器包括一个冗余电流复制电路。

在时刻t，对电流复制电路71121正在进行校准，从而定时控制电路713把一个指示“电流复制电路71121”的校准信号S713输出到分配电路714。然后，分配电路714参考来自定时控制电路713的校准信号S713，并且选择除电流复制电路71121之外的电流复制电路7111至71120。以后，分配电路714把电流复制电路7111至7114分配给选择部分7011，把电流复制电路7115至7118分配给选择部分7012，把电流复制电路7119至71112分配给选择部分7013，把电流复制电路71113至71116分配给选择部分7014，及把电流复制电路71117至711120分配给选择部分7015。

在时刻t+1，对电流复制电路7111正在进行校准，从而定时控制电路713把一个指示“电流复制电路7111”的校准信号S713输出到分配电路714。然后，分配电路714参考来自定时控制电路713的校准信号S713，并且选择除电流复制电路7111之外的电流复制电路7112至71121。以后，分配电路714把电流复制电路7112至7115分配给选择部分7011，把电流复制电路7116至7119分配给选择部分7012，把电流复制电路71110至71113分配给选择部分7013，把电流复制电路71114至71117分配给选择部分7014，及把电流复制电路71118至711121分配给选择部分7015。

在时刻t+2，对电流复制电路7112正在进行校准，从而定时控制电路713把一个指示“电流复制电路7112”的校准信号S713输出到分配电路714。此后，分配电路714参考来自定时控制电路713的校准信号S713，并且选择除电流复制电路7112之外的电流复制电路7111和7113至71121。然后，分配电路714把电流复制电路7111和7113至7115分配给选择部分7011，把电流复制电路7116至7119分配给选择部分7012，把电流复制电路71110至71113分配给选择部分7013，把电流复制电路71114至71117分配给选择部分7014，及把电流复制电路71118至711121分配给选择部分7015。

此后，在时刻t+3、t+4及t+5执行类似的过程。

以这种方式，分配电路714参考来自定时控制电路713的校准信号713，并且把电流复制电路7111至71121中对其不是正在进行校准的电流复制电路分配给选择部分7011至7015。

<优点>

如上所述，冗余电流复制电路的设置使得能够对电流复制电路进行校准，而不管消隐周期是否存在。另外，由于总是把处于输出模式中的电流复制电路分配给M个选择部分7011至701M的每一个，所以输出具有稳定性的输出电流。况且，依据寄生电容和泄漏电流的大小能按希望的那样设计校准精度。

实施例8

<整体配置>

根据本发明第八实施例的显示驱动器包括数据驱动器8011、8012及8013和一个定时控制电路802，而不是在图5中表示的数据驱动器3061、3062及3063和定时控制电路307。该配置的其它部分与在图5中表示的类似。定时控制电路802把切换信号CAL输出到包括在数据驱动器8011、8012及8013的每一个中的电流复制电路，并且还输出一个校准信号S802。校准信号S802指示对其正在进行校准的电流复制电路。

<数据驱动器的内部配置>

将描述数据驱动器8011、8012及8013的内部配置。数据驱动器8011、8012及8013具有类似的内部配置，并因而把数据驱动器8011的内部配置表示在图19中作为一个代表性例子。数据驱动器8011包括一个电流驱动器组814和一个分配电路811，而不是在图6中表示的电流驱动器组314。电流驱动器组814包括Q个电流驱动器3141至314Q(其中Q＞M)。定时控制电路802把切换信号CAL输出到包括在电流驱动器3141至314Q每一个中的N个电流复制电路1011至101N，并且把一个校准信号S802输出到分配电路811。校准信号S802指示在包括在Q个电流驱动器3141至314Q的每一个中的N个电流复制电路1011至101N中对其正在进行校准的电流复制电路。分配电路811参考来自定时控制电路802的校准信号S802，并且把电流驱动器3141至314Q分配给第二锁存器电路3131至313M。

<操作>

参照图20将描述在图19中表示的数据驱动器8011的操作。在本实施例中，输出的数目M是5，一个输出所必需的电流复制电路的数目N是4，及电流驱动器的数目Q是6。就是说，数据驱动器包括五个第二锁存器电路3131至3135和六个电流驱动器3141至3146。每个电流驱动器包括四个电流复制电路1011至1014。因而，设置有一个冗余电流驱动器。

首先，定时控制电路802把到包括在电流驱动器3146中的电流复制电路1011的切换信号CAL设定为“H”。在这时，定时控制电路802把一个指示“包括在电流驱动器3146中的电流复制电路1011”的校准信号S802输出到分配电路811。

然后，分配电路811参考来自定时控制电路802的校准信号S802，并且选择除电流驱动器3146之外的电流驱动器3141至3145。以后，分配电路811把电流驱动器3141至3145分配给第二锁存器电路3131至3135。

在其中到包括在电流驱动器3141中的电流复制电路1011的切换信号CAL设定为“H”的情况下，定时控制电路802把一个指示“包括在电流驱动器3141中的电流复制电路1011”的校准信号S802输出到分配电路811。分配电路811如上述那样进行操作，并且把电流驱动器3142至3146分配给第二锁存器电路3131至3135。

<优点>

上述冗余电流驱动器的设置使得即使在输出电流正在被输出的同时也能够对电流复制电路进行校准。另外，电流驱动器总是被适当地分配给第二锁存器电路，从而实现稳定的操作。

在本实施例中，设置有(Q-M)个冗余电流驱动器。即使当另外设置(Q-M)个冗余第二锁存器电路时，也得到相同的优点。在这样一种情况下，以一一对应关系制成Q个第二锁存器电路和Q个电流驱动器，并且使用这样的分配电路，该分配电路按照来自定时控制电路802的校准信号S802把Q个锁存器电路之一分配给M个第一锁存器电路的每一个，就足够了。

实施例9

<整体配置>

根据本发明第九实施例的显示驱动器包括数据驱动器9001、9002及9003和一个定时控制电路901，而不是在图5中表示的数据驱动器3061、3062及3063和定时控制电路307。该配置的其它部分与在图5中表示的类似。定时控制电路901把切换信号CAL输出到包括在数据驱动器9001、9002及9003的每一个中的电流复制电路，并且还输出一个校准信号S901。校准信号S901指示对其正在进行校准的电流复制电路。

<数据驱动器的内部配置>

将描述数据驱动器9001、9002及9003的内部配置。数据驱动器9001、9002及9003具有类似的配置，并因而把数据驱动器9001的内部配置表示在图21中作为一个代表性例子。数据驱动器9001包括：一个移位寄存器911；第一锁存器组912；第二锁存器组913；及一个电流驱动器914。按照来自定时控制电路901的校准信号S901，移位寄存器911与给定时钟CLK同步地依次移位来自控制器303的开始定时信号START，由此把锁存器定时信号LATCH输出到第一锁存器组912。当来自控制器303的开始定时信号START到达移位寄存器911的端部时，移位寄存器911把这个开始定时信号START作为一个进位信号CARRY输出到在下一级处的数据驱动器。第一锁存器组912包括Q个第一锁存器电路3121至312Q。第二锁存器组913包括Q个第二锁存器电路3131至313Q。电流驱动器组914包括Q个电流驱动器3141至314Q。第一锁存器电路3121至312Q具有与第一锁存器电路3121类似的配置，并且以一一对应关系与相应第二锁存器电路3131至313Q相关联。第二锁存器电路3131至313Q具有与第二锁存器电路3131类似的配置，并且以一一对应关系与相应电流驱动器3141至314Q相连接。定时控制电路901把切换信号CAL输出到包括在电流驱动器3141至314Q每一个中的相应电流复制电路1011至101N，并且还把一个校准信号S901输出到移位寄存器911。

数据驱动器9002和9003接收进位信号CARRY，而不是开始信号START。

<移位寄存器的内部配置>

图22表示在图21中表示的移位寄存器911的内部配置。移位寄存器911包括：Q个触发器3111至311Q；一个选择器控制电路915；及Q个选择器9111至911Q。Q个触发器3111至311Q具有与触发器3111类似的配置，并且以一一对应关系连接到相应第一锁存器电路3121至312Q上。选择器控制电路915按照校准信号S901控制选择器9111至911Q。校准信号901指示在包括在Q个电流驱动器3141至314Q每一个中的N个电流复制电路1011至101N中对其正在进行校准的电流复制电路。

<选择器控制电路>

描述在图22中表示的选择器控制电路915。选择器控制电路915识别包括由来自定时控制电路901的校准信号S901指示的电流复制电路的电流驱动器，并且以一一对应关系选择与识别的电流驱动器相关的触发器。然后，选择器控制电路915把一个选择信号SAY输出到在所选择触发器的下一级处的选择器，把一个选择信号SBX输出到在所选择触发器的紧前面级处的选择器，及把选择信号SBY输出到其它选择器。

<选择器>

将描述在图22中表示的选择器9111至911Q。选择器9111至911Q的每一个包括端子A、B、X、Y及Z。端子A连接到包括在紧前面一级处的选择器中的端子X上。端子B连接到紧前面一级处的触发器的输出端子上。端子Y连接到在下一级处的触发器的信号输入端子上。端子Z连接到地节点上。选择器9111至911Q的每一个在接收到选择信号SAY时把端子A和Y连接在一起，在接收到选择信号SBX时把端子B和X连接在一起并且把端子Y和Z连接在一起，及在接收到选择信号SBY时把端子B和Y连接在一起。

<操作>

参照图23A和23B将描述表示在图21中的数据驱动器9001的操作。在本实施例中，输出的数目M是5，一个输出所必需的电流复制电路的数目N是4，触发器的数目Q是6，并且选择器的数目Q是6。就是说，数据驱动器9001包括六个选择器9111至9116、六个触发器3111至3116、六个第一锁存器电路3121至3126、六个第二锁存器电路3131至3136及六个电流驱动器3141至3146。每个电流驱动器包括四个电流复制电路1011至1014。因而，设置有一组冗余的触发器、第一锁存器电路、第二锁存器电路及电流驱动器。

首先，如图23A中所示，定时控制电路901把到包括在电流驱动器3146中的电流复制电路1011的切换信号CAL设定为“H”，并且把到其它电流复制电路的切换信号CAL设定为“L”。在这时，定时控制电路901把一个指示“包括在电流驱动器3146中的电流复制电路1011”的校准信号S901输出到选择器控制电路915。

然后，选择器控制电路915参考来自定时控制电路901的校准信号S901，选择包括在电流驱动器3141至3146中对其正在进行校准的电流复制电路的电流驱动器3146，并且选择与所选择的电流驱动器3146相关的触发器3116。

之后，选择器控制电路915把选择信号SBX输出到在所选择触发器3116紧前面一级处的选择器9116，并且把选择信号SBY输出到其它选择器9111至9115。

以后，选择器9116按照来自选择器控制电路915的选择信号SBX把端子B和X连接在一起。其它选择器9111至9115的每一个按照来自选择器控制电路915的选择信号SBY把端子B和Y连接在一起。

借助于这些连接，把来自触发器3115的开始定时信号START作为进位信号传输到外部，而不用通过触发器3116。

在如图23B中所示对包括在电流驱动器3141中的电流复制电路1011进行校准的同时，选择器控制电路915参考校准信号S901并且把一个选择信号SBX输出到选择器9111，把一个选择信号SAY输出到选择器9112，及把选择信号SBY输出到其它选择器9113至9116，如在上述操作中那样。因而，把来自控制器303的开始定时信号START传输到触发器3112，而不用通过触发器3111。

<优点>

如上所述，由选择器跳过的触发器不输出锁存器定时信号，从而与该触发器相关的第一锁存器电路在其中不获取显示数据DATA。以这种方式，设置有一组冗余的触发器、第一锁存器组、第二锁存器组及电流驱动器，从而产生一个输出电流，而不用使用对其正在进行校准的电流复制电路。

选择器可以是基本逻辑的，或者可以通过使用具有开路漏极的布线OR(或)电路来配置。

在本实施例中，仅跳过一个触发器，但可以跳过两个或更多连续的触发器。例如，在其中跳过两个触发器的情况下，选择器控制电路915把一个选择信号SBX输出到在要跳过的触发器中的第一(最前)触发器的紧前面一级处的选择器，把一个选择信号SAY输出到在要跳过的触发器中的另一个触发器的下一级处的选择器，并且把选择信号SAX输出到连接在要跳过的触发器之间的选择器。在接收到选择信号SAX时，选择器9111至911Q的每一个把端子A与X彼此连接。以这种方式，跳过多个连续的选择器。

实施例10

图24表明根据本发明第十实施例的电流驱动器的整体配置。该电流驱动器包括：K个电流复制电路1111至111K(其中K是自然数)；K个基准电流源1121至112K；一个定时控制电路113；K个开关1141至114K；及一个选择电路115。电流复制电路1111至111K的每一个具有图1B中所示的配置。明确地说，电流复制电路1111至111K使其电流输出端子IOUT连接到相应开关1141至114K上，并且使其切换控制端子CAL/OUT连接到定时控制电路113上。基准电流源1121至112K连接到电流复制电路1111至111K的相应基准电流输入端子IREF上。基准电流源1121至112K的每一个供给具有2(K-1))I电流值的恒定电流。例如，基准电流源1121供给具有I电流值的恒定电流，并且基准电流源1122供给具有2I电流值的恒定电流。选择电路115按照从外部输入的显示数据DATA，把选择信号S1151至S115K输出到开关1141至114K。开关1141至114K的每一个按照来自选择电路115的选择信号，把电流复制电路的相关一个与信号输出端子116彼此连接。

<校准模式>

将描述图24中所示电流驱动器的校准模式。

基准电流源1121至112K连接到相应电流复制电路1111至111K上，从而定时控制电路113能够把切换信号CAL输出到所有电流复制电路1111至111K。电流复制电路1111至111K的每一个按照来自定时控制电路113的切换信号CAL，存储从连接到该电流复制电路上的基准电流源供给的电流。

<输出模式>

将描述图24中所示电流驱动器的输出模式。

首先，选择电路115按照从外部输入的显示数据DATA，把选择信号S1151至S115K输出到开关1141至114K。例如，在其中显示数据DATA的灰度级数与6位相对应(N＝64)的情况下，如果显示数据DATA是“03H”，选择电路115就把选择信号S1151输出到开关1141，并且把选择信号S1152输出到开关1142。

其次，开关1141按照来自选择电路115的选择信号S1151，把电流复制电路1111的电流输出端子IOUT与信号输出端子116彼此连接。开关1142按照来自选择电路115的选择信号S1152，把电流复制电路1112的电流输出端子IOUT与信号输出端子116彼此连接。因而信号输出端子116引出来自电流复制电路1111的恒定电流(具有电流值I)和来自电流复制电路1112的恒定电流(具有2I电流值)，由此使具有3I电流值的输出电流流动。

<优点>

如上所述，把来自基准电流源的电流的电流值设定为I、2I、4I、...，从而减小电流复制电路的数目。因而，减小用于校准的时间和电路元件面积。

对于以上电流模式D/A转换器，基本上采用通过使用n型晶体管从显示面板引出输出电流的配置。可选择地，当然可以采用输出电流流到外部的配置。

在其中输出电流限于恒定电流的情况下，得到相同的优点。

如上所述，根据本发明的电流驱动器能够改善输出电流的非均匀性，并且作为用于在有机EL显示设备中使用的电流驱动显示装置的驱动器等是有用的。

Claims (22)

1.一种用来根据输入信号产生输出电流的电流驱动器，该电流驱动器包括：

R个电流复制电路，其中R是自然数；和

一个输出电流发生器，

其中所述电流复制电路的每一个，在存储模式存储具有给定电流值并且从外部输入的电流，并在输出模式输出所述存储的电流，并且

所述输出电流发生器从按照所述输入信号选择的非负整数个所述电流复制电路，得到电流或电流之和，并由此产生输出电流。

2.根据权利要求1所述的电流驱动器，其中所述电流复制电路的每一个包括：

MOS晶体管，连接在第一节点与第二节点之间；

电容器，连接在所述MOS晶体管的栅极与所述第二节点之间；

输入端子，用来接收具有所述给定值的所述电流；

输出端子；及

开关，用来在所述存储模式把所述输入端子与所述第一节点彼此连接，并且把所述第一节点与所述MOS晶体管的所述栅极彼此连接，以及用来在所述输出模式，把所述输出端子与所述第一节点彼此连接，并且把所述第一节点与所述MOS晶体管的所述栅极脱开。

3.根据权利要求1所述的电流驱动器，还包括控制部分，用来把所述电流复制电路的每一个的操作模式固定在所述存储模式和所述输出模式之一下。

4.根据权利要求3所述的电流驱动器，其中所述控制电路把所述电流复制电路的至少一个的所述操作模式固定在所述存储模式，并且把其它所述电流复制电路的每一个的所述操作模式固定在所述输出模式。

5.根据权利要求1所述的电流驱动器，还包括：

输入端子，用来接收具有所述给定电流值的所述电流；和

输出端子，用来把从所述输入端子输入的基准电流输出到所述外部，

其中，所述电流复制电路的每一个，在所述存储模式存储具有所述给定电流值并且从所述输入端子接收的所述电流，并且在所述输出模式输出所述存储的电流。

6.根据权利要求3所述的电流驱动器，还包括信号传递部分，用来保持所述输入信号和输出保持在其中的所述输入信号，

其中，所述输出电流发生器从按照来自所述信号传递部分的所述输入信号选择的非负整数个所述电流复制电路，得到电流或电流之和，并由此产生输出电流，并且

所述控制部分在所述信号传递部分没有输出输入信号期间的时段中，把所述电流复制电路的每一个的所述操作模式固定在所述存储模式和所述输出模式之一下。

7.根据权利要求6所述的电流驱动器，其中，所述控制部分在所述信号传递部分不输出输入信号期间的时段中，把所述电流复制电路的至少一个的所述操作模式固定在所述存储模式。

8.根据权利要求6所述的电流驱动器，其中，所述输入信号包括一个包括有效数据的有效数据部分和一个不包括有效数据的无效数据部分，并且

在所述信号传递部分保持所述输入信号的所述无效数据部分的同时，所述控制部分把所述电流复制电路的每一个的所述操作模式固定在所述存储模式和所述输出模式之一下。

9.根据权利要求3所述的电流驱动器，其中，由所述输出电流发生器产生所述输出电流所必需的所述电流复制电路的数目最大为N，其中N是自然数并且N＜R，并且

所述输出电流发生器从按照所述输入信号选择的处于所述输出模式的非负整数个所述电流复制电路，得到电流或电流之和。

10.根据权利要求9所述的电流驱动器，还包括分配部分，用来把处于所述输出模式的N个所述电流复制电路分配给所述输出电流发生器，

其中，所述输出电流发生器从按照所述输入信号选择的所述分配的N个电流复制电路的非负整数个，得到电流或电流之和，并由此产生输出电流。

11.根据权利要求9所述的电流驱动器，其中，所述控制部分把至少N个所述电流复制电路的每一个的所述操作模式固定在所述输出模式。

12.一种用来根据M个输入信号产生M个输出电流的电流驱动器，其中M是自然数，该电流驱动器包括：

M个输出电流发生器；

P个电流复制电路，其中P是自然数；及

一个控制部分，

其中，所述电流复制电路的每一个，在存储模式存储具有给定电流值并且从外部输入的电流，并且在输出模式输出所述存储的电流，

所述控制部分把所述电流复制电路每一个的操作模式固定在所述存储模式和所述输出模式之一下，

所述输出电流发生器的每一个，从按照所述输入信号之一选择的处于所述输出模式下的非负整数个所述电流复制电路，得到电流或电流之和，并由此产生输出电流，及

允许所述输出电流发生器的每一个产生输出电流所必需的所述电流复制电路的数目最大为N，其中N是自然数并且N×M＜R。

13.根据权利要求12所述的电流驱动器，还包括分配部分，用来把处于所述输出模式的N个所述电流复制电路分配给所述输出电流发生器的每一个，

其中，所述输出电流发生器的每一个，从按照所述输入信号之一选择的所述分配N个电流复制电路的非负整数个，得到电流或电流之和，并由此产生输出电流。

14.根据权利要求12所述的电流驱动器，其中，所述控制部分把至少N×M个所述电流复制电路的每一个的所述操作模式固定在所述输出模式下。

15.一种用来根据包括M个输入数据项的输入信号产生M个输出电流的电流驱动器，其中M是自然数，该电流驱动器包括：

M个信号传递部分；

Q个输出电流发生器，其中Q是自然数并且Q＞M；

Q×N个电流复制电路，其中N是自然数；

一个控制部分；及

一个分配部分，

其中，所述信号传递部分的每一个保持所述输入数据项之一，并且输出保持在其中的所述输入数据项，

所述输出电流发生器的每一个与N个所述电流复制电路相关，

所述Q×N个电流复制电路的每一个，在存储模式存储具有给定电流值并且从外部输入的电流，并且在输出模式输出所述存储的电流，

所述控制部分把所述Q×N个电流复制电路的每一个的操作模式固定在所述存储模式和所述输出模式之一下，

所述分配部分把与其每一个处于所述输出模式的N个所述电流复制电路相关的所述输出电流发生器之一分配给所述信号传递部分的每一个，及

所述输出电流发生器的每一个，从按照来自所述信号传递部分的分配的一个的所述输入数据项选择的所述相关N个电流复制电路的非负整数个，得到电流或电流之和，并由此产生输出电流。

16.根据权利要求15所述的电流驱动器，其中，所述控制部分把与至少M个所述输出电流发生器的每一个相关的所述N个电流复制电路的每一个的所述操作模式固定在所述输出模式下。

17.一种用来根据包括M个输入数据项的输入信号产生M个输出电流的电流驱动器，其中M是自然数，该电流驱动器包括：

一个锁存指令部分；

Q个信号传递部分，其中Q是自然数并且Q＞M；

Q个输出电流发生器；

Q×N个电流复制电路，其中N是自然数；

一个控制部分；及

一个分配部分，

其中，所述信号传递部分与所述相应输出电流发生器相关，

所述输出电流发生器的每一个与N个所述电流复制电路相关，

所述Q×N个电流复制电路的每一个，在存储模式存储具有给定电流值并且从外部输入的电流，并且在输出模式输出所述存储的电流，

所述控制部分把所述Q×N个电流复制电路的每一个的操作模式固定在所述存储模式和所述输出模式之一下，

所述锁存指令部分把指令信号输出到与所述输出电流发生器之一相关的所述信号传递部分之一中，该输出电流发生器与其每一个处于所述输出模式下的N个所述电流复制电路相关，

所述信号传递部分的每一个按照来自所述锁存指令部分的所述指令信号保持所述输入数据项之一，并且输出保持在其中的所述输入数据项，

所述输出电流发生器的每一个，从按照来自所述信号传递部分相关的一个的输入数据项选择的所述相关N个电流复制电路的非负整数个，得到电流或电流之和，并由此产生输出电流。

18.根据权利要求17所述的电流驱动器，其中，所述锁存指令部分包括串联连接的Q个指令选择单元，

指令信号输入到位于前面的所述指令选择单元之一，并且

所述指令选择单元的每一个，保持来自与所述输出电流发生器之一相关的所述指令选择单元的紧前面一个的指令信号，并且输出保持在其中的所述指令信号，该输出电流发生器与其每一个处于所述输出模式的所述N个电流复制电路相关。

19.根据权利要求17所述的电流驱动器，其中，所述控制部分把与至少M个所述输出电流发生器的每一个相关的N个所述电流复制电路的每一个的所述操作模式固定在所述输出模式下。

20.一种用来按照输入信号产生输出电流的电流驱动器，该电流驱动器包括：

电流复制电路，用来在存储模式存储具有给定电流值并且从外部输入的电流，并且在输出模式输出所述存储的电流；

偏置晶体管，用来根据来自所述电流复制电路的所述电流输出偏压；及

电流模式D/A转换器，

其中，所述电流模式D/A转换器包括R个输出晶体管和一个输出电流发生器，其中R是自然数，

所述输出晶体管的每一个根据来自所述偏置晶体管的所述偏压输出电流，及

所述输出电流发生器从按照所述输入信号选择的非负整数个所述输出晶体管，得到电流或电流之和，并由此产生输出电流。

21.根据权利要求20所述的电流驱动器，还包括用来从所述外部接收具有给定电流值的电流的输入端子，

其中，所述电流复制电路在所述存储模式存储具有所述给定电流值并且从所述输入端子接收的所述电流。

22.根据权利要求1所述的电流驱动器，其中

所述电流复制电路的每一个接收从所述外部输入的R个电流之一，

所述R个电流具有不同的电流值，及

所述输出电流发生器从按照所述输入信号选择的非负整数个所述电流复制电路，得到电流或电流之和，并由此产生输出电流。

Images