CN1471711A - 无源矩阵存储器的读出装置及与其一起使用的读出方法 - Google Patents

无源矩阵存储器的读出装置及与其一起使用的读出方法 Download PDF

Info

Publication number
CN1471711A
CN1471711A CNA018177379A CN01817737A CN1471711A CN 1471711 A CN1471711 A CN 1471711A CN A018177379 A CNA018177379 A CN A018177379A CN 01817737 A CN01817737 A CN 01817737A CN 1471711 A CN1471711 A CN 1471711A
Authority
CN
China
Prior art keywords
readout
readout device
bit line
storage unit
reading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA018177379A
Other languages
English (en)
Other versions
CN100345215C (zh
Inventor
����M�������ɭ
M·汤普森
R·沃马克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Film Oude Corp
Ensurge Micropower ASA
Original Assignee
FILM ELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FILM ELECTRONIC Co Ltd filed Critical FILM ELECTRONIC Co Ltd
Publication of CN1471711A publication Critical patent/CN1471711A/zh
Application granted granted Critical
Publication of CN100345215C publication Critical patent/CN100345215C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Investigating Or Analyzing Materials By The Use Of Magnetic Means (AREA)
  • Communication Control (AREA)

Abstract

用于读出存储在无源矩阵存储器中的数据的读出装置(10)，该无源矩阵存储器包括铁电电容形式的存储单元，读出装置(10)包括检测电流响应的积分电路(11)以及存储和比较两次连续读出值的部件(16，17，18)，两次连续读出值之一为参考值。在和读出装置一起使用的读出方法中，将位线连接到读出装置，用于检测在它与位于所述位线和触发的字线的交叉点上的存储单元之间流动的电荷。之后，在预定时段上对存储单元的两次连续读取信号进行积分，以生成第一和第二读出值。之后，对第一和第二读出值进行比较以根据检测的电荷确定逻辑值。

Description

无源矩阵存储器的读出装置及与其一起使用的读出方法
本发明涉及一种用于读出存储在无源矩阵存储器中的数据，所述无源矩阵存储器包括铁电电容形式的存储单元，其中所述读出装置检测对应于所述数据的电流响应，所述数据一般为二进制1或二进制0，并执行两次读出值的积分。
本发明还涉及根据本发明和读出装置一起使用的读出方法；其中读出装置用于读取储存在无源矩阵存储器中的数据，所述无源矩阵存储器具有字线和位线，并包括在所述字线和位线的交叉点处铁电电容形式的存储单元，其中所述读出装置检测对应于存储在存储单元中的数据的电流响应，所述数据一般为二进制1或二进制0，并执行读出值的积分，其中所述读出方法包括按时间控制所有字线和位线上的电位，将字线电位锁定到从预定字线电位中选取的电位，以及将位线锁定到从预定位线电位中选取的电位，其中，在一个读周期中位线被连接到所述读出装置，用于检测所选位线和存储单元之间的电荷，所述存储单元位于所述位线和通过为预置读周期而锁定到某个选取电位从而触发的字线的交叉点上。
铁电矩阵存储器可以被划分成两类，一类包括连接到存储单元的有源元件，而一类没有有源元件。以下讨论的重点只放在没有有源元件的无源矩阵存储器上，有源元件包括在局部与存储单元相联系的二极管或晶体管。
铁电矩阵存储器可以具有铁电电容形式的存储单元，并没有诸如存取晶体管等有源存取元件。铁电矩阵存储器包括薄的铁电材料，在一侧沉积出一组平行的导电电极(“字线”)，而在另一侧沉积出基本正交的一组电极(“位线”)。这种配置被称为“无源矩阵存储器”。在无源矩阵存储器中，在相对电极的交叉点处形成各个存储单元，这些存储单元形成存储矩阵。存储矩阵包括通过从矩阵边缘处选择性激励适当的电极而以电的形式单独访问的存储单元。
为了向存储单元写入，给电极施加一个正或负电压，使铁电材料按被写数据，二进制1或二进制0，沿磁滞曲线移动到一个稳定状态。为了确定如此存入到铁电电容中的数据，电压(通常为电压脉冲形式)被施加到电容的极板上，进而用读出装置，通常为读出放大器来检测电流响应。读出装置通常直接或经由复用器或门电路连接到各位线。
读出期间的困难之一是建立能够区分二进制0和二进制1的参考值。一种解决方法是给读出放大器引入参考电压，例如在US-A-5905671中描述的方法。测得的任何高于参考值的信号被认为是两种逻辑值之一，而任何低于参考值的信号被当成另一逻辑状态。
然而，上述参考值方法和类似的直接参考值方法都存在一些局限和不足，以下将进一步描述。
如果条件稳定和可预测，从原理上讲，寄生作用可以通过在读周期期间从读出放大器记录的电荷中减去一个固定量的电荷来加以消除。然而在许多情况下，寄生作用的大小和变化使得这种方法不适当。除了器件的制造容差以外，同一储存装置中的不同单元，甚至同一位线上的不同单元之间疲劳和印记(imprint)历史将在很宽的范围内变化。同时，寄生电流强烈地受到读出时器件温度的影响。另外，与有效位线上的非寻址单元相关联的寄生电流可取决于此单元的实际逻辑状态有关。在这种情况下，有效位线上所有非寻址单元的累计寄生电流取决于存储在这些单元中的数据集合，这样必须形成预测。因此，使用直接参考值有很多弊端。
上述问题可以通过从相邻单元获取参考值的办法来获得解决。可以认为相邻单元和读出的单元具有相同的条件。然而，这种假设并不总是对的，因此，也带来各种问题。
另一种实现是采用一个电流积分器，提供与某个已知极性变换对应的信号电平。再由一个非单位增益放大器将该电位传送给数个读出放大器作为参考值。
上述各种获得参考值的方法都具有不可预测条件这一共同问题，因此，需要有新的解决方案来获取真实参考值。
因此，本发明的主要目的是改进读出装置的参考方式，使读出装置能抵抗噪声和其它背景干扰信号。本发明的另一目的是提供读出放大器，通过所谓“部分字读出”读取数据，使它不受读出期间来自于其它非寻址单元的累计信号的影响。最后，本发明还有一个目的是提供与这种类型的读出装置一起使用的一种读出方法。
根据本发明，通过使用一种读出装置来实现上述目的以及其它特性和优点，其特征在于：读出装置包括用于检测电流响应的积分电路、以及用于存储和比较两次连续读出值的部件。其中两次连续读出值之一为参考值。
在根据本发明的读出装置的一个有利实施例中，积分电路包括运算放大器和一个连接在该运算放大器的输出端和反相输入端之间的电容。积分电路最好包括一个与电容并联的开关。
在根据本发明的读出装置的一个有利实施例中，用于两次连续读出的部件包括用于采样/保持第一读出值的第一采样/保持电路、用于采样/保持第二读出值的第二采样/保持电路、以及连接到采样/保持电路的输出端用于确定寻址的存储单元的状态的比较电路。
采样/保持电路最好包括电容，而比较电路最好能够是运算放大器。
最后，可以将校正电路连接在第二采样/保持电路和积分电路的输出端之间。
根据本发明，也通过一种读出方法来实现上述目的和其它特性及优点。所述读出方法的特征在于：两次连续读取一个存储单元；分别对各读出信号在预定时段上进行积分来生成第一和第二读出值；储存所述读出值；比较存储的读出值；以及根据检测到的电荷确定逻辑值。
在根据本发明的读出方法的有利实施例中，在读周期中的两次连续读出之间引入时间延迟。
现在将参照附图对本发明进行更详细地描述。
图1示意了本发明所用的双斜率积分原理，
图2更详细的示意了图1所示原理，
图3a是根据本发明的读出装置的概括电路图，
图3b是图3所示读出装置的变化电路，
图4是根据本发明最佳实施例的双斜率积分读出装置的电路图。
本发明实现双读出，这种方式可以根据以下称为方案I和II的两个主要方案执行。
(I)通过包括一个两次读出操作的“单读出”实现的双读出，由此在长的位线稳定时间之后字线WL立即出现高脉冲，随后是两次连续地读出(积分)。
(II)此处的双读出是从第一次读出中减去第二次的读出，以确定存储值。优点是去掉了公共的偏置/失配。字线WL出现两次脉冲，并在各字线WL为高期间进行读出。
双读出方法的目的是减少背景电流的影响，同时在特定位线上提供自参考。在图1中，示意了综合的电荷与时间的曲线。曲线(i)示意了背景电流和从有效单元中发出的电荷在幅度上的差异。曲线(ii)代表存储于单元中的逻辑“1”，曲线(iii)代表逻辑“0”。在这个特定的示例中，在第一时间点t1和第二时间点t2之间进行第一次读出，在第二时间点t2和第三时间点t3之间进行第二次读出。
在图2中可以更加详细地看出检测到的电荷之间的关系。假定在第一时间点t1和第二时间点t2之间的第一次读出期间有效单元包括“1”，首先读取到读出值ΔQ1(“1”)＝Q4-Q1，在第二时间点t2和第三时间点t3之间进行第二次读出，以相似的方式读取第二次读出值ΔQ2(“1”)＝Q5-Q4。将第一读出值存储在第一采样/保持电路中，将第二读出值存储在第二采样/保持电路中，这将在下面说明。例如，这些采样/保持电路可以例如包括电容作为电荷存储部件。其它电荷存储部件当然也是可能的。这将在下面参考根据本发明的读出装置的
实施例进行讨论。
相同地，如果有效单元中包括“0”，可以得到ΔQ1(“1”)＝Q2-Q1以及ΔQ2(“1”)＝Q3-Q2。但是这个例子中，无论是“1”还是“0”，ΔQ1都比ΔQ2大。因此，必须引入阈值来区分“0”和“1”。
图3示意性地显示了根据本发明的读出装置10的主要功能部件，提供覆盖上述两种主要读出方案(I)和(II)的双读出。首先，由积分电路11(虚线框内)对位线BL上的电流IBL进行积分，完成一次读出，积分电路11包括带有非反相输入端13和反相输入端14的积分放大器12，以及并联在放大器12的非反相输入端14和输出端之间的反馈电容。从积分电路11输出的第一和第二读出值分别被储存到第一和第二采样/保持电路16、17中。每个采样/保持电路16、17都具有控制信号CTR1、CTR2输入端。比较器18，最好是运算放大器，其非反相输入端19连接到采样/保持电路16，其反相输入端20连接到采样/保持电路17。比较器比较在双读出中读出的两个存储的读出值，产生比较结果作为其输出端Dout上的数据输出信号。
如果引入一个假设值，在此标记为V00-offset作为阈值电平，对于输出可以得到以下条件：
ΔQ1-ΔQ2＞V00-offset，这种条件解释成“1”，以及
ΔQ1-ΔQ2＜V00-offset，这种条件解释成“0”。
这样，背景电流、偏置以及积分放大器中晶体管的工艺波动所引起的误差都将表现为ΔQ1-ΔQ2计算中的一个常数。这种误差可以通过调整校正电路中的假想值V00-offset来进行消除。图3b示意了图3a所示装置的一个变型实施例，不同点在于第二采样/存储电路17和积分电路11的输出端15之间接入了校正电路21。
下面讨论图4所示的本发明的最佳实施例。在该实施例中，读出装置10包括积分电路11(虚线框内)，积分电路具有带非反相输入端13、反相输入端14、输出端15的运算放大器12，以及连接在运算(积分)放大器的输出端15和反相输入端14之间的反馈电容C1。和反馈电容C1并联的是第一开关SW1，在检测开始之前，该开关可以闭合。第一开关SW1能够在至少两种状态之间切换：断开状态和闭合状态，图中所示为断开状态。
初始时，反馈电容C1被短路，使得通过运算放大器12的输出级，位线BL被充电到非反相输入端13的电位上。位线电位VBL与开关电平VS之间相差运算放大器12的输入偏置Voffset。然而，只要该输入偏置电压Voffset的幅度比存储单元的总开关电位VS小，这种差异可以被忽略。
当第一开关断开时，少量的电荷将从电容C1注入到位线BL上，该电荷必须由连接到积分电路11的输出端15上的比较器18来消除。结果，流向位线BL的电流必须流经反馈电容C1，造成电位偏移Q/C，其中Q代表来自将读取的有效存储单元的电荷，而C代表反馈电容值。由于位线BL上的电位几乎维持不变，该电位由运算放大器12的开环增益决定，因此位线BL的总电容值CBL不影响测到的信号值。该信号的幅度也可以通过正确地选择反馈电容C1的值来确立。
积分电路11的输出端15经对应于采样/保持电路16的电容C2交流耦合到比较器18。为了提供一个绝对参考值，在地和电容C2的输出侧之间接入开关SW2。为了消除开关SW1的瞬态，开关SW2在积分电路11开始检测以后断开。
有可能根据单位线BL的顺序积分开发出一种自参考算法。在这种两级读出中，积分电路11提供自参考来消除位线BL上的漏电流和其它共模噪声。如图4中所示，第三开关SW3经由作为图3a所示采样/保持电路16的电容C2，连接在输出端15和比较器18的非反相输入端之间，以及第四开关SW4连接在地和比较器18的反相输入端之间，这些开关用来实现所述目的。第四开关SW4的上侧经作为图3a所示的采样/保持电路17的第三电容C3连接到输出端15。在包括运算放大器12的积分电路11的复位期间，第一开关SW1、第二开关SW2、以及第三和第四开关SW3和SW4全部闭合。从第一开关断开开始积分，紧接着第二开关断开，以锁定由第一开关SW1断开引入的偏置误差。经过第一时段后，第三开关SW3断开，将第二电容C2上第一时段的积分值(即图2中时间点t2和t1之间的时段)隔离。第四开关SW4断开(也可能在第三开关断开之前)开始第二时段期间的积分。任何漏电流都将表现为到比较器18的输入端的共模信号，因而能被消除，留下的仅仅是对应于极化变化带来的电荷差。第二和第三电容C2和C3的积分时段可以按需进行调整，从而为比较器18建立适当的裕度。
现在将详细描述根据本发明利用发明性读出装置进行读出的寻址方案。
在读周期期间，根据协议或时序按时间控制所有字线和位线上的电位，其中字线电位按照预定顺序锁定在从预定字线电位中选择的电位上，而位线或者按预定顺序锁定在从预定字线电位中选择的电位上，或者在时序的某个时段期间将所述位线连接到检测在位线和连接到所述位线的单元之间流动的电荷的电路。在读周期期间，对所述寻址单元进行两次连续读出。得到的两次读出值储存在采样/保持电路中，最后在读出装置的比较器中进行比较。
在所述连续读出之间，可能有时间或静态(dwell)延迟。在读周期中，在确定寻址单元的逻辑值(以确定所述单元中包括的是逻辑“0”还是逻辑“1”)的两次读出中的第一次读出期间由读出装置读出的电流积分结果被储存在第一采样/保持电路中。由于读出总是以“0”结束的破坏性读出，所以存储单元必须被恢复到其初始状态(由于破坏性读出的原因，“1”和“0”都以“0”结束)。插入静态延迟以使存储单元中的材料恢复到放松状态。执行第二次读出时使用和第一次读出期间所用的相同的脉冲和读出协议。第二次读出的结果按第一次读出相同的方法进行估算，并存储在第二采样/保持电路中。然后，存储在第一和第二采样/保持电路中的值被传送到比较器，以确定寻址单元的状态。由于在两种情况中连续读出对位线施加的条件相同，因此偏置电流的影响几乎被抵消。通过使用相同的读出装置，通常是相同的积分放大器，消除了对电路参数和元件值匹配的担忧。
双斜率积分具体解决了利用聚合存储材料的铁电存储器中大量的电位问题。首先，比较可以建立在裕度接近零的情况下。因此，在疲劳的存储单元中，释放的电荷电平低而且释放得慢，读出装置仍然能区分状态，因为第一时段中释放的总电荷比随后(相等)时段中释放的要多。为了正确地读出存储单元值，无需疲劳程度的先验知识。相似的，印记之后，由于矫顽场中的偏移，任何给定的第一时段释放的电荷的绝对量减少，但相对值仍然是有顺序的。因此，采用双斜率积分仍可以在不需要印记量的知识的情况下确定存储单元的状态。
在本发明的备选实施例中，可以在紧靠读周期之前采用预读出周期，这种预读出周期跟读出周期的差异只有一点，即有效字线不偏移。读出装置在与后续读周期的情况下完全相同的相对于位线电压偏移的时隙被触发。因此，在预读处周期期间检测到的累计电荷应该非常密切地对应于读周期期间捕捉的寄生电流的影响，寄生电流的影响包括来自有效单元的影响。预读出周期中检测到的电荷被储存，并从读周期期间记录中的电荷中减去，产生有效存储单元中来自切换或非切换瞬态的所需净电荷。

Claims (9)

1.一种读出装置(10)，用于读取存储在无源矩阵存储器中的数据，所述无源矩阵存储器包括铁电电容形式的存储单元，其中所述读出装置(10)检测对应于所述数据的电流响应，并执行两次读出值的积分，其中所述数据一般为二进制一或二进制零，
其特征在于所述读出装置(10)包括积分电路(11)，用于检测所述电流响应；以及用于储存和比较两次连续读出值的部件(16，17，18)，其中所述两次连续读出值之一是参考值。
2.如权利要求1所述的读出装置(10)，其特征在于所述积分电路(1)包括运算放大器(12)和连接在所述运算放大器(12)的反相输入端(14)和其输出端(15)之间的电容(C1)。
3.如权利要求2所述的读出装置(10)，其特征在于所述积分电路包括与所述电容(C1)并联的开关(SW1)。
4.如权利要求1所述的读出装置(10)，其特征在于用于两次连续读出的部件(16，17，18)包括第一采样/保持电路(16)，用于采样/保持第一读出值；第二采样/保持电路(17)，用于采样/保持第二读出值；以及比较电路(18)，它连接到所述采样/保持电路(16；17)的输出端，用于确定被寻址存储单元的状态。
5.如权利要求4所述的读出装置(10)，其特征在于所述采样/保持电路(16；17)包括电容(C2；C3)。
6.如权利要求4所述的读出装置(10)，其特征在于所述比较电路(18)是运算放大器。
7.如权利要求4的读出装置(10)，其特征在于将校正电路(21)连接在所述第二采样/保持电路(17)和所述积分电路(11)的输出端(15)之间。
8.一种读出方法，所述方法与根据权利要求1所述的读出装置一起使用，其中所述读出装置用于读取储存在无源矩阵存储器中的数据，所述无源矩阵存储器具有字线和位线，并包括在所述字线和位线的交叉点处铁电电容形式的存储单元，其中所述读出装置检测对应于存储在存储单元中的数据的电流响应，并执行读出值的积分，所述数据一般为二进制一或二进制零，其中所述读出方法包括按时间控制所有字线和位线上的电位，将字线电位锁定到从预定字线电位中选取的电位，以及或者将位线锁定到从预定位线电位中选取的电位，其中，在一个读周期中位线被连接到所述读出装置，用于检测所选位线和存储单元之间的电荷，所述存储单元位于所述位线和通过为预置读周期而锁定到某个选取电位从而触发的字线的交叉点上，
其特征在于对存储单元执行两次连续读出，分别在预定时段上对各读出信号积分，以生成第一和第二读出值，储存所述读出值，比较所述储存的读出值，以及依据所述检测到的电荷确定逻辑值。
9.如权利要求8所述的读出方法，其特征在于在读周期中的两次连续读出之间引入时间延迟。
CNB018177379A 2000-08-24 2001-08-24 无源矩阵存储器的读出装置及与其一起使用的读出方法 Expired - Lifetime CN100345215C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NO20004237A NO20004237L (no) 2000-08-24 2000-08-24 Integrert deteksjonsforsterker
NO20004237 2000-08-24

Publications (2)

Publication Number Publication Date
CN1471711A true CN1471711A (zh) 2004-01-28
CN100345215C CN100345215C (zh) 2007-10-24

Family

ID=19911500

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018177379A Expired - Lifetime CN100345215C (zh) 2000-08-24 2001-08-24 无源矩阵存储器的读出装置及与其一起使用的读出方法

Country Status (13)

Country Link
US (1) US6788563B2 (zh)
EP (1) EP1356470B1 (zh)
JP (1) JP3808828B2 (zh)
KR (1) KR100520696B1 (zh)
CN (1) CN100345215C (zh)
AT (1) ATE306712T1 (zh)
AU (2) AU2002223158B2 (zh)
DE (1) DE60114049T2 (zh)
DK (1) DK1356470T3 (zh)
ES (1) ES2251519T3 (zh)
HK (1) HK1062222A1 (zh)
NO (1) NO20004237L (zh)
WO (1) WO2002017322A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814313A (zh) * 2010-04-02 2010-08-25 清华大学 单管单电容型铁电存储器

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504750B1 (en) * 2001-08-27 2003-01-07 Micron Technology, Inc. Resistive memory element sensing using averaging
EP1304701A1 (en) * 2001-10-18 2003-04-23 STMicroelectronics S.r.l. Sensing circuit for ferroelectric non-volatile memories
US6826102B2 (en) * 2002-05-16 2004-11-30 Micron Technology, Inc. Noise resistant small signal sensing circuit for a memory device
GB2390201A (en) * 2002-06-27 2003-12-31 Seiko Epson Corp Charge integrating sense amplifier
US6920060B2 (en) * 2002-08-14 2005-07-19 Intel Corporation Memory device, circuits and methods for operating a memory device
JP2004178734A (ja) * 2002-11-28 2004-06-24 Sanyo Electric Co Ltd メモリ装置
NO320017B1 (no) * 2003-03-26 2005-10-10 Thin Film Electronics Asa Deteksjonsforsterkersystemer og matriseadresserbar minneinnretning med ±n av disse
WO2006014500A2 (en) * 2004-07-06 2006-02-09 Kenet, Inc. A charge comparator with low input offset
NO324029B1 (no) * 2004-09-23 2007-07-30 Thin Film Electronics Asa Lesemetode og deteksjonsanordning
US8116159B2 (en) * 2005-03-30 2012-02-14 Ovonyx, Inc. Using a bit specific reference level to read a resistive memory
US20060227639A1 (en) * 2005-03-30 2006-10-12 Rico Srowik Current sensing circuit and method of operation
JP2007141399A (ja) * 2005-11-21 2007-06-07 Renesas Technology Corp 半導体装置
JP4374549B2 (ja) * 2005-12-20 2009-12-02 セイコーエプソン株式会社 強誘電体メモリ装置、電子機器および強誘電体メモリ装置の駆動方法
FR3005195B1 (fr) * 2013-04-24 2016-09-02 Soitec Silicon On Insulator Dispositif de memoire avec circuits de reference exploites dynamiquement.
US10973448B2 (en) * 2015-06-09 2021-04-13 The Governing Council Of The University Of Toronto System, methods and apparatuses for in situ electrochemical imaging
CA3001746A1 (en) 2015-10-07 2017-04-13 The Governing Council Of The University Of Toronto Wireless power and data transmission system for wearable and implantable devices
US9886571B2 (en) 2016-02-16 2018-02-06 Xerox Corporation Security enhancement of customer replaceable unit monitor (CRUM)
EP3487578B1 (en) 2016-07-20 2022-12-07 The Governing Council of the University of Toronto Neurostimulator for delivering a stimulation in response to a predicted or detected neurophysiological condition
US10978169B2 (en) 2017-03-17 2021-04-13 Xerox Corporation Pad detection through pattern analysis
US10446232B2 (en) 2017-12-19 2019-10-15 Micron Technology, Inc. Charge separation for memory sensing
US10497521B1 (en) 2018-10-29 2019-12-03 Xerox Corporation Roller electric contact

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3579208A (en) 1969-02-28 1971-05-18 Gulf & Western Industries Ceramic memory amplifier
JPS62273694A (ja) 1986-05-22 1987-11-27 Sony Corp センスアンプ
LU86788A1 (de) * 1986-06-19 1987-07-24 Siemens Ag Breitbandsignal-koppeleinrichtung
US5086412A (en) * 1990-11-21 1992-02-04 National Semiconductor Corporation Sense amplifier and method for ferroelectric memory
US5262982A (en) * 1991-07-18 1993-11-16 National Semiconductor Corporation Nondestructive reading of a ferroelectric capacitor
US5218566A (en) * 1991-08-15 1993-06-08 National Semiconductor Corporation Dynamic adjusting reference voltage for ferroelectric circuits
US5274583A (en) * 1992-01-02 1993-12-28 National Semiconductor Corporation Charge-integrating preamplifier for ferroelectric memory
JPH0991970A (ja) * 1995-09-26 1997-04-04 Olympus Optical Co Ltd 非破壊型強誘電体メモリ及びその駆動方法
US5721699A (en) * 1996-03-18 1998-02-24 Symetrix Corporation Ferroelectric memory with feedback circuit
US5929800A (en) * 1996-08-05 1999-07-27 California Institute Of Technology Charge integration successive approximation analog-to-digital converter for focal plane applications using a single amplifier
KR100264075B1 (ko) 1997-06-20 2000-08-16 김영환 전하 증폭 비트 라인 센스 앰프
US6219273B1 (en) * 1998-03-02 2001-04-17 California Institute Of Technology Integrated semiconductor-magnetic random access memory system
US6044019A (en) * 1998-10-23 2000-03-28 Sandisk Corporation Non-volatile memory with improved sensing and method therefor
US6288934B1 (en) * 2000-09-06 2001-09-11 Oki Electric Industry Co., Ltd. Analog memory device and method for reading data stored therein
US6522568B1 (en) * 2001-07-24 2003-02-18 Intel Corporation Ferroelectric memory and method for reading the same
US6529398B1 (en) * 2001-09-27 2003-03-04 Intel Corporation Ferroelectric memory and method for reading the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814313A (zh) * 2010-04-02 2010-08-25 清华大学 单管单电容型铁电存储器
CN101814313B (zh) * 2010-04-02 2013-07-03 清华大学 单管单电容型铁电存储器

Also Published As

Publication number Publication date
KR20040005817A (ko) 2004-01-16
ES2251519T3 (es) 2006-05-01
KR100520696B1 (ko) 2005-10-12
JP3808828B2 (ja) 2006-08-16
DE60114049D1 (de) 2006-02-23
US6788563B2 (en) 2004-09-07
JP2004515020A (ja) 2004-05-20
ATE306712T1 (de) 2005-10-15
DK1356470T3 (da) 2005-12-19
NO20004237L (no) 2002-02-25
AU2315802A (en) 2002-03-04
EP1356470A2 (en) 2003-10-29
WO2002017322A9 (en) 2002-11-28
CN100345215C (zh) 2007-10-24
HK1062222A1 (en) 2004-10-21
DE60114049T2 (de) 2006-06-22
US20020172069A1 (en) 2002-11-21
WO2002017322A3 (en) 2003-08-28
NO20004237D0 (no) 2000-08-24
WO2002017322A2 (en) 2002-02-28
EP1356470B1 (en) 2005-10-12
AU2002223158B2 (en) 2005-03-03

Similar Documents

Publication Publication Date Title
CN100345215C (zh) 无源矩阵存储器的读出装置及与其一起使用的读出方法
US9858978B2 (en) Offset compensation for ferroelectric memory cell sensing
US6525978B2 (en) Circuit configuration for evaluating the information content of a memory cell
US11056165B2 (en) Cell-specific reference generation and sensing
US6462979B2 (en) Integrated memory having memory cells with magnetoresistive storage effect
US20190147932A1 (en) Dynamic adjustment of memory cell digit line capacitance
US8559243B2 (en) Self timed current integrating scheme employing level and slope detection
CN101061550A (zh) 读取方法和感测装置
AU2002223158A1 (en) Sensing device for a passive matrix memory and a read method for use therewith
JP2004515020A5 (zh)
KR20070056015A (ko) 데이터 판독 회로, 데이터 판독 방법 및 데이터 기억 장치
US4255715A (en) Offset correction circuit for differential amplifiers
JP3841640B2 (ja) 半導体集積回路
US20060125531A1 (en) Track-and-hold peak detector circuit
CN1162865C (zh) 具有再生逻辑电路的存储装置及再生该装置存储内容的方法
EP0535808A2 (en) Current mode sample-and-hold circuit
US20030021143A1 (en) Ferroelectric memory and method for reading the same
US6888737B2 (en) Ferroelectric memory and method of reading the same
US7477717B2 (en) Input receiver circuit
US7116572B2 (en) Circuit for generating a centered reference voltage for a 1T/1C ferroelectric memory
US6842357B2 (en) Nondestructive sensing mechanism for polarized materials
RU2746237C1 (ru) Способ и система чтения состояния ячейки магниторезистивной памяти с переносом спина stt-mram
JP2003288781A (ja) 強誘電体メモリ装置
US11152049B1 (en) Differential sensing for a memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1062222

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1062222

Country of ref document: HK

ASS Succession or assignment of patent right

Owner name: FILM ELECTRONIC CO., LTD.

Free format text: FORMER OWNER: ODEKE FILM COMPANY

Effective date: 20111026

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: ODEKE FILM COMPANY

Free format text: FORMER NAME: FILM ELECTRONIC CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Oslo, Norway

Patentee after: Film Oude Corp.

Address before: Oslo, Norway

Patentee before: THIN FILM ELECTRONICS ASA

TR01 Transfer of patent right

Effective date of registration: 20111026

Address after: Oslo, Norway

Patentee after: THIN FILM ELECTRONICS ASA

Address before: Oslo, Norway

Patentee before: Film Oude Corp.

CX01 Expiry of patent term

Granted publication date: 20071024

CX01 Expiry of patent term