CN1471166A - 静电放电保护元件 - Google Patents
静电放电保护元件 Download PDFInfo
- Publication number
- CN1471166A CN1471166A CNA031423604A CN03142360A CN1471166A CN 1471166 A CN1471166 A CN 1471166A CN A031423604 A CNA031423604 A CN A031423604A CN 03142360 A CN03142360 A CN 03142360A CN 1471166 A CN1471166 A CN 1471166A
- Authority
- CN
- China
- Prior art keywords
- type
- static discharge
- discharge protector
- electric static
- concentration dopant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 51
- 239000000463 material Substances 0.000 claims abstract description 10
- 239000002019 doping agent Substances 0.000 claims description 58
- 230000003068 static effect Effects 0.000 claims description 51
- 230000001012 protector Effects 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 230000001960 triggered effect Effects 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims 4
- 239000012535 impurity Substances 0.000 abstract description 19
- 229910021332 silicide Inorganic materials 0.000 description 17
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 17
- 238000010586 diagram Methods 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 239000010408 film Substances 0.000 description 8
- 101100204059 Caenorhabditis elegans trap-2 gene Proteins 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000007600 charging Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000007667 floating Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000007786 electrostatic charging Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007634 remodeling Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7436—Lateral thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
Abstract
本发明提供一种要用于具有MOSFET的半导体集成电路的静电放电保护元件，包括闸流晶体管和用于将闸流晶体管触发到导通状态的触发二极管，其中，触发二极管设有n型阴极高浓度掺杂区、p型阳极高浓度掺杂区、以及在两个高浓度掺杂区之间形成的栅极，由与形成半导体集成电路的MOSFET的栅极的材料相同的材料构成所述栅极，而且闸流晶体管具有形成阴极的p型高浓度掺杂区和形成阳极的n型高浓度掺杂区，以及在p型阱中设有p型高浓度掺杂区，并与电阻相连，和/或在n型阱中设有n型高浓度掺杂区，并与电阻相连。
Description
技术领域
本发明涉及一种静电放电保护元件。具体地，本发明涉及在半导体集成电路中提供的静电放电保护元件，以便保护半导体集成电路不被由于从外部引入到半导体集成电路中的静电或由于从充电的半导体集成电路向外部的静电释放现象击穿。
背景技术
当处理半导体集成电路时，认为是问题的静电充电和释放现象是，在机械设备或人在处理半导体继承电路的同时，静电从充电的机械设备或人流入时，充电半导体集成电路的现象，或者因运输时发生的振动、摩擦等使半导体集成电路本身充电之后，半导体集成电路向外部导体放出静电荷的现象。瞬时将静电充电到半导体集成电路或从半导体集成电路瞬时放电，作为这种静电现象的结果，从而，有过电流流过所述半导体集成电路。这样，会使与这个过电流相对应的过电压加到它的内部电路。因而，在半导体集成电路内部发生结点击穿、绝缘膜击穿、线路熔断等，同时也就存在半导体集成电路可能被烧毁的风险。
通常，在半导体外部接线端和其内部电路之间提供静电放电保护元件，以便保护半导体集成电路免于由于静电的击穿，以及这会成为静电的绕行路线。利用用于形成半导体集成电路的制造步骤形成这种静电放电保护元件。这里，想要形成这种元件却不对制成半导体集成电路的过程增加特别的制造步骤，从而不增加其制造成本。
静电放电保护元件具有适当组合的限流元件与篏压元件。限流元件是用于限制瞬时流过半导体集成电路的电流的元件，另外，扩散电阻、多晶硅电阻之类都可以作为限流元件的示例。另一方面，篏压元件是用于抑制施加与内部电路的电压的元件，二极管、双极晶体管、MOS(金属氧化物半导体)晶体管、闸流晶体管之类也可以作为篏压元件的示例。
具体地说，闸流晶体管具有作为篏压元件的优势，允许流过过电流。但是，使得电流开始流动的用于将例如与电源设备一起使用的闸流晶体管转换到导通状态的触发电压是高电压，因此，在闸流晶体管导通之前，半导体集成电路的击穿可能性非常高。因而，需要降低触发电压Vtr。
图7示出了在施加静电电涌时，作为静电保护元件的SCR元件所需的I-V特性的示意图。在图中，SCR元件开始雪崩击穿的电压表示为Vtr，第一击穿电压表示为Vt1，以及保持电压表示为VH。这里，静电放电保护元件(i)在施加不超过第一击穿电压(Vt1)的电涌时，必须具有氧化膜耐受电压(BVox)，以便保护内部电路的栅极氧化膜不被静电电涌击穿，以及(ii)必须具有超过内部电路的最大操作电压(Vddmax)的保持电压(VH)，以便防止在常规操作时锁住电路。
作为上述现有技术，例如，引用美国US 6,524,893中描述的技术，下面将参照图4(a)和图4(b)描述这种技术。图4(a)示出了示意性横截面视图，以及图4(b)示出了图4(a)的等效电路图。这种技术涉及利用闸流晶体管的静电放电保护元件，其中获得了触发电压的降低。在这个公报中描述的闸流晶体管包括用于在低电压将闸流晶体管触发到导通状态的触发二极管。这种触发二极管具有n型阴极高浓度掺杂区6、p型阳极高浓度掺杂区4、在此n型阴极高浓度掺杂区6的表面上形成的硅化物层、在此p型阳极高浓度掺杂区4的表面上形成的硅化物层以及用于电绝缘区域6和区域4的装置(电绝缘区域)，由此，可以制造这个触发二极管，而不会在包括形成硅化物的步骤的半导体集成电路制造过程中增加任何特殊的步骤，特别是摄影(photography)步骤，而且不增加制造成本。在图4(a)中，标号1表示p型规衬底，1′表示p型阱，2表示n型阱，3表示浅沟道隔离(STI)，5表示n型阳极高浓度掺杂区，7表示p型阴极高浓度掺杂区，8表示p型高浓度掺杂区，9表示n型高浓度掺杂区，10a到10f和11表示硅化物层，12表示侧壁，13表示栅极氧化物薄膜，14表示栅极多晶硅，15表示氧化物薄膜，16a到16d表示触点，17和18表示金属线，D表示触发二极管，Rnw表示n型阱的阻抗，Rpw表示p型阱的阻抗，Tr1表示第一晶体管，以及Tr2表示第二晶体管。
但在引入现代制造步骤以便减少最小处理尺寸时，降低了用于操作半导体集成电路的电源电压，而且容易发生晶体管中的短沟道效应。为了防止这种效应，必须增加n型阱和p型阱的杂质浓度，或者必须增加栅极绝缘体薄膜，结果，降低了栅极绝缘薄膜的绝缘击穿电压。
这样，两种类型阱中杂质浓度的增加，与晶体管的小型化一起导致了n型阱阻抗Rnw和p型阱阻抗Rpw的减少，从而，在具有传统结构的闸流晶体管中降低了电压Vtr，按照这一电压，用于将闸流晶体管转换为导通状态的触发二极管开始工作。
但是，由流过触发二极管的电流数量确定的第一击穿电压Vt1依照阱浓度被唯一地确定，所以，很难调整这个第一击穿电压Vt1。
因此，就想要使按照其将晶体管转换为导通状态的第一击穿电压Vt1可以调整，以便可以按照任意类型的步骤制造闸流晶体管，并降低触发电压Vtr。此外，同样想要抑制在触发二极管的栅极电势处于浮充状态的情况下发生的闸流晶体管的不稳定操作。
发明内容
因此，本发明提供了一种要被用在具有MOSFET的半导体集成电路中的静电放电保护元件，包括闸流晶体管和用于将闸流晶体管触发到导通状态的触发二极管，
其中，触发二极管提供n型阴极高浓度掺杂区、p型阳极高浓度掺杂区以及在两个高浓度掺杂区之间形成的栅极，由与形成半导体集成电路的MOSFET的栅极材料相同的材料构成所述栅极，以及
闸流晶体管提供形成阴极的p型高浓度掺杂区以及形成阳极的n型高浓度掺杂区，以及
在p型阱中提供所述p型高浓度掺杂区，并与电阻相连；和/或在n型阱中提供所述n型高浓度掺杂区，并与电阻相连。
此外，本发明提供了一种静电放电保护元件，其中上述触发二极管的栅极与GND线、VDD线或用于输入或输出的信号线相连。
从随后给出的详细描述中，本发明的这些和其他目的将变得更加清楚。但是，应当理解，描述本发明的优选实施例只是作为例证给出详细的描述和具体的示例，因为从这些详细的描述中，本领域的技术人员将清楚在本发明的精神和范围内的多种变化和修改。
附图说明
图1(a)和(b)是描述实施例1的静电放电保护元件的示意图。
图2(a)和(b)是描述实施例2的静电放电保护元件的示意图。
图3(a)和(b)是描述实施例3的静电放电保护元件的示意图。
图4(a)和(b)是描述现有技术的静电放电保护元件的示意图。
图5(a)和(b)是描述实施例4的静电放电保护元件的示意图。
图6(a)和(b)是描述实施例5的静电放电保护元件的示意图。
图7是在施加静电电涌时，作为静电保护元件的SCR元件所需的I-V特性的示意图。
图8(a)和(b)是示出了实施例1和现有技术的静电放电保护元件的TLP测试结果的曲线图。
图9是示出了现有技术的结构的TLP测试结果的曲线图。
图10是按照实施例4示出了在将触发二极管的栅极电极固定在GND电势的情况下的TLP测试结果的曲线图。
具体实施方式
通常，在半导体衬底上形成本发明的静电放电保护元件。如硅衬底、硅锗衬底之类都可以作为半导体衬底的例子。这些衬底可以是p或n导电型的。如硼之类可以作为提供p型杂质的例子，而如磷、砷之类可以作为提供n型杂质的例子。
在半导体衬底中形成半导体集成电路。只要其中包括MOSFET，并不具体限制半导体集成电路的类型。除MOSFET之外，如双极晶体管、电容、电阻之类都可以作为半导体集成电路的元件的例子。
静电放电保护元件至少具有闸流晶体管和用于在低电压将闸流晶体管触发到导通状态的触发二极管。
触发二极管至少具有n型阴极高浓度掺杂区、p型阳极高浓度掺杂区以及在两个高浓度掺杂区之间形成的栅极。依照所需的触发二极管的特性，适当设置n型阴极高浓度掺杂区中的杂质浓度。另一方面，依照想要的触发二极管的特性，适当设置p型阳极高浓度掺杂区中的杂质浓度。
触发二极管的栅极具有与形成半导体集成电路的MOSFET的栅极相同的材料。由此，按与MOSFET的栅极相同的步骤形成触发二极管的栅极，从而可以减少制造步骤的数目。
此外，最好使触发二极管的栅极与GND线、VDD线或用于输入或输出的信号线相连。
接下来，闸流晶体管具有形成阴极的p型高浓度掺杂区以及形成阳极的n型高浓度掺杂区。依照想要的闸流晶体管的特性，适当设置p型高浓度掺杂区中的杂质浓度。另一方面，依照想要的闸流晶体管的特性，适当设置n型高浓度掺杂区中的杂质浓度。
此外，按照本发明，在p型阱中形成p型高浓度掺杂区，和/或在n型阱中形成n型高浓度掺杂区。此外，在阱中形成的高浓度掺杂区与电阻相连。
依照想要的闸流晶体管的特性，适当设置p型阱中的杂质浓度。依照想要的闸流晶体管的特性，适当设置n型阱中的杂质浓度。
更好的是，与p型高浓度掺杂区和/或n型高浓度掺杂区相连的电阻由多晶硅制成，在p型衬底中形成静电放电保护元件的情况下，由p型衬底中的n型阱制成，或者在n型衬底中形成静电放电保护元件的情况下，由n型衬底中的p型阱制成。从上述电阻中选择电阻，由此，例如可由这个/这些电阻控制图6(b)中示出的Tr1或Tr2的基极电压。
下面，根据实施例详细描述本发明。
尽管下面在本发明的实施例中描述了利用包含低浓度硼的p型半导体衬底实施例，下面的描述当然可以用于包含其他杂质的半导体衬底以及n型半导体衬底。
实施例1
图1(a)是用于描述是按照本发明的实施例1的静电放电保护元件的具有触发二极管的闸流晶体管的结果的横截面视图。图1(b)是图1(a)的等效电路图。
在p型硅衬底1中形成n型阱2。在n型阱2的表面上形成p型阳极高浓度掺杂区4和n型阳极高浓度掺杂区5。在位于n型阱2远处的p型阱1′的表面上形成p型阴极高浓度掺杂区7和n型阴极高浓度掺杂区6。在p型阳极高浓度掺杂区4、n型阳极高浓度掺杂区5、p型阴极高浓度掺杂区7以及n型阴极高浓度掺杂区6的各自表面上形成硅化物层10a到10f，并通过触点16a到16d与金属线17和18相连。
另一方面，由成为触发二极管D阳极的p型高浓度掺杂区8和成为阴极和n型阱2的n型高浓度掺杂区9，形成为触发闸流晶体管工作的触发二极管D。形成半导体集成电路中MOS晶体管的栅极部分的栅极氧化物薄膜13、栅极多晶硅(栅极电极)14以及由绝缘体构成的侧壁隔板12位于成为触发二极管D的阳极的p型高浓度掺杂区8的上面，以及位于成为阴极的n型高浓度掺杂区9的上面。硅化物层11位于栅极多晶硅14的上面，所述硅化物层11与半导体集成电路的自对准多晶硅化物步骤中的硅上的硅化物层10a到10f同时形成。在侧壁隔板12的表面上不形成硅化物层，从而，不能通过硅化物层短路触发二极管D的p型高浓度掺杂区8和成为阴极的n型高浓度掺杂区9。
如图1(a)所示，在实施例1中，在上述结构中加入了由多晶硅、n型阱等制成的电阻R1，并位于硅化物层10a和金属线17之间，以便控制第一击穿电压。
这里，图8(a)和8(b)示出了在将位于硅化物层10a和金属线17之间的电阻R1设置为40Ω，以及将p型阱1′和n型阱2的总阻抗(Rpw+Rnw)设置为30Ω的情况下，TLP测试(传输线脉冲测试)的结果。图8(b)是图8(a)的放大曲线图。这里，按照这个通常用于评价闸流晶体管的特性的测试，确定在阴极和阳极之间施加脉冲时的I-V特性。正如从图8(a)清楚看到的那样，可以了解的是将第一击穿电压从没有电阻的现有技术中的9.5V降低了大约2V到提供了电阻的实施例1中的7.5V。
实施例2
按照本发明第二实施例的图2(a)是用于描述作为图1(a)具有触发二极管的闸流晶体管的改型静电放电保护元件的结构的横截面视图，其中由多晶硅、n型阱等制成的电阻R2位于硅化物层10f和金属线18之间。图2(b)是图2(a)的等效电路图。
实施例3
此外，图3(a)示出了本发明的第三实施例，其中在硅化物10a和金属线17之间以及硅化物10f和金属线18之间都放置由多晶硅、n型阱等制成的电阻(R1和R2)。图3(b)是图3(a)的等效电路图。
虽然在上述实施例1到3中描述了触发二极管栅极的栅极电势以与现有技术中相同的方式处于浮充状态的情况，下面将描述固定栅极电势的其他类型的实施例。
实施例4
图5(a)示出了本发明的第四实施例，其中触发二极管的栅极多晶硅14与阴极侧的金属线17相连，而结构的其余部分与图4(a)的现有技术中相同。也就是说，在图4(a)的现有技术中，触发二极管的栅极多晶硅14处于浮充状态中，而在实施例4中，触发二极管的栅极多晶硅14与GND接线端相连。图5(b)是图5(a)的等效电路图。
参照图9和10描述其效果。这里，图9示出了在传统结构中TLP测试的结果，而图10按照实施例4示出了将触发二极管的栅极电极固定在GND电势的情况。这里，图9和图10中的电压代表连续三次扫描从0A到100mA的电流通过静电放电保护元件得到的平均值。
图9示出了在第一次通过闸流晶体管的两个接线端施加电压时和在第二次施加电压时V-I特性的变化。也就是说，在图9中观察到泄漏电流的增加(在3.5V为100倍或更高)，而在实施例4(图10)中实现了对泄漏电流的这种增加的抑制。
在图9中，触发二极管的栅极电极处于浮充状态，由此，要考虑在栅极氧化物薄膜中由于电压应力引起了一些缺陷。另一方面，在实施例4中，如图10所示固定触发二极管的栅极电极，栅极氧化物薄膜几乎没有受到任何作用。也就是说，可以理解的是，具有实施例4的结构的闸流晶体管的操作变得稳定。
这里，虽然在上面描述了将触发二极管的栅极电极固定在GND电势的示例，在以VDD电压或通过连接到用于输入或输出的信号线进行栅极电极的电势的固定的情况下，也可以获得同样的效果。
实施例5
此外，图6(a)示出了作为本发明另一实施例的第五实施例。图6(a)示出了组合上述第三实施例和第四实施例的结构。在这种结构中，可以降低闸流晶体管的第一击穿电压Vt1，并可获得稳定的操作。图6(b)示出了图6(a)的等效电路图。
这里，在上面的描述中，在p型衬底1中，与放置n型阱区域不同的区域中的CMOS半导体集成电路中，形成具有比p型硅衬底1高的杂质浓度的p型阱1′。但是，尽管未示出，当然可以在没有形成p型阱1′的结构中获得以低电平触发的闸流晶体管。
分别在形成栅极电极的同时和在形成n型阱的同时，制造用于控制上述第一击穿电压、由多晶硅、n型阱等制成、位于硅化物层10a和金属线17之间或位于硅化物10f和金属线18之间的电阻。因此，在形成半导体集成电路的全部制造步骤中没有加入任何额外的步骤，从而，没有增加其制造成本。
按照本发明，通过将电阻插入到阴极、阳极或两者的扩散层中，可以容易地实现在施加静电电涌时，作为静电放电保护元件的SCR元件所需的I-V特性。此外，可以通过将触发二极管的栅极电极固定在GND电势，抑制泄漏电流以及实现稳定的闸流晶体管操作。
Claims (12)
1、一种要被用在具有MOSFET的半导体集成电路中的静电放电保护元件，包括闸流晶体管和用于将闸流晶体管触发到导通状态的触发二极管，
其中，触发二极管设有n型阴极高浓度掺杂区、p型阳极高浓度掺杂区和在两个高浓度掺杂区之间形成的栅极，由与形成半导体集成电路的MOSFET的栅极的材料相同的材料构成所述栅极，以及
闸流晶体管设有在p型阱中提供并与电阻相连的形成阴极的p型高浓度掺杂区，以及形成阳极的n型高浓度掺杂区。
2、一种要被用在具有MOSFET的半导体集成电路中的静电放电保护元件，包括闸流晶体管和用于将闸流晶体管触发到导通状态的触发二极管，
其中，触发二极管设有n型阴极高浓度掺杂区、p型阳极高浓度掺杂区和在两个高浓度掺杂区之间形成的栅极，由与形成半导体集成电路的MOSFET的栅极的材料相同的材料构成所述栅极，以及
闸流晶体管设有形成阴极的p型高浓度掺杂区，以及在n型阱中提供并与电阻相连的形成阳极的n型高浓度掺杂区。
3、一种要被用在具有MOSFET的半导体集成电路中的静电放电保护元件，包括闸流晶体管和用于将闸流晶体管触发到导通状态的触发二极管，
其中，触发二极管设有n型阴极高浓度掺杂区、p型阳极高浓度掺杂区和在两个高浓度掺杂区之间形成的栅极，由与形成半导体集成电路的MOSFET的栅极的材料相同的材料构成所述栅极，以及
闸流晶体管设有在p型阱中提供并与电阻相连的形成阴极的p型高浓度掺杂区，以及在n型阱中提供并与电阻相连的形成阳极的n型高浓度掺杂区。
4、按照权利要求1所述的静电放电保护元件，其特征在于从多晶硅、在p型衬底中形成静电放电保护元件情况下之p型衬底中的n型阱、在n型衬底中形成静电放电保护元件情况下之n型衬底中的p型阱中选择所述电阻。
5、按照权利要求1所述的静电放电保护元件，其特征在于上述触发二极管的栅极与GND线、VDD线或用于输入或输出的信号线相连。
6、按照权利要求1所述的静电放电保护元件，其特征在于在一个衬底上互不相同的区域中形成静电放电保护元件和半导体集成电路。
7、按照权利要求2所述的静电放电保护元件，其特征在于从多晶硅、在p型衬底中形成静电放电保护元件情况下之p型衬底中的n型阱、在n型衬底中形成静电放电保护元件情况下之n型衬底中的p型阱中选择所述电阻。
8、按照权利要求2所述的静电放电保护元件，其特征在于上述触发二极管的栅极与GND线、VDD线或用于输入或输出的信号线相连。
9、按照权利要求2所述的静电放电保护元件，其特征在于在一个衬底上互不相同的区域中形成静电放电保护元件和半导体集成电路。
10、按照权利要求3所述的静电放电保护元件，其特征在于从多晶硅、在p型衬底中形成静电放电保护元件情况下之p型衬底中的n型阱、在n型衬底中形成静电放电保护元件情况下之n型衬底中的p型阱中选择所述电阻。
11、按照权利要求3所述的静电放电保护元件，其特征在于上述触发二极管的栅极与GND线、VDD线或用于输入或输出的信号线相连。
12、按照权利要求3所述的静电放电保护元件，其特征在于在一个衬底上互不相同的区域中形成静电放电保护元件和半导体集成电路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002174699 | 2002-06-14 | ||
| JP2002174699A JP4146672B2 (ja) | 2002-06-14 | 2002-06-14 | 静電気保護素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1471166A true CN1471166A (zh) | 2004-01-28 |
| CN1252815C CN1252815C (zh) | 2006-04-19 |
Family
ID=29720202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031423604A Expired - Fee Related CN1252815C (zh) | 2002-06-14 | 2003-06-10 | 静电放电保护元件 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6921931B2 (zh) |
| EP (1) | EP1378945A3 (zh) |
| JP (1) | JP4146672B2 (zh) |
| KR (1) | KR100517770B1 (zh) |
| CN (1) | CN1252815C (zh) |
| TW (1) | TWI224851B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101465349B (zh) * | 2007-12-18 | 2010-06-02 | 世界先进积体电路股份有限公司 | 半导体装置 |
| CN101937917A (zh) * | 2010-08-31 | 2011-01-05 | 北京时代民芯科技有限公司 | 一种集成电路中静电放电防护结构 |
| CN101587894B (zh) * | 2008-05-16 | 2012-07-04 | 万国半导体股份有限公司 | 应用互补金属氧化物半导体技术的静电释放保护 |
| CN103681651A (zh) * | 2012-09-07 | 2014-03-26 | 旺宏电子股份有限公司 | 静电放电保护电路装置 |
| CN104157645B (zh) * | 2012-12-20 | 2017-02-22 | 杭州士兰微电子股份有限公司 | 具有抗静电放电能力的功率半导体器件及制造方法 |
| CN107658295A (zh) * | 2017-11-10 | 2018-02-02 | 江南大学 | 一种全对称双栅控二极管触发scr结构的双向esd保护抗闩锁器件 |
| CN111128996A (zh) * | 2018-10-30 | 2020-05-08 | 三星电子株式会社 | 半导体器件 |
| CN112071898A (zh) * | 2020-09-03 | 2020-12-11 | 华中科技大学 | 一种快速离化器件及其制备方法 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6987300B2 (en) * | 2004-03-25 | 2006-01-17 | Microchip Technology Incorporated | High voltage ESD-protection structure |
| KR100629436B1 (ko) * | 2004-09-08 | 2006-09-27 | 매그나칩 반도체 유한회사 | 고전압 소자의 정전기 보호장치 |
| KR101159114B1 (ko) * | 2005-05-25 | 2012-06-25 | 매그나칩 반도체 유한회사 | Ｅｓｄ 보호 소자 |
| KR100698096B1 (ko) * | 2005-08-11 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 이에스디(ｅｓｄ) 보호 회로 및 그 제조 방법 |
| JP4459213B2 (ja) * | 2006-11-07 | 2010-04-28 | 日本テキサス・インスツルメンツ株式会社 | サイリスタの駆動方法 |
| KR100952245B1 (ko) * | 2007-12-26 | 2010-04-09 | 주식회사 동부하이텍 | 정전기 방전 보호회로 및 그 제조 방법 |
| US8618608B2 (en) * | 2008-12-31 | 2013-12-31 | United Microelectronics Corp. | Lateral silicon controlled rectifier structure |
| KR101031799B1 (ko) * | 2009-05-28 | 2011-04-29 | 주식회사 바우압텍 | 정전기 방전 보호 소자 |
| US8796731B2 (en) * | 2010-08-20 | 2014-08-05 | International Business Machines Corporation | Low leakage, low capacitance electrostatic discharge (ESD) silicon controlled recitifer (SCR), methods of manufacture and design structure |
| US8906751B2 (en) * | 2011-01-06 | 2014-12-09 | International Business Machines Corporation | Silicon controlled rectifiers (SCR), methods of manufacture and design structures |
| EP2549541B1 (de) * | 2011-07-19 | 2019-10-02 | Elmos Semiconductor Aktiengesellschaft | Festkörper-Diode |
| CN103378087B (zh) * | 2012-04-28 | 2016-02-24 | 无锡华润上华半导体有限公司 | 静电释放保护结构及其制造方法 |
| US9117673B2 (en) * | 2012-09-04 | 2015-08-25 | Macronix International Co., Ltd. | Electrostatic discharge protection circuit including a plurality of doped regions and a gate connected to a capacitor and a resistor |
| US9704849B2 (en) * | 2013-10-18 | 2017-07-11 | Nxp Usa, Inc. | Electrostatic discharge protection device structures and methods of manufacture |
| SG11201604745SA (en) | 2014-01-24 | 2016-07-28 | Intel Corp | Fin-based semiconductor devices and methods |
| US10121777B2 (en) * | 2016-04-25 | 2018-11-06 | Novatek Microelectronics Corp. | Silicon controlled rectifier |
| JP6590844B2 (ja) * | 2017-02-13 | 2019-10-16 | 株式会社豊田中央研究所 | 半導体装置 |
| CN111092076A (zh) * | 2019-12-27 | 2020-05-01 | 电子科技大学 | 一种高维持电压横向scr器件 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19735542A1 (de) * | 1997-08-16 | 1999-02-18 | Bosch Gmbh Robert | Hochspannungsbauelement und Verfahren zu seiner Herstellung |
| JPH11204737A (ja) | 1998-01-19 | 1999-07-30 | Denso Corp | 集積回路用保護装置 |
| JP4256544B2 (ja) * | 1998-08-25 | 2009-04-22 | シャープ株式会社 | 半導体集積回路の静電気保護装置、その製造方法および静電気保護装置を用いた静電気保護回路 |
| JP3810246B2 (ja) | 2000-03-15 | 2006-08-16 | 株式会社ルネサステクノロジ | 半導体装置および半導体装置の製造方法 |
| EP1348236B1 (en) * | 2000-11-06 | 2007-08-15 | Sarnoff Corporation | Silicon controlled rectifier electrostatic discharge protection device with external on-chip triggering and compact internal dimensions for fast triggering |
-
2002
- 2002-06-14 JP JP2002174699A patent/JP4146672B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-10 CN CNB031423604A patent/CN1252815C/zh not_active Expired - Fee Related
- 2003-06-11 TW TW092115858A patent/TWI224851B/zh not_active IP Right Cessation
- 2003-06-11 US US10/458,736 patent/US6921931B2/en not_active Expired - Fee Related
- 2003-06-11 KR KR10-2003-0037529A patent/KR100517770B1/ko not_active IP Right Cessation
- 2003-06-12 EP EP03253750A patent/EP1378945A3/en not_active Withdrawn
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101465349B (zh) * | 2007-12-18 | 2010-06-02 | 世界先进积体电路股份有限公司 | 半导体装置 |
| CN101587894B (zh) * | 2008-05-16 | 2012-07-04 | 万国半导体股份有限公司 | 应用互补金属氧化物半导体技术的静电释放保护 |
| CN101937917A (zh) * | 2010-08-31 | 2011-01-05 | 北京时代民芯科技有限公司 | 一种集成电路中静电放电防护结构 |
| CN101937917B (zh) * | 2010-08-31 | 2012-02-22 | 北京时代民芯科技有限公司 | 一种集成电路中静电放电防护结构 |
| CN103681651A (zh) * | 2012-09-07 | 2014-03-26 | 旺宏电子股份有限公司 | 静电放电保护电路装置 |
| CN103681651B (zh) * | 2012-09-07 | 2016-06-22 | 旺宏电子股份有限公司 | 静电放电保护电路装置 |
| CN104157645B (zh) * | 2012-12-20 | 2017-02-22 | 杭州士兰微电子股份有限公司 | 具有抗静电放电能力的功率半导体器件及制造方法 |
| CN107658295A (zh) * | 2017-11-10 | 2018-02-02 | 江南大学 | 一种全对称双栅控二极管触发scr结构的双向esd保护抗闩锁器件 |
| CN107658295B (zh) * | 2017-11-10 | 2023-09-29 | 江南大学 | 一种全对称双栅控二极管触发scr结构的双向esd保护抗闩锁器件 |
| CN111128996A (zh) * | 2018-10-30 | 2020-05-08 | 三星电子株式会社 | 半导体器件 |
| CN111128996B (zh) * | 2018-10-30 | 2024-04-16 | 三星电子株式会社 | 半导体器件 |
| CN112071898A (zh) * | 2020-09-03 | 2020-12-11 | 华中科技大学 | 一种快速离化器件及其制备方法 |
| CN112071898B (zh) * | 2020-09-03 | 2022-08-30 | 华中科技大学 | 一种快速离化器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6921931B2 (en) | 2005-07-26 |
| EP1378945A2 (en) | 2004-01-07 |
| CN1252815C (zh) | 2006-04-19 |
| KR20030096026A (ko) | 2003-12-24 |
| JP2004022752A (ja) | 2004-01-22 |
| KR100517770B1 (ko) | 2005-09-28 |
| EP1378945A3 (en) | 2006-05-17 |
| TW200405541A (en) | 2004-04-01 |
| US20040027743A1 (en) | 2004-02-12 |
| TWI224851B (en) | 2004-12-01 |
| JP4146672B2 (ja) | 2008-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1252815C (zh) | 静电放电保护元件 | |
| KR100436475B1 (ko) | 반도체 칩과 반도체 다이오드 제조 방법 | |
| US7715159B2 (en) | ESD protection circuit | |
| US20160307885A1 (en) | Semiconductor Device Including a Diode at Least Partly Arranged in a Trench | |
| CN1581505A (zh) | 减少漏损的半导体二极管 | |
| JP5389022B2 (ja) | 静電放電保護デバイスおよびこれを含む半導体デバイスの製造方法 | |
| CN1096710C (zh) | 半导体器件 | |
| JPH01205470A (ja) | 半導体装置およびその製造方法 | |
| US20100202091A1 (en) | Semiconductor diode structure operation method | |
| US20070205466A1 (en) | Semiconductor device | |
| CN1624927A (zh) | 半导体装置及其制造方法以及静电放电保护电路 | |
| KR101414777B1 (ko) | 정전기 방전 이벤트로부터 반도체 디바이스를 보호하는 정전기 방전 보호 디바이스 및 방법 | |
| CN1266750C (zh) | 在绝缘衬底上形成的场效应晶体管以及集成电路 | |
| CN1139991C (zh) | 半导体集成电路 | |
| US20180308836A1 (en) | Electrostatic discharge protection device and method for electrostatic discharge | |
| WO2022267465A1 (zh) | Esd保护器件、保护电路及制备方法 | |
| US6781168B1 (en) | Semiconductor device | |
| US20110079847A1 (en) | Semiconductor Device | |
| CN112071835A (zh) | 一种栅约束硅控整流器及其实现方法 | |
| US20090095978A1 (en) | Low capacitance over-voltage tage protection thyristor device | |
| CN112071836A (zh) | 一种栅约束硅控整流器及其实现方法 | |
| CN111446242A (zh) | 可控硅型静电放电器件及集成电路 | |
| KR100792387B1 (ko) | 저 동작전압 및 고스냅백 전류 특성을 갖는 정전기방전보호 소자 | |
| CN108807362B (zh) | 静电放电保护元件与静电放电方法 | |
| CN114551437A (zh) | 一种npn三极管型防静电保护器件及其实现方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060419 Termination date: 20130610 |