DE19735542A1 - Hochspannungsbauelement und Verfahren zu seiner Herstellung - Google Patents

Hochspannungsbauelement und Verfahren zu seiner Herstellung

Info

Publication number
DE19735542A1
DE19735542A1 DE19735542A DE19735542A DE19735542A1 DE 19735542 A1 DE19735542 A1 DE 19735542A1 DE 19735542 A DE19735542 A DE 19735542A DE 19735542 A DE19735542 A DE 19735542A DE 19735542 A1 DE19735542 A1 DE 19735542A1
Authority
DE
Germany
Prior art keywords
component
doped
wafer
component according
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19735542A
Other languages
English (en)
Inventor
Hartmut Michel
Bernd Dr Bireckoven
Dirk Dr Hoheisel
Ning Dr Qu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE19735542A priority Critical patent/DE19735542A1/de
Priority to PCT/DE1998/000597 priority patent/WO1999009597A1/de
Priority to JP2000510168A priority patent/JP2001516147A/ja
Priority to US09/485,915 priority patent/US6617661B2/en
Priority to EP98914831A priority patent/EP1008182A1/de
Publication of DE19735542A1 publication Critical patent/DE19735542A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/87Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Description

Stand der Technik
Die Erfindung geht aus von einem Hochspannungsbauelement bzw. einem Verfahren zur Herstellung eines Hochspannungs­ bauelements nach der Gattung der unabhängigen Ansprüche. Aus der DE 41 08 611 ist bereits ein Hochspannungsbauelement bekannt, bei dem auf einer Trägerplatte lateral angeordnete Teilbauelemente in Reihe geschaltet sind. Die Teilbau­ elemente sind dabei in einer auf der Trägerplatte aufge­ brachten dünnen Siliciumschicht integriert, die vor­ zugsweise eine Dicke von ca. 100 Mikrometern aufweist.
Vorteile der Erfindung
Das erfindungsgemäße Hochspannungsbauelement mit den kennzeichnenden Merkmalen des unabhängigen Vorrichtungs­ anspruchs hat demgegenüber den Vorteil eines einfachen Aufbaus, da auf Grund der Verwendung eines Wafers, der sich selbst trägt, keine Trägerplatte notwendig ist. Dadurch ergibt sich ein kompakter platzsparender Aufbau. Als weiterer Vorteil ist anzusehen, daß sich durch die Ver­ wendung eines entsprechend dicken Wafers eine bessere Strom­ verteilung, insbesondere eine höhere Stromtragfähigkeit des Hochspannungsbauelements ergibt, da ein größeres Volumen an Halbleitermaterial zu einem kurzzeitig hohen Stromfluß beitragen kann, wie er insbesondere im Einsatz von Zünd­ systemen bei Kraftfahrzeugen erforderlich ist. Das erfin­ dungsgemäße Verfahren mit den kennzeichnenden Merkmalen des unabhängigen Verfahrensanspruchs hat den Vorteil, daß es ein einfaches Verfahren zur Herstellung eines Hochspannungs­ bauelements darstellt, wobei insbesondere die Verwendung einer Trägerplatte entfällt sowie das Bauelement ohne um­ ständliche Handhabung einer isolierten Trägerplatte nach dem Ätzen und Passivieren direkt, z. B. durch Ummolden oder durch Umgießen, verpackt werden kann.
Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbes­ serungen des in den unabhängigen Ansprüchen angegebenen Hochspannungsbauelements bzw. Verfahrens zu seiner Herstellung möglich. Besonders vorteilhaft ist, daß das Hochspannungsbauelement neben als Trenndiffusionsgebieten ausgebildeten p-dotierten Gebieten flache p-dotierte Wannen aufweist. Dadurch wird es möglich, eine in weiten Bereichen variable gleichwohl räumlich homogene Basisweite eines NPN-Teil­ transistors zu realisieren, bspw. wenn ein solcher NPN-Teil­ transistor Teil eines Thyristors ist, der das Teilbau­ element darstellt. Insbesondere können definiert räumlich homogene kleine Basisweiten eingestellt werden, die bei einem Thyristor als Bauelement zu großen Stromverstärkungen führen, wie sie für den Einsatz zur Steuerung eines Zündstroms einer Zündspule im Kraftfahrzeug erforderlich sind. Außerdem ist trotz der Verwendung eines dicken, sich selbst tragenden Wafers ein großer Untendurchwiderstand erzielbar, so daß ein Zünden des Thyristors in zuverlässiger Weise und bei nicht zu hohen Anodenströmen erfolgt. Das Verfahren, Trenndiffusionen einzubringen und außerdem flache p-dotierte Wannen einzubringen, erlaubt ein einfaches Einstellen genauer Basisweiten bei Verwendung dicker Wafer. Dies erklärt sich dadurch, daß Diffusionszonen, die nur flach in den Wafer hineinragen, in ihrer geometrischen Ausdehnung exakter festgelegt werden können als bei­ spielsweise Trenndiffusionsgebiete.
Hängt die p-Wanne mit dem als Trenndiffusionsgebiet ausge­ bildeten p-Gebiet zusammen, so ergibt sich ein in lateraler Ausdehnung kompakterer Aufbau, ferner vereinfacht sich das Herstellungsverfahren.
Das Vorsehen eines Widerstandsbereichs, der mit der p-Wanne in elektrischer Verbindung steht, gewährleistet einen kon­ trollierten Temperaturgang des elektrischen Widerstands, der für das Zünden des Hochspannungsbauelements von Bedeutung ist.
Zeichnung
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher er­ läutert. Es zeigen Fig. 1 ein erstes Ausführungsbeispiel, Fig. 2 ein zweites Ausführungsbeispiel, Fig. 3 ein drittes Ausführungsbeispiel und Fig. 4 ein viertes Ausführungs­ beispiel.
Beschreibung der Ausführungsbeispiele
Fig. 1 zeigt ein erfindungsgemäßes Hochspannungsbauelement, das in einem Halbleiterwafer 14 angeordnet ist. Das Hoch­ spannungsbauelement weist eine Vielzahl in Reihe geschal­ teter Teilbauelemente 10 auf. Im gezeigten Ausführungs­ beispiel handelt es sich bei dem Teilbauelement 10 um einen Thyristor. Der Wafer 14 ist schwach n-dotiert und weist als Trenndiffusionsgebiete ausgebildete p-Gebiete 2 auf, die den Halbleiterwafer 14, wie in der Querschnittsansicht in Fig. 1 dargestellt, vollständig durchdringen. Dadurch ist der Halbleiterwafer 14 in n-dotierte Bereiche 1 aufgeteilt. Die p-Gebiete 2, wie die n-dotierten Bereiche 1, verlaufen im wesentlichen parallel zueinander, das heißt, sie bilden senkrecht zur in Fig. 1 dargestellten Querschnittsansicht ausgedehnte parallele Streifen. In die n-dotierte Bereiche 1 ist jeweils eine p-dotierte Wanne 20 eingebracht, die im Gegensatz zu den p-Gebieten 2 den Halbleiterwafer nicht vollständig durchdringt. Die p-Wannen 20 erstrecken sich von einer linken Begrenzung 16 zu einer rechten Begrenzung 17. wobei sich die Begrenzungen senkrecht zur Querschnitts­ ansicht im wesentlichen parallel zu den n-dotierten Bereichen 1 sowie den p-Gebieten 2 erstrecken. In die p-Wan­ nen 20 ist jeweils ein stark n-dotierter Streifen 4 eingebettet, der ebenfalls senkrecht zur Querschnittsansicht parallel zu den übrigen Gebieten verläuft. Eine von einer Isolation 21 unterfütterte erste Brückenkathode 22 bzw. zweite Brückenkathode 23 verbindet jeweils die p-Wanne 20 mit dem p-Gebiet 2 des benachbarten Teilbauelements. Gleichzeitig wird jeweils der in die p-Wanne eingebrachte stark n-dotierte Streifen 4 durch die jeweilige Brückenkathode kontaktiert. Ein randständiges p-Gebiet 15 ist über eine Anodenmetallisierung 7 kontaktierbar. Die restliche Oberfläche der Vorderseite des Hochspannungsbauelements, auf der keine Kontakte angeordnet sind, ist mit einer Oxidschicht 8 zur Isolation überzogen. Auch die Rückseite des Halbleiterwafers 14 ist mit einer weiteren Oxidschicht 9 überzogen. Die Dicke 11 des Wafers von der Vorder- zur Rückseite bewegt sich in einem Bereich von beispielsweise 200 bis 500 Mikrometern, vorzugsweise in einem Bereich von 200 bis 250 Mikrometern. Das mit an der ersten Brückenkathode 22 und an der Anodenmetallisierung 7 mit Anschlußdrähten versehene Hochspannungsbauelement ist schließlich noch von einem Schutzmaterial bzw. Plastik umgeben (Anschlußdrähte wie Verpackung sind in der Fig. 1 nicht dargestellt).
Wird zwischen der ersten Brückenkathode 22 und der Anodenmetallisierung 7 eine Spannung in Durchlaßrichtung angelegt, so fließt zunächst nur ein Sperrstrom, solange zwischen dem stark n-dotierten Streifen 4 und der p-Wanne 20 eine Potentialdifferenz anliegt, die kleiner als 0,6 Volt ist. Diese Potentialdifferenz wird durch den sogenannten Untendurchwiderstand der p-Wanne 20 beeinflußt. Dabei handelt es sich um den Widerstand der p-Wanne 20 unterhalb des stark n-dotierten Streifens 4, den der Sperrstrom durch­ fließen muß, um von der rechten Begrenzung 17 zur linken Begrenzung 16 zu gelangen. Steigt die angelegte Spannung, so wächst der Sperrstrom, bis sich in der Umgebung der rechten Begrenzung 17 eine Potentialdifferenz zwischen der p-Wanne 20 und dem stark n-dotierten Streifen 4 ausbildet (beispielsweise 0,6 Volt), daß es zum Durchbruch des Hochspannungsbauelements kommt ("Überkopfzünden" des Thyristors). Der Untendurchwiderstand wiederum wird durch die Schichtdicke 24 der p-Wanne 20 unterhalb des stark n-do­ tierter Streifens 4 beeinflußt. Kleine Schichtdicke 24 bedeutet dabei großer Untendurchwiderstand der p-Wanne 20. Wählt man die Schichtdicke 24 also genügend klein, kann ein genügend großer Untendurchwiderstand eingestellt werden, so daß nicht erst bei allzu hohen Sperrströmen ein Überkopfzünden erfolgt. Ist dagegen keine p-Wanne 20 vorgesehen, sondern ist, wie aus dem Stand der Technik bekannt, der stark n-dotierte Streifen 4 in einem dem p-Ge­ biet 2 entsprechenden Gebiet eingebettet, das von der Vorderseite bis zur Rückseite des Halbleiterwafers reicht, so kann es bei einer Waferdicke größer als 100 Mikrometern vorkommen, daß der Untendurchwiderstand so klein ist, daß das Überkopfzünden des Thyristors nicht richtig oder nur bei sehr hohem Anodenstrom erfolgt. Bei dem aus dem Stand der Technik bekannten Konzept ist also der Einsatz dicker, sich selbst tragender Halbleiterwafer nicht möglich. Im gezeigten Ausführungsbeispiel, das diesen Nachteil behebt, haben die flachen p-Wannen 20, von der Oberfläche des Halbleiterwafers aus gerechnet, ungefähr eine Dicke von ca. 20-40 Mikrometern. Auch die Stromverstärkung des einzelnen NPN-Teiltransistors, der aus dem stark n-dotierten Streifen 4, der p-Wanne 20 und dem n-dotierten Bereich 1 gebildet wird, und somit auch das Kippverhalten des Thyristors, insbesondere also auch die Schaltgeschwindigkeit des Hochspannungsbauelements, wird stark durch den Abstand zwischen dem stark n-dotierten Streifen 4 und dem benachbarten n-dotierten Bereich 1 beeinflußt. Dieser Abstand ist gerade die Schichtdicke 24 der p-Wanne 20 und stellt die Basisweite des genannten NPN-Teiltransistors dar. Für eine hohe Schaltgeschwindigkeit des Hochspannungsbauelements, insbesondere für einen großen Zündstrom unmittelbar nach dem Überkopfzünden eines Thyristors ist eine große Stromverstärkung des NPN-Teil­ transistors notwendig, die über eine kleine Schichtdicke 24 und damit eine kleine Basisweite des NPN-Teiltransistors erzielbar ist. Ferner muß das Verhältnis der Dotierstoffkonzentrationen von Dotierstoffkonzentration des stark n-dotierten Streifens 4 zur Dotierstoffkonzentration der p-Wanne 20 in geeigneter Weise hoch gewählt werden. Durch den in Fig. 1 gezeigten Aufbau ist ferner eine homogene Basisweite einstellbar, das heißt, die Basisweite ist im wesentlichen an verschiedenen Orten des NPN-Übergangs des NPN-Teiltransistors die gleiche. Das bedeutet, daß beim Zünden des Thyristors an der rechten Begrenzung 17 unmittelbar die ganze Breite der p-Wanne 20 von der linken Begrenzung 16 zur rechten Begrenzung 17 zur Stromverstärkung genutzt wird, das heißt, der NPN-Teiltransistor funktioniert entlang seiner ganzen räumlichen Ausdehnung. Die ortsunabhängige Basisweite des NPN-Teiltransistors führt also dazu, daß bei einer gegebenen geforderten Stromtragfähigkeit das als Thyristor ausgebildete Teilbauelement 10 in seiner lateralen Ausdehnung kleiner ausgelegt werden kann, insbesondere sind die Breite des stark n-dotierten Streifens 4 sowie die Ausdehnung der p-Wan­ ne 20 von der linken Begrenzung 16 zur rechten Be­ grenzung 17 reduzierbar. Neben der Ausbildung des Teil­ bauelements 10 als Thyristor ist der erfindungsgemäße Aufbau auch für eine Reihenschaltung von Lichtkippdioden (also mit einem Lichtimpuls zündbare Thyristoren) oder für Triac­ bauelemente einsetzbar.
Fig. 2 zeigt ein zweites Ausführungsbeispiel eines Hoch­ spannungsbauelements, in der gleiche Bezugszeichen wie in Fig. 1 gleiche Teile bezeichnen und nicht nochmals be­ schrieben werden. Das Hochspannungsbauelement weist alter­ nativ zur Ausführung nach Fig. 1 eine p-Wanne 3 auf, die über einen p-dotierten Bereich 12 mit dem p-Gebiet 2 des benachbarten Teilbauelements in Verbindung steht. Statt Brückenkathoden wie in Fig. 1 werden im Ausführungsbeispiel nach Fig. 1 als Kathodenmetallisierungen eine erste Kathodenmetallisierung 5, eine zweite Kathodenmetallisierung 6 und weitere wie in Fig. 2 nicht eingezeichnete Metallisierungen eingesetzt, die nicht von einer Isolation 21 unterfüttert sind. Diese ist hier auch nicht notwendig, da die Kathodenmetallisierungen aufgrund der p-dotierten Bereiche 12 nicht mit den n-dotierten Bereichen 1 in Ver­ bindung kommen können. Die Funktionsweise ist im wesentlichen analog zum vorgeschriebenen Ausführungs­ beispiel. Es liegt jedoch noch ein kompakterer Aufbau vor, da kein schwach n-dotierter Bereich mehr vorgesehen ist, der die p-Wannen von den p-Gebieten 2 trennt.
Fig. 3 zeigt ein Hochspannungsbauelement, das Teilbau­ elemente mit einer p-Wanne 3 aufweist, die mit einer Gatemetallisierung 22a bzw. 23a versehen ist. Diese Gatemetallisierungen sind über Widerstandsbereiche 34 bzw. 35 mit der benachbarten Brückenkathode 22 bzw. 23 elektrisch verbunden. Die Gatemetallisierung 22a bzw. 23a ist im gezeigten Ausführungsbeispiel streifenförmig senkrecht zur gezeigten Querschnittsansicht ausgebildet, und zwar parallel zu den ebenfalls streifenförmig ausgebildeten Brücken­ kathoden. Die Gatemetallisierungen kontaktieren dabei die flachen p-Wannen in der Nähe ihrer rechten Begrenzung 17. Die Brückenkathoden unterscheiden sich von den Brücken­ kathoden der Fig. 1 dadurch, daß der PN-Übergang zwischen dem stark n-dotierten Streifen 4 und der p-Wanne 3 in der Nähe des p-dotierten Bereichs 12 nicht durch die Brücken­ kathoden kurzgeschlossen wird, das heißt, es ist statt der Isolation 21 eine alternative Isolation 32 vorgesehen, die auch teilweise über dem stark n-dotierten Streifen 4 ange­ ordnet ist. Die Isolation 32 dient zum Einstellen eines Abstands zwischen den durch die flachen p-Wannen gebildeten Untendurchwiderständen und den jeweils zugeordneten Brückenkathoden 22, 23 usw. Die Widerstandsbereiche 34, 35 usw. können zur Einstellung der Kippbedingungen des Hochspannungsbauelements zusätzlich eingesetzt werden. Dies ist sehr vorteilhaft, wenn das Kippverhalten des Hochspannungsbauelements eine sehr kleine Temperaturabhängigkeit haben soll. Die Widerstandsbereiche 34 bzw. 35 usw. sind jeweils mit dem Untendurchwiderstand der jeweils zugeordneten p-Wanne parallelgeschaltet. Da die Temperaturabhängigkeit des Widerstandsbereichs bei der Verwendung von bspw. Polysilizium klein ist im Vergleich zur Temperaturabhängigkeit des Unterdurchwiderstands, so ist bei einem klein gewählten Widerstandswert für die Widerstandsbereiche die Temperaturabhängigkeit des Widerstands der Parallelschaltung von Widerstandsbereich und Untendurchwiderstand, die die Kippbedingung beeinflußt, vom Temperaturkoeffizienten des Widerstandsbereichs bestimmt und somit klein. Dadurch ist die zum Überkopfzünden eines der Teilbauelemente erforderliche zwischen erster Brückenkathode 22 und Anodenmetalliserung 7 angelegte Spannung im wesentlichen unabhängig von der Temperatur des Hochspannungsbauelements. In einer weiteren, einfacheren Ausführungsvariante werden, statt der Brückenkathoden wie in Fig. 3 dargestellt, einfache Kathodenmetallisierungen, wie in der Beschreibung zur Fig. 2 erläutert, eingesetzt, das heißt, es entfallen die alternativen Isolationen 32. Damit in diesem Falle der Temperaturgang der Kippspannung vom Temperaturgang des Widerstandsbereichs bestimmt wird, ist der Untendurchwiderstand größer zu wählen als im in Fig. 3 gezeigten Ausführungsbeispiel.
Fig. 4 zeigt ein Hochspannungsbauelement mit getrennten p-Wan­ nen 20, ähnlich wie im in Fig. 1 gezeigten Ausführungs­ beispiel, allerdings mit Widerstandsbereichen 34, 35 usw., wie sie bereits in der Beschreibung zu Fig. 3 erläutert worden sind. Im Gegensatz zum Ausführungsbeispiel der Fig. 3 sind im Ausführungsbeispiel der Fig. 4 Untendurchwiderstand und zugeordneter Widerstandsbereich in Reihe geschaltet. Daher muß hier der Wert des Widerstandsbereichs so gewählt werden, daß er größer ist als der Untendurchwiderstand, so daß der Widerstandsbereich mit seinem kleine Temperaturgang den Temperaturgang der Durchbruchspannung bestimmt. Wahlweise können die Gatemetallisierungen 22a bzw. 23a usw. auch über dem p-do­ tierten Bereich 12 angeordnet werden (in Fig. 4 ist diese alternative Anordnung der Gatemetallisierung nicht dargestellt, nur der Bereich 12 ist hier mit seinem Bezugszeichen markiert). In diesem Falle sind die Brückenkathoden in ihrer zur Querschnittsansicht senkrechten streifenförmigen Ausdehnung mit einem oder mehreren Löchern versehen, in die isoliert von der Brückenkathode die Gatemetallisierung angeordnet ist, entweder als einfach zusammenhängendes Gebiet oder aus mehreren Teilgebieten bestehend und durch Gebiete getrennt, die mit der Metallisierung der Brückenkathode bedeckt sind. Die in den genannten Ausführungsbeispielen auftretenden Widerstandsbereiche sind vorzugsweise aus Polysilizium hergestellt und entweder zwischen zugeordneter Gate­ metallisierung und Brückenkathode des Nachbarteilbauelements angeordnet, oder aber sie werden in geeigneter Weise zwischen Brückenkathode und Halbleiterwafer, jeweils isoliert von der jeweils zugeordneten Brückenkathode und dem Halbleiterwafer, plaziert. Die letztere Anordnung ist eine bevorzugte Ausführungsform, um die Hochspannungsfestigkeit des Hochspannungsbauelements sicherzustellen.
Aufgrund der Verwendung von dicken Halbleiterwafern wird im erfindungsgemäßen Verfahren zur Herstellung der p-Gebiete 2 in vorteilhafter Weise beispielsweise ein Trenndiffusions­ verfahren eingesetzt. Dieses Trenndiffusionsverfahren besteht darin, auf beiden Seiten des Halbleiterwafers in Bereichen, die für die p-Gebiete 2 vorgesehen sind, eine Belegung mit p-Dotieratomen aufzubringen und in einem weiteren Schritt diese Dotierstoffatome eindiffundieren zu lassen, bis der Halbleiterwafer ähnlich einem Zebramuster aus alternierenden p-dotierten und schwach n-dotierten Gebieten besteht. In weiteren Schritten werden p-Wannen sowie stark n-dotierte Streifen eingebracht, wobei ins­ besondere, wenn die p-Wannen 3 über p-dotierte Bereiche 12 mit den p-Gebieten 2 in Verbindung stehen sollen, die p-Wan­ nen 20 bei bereits eingebrachten p-Gebieten 2 in ein­ fachster Weise hergestellt werden können.

Claims (15)

1. Hochspannungsbauelement auf einem n-dotierten Halb­ leiterwafer (14), mit mindestens zwei in Reihe geschalteten Teilbauelementen, dadurch gekennzeichnet, daß der eine Vorder- und eine Rückseite aufweisende Wafer (14) ein sich selbst tragendes Bauteil ist und mindestens ein Teilbau­ element (10) ein p-Gebiet (2) aufweist, das sich von der Vorder- zur Rückseite des Wafers erstreckt.
2. Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß mindestens ein Teilbauelement eine p-dotierte Wanne (20 bzw. 3) aufweist.
3. Bauelement nach Anspruch 2, dadurch gekennzeichnet, daß in die p-Wanne ein stark n-dotierter Streifen (4) einge­ bettet ist.
4. Bauelement nach Anspruch 2 oder 3, dadurch gekenn­ zeichnet, daß die p-Wanne (3) mit dem p-Gebiet (2) des benachbarten Teilbauelements über einen p-dotierten Bereich (12) zusammenhängt.
5. Bauelement nach Anspruch 2, 3 oder 4, dadurch gekenn­ zeichnet, daß eine Kathodenmetallisierung (5) bzw. eine Brückenkathode (22) die p-Wanne (3 bzw. 20) und das p-Gebiet (2) des benachbarten Teilbauelements gemeinsam kontaktiert.
6. Bauelement nach Anspruch 5, dadurch gekennzeichnet, daß die p-Wanne eine Gatemetallisierung (22a) aufweist, die mit der Kathodenmetallisierung (5) beispielsweise mit der Brückenkathode (22) über einen Widerstandsbereich (34) in elektrischem Kontakt steht.
7. Bauelement nach Anspruch 6, dadurch gekennzeichnet, daß der Widerstandsbereich aus Polysilizium besteht.
8. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Bauelement ein randständiges p-Gebiet aufweist, das mit einer Anodenmetallisierung (7) versehen ist.
9. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Rückseite des Wafers mit einer Siliziumdioxidschicht (9) bedeckt ist.
10. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Teilbauelement ein Thyristor oder ein mit einem Lichtimpuls zündbarer Thyristor ist.
11. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Bauelement von einem Schutzmaterial, insbesondere einer Kunststoffumhüllung, umgeben ist.
12. Bauelement nach einem der vorhergehenden Ansprüche, gekennzeichnet durch vertauschte Dotierungen.
13. Verfahren zur Herstellung eines Hochspannungsbauelements mit in Reihe geschalteten Teilbauelementen, dadurch gekenn­ zeichnet, daß in einem schwach n-dotierten Halbleiterwafer (14) in gleichmäßigen Abständen parallele, streifenförmige p-Gebiete (2) in den Wafer eingebracht werden, die von der Vorder- zur Rückseite des Wafers reichen und den Wafer in parallele, schwach n-dotierte Bereiche (1) aufteilen.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß beide Seiten des Halbleiterwafers über den für die streifen­ förmigen p-Gebiete (2) vorgesehenen Bereichen mit p-Dotier­ atomen belegt werden und daß in einem weiteren Schritt die Dotieratome von beiden Seiten eindiffundiert werden, bis sich von der Vorder- zur Rückseite des Halbleiterwafers erstreckende p-Gebiete (2) ausgebildet haben.
15. Verfahren nach Anspruch 13 oder 14, dadurch gekenn­ zeichnet, daß in die n-dotierten Bereiche (1) p-Wannen (20 bzw. 3) eingebracht werden.
DE19735542A 1997-08-16 1997-08-16 Hochspannungsbauelement und Verfahren zu seiner Herstellung Ceased DE19735542A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19735542A DE19735542A1 (de) 1997-08-16 1997-08-16 Hochspannungsbauelement und Verfahren zu seiner Herstellung
PCT/DE1998/000597 WO1999009597A1 (de) 1997-08-16 1998-02-28 Hochspannungsbauelement und verfahren zu seiner herstellung
JP2000510168A JP2001516147A (ja) 1997-08-16 1998-02-28 高電圧構成素子およびその製造方法
US09/485,915 US6617661B2 (en) 1997-08-16 1998-02-28 High voltage component and method for making same
EP98914831A EP1008182A1 (de) 1997-08-16 1998-02-28 Hochspannungsbauelement und verfahren zu seiner herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19735542A DE19735542A1 (de) 1997-08-16 1997-08-16 Hochspannungsbauelement und Verfahren zu seiner Herstellung

Publications (1)

Publication Number Publication Date
DE19735542A1 true DE19735542A1 (de) 1999-02-18

Family

ID=7839162

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19735542A Ceased DE19735542A1 (de) 1997-08-16 1997-08-16 Hochspannungsbauelement und Verfahren zu seiner Herstellung

Country Status (5)

Country Link
US (1) US6617661B2 (de)
EP (1) EP1008182A1 (de)
JP (1) JP2001516147A (de)
DE (1) DE19735542A1 (de)
WO (1) WO1999009597A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19958234A1 (de) * 1999-12-03 2001-06-21 Infineon Technologies Ag Anordnung zur elektrischen Isolation erster aktiver Zellen von zweiten aktiven Zellen

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4146672B2 (ja) * 2002-06-14 2008-09-10 シャープ株式会社 静電気保護素子
DE102004062183B3 (de) * 2004-12-23 2006-06-08 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Thyristoranordnung mit integriertem Schutzwiderstand und Verfahren zu deren Herstellung
DE102007029756A1 (de) * 2007-06-27 2009-01-02 X-Fab Semiconductor Foundries Ag Halbleiterstruktur zur Herstellung eines Trägerwaferkontaktes in grabenisolierten SOI-Scheiben
CN102356465A (zh) * 2009-03-16 2012-02-15 夏普株式会社 半导体装置、其制造方法和显示装置
JP2011238771A (ja) * 2010-05-11 2011-11-24 Hitachi Ltd 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH584456A5 (de) * 1975-04-24 1977-01-31 Bbc Brown Boveri & Cie
JPS54127687A (en) * 1978-03-28 1979-10-03 Mitsubishi Electric Corp Planar-type reverse conducting thyristor
EP0035841A3 (de) * 1980-03-06 1982-05-26 Westinghouse Brake And Signal Company Limited Thyristor mit kurzgeschlossenem Emitter
US4520277A (en) * 1982-05-10 1985-05-28 Texas Instruments Incorporated High gain thyristor switching circuit
US5241210A (en) 1987-02-26 1993-08-31 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
DE4108611A1 (de) * 1990-12-22 1992-06-25 Bosch Gmbh Robert Hochspannungsbauelement
JPH07235660A (ja) * 1992-09-30 1995-09-05 Rohm Co Ltd サイリスタの製造方法
FR2699015B1 (fr) * 1992-12-04 1995-02-24 Sgs Thomson Microelectronics Dispositif de protection contre des surtensions.
JP3781452B2 (ja) * 1995-03-30 2006-05-31 株式会社東芝 誘電体分離半導体装置およびその製造方法
FR2751789B1 (fr) * 1996-07-26 1998-10-23 Sgs Thomson Microelectronics Composant monolithique associant un composant haute tension et des composants logiques

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19958234A1 (de) * 1999-12-03 2001-06-21 Infineon Technologies Ag Anordnung zur elektrischen Isolation erster aktiver Zellen von zweiten aktiven Zellen
DE19958234C2 (de) * 1999-12-03 2001-12-20 Infineon Technologies Ag Anordnung eines Gebietes zur elektrischen Isolation erster aktiver Zellen von zweiten aktiven Zellen

Also Published As

Publication number Publication date
EP1008182A1 (de) 2000-06-14
US6617661B2 (en) 2003-09-09
US20020109193A1 (en) 2002-08-15
JP2001516147A (ja) 2001-09-25
WO1999009597A1 (de) 1999-02-25

Similar Documents

Publication Publication Date Title
DE69034157T2 (de) Bipolartransistor mit isolierter Gate-Elektrode und Verfahren zur Herstellung
DE19701189B4 (de) Halbleiterbauteil
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2932043C2 (de) Feldgesteuerter Thyristor und Verfahren zu seiner Herstellung
CH642485A5 (de) Leistungs-mosfet-anordnung.
DE1564527B1 (de) Halbleiterschalter fuer beide stromrichtungen
DE4405682A1 (de) Struktur einer Halbleiteranordnung
DE102018203693A1 (de) Halbleitervorrichtung
DE10129289B4 (de) Halbleitervorrichtung mit einer Diode für eine Eingangsschutzschaltung einer MOS-Vorrichtung und Verfahren zu deren Herstellung
DE19528998C2 (de) Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
WO1983002528A1 (en) Darlington transistor circuit
DE1207502B (de) Flaechenhaftes Halbleiterbauelement mit mindestens einem sperrenden pn-UEbergang und Verfahren zum Herstellen
EP0006428B1 (de) Halbleiteranordnung für ein Schwellwertelement
DE1564829B2 (de) Verfahren zum Herstellen eines Feldeffekttransistors
DE69633167T2 (de) Vertikales MOS-Halbleiterbauelement
DE19735542A1 (de) Hochspannungsbauelement und Verfahren zu seiner Herstellung
DE2953394T1 (de) Dielectrically-isolated integrated circuit complementary transistors for high voltage use
DE102006058228B4 (de) Halbleitervorrichtung
CH670173A5 (de)
DE1949523B2 (de) Halbleiterbauelement mit einem Isolierschicht-Feldeffekttransistor
DE2002841A1 (de) Halbleitervorrichtung
DE1464979C3 (de) Halbleiterschaltelement
DE2718185A1 (de) Halbleiter-verbundanordnung fuer hohe spannungen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection