EP1008182A1 - Hochspannungsbauelement und verfahren zu seiner herstellung - Google Patents

Hochspannungsbauelement und verfahren zu seiner herstellung

Info

Publication number
EP1008182A1
EP1008182A1 EP98914831A EP98914831A EP1008182A1 EP 1008182 A1 EP1008182 A1 EP 1008182A1 EP 98914831 A EP98914831 A EP 98914831A EP 98914831 A EP98914831 A EP 98914831A EP 1008182 A1 EP1008182 A1 EP 1008182A1
Authority
EP
European Patent Office
Prior art keywords
component
doped
wafer
component according
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP98914831A
Other languages
English (en)
French (fr)
Inventor
Hartmut Michel
Bernd Bireckoven
Dirk Hoheisel
Ning Qu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of EP1008182A1 publication Critical patent/EP1008182A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Definitions

  • the invention is based on a high-voltage component or a method for producing a high-voltage component according to the type of the independent claims.
  • a high-voltage component is already known from DE 4108611, in which partial components arranged laterally on a carrier plate are connected in series. The partial components are integrated in a thin silicon layer applied to the carrier plate, which preferably has a thickness of approximately 100 micrometers.
  • the high-voltage component according to the invention with the characterizing features of the independent device claim has the advantage of a simple construction, since no carrier plate is necessary due to the use of a wafer that carries itself. This results in a compact, space-saving construction.
  • Another advantage is that the use of an appropriately thick wafer results in a better current distribution, in particular a higher current carrying capacity of the high-voltage component, since a larger volume of semiconductor material can contribute to a briefly high current flow, as is particularly the case when using ignition systems is required for motor vehicles.
  • the method according to the invention with the characteristic features of the The independent method claim has the advantage that it represents a simple method for producing a high-voltage component, the use of a carrier plate in particular being omitted and the component directly, for example without the laborious handling of an insulated carrier plate, after the etching and passivation.
  • B. by Ummolden or by casting, can be packed.
  • the measures listed in the dependent claims enable advantageous developments and improvements of the high-voltage component or method for its production specified in the independent claims. It is particularly advantageous that the high-voltage component has, in addition to p-doped regions designed as separation diffusion regions, flat p-doped wells.
  • This makes it possible to implement a base width of an NPN sub-transistor which is variable but nevertheless spatially homogeneous in wide areas, for example if such an NPN sub-transistor is part of a thyristor which is the sub-component.
  • spatially homogeneous small base widths can be set, which lead to large current amplifications in a thyristor as a component, as are required for use to control an ignition current of an ignition coil in the motor vehicle.
  • FIG. 1 shows a first exemplary embodiment
  • FIG. 2 shows a second exemplary embodiment
  • FIG. 3 shows a third exemplary embodiment
  • FIG. 4 shows a fourth exemplary embodiment.
  • FIG. 1 shows a high-voltage component according to the invention, which is arranged in a semiconductor wafer 14.
  • the high-voltage component has a plurality of sub-components 10 connected in series.
  • the component 10 is a thyristor.
  • the wafer 14 is weakly n-doped and has p-regions 2 designed as separation diffusion regions, which completely penetrate the semiconductor wafer 14, as shown in the cross-sectional view in FIG. 1.
  • the semiconductor wafer 14 is divided into n-doped regions 1.
  • the p-regions 2, like the n-doped regions 1, run essentially parallel to one another, that is to say they form perpendicular to the cross-sectional view shown in FIG extensive parallel stripes.
  • a p-doped well 20 is introduced into each of the n-doped regions 1, which, in contrast to the p-regions 2, does not completely penetrate the semiconductor wafer.
  • the p-wells 20 extend from a left boundary 16 to a right boundary 17, the boundaries extending perpendicular to the cross-sectional view extending essentially parallel to the n-doped regions 1 and the p-regions 2.
  • a strongly n-doped strip 4 is embedded in each of the p-wells 20 and also runs perpendicular to the cross-sectional view parallel to the other areas.
  • the strongly n-doped strip 4 introduced into the p-well is contacted by the respective bridge cathode.
  • An edge p-region 15 can be contacted via an anode metallization 7.
  • the remaining surface of the front of the high-voltage component, on which no contacts are arranged, is coated with an oxide layer 8 for insulation.
  • the back of the semiconductor wafer 14 is also coated with a further oxide layer 9.
  • the thickness 11 of the wafer from the front to the rear is in a range from, for example, 200 to 500 micrometers, preferably in a range from 200 to 250 micrometers.
  • the high-voltage component provided with connecting wires on the first bridge cathode 22 and on the anode metallization 7 is finally surrounded by a protective material or plastic (connecting wires and packaging are not shown in FIG. 1).
  • the reverse current increases until a potential difference between the p-well 20 and the heavily n-doped strip 4 forms in the vicinity of the right limit 17 (for example 0.6 volts) that the high-voltage component breaks down comes ("overhead firing" of the thyristor).
  • the bottom resistance is in turn influenced by the layer thickness 24 of the p-well 20 underneath the heavily n-doped strip 4.
  • Small layer thickness 24 means large undermight resistance of the p-well 20. If the layer thickness 24 is selected So sufficiently small, a sufficiently large under-resistance can be set, so that not only at too high reverse currents
  • the current gain of the individual NPN Partial transistor which is formed from the heavily n-doped strip 4, the p-well 20 and the n-doped region 1, and thus also the tilting behavior of the thyristor, in particular the speed of the high-voltage component, is strongly affected by the distance between the heavily n-doped strips 4 and the adjacent n-doped region 1 influenced. This distance is just the layer thickness 24 of the p-well 20 and represents the base width of the NPN partial transistor mentioned. For a high switching speed of the
  • the ratio of the dopant concentrations of the dopant concentration of the heavily n-doped strip 4 to the dopant concentration of the p-well 20 must be suitably high.
  • the structure shown in FIG. 1 also makes it possible to set a homogeneous base width, that is to say the base width is essentially the same at different locations of the NPN junction of the NPN partial transistor. This means that when the thyristor is fired at the right boundary 17, the entire width of the p-well 20 is immediately from the left
  • Limit 16 to the right limit 17 is used for current amplification, that is, the NPN partial transistor works along its entire spatial extent.
  • the location-independent base width of the NPN partial transistor thus leads to the fact that at a given required
  • the component 10 designed as a thyristor can be made smaller in its lateral extent, in particular the width of the heavily n-doped strip 4 and the extent of the p-well 20 from the left boundary 16 to the right limit 17 reducible.
  • the structure according to the invention can also be used for a series connection of light-tipping diodes (ie thyristors that can be fired with a light pulse) or for triac components.
  • FIG. 2 shows a second exemplary embodiment of a high-voltage component, in which the same reference numerals as in FIG. 1 designate the same parts and are not described again.
  • the high-voltage component has a p-well 3 which is connected to the p-region 2 of the adjacent sub-component via a p-doped region 12.
  • a first is used as the cathode metallizations in the exemplary embodiment according to FIG.
  • Cathode metallization 5, a second cathode metallization 6 and other metallizations, not shown in FIG. 2, are used, which are not relined by an insulation 21. This is not necessary here either because the cathode metallizations cannot come into contact with the n-doped regions 1 due to the p-doped regions 12.
  • the mode of operation is essentially analogous to the prescribed exemplary embodiment. However, there is still a more compact design since there is no longer a weakly n-doped region which separates the p-wells from the p-regions 2.
  • FIG. 3 shows a high-voltage component which has partial components with a p-well 3, which is provided with a gate metallization 22a or 23a.
  • Gate metallizations are electrically connected to the adjacent bridge cathode 22 and 23 via resistance areas 34 and 35, respectively.
  • the gate metallization 22a or 23a is designed in the form of a strip perpendicular to the cross-sectional view shown, in particular in parallel to the bridge cathodes, which are also strip-shaped.
  • the gate metallizations contact the flat p-wells near their right boundary 17.
  • the bridge cathodes differ from the bridge cathodes of FIG.
  • an alternative insulation 32 is provided, which is also partially arranged above the heavily n-doped strip 4.
  • the insulation 32 serves to set a distance between the bottom resistances formed by the flat p-wells and the respectively associated bridge cathodes 22, 23 etc.
  • the resistance areas 34, 35 etc. can be used to set the tilting conditions of the
  • High-voltage component can also be used. This is very advantageous if the tilting behavior of the high-voltage component should have a very small temperature dependency.
  • the resistance areas 34 and 35 etc. are each connected in parallel with the bottom resistance of the respectively assigned p-well. Since the temperature dependence of the resistance range when using, for example, polysilicon is small in comparison to the temperature dependence of the under-resistance, a small resistance value for the
  • Resistance ranges the temperature dependency of the resistance of the parallel connection of the resistance range and the bottom resistance, which influences the tilting condition, is determined by the temperature coefficient of the resistance range and is therefore small. This makes the one for overhead lighting one of the
  • FIG. 4 shows a high-voltage component with separate p-wells 20, similar to the exemplary embodiment shown in FIG. 1, but with resistance regions 34, 35, etc., as have already been explained in the description of FIG. 3.
  • the bottom resistance and the assigned resistance range are connected in series. Therefore, the value of the resistance range must be chosen so that it is greater than the bottom resistance, so that the resistance range with its small temperature response determines the temperature response of the breakdown voltage.
  • Gate metalizations 22a and 23a etc. can also be arranged over the p-doped region 12 (this alternative arrangement of the gate metalization is not shown in FIG. 4, only the region 12 is marked here with its reference symbol). In this case they are
  • bridge cathodes in their strip-shaped extension perpendicular to the cross-sectional view with one or more holes into which the gate metallization is arranged in isolation from the bridge cathode, either as a simply connected area or consisting of several sub-areas and separated by areas which are covered with the metallization of the bridge cathode.
  • the resistance areas occurring in the exemplary embodiments mentioned are preferably made of polysilicon and either between assigned gate Metallization and bridge cathode of the neighboring component arranged, or they are placed in a suitable manner between the bridge cathode and the semiconductor wafer, each isolated from the respectively associated bridge cathode and the semiconductor wafer. The latter arrangement is a preferred embodiment for ensuring the high-voltage strength of the high-voltage component.
  • This separation diffusion method consists of applying p-type dopant atoms on both sides of the semiconductor wafer in areas which are provided for the p-type regions 2 and in a further step allowing these dopant atoms to diffuse in until the semiconductor wafer is similar to a zebra pattern consisting of alternating p -doped and weakly n-doped areas.
  • p-wells and heavily n-doped strips are introduced, with the p-wells 20 in particular if the p-wells 3 are to be connected to the p-regions 2 via p-doped regions 12, with p -Areas 2 can be produced in the simplest way.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)

Abstract

Es wird ein Hochspannungsbauelement bzw. ein Verfahren zur Herstellung eines Hochspannungsbauelements vorgeschlagen, dass zum Schalten von Strömen bei grossen Spannungen dient. Das Bauelement umfasst auf einen selbsttragenden Halbleiterwafer (14) lateral angeordnete und in Reihe geschaltete Teilbauelemente (10), die beispielsweise ab einer gewissen zwischen einer ersten Brückenkathode (22) und einer Anodenmetallisierung (7) angelegten Spannung durchschalten. Mindestens ein Teilbauelement weist ein Gebiet auf, das sich von der Vorder- zur Rückseite des Halbleiterwafers erstreckt.

Description

Hochspannungsbauelement und Verfahren zu seiner Herstellung
Stand der Technik
Die Erfindung geht aus von einem Hochspannungsbauelement bzw. einem Verfahren zur Herstellung eines Hochspannungs- bauelements nach der Gattung der unabhängigen Ansprüche. Aus der DE 4108611 ist bereits ein Hochspannungsbauelement bekannt, bei dem auf einer Trägerplatte lateral angeordnete Teilbauelemente in Reihe geschaltet sind. Die Teilbauelemente sind dabei in einer auf der Trägerplatte aufgebrachten dünnen Siliciumschicht integriert, die vorzugsweise eine Dicke von ca. 100 Mikrometern aufweist.
Vorteile der Erfindung
Das erfindungsgemäße Hochspannungsbauelement mit den kennzeichnenden Merkmalen des unabhängigen Vorrichtungsanspruchs hat demgegenüber den Vorteil eines einfachen Aufbaus, da auf Grund der Verwendung eines Wafers, der sich selbst trägt, keine Trägerplatte notwendig ist. Dadurch ergibt sich ein kompakter platzsparender Aufbau. Als weiterer Vorteil ist anzusehen, daß sich durch die Verwendung eines entsprechend dicken Wafers eine bessere Strom- Verteilung, insbesondere eine höhere Stromtragfähigkeit des Hochspannungsbauelements ergibt, da ein größeres Volumen an Halbleitermaterial zu einem kurzzeitig hohen Stromfluß beitragen kann, wie er insbesondere im Einsatz von Zündsystemen bei Kraftfahrzeugen erforderlich ist. Das erfin- dungsgemäße Verfahren mit den kennzeichnenden Merkmalen des unabhängigen Verfahrensanspruchs hat den Vorteil, daß es ein einfaches Verfahren zur Herstellung eines Hochspannungs- bauelements darstellt, wobei insbesondere die Verwendung einer Trägerplatte entfällt sowie das Bauelement ohne um- ständliche Handhabung einer isolierten Trägerplatte nach dem Ätzen und Passivieren direkt, z. B. durch Ummolden oder durch Umgießen, verpackt werden kann.
Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des in den unabhängigen Ansprüchen angegebenen Hochspannungsbauelements bzw. Verfahrens zu seiner Herstellung möglich. Besonders vorteilhaft ist, daß das Hochspannungsbauelement neben als Trenndiffusionsgebieten ausgebildeten p-dotierten Gebieten flache p-dotierte Wannen aufweist. Dadurch wird es möglich, eine in weiten Bereichen variable gleichwohl räumlich homogene Basisweite eines NPN- Teiltransistors zu realisieren, bspw. wenn ein solcher NPN- Teiltransistor Teil eines Thyristors ist, der das Teilbau- element darstellt. Insbesondere können definiert räumlich homogene kleine Basisweiten eingestellt werden, die bei einem Thyristor als Bauelement zu großen Stromverstärkungen führen, wie sie für den Einsatz zur Steuerung eines Zündstroms einer Zündspule im Kraftfahrzeug erforderlich sind. Außerdem ist trotz der Verwendung eines dicken, sich selbst tragenden Wafers ein großer Untendurchwiderstand erzielbar, so daß ein Zünden des Thyristors in zuverlässiger Weise und bei nicht zu hohen Anodenströmen erfolgt. Das Verfahren, Trenndiffusionen einzubringen und außerdem flache p-dotierte Wannen einzubringen, erlaubt ein einfaches
Einstellen genauer Basisweiten bei Verwendung dicker Wafer. Dies erklärt sich dadurch, daß Diffusionszonen, die nur flach in den Wafer hineinragen, in ihrer geometrischen Ausdehnung exakter festgelegt werden können als bei- spielsweise Trenndiffusionsgebiete. Hängt die p-Wanne mit dem als Trenndiffusionsgebiet ausgebildeten p-Gebiet zusammen, so ergibt sich ein in lateraler Ausdehnung kompakterer Aufbau, ferner vereinfacht sich das Herstellungsverfahren.
Das Vorsehen eines Widerstandsbereichs, der mit der p-Wanne in elektrischer Verbindung steht, gewährleistet einen kontrollierten Temperaturgang des elektrischen Widerstands, der für das Zünden des Hochspannungsbauelements von Bedeutung ist .
Zeichnung
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert . Es zeigen Figur 1 ein erstes Ausführungsbeispiel, Figur 2 ein zweites Ausführungsbeispiel, Figur 3 ein drittes Ausführungsbeispiel und Figur 4 ein viertes Ausführungs- beispiel.
Beschreibung der Ausführungsbeispiele
Figur 1 zeigt ein erfindungsgemäßes Hochspannungsbauelement, das in einem Halbleiterwafer 14 angeordnet ist. Das Hochspannungsbauelement weist eine Vielzahl in Reihe geschalteter Teilbauelemente 10 auf. Im gezeigten Ausführungsbeispiel handelt es sich bei dem Teilbauelement 10 um einen Thyristor. Der Wafer 14 ist schwach n-dotiert und weist als Trenndiffusionsgebiete ausgebildete p-Gebiete 2 auf, die den Halbleiterwafer 14, wie in der Querschnittsansicht in Figur 1 dargestellt, vollständig durchdringen. Dadurch ist der Halbleiterwafer 14 in n-dotierte Bereiche 1 aufgeteilt. Die p-Gebiete 2, wie die n-dotierten Bereiche 1, verlaufen im wesentlichen parallel zueinander, das heißt, sie bilden senkrecht zur in Figur 1 dargestellten Querschnittsansicht ausgedehnte parallele Streifen. In die n-dotierte Bereiche 1 ist jeweils eine p-dotierte Wanne 20 eingebracht, die im Gegensatz zu den p-Gebieten 2 den Halbleiterwafer nicht vollständig durchdringt. Die p-Wannen 20 erstrecken sich von einer linken Begrenzung 16 zu einer rechten Begrenzung 17, wobei sich die Begrenzungen senkrecht zur Querschnitts- ansieht im wesentlichen parallel zu den n-dotierten Bereichen 1 sowie den p-Gebieten 2 erstrecken. In die p- Wannen 20 ist jeweils ein stark n-dotierter Streifen 4 eingebettet, der ebenfalls senkrecht zur Querschnittsansicht parallel zu den übrigen Gebieten verläuft . Eine von einer Isolation 21 unterfütterte erste Brückenkathode 22 bzw. zweite Brückenkathode 23 verbindet jeweils die p-Wanne 20 mit dem p-Gebiet 2 des benachbarten Teilbauelements. Gleichzeitig wird jeweils der in die p-Wanne eingebrachte stark n-dotierte Streifen 4 durch die jeweilige Brückenkathode kontaktiert . Ein randständiges p-Gebiet 15 ist über eine Anodenmetallisierung 7 kontaktierbar . Die restliche Oberfläche der Vorderseite des Hochspannungsbauelements, auf der keine Kontakte angeordnet sind, ist mit einer Oxidschicht 8 zur Isolation überzogen. Auch die Rückseite des Halbleiterwafers 14 ist mit einer weiteren Oxidschicht 9 überzogen. Die Dicke 11 des Wafers von der Vorder- zur Rückseite bewegt sich in einem Bereich von beispielsweise 200 bis 500 Mikrometern, vorzugsweise in einem Bereich von 200 bis 250 Mikrometern. Das mit an der ersten Brückenkathode 22 und an der Anodenmetallisierung 7 mit Anschlußdrähten versehene Hochspannungsbauelement ist schließlich noch von einem Schutzmaterial bzw. Plastik umgeben (Anschlußdrähte wie Verpackung sind in der Figur 1 nicht dargestellt) .
Wird zwischen der ersten Brückenkathode 22 und der Anodenmetalisierung 7 eine Spannung in Durchlaßrichtung angelegt, so fließt zunächst nur ein Sperrstrom, solange zwischen dem stark n-dotierten Streifen 4 und der p-Wanne 20 eine Potentialdifferenz anliegt, die kleiner als 0,6 Volt ist. Diese Potenzialdifferenz wird durch den sogennannten Untendurchwiderstand der p-Wanne 20 beeinflußt. Dabei handelt es sich um den Widerstand der p-Wanne 20 unterhalb des stark n-dotierten Streifens 4, den der Sperrstrom durchfließen muß, um von der rechten Begrenzung 17 zur linken Begrenzung 16 zu gelangen. Steigt die angelegte Spannung, so wächst der Sperrstrom, bis sich in der Umgebung der rechten Begrenzung 17 eine Potentialdifferenz zwischen der p-Wanne 20 und dem stark n-dotierten Streifen 4 ausbildet (beispielsweise 0,6 Volt), daß es zum Durchbruch des Hochspannungsbauelements kommt („Überkopfzünden" des Thyristors) . Der Untendurchwiderstand wiederum wird durch die Schichtdicke 24 der p-Wanne 20 unterhalb des stark n- dotierter Streifens 4 beeinflußt. Kleine Schichtdicke 24 bedeutet dabei großer Untendurchwiderstand der p-Wanne 20. Wählt man die Schichtdicke 24 also genügend klein, kann ein genügend großer Untendurchwiderstand eingestellt werden, so daß nicht erst bei allzu hohen Sperrströmen ein
Überkopfzünden erfolgt. Ist dagegen keine p-Wanne 20 vorgesehen, sondern ist, wie aus dem Stand der Technik bekannt, der stark n-dotierte Streifen 4 in einem dem p- Gebiet 2 entsprechenden Gebiet eingebettet, das von der Vorderseite bis zur Rückseite des Halbleiterwafers reicht, so kann es bei einer Waferdicke größer als 100 Mikrometern vorkommen, daß der Untendurchwiderstand so klein ist, daß das Überkopfzünden des Thyristors nicht richtig oder nur bei sehr hohem Anodenstrom erfolgt . Bei dem aus dem Stand der Technik bekannten Konzept ist also der Einsatz dicker, sich selbst tragender Halbleiterwafer nicht möglich. Im gezeigten Ausführungsbeispiel, das diesen Nachteil behebt, haben die flachen p-Wannen 20, von der Oberfläche des Halbleiterwafers aus gerechnet, ungefähr eine Dicke von ca. 20 - 40 Mikrometern. Auch die Stromverstärkung des einzelnen NPN- Teiltransistors, der aus dem stark n-dotierten Streifen 4, der p-Wanne 20 und dem n-dotierten Bereich 1 gebildet wird, und somit auch das Kippverhalten des Thyristors, insbesondere also auch die Sehaltgeschwindigkeit des Hochspannungsbauelements, wird stark durch den Abstand zwischen dem stark n-dotierten Streifen 4 und dem benachbarten n-dotierten Bereich 1 beeinflußt. Dieser Abstand ist gerade die Schichtdicke 24 der p-Wanne 20 und stellt die Basisweite des genannten NPN-Teiltransistors dar. Für eine hohe Schaltgeschwindigkeit des
Hochspannungsbauelements, insbesondere für einen großen Zündstrom unmittelbar nach dem Überkopfzünden eines Thyristors ist eine große Stromverstärkung des NPN- Teiltransistors notwendig, die über eine kleine Schichtdicke 24 und damit eine kleine Basisweite des NPN-Teiltransistors erzielbar ist. Ferner muß das Verhältnis der Dotierstoffkonzentrationen von Dotierstoffkonzentration des stark n-dotierten Streifens 4 zur Dotierstoffkonzentration der p-Wanne 20 in geeigneter Weise hoch gewählt werden. Durch den in Figur 1 gezeigten Aufbau ist ferner eine homogene Basisweite einstellbar, das heißt, die Basisweite ist im wesentlichen an verschiedenen Orten des NPN-Übergangs des NPN-Teiltransistors die gleiche. Das bedeutet, daß beim Zünden des Thyristors an der rechten Begrenzung 17 unmittelbar die ganze Breite der p-Wanne 20 von der linken
Begrenzung 16 zur rechten Begrenzung 17 zur Stromverstärkung genutzt wird, das heißt, der NPN-Teiltransistor funktioniert entlang seiner ganzen räumlichen Ausdehnung. Die ortsunabhängige Basisweite des NPN-Teiltransistors führt also dazu, daß bei einer gegebenen geforderten
Stromtragfähigkeit das als Thyristor ausgebildete Teilbauelement 10 in seiner lateralen Ausdehnung kleiner ausgelegt werden kann, insbesondere sind die Breite des stark n-dotierten Streifens 4 sowie die Ausdehnung der p- Wanne 20 von der linken Begrenzung 16 zur rechten Be- grenzung 17 reduzierbar. Neben der Ausbildung des Teilbauelements 10 als Thyristor ist der erfindungsgemäße Aufbau auch für eine Reihenschaltung von Lichtkippdioden (also mit einem Lichtimpuls zündbare Thyristoren) oder für Triac- bauelemente einsetzbar.
Figur 2 zeigt ein zweites Ausführungsbeispiel eines Hochspannungsbauelements, in der gleiche Bezugszeichen wie in Figur 1 gleiche Teile bezeichnen und nicht nochmals be- schrieben werden. Das Hochspannungsbauelement weist alternativ zur Ausführung nach Figur 1 eine p-Wanne 3 auf, die über einen p-dotierten Bereich 12 mit dem p-Gebiet 2 des benachbarten Teilbauelements in Verbindung steht. Statt Brückenkathoden wie in Figur 1 werden im Ausführungsbeispiel nach Figur 1 als Kathodenmetallisierungen eine erste
Kathodenmetallisierung 5, eine zweite Kathodenmetallisierung 6 und weitere wie in Figur 2 nicht eingezeichnete Metallisierungen eingesetzt, die nicht von einer Isolation 21 unterfüttert sind. Diese ist hier auch nicht notwendig, da die Kathodenmetallisierungen aufgrund der p-dotierten Bereiche 12 nicht mit den n-dotierten Bereichen 1 in Verbindung kommen können. Die Funktionsweise ist im wesentlichen analog zum vorgeschriebenen Ausführungs- beispiel. Es liegt jedoch noch ein kompakterer Aufbau vor, da kein schwach n-dotierter Bereich mehr vorgesehen ist, der die p-Wannen von den p-Gebieten 2 trennt.
Figur 3 zeigt ein Hochspannungsbauelement, das Teilbauelemente mit einer p-Wanne 3 aufweist, die mit einer Gatemetallisierung 22a bzw. 23a versehen ist. Diese
Gatemetallisierungen sind über Widerstandsbereiche 34 bzw. 35 mit der benachbarten Brückenkathode 22 bzw. 23 elektrisch verbunden. Die Gatemetallisierung 22a bzw. 23a ist im gezeigten Ausführungsbeispiel streifenförmig senkrecht zur gezeigten Querschnittsansicht ausgebildet, und zwar parallel zu den ebenfalls streifenförmig ausgebildeten Brückenkathoden. Die Gatemetallisierungen kontaktieren dabei die flachen p-Wannen in der Nähe ihrer rechten Begrenzung 17. Die Brückenkathoden unterscheiden sich von den Brücken- kathoden der Figur 1 dadurch, daß der PN-Übergang zwischen dem stark n-dotierten Streifen 4 und der p-Wanne 3 in der Nähe des p-dotierten Bereichs 12 nicht durch die Brückenkathoden kurzgeschlossen wird, das heißt, es ist statt der Isolation 21 eine alternative Isolation 32 vorgesehen, die auch teilweise über dem stark n-dotierten Streifen 4 angeordnet ist. Die Isolation 32 dient zum Einstellen eines Abstands zwischen den durch die flachen p-Wannen gebildeten Untendurchwiderständen und den jeweils zugeordneten Brückenkathoden 22, 23 usw. Die Widerstandsbereiche 34, 35 usw. können zur Einstellung der Kippbedingungen des
Hochspannungsbauelements zusätzlich eingesetzt werden. Dies ist sehr vorteilhaft, wenn das Kippverhalten des Hochspannungsbauelements eine sehr kleine Temperaturabhängigkeit haben soll . Die Widerstandsbereiche 34 bzw. 35 usw. sind jeweils mit dem Untendurchwiderstand der jeweils zugeordneten p-Wanne parallelgeschaltet. Da die Temperaturabhängigkeit des Widerstandsbereichs bei der Verwendung von bspw. Polysilizium klein ist im Vergleich zur Temperaturabhängigkeit des Unterdurchwiderstands, so ist bei einem klein gewählten Widerstandswert für die
Widerstandsbereiche die Temperaturabhängigkeit des Widerstands der Parallelschaltung von Widerstandsbereich und Untendurchwiderstand, die die Kippbedingung beeinflußt, vom Temperaturkoeffizienten des Widerstandsbereichs bestimmt und somit klein. Dadurch ist die zum Überkopfzünden eines der
Teilbauelemente erforderliche zwischen erster Brückenkathode 22 und Anodenmetalliserung 7 angelegte Spannung im wesentlichen unabhängig von der Temperatur des Hochspannungsbauelements. In einer weiteren, einfacheren Ausführungsvariante werden, statt der Brückenkathoden wie in Figur 3 dargestellt, einfache Kathodenmetallisierungen, wie in der Beschreibung zur Figur 2 erläutert, eingesetzt, das heißt, es entfallen die alternativen Isolationen 32. Damit in diesem Falle der Temperaturgang der Kippspannung vom Temperaturgang des Widerstandsbereichs bestimmt wird, ist der Untendurchwiderstand größer zu wählen als im in Figur 3 gezeigten Ausführungsbeispiel.
Figur 4 zeigt ein Hochspannungsbauelement mit getrennten p- Wannen 20, ähnlich wie im in Figur 1 gezeigten Ausführungsbeispiel, allerdings mit Widerstandsbereichen 34, 35 usw., wie sie bereits in der Beschreibung zu Figur 3 erläutert worden sind. Im Gegensatz zum Ausführungsbeispiel der Figur 3 sind im Ausführungsbeispiel der Figur 4 Untendurchwiderstand und zugeordneter Widerstandsbereich in Reihe geschaltet . Daher muß hier der Wert des Widerstandsbereichs so gewählt werden, daß er größer ist als der Untendurchwiderstand, so daß der Widerstandsbereich mit seinem kleine Temperaturgang den Temperaturgang der Durchbruchspannung bestimmt. Wahlweise können die
Gatemetallisierungen 22a bzw. 23a usw. auch über dem p- dotierten Bereich 12 angeordnet werden (in Figur 4 ist diese alternative Anordnung der Gatemetallisierung nicht dargestellt, nur der Bereich 12 ist hier mit seinem Bezugszeichen markiert) . In diesem Falle sind die
Brückenkathoden in ihrer zur Querschnittsansicht senkrechten streifenförmigen Ausdehnung mit einem oder mehreren Löchern versehen, in die isoliert von der Brückenkathode die Gatemetallisierung angeordnet ist, entweder als einfach zusammenhängendes Gebiet oder aus mehreren Teilgebieten bestehend und durch Gebiete getrennt, die mit der Metallisierung der Brückenkathode bedeckt sind. Die in den genannten Ausführungsbeispielen auftretenden Widerstandsbereiche sind vorzugsweise aus Polysilizium hergestellt und entweder zwischen zugeordneter Gate- metallisierung und Brückenkathode des Nachbarteilbauelements angeordnet, oder aber sie werden in geeigneter Weise zwischen Brückenkathode und Halbleiterwafer, jeweils isoliert von der jeweils zugeordneten Brückenkathode und dem Halbleiterwafer, plaziert. Die letztere Anordnung ist eine bevorzugte Ausführungsform, um die Hochspannungsfestigkeit des Hochspannungsbauelements sicherzustellen.
Aufgrund der Verwendung von dicken Halbleiterwafern wird im erfindungsgemäßen Verfahren zur Herstellung der p-Gebiete 2 in vorteilhafter Weise beispielsweise ein Trenndiffusionsverfahren eingesetzt. Dieses Trenndiffusionsverfahren besteht darin, auf beiden Seiten des Halbleiterwafers in Bereichen, die für die p-Gebiete 2 vorgesehen sind, eine Belegung mit p-Dotieratomen aufzubringen und in einem weiteren Schritt diese Dotierstoffatome eindiffundieren zu lassen, bis der Halbleiterwafer ähnlich einem Zebramuster aus alternierenden p-dotierten und schwach n-dotierten Gebieten besteht . In weiteren Schritten werden p-Wannen sowie stark n-dotierte Streifen eingebracht, wobei insbesondere, wenn die p-Wannen 3 über p-dotierte Bereiche 12 mit den p-Gebieten 2 in Verbindung stehen sollen, die p- Wannen 20 bei bereits eingebrachten p-Gebieten 2 in einfachster Weise hergestellt werden können.

Claims

Ansprüche
1. Hochspannungsbauelement auf einem n-dotierten Halb- leiterwafer (14) , mit mindestens zwei in Reihe geschalteten Teilbauelementen, dadurch gekennzeichnet, daß der eine Vorder- und eine Rückseite aufweisende Wafer (14) ein sich selbst tragendes Bauteil ist und mindestens ein Teilbauelement (10) ein p-Gebiet (2) aufweist, das sich von der Vorder- zur Rückseite des Wafers erstreckt .
2. Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß mindestens ein Teilbauelement eine p-dotierte Wanne (20 bzw. 3) aufweist.
3. Bauelement nach Anspruch 2, dadurch gekennzeichnet, daß in die p-Wanne ein stark n-dotierter Streifen (4) eingebettet ist.
4. Bauelement nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die p-Wanne (3) mit dem p-Gebiet (2) des benachbarten Teilbauelements über einen p-dotierten Bereich ( 12 ) zusammenhängt .
5. Bauelement nach Anspruch 2, 3 oder 4, dadurch gekennzeichnet, daß eine Kathodenmetallisierung (5) bzw. eine Brückenkathode (22) die p-Wanne (3 bzw. 20) und das p-Gebiet (2) des benachbarten Teilbauelements gemeinsam kontaktiert.
6. Bauelement nach Anspruch 5, dadurch gekennzeichnet, daß die p-Wanne eine Gatemetallisierung (22a) aufweist, die mit der Kathodenmetallisierung (5) beispielsweise, mit der Brückenkathode (22) über einen Widerstandsbereich (34) in elektrischem Kontakt steht .
7. Bauelement nach Anspruch 6, dadurch gekennzeichnet, daß der Widerstandsbereich aus Polysilizium besteht.
8. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Bauelement ein randständiges p-Gebiet aufweist, das mit einer Anodenmetallisierung (7) versehen ist .
9. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Rückseite des Wafers mit einer Siliziumdioxidschicht (9) bedeckt ist.
10. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Teilbauelement ein Thyristor oder ein mit einem Lichtimpuls zündbarer Thyristor ist.
11. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Bauelement von einem
Schutzmaterial, insbesondere einer KunstStoffUmhüllung, umgeben ist.
12. Bauelement nach einem der vorhergehenden Ansprüche, gekennzeichnet durch vertauschte Dotierungen.
13. Verfahren zur Herstellung eines Hochspannungsbauelements mit in Reihe geschalteten Teilbauelementen, dadurch gekennzeichnet, daß in einem schwach n-dotierten Halbleiterwafer (14) in gleichmäßigen Abständen parallele, streifenförmige p-Gebiete (2) in den Wafer eingebracht werden, die von der Vorder- zur Rückseite des Wafers reichen und den Wafer in parallele, schwach n-dotierte Bereiche (1) aufteilen.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß beide Seiten des Halbleiterwafers über den für die streifen- förmigen p-Gebiete (2) vorgesehenen Bereichen mit p-Dotier- atomen belegt werden und daß in einem weiteren Schritt die Dotieratome von beiden Seiten eindiffundiert werden, bis sich von der Vorder- zur Rückseite des Halbleiterwafers erstreckende p-Gebiete (2) ausgebildet haben.
15. Verfahren nach Anspruch 13 oder 14, dadurch gekennzeichnet, daß in die n-dotierten Bereiche (1) p-Wannen (20 bwz . 3) eingebracht werden.
EP98914831A 1997-08-16 1998-02-28 Hochspannungsbauelement und verfahren zu seiner herstellung Withdrawn EP1008182A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19735542A DE19735542A1 (de) 1997-08-16 1997-08-16 Hochspannungsbauelement und Verfahren zu seiner Herstellung
DE19735542 1997-08-16
PCT/DE1998/000597 WO1999009597A1 (de) 1997-08-16 1998-02-28 Hochspannungsbauelement und verfahren zu seiner herstellung

Publications (1)

Publication Number Publication Date
EP1008182A1 true EP1008182A1 (de) 2000-06-14

Family

ID=7839162

Family Applications (1)

Application Number Title Priority Date Filing Date
EP98914831A Withdrawn EP1008182A1 (de) 1997-08-16 1998-02-28 Hochspannungsbauelement und verfahren zu seiner herstellung

Country Status (5)

Country Link
US (1) US6617661B2 (de)
EP (1) EP1008182A1 (de)
JP (1) JP2001516147A (de)
DE (1) DE19735542A1 (de)
WO (1) WO1999009597A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19958234C2 (de) * 1999-12-03 2001-12-20 Infineon Technologies Ag Anordnung eines Gebietes zur elektrischen Isolation erster aktiver Zellen von zweiten aktiven Zellen
JP4146672B2 (ja) * 2002-06-14 2008-09-10 シャープ株式会社 静電気保護素子
DE102004062183B3 (de) * 2004-12-23 2006-06-08 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Thyristoranordnung mit integriertem Schutzwiderstand und Verfahren zu deren Herstellung
DE102007029756A1 (de) * 2007-06-27 2009-01-02 X-Fab Semiconductor Foundries Ag Halbleiterstruktur zur Herstellung eines Trägerwaferkontaktes in grabenisolierten SOI-Scheiben
US20120043540A1 (en) * 2009-03-16 2012-02-23 Tomohiro Kimura Semiconductor device, method for manufacturing same, and display device
JP2011238771A (ja) * 2010-05-11 2011-11-24 Hitachi Ltd 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH584456A5 (de) * 1975-04-24 1977-01-31 Bbc Brown Boveri & Cie
JPS54127687A (en) * 1978-03-28 1979-10-03 Mitsubishi Electric Corp Planar-type reverse conducting thyristor
EP0035841A3 (de) * 1980-03-06 1982-05-26 Westinghouse Brake And Signal Company Limited Thyristor mit kurzgeschlossenem Emitter
US4520277A (en) * 1982-05-10 1985-05-28 Texas Instruments Incorporated High gain thyristor switching circuit
US5241210A (en) * 1987-02-26 1993-08-31 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
DE4108611A1 (de) * 1990-12-22 1992-06-25 Bosch Gmbh Robert Hochspannungsbauelement
JPH07235660A (ja) * 1992-09-30 1995-09-05 Rohm Co Ltd サイリスタの製造方法
FR2699015B1 (fr) * 1992-12-04 1995-02-24 Sgs Thomson Microelectronics Dispositif de protection contre des surtensions.
JP3781452B2 (ja) * 1995-03-30 2006-05-31 株式会社東芝 誘電体分離半導体装置およびその製造方法
FR2751789B1 (fr) * 1996-07-26 1998-10-23 Sgs Thomson Microelectronics Composant monolithique associant un composant haute tension et des composants logiques

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO9909597A1 *

Also Published As

Publication number Publication date
JP2001516147A (ja) 2001-09-25
US6617661B2 (en) 2003-09-09
US20020109193A1 (en) 2002-08-15
DE19735542A1 (de) 1999-02-18
WO1999009597A1 (de) 1999-02-25

Similar Documents

Publication Publication Date Title
DE69034157T2 (de) Bipolartransistor mit isolierter Gate-Elektrode und Verfahren zur Herstellung
DE19701189B4 (de) Halbleiterbauteil
DE10151700B4 (de) Feldeffekt-Halbleiterbauelement und zugehöriges Herstellungsverfahren
CH642485A5 (de) Leistungs-mosfet-anordnung.
DE102004022455B4 (de) Bipolartransistor mit isolierter Steuerelektrode
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
EP0200863A1 (de) Halbleiterbauelement mit Thyristor- und Diodenstrukturen
DE102011077841A1 (de) Leistungshalbleitervorrichtung
DE102018203693A1 (de) Halbleitervorrichtung
DE19528998C2 (de) Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung
EP0520355B1 (de) Mittels Steuerelektrode abschaltbares Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung
DE19630341B4 (de) Halbleitereinrichtung mit hoher Durchbruchsspannung
DE2021160C2 (de) Thyristortriode
EP0062099B1 (de) Thyristor und Verfahren zu seinem Betrieb
WO1999009597A1 (de) Hochspannungsbauelement und verfahren zu seiner herstellung
DE2953394T1 (de) Dielectrically-isolated integrated circuit complementary transistors for high voltage use
EP0062100B1 (de) Thyristor mit innerer Stromverstärkung und Verfahren zu seinem Betrieb
DE102006058228B4 (de) Halbleitervorrichtung
CH679962A5 (de)
DE112010005265B4 (de) Verfahren zur Herstellung eines Verarmungsmodus-DMOS-Transistors
DE2909795C2 (de) Halbleiter-Schaltvorrichtung
DE2002841A1 (de) Halbleitervorrichtung
EP1384269B1 (de) Mis-halbleiterleistungsbauelement und entsprechendes herstellungsverfahren
EP1245051B1 (de) Verpolungssicherer dmos-transistor
DE1464979C3 (de) Halbleiterschaltelement

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20000316

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB IT

RIN1 Information on inventor provided before grant (corrected)

Inventor name: QU, NING

Inventor name: HOHEISEL, DIRK

Inventor name: BIRECKOVEN, BERND

Inventor name: MICHEL, HARTMUT

RIN1 Information on inventor provided before grant (corrected)

Inventor name: QU, NING

Inventor name: HOHEISEL, DIRK

Inventor name: BIRECKOVEN, BERND

Inventor name: MICHEL, HARTMUT

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20050913