CN102356465A - 半导体装置、其制造方法和显示装置 - Google Patents

半导体装置、其制造方法和显示装置 Download PDF

Info

Publication number
CN102356465A
CN102356465A CN2009801580815A CN200980158081A CN102356465A CN 102356465 A CN102356465 A CN 102356465A CN 2009801580815 A CN2009801580815 A CN 2009801580815A CN 200980158081 A CN200980158081 A CN 200980158081A CN 102356465 A CN102356465 A CN 102356465A
Authority
CN
China
Prior art keywords
zone
cathode
low concentration
concentration impurity
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801580815A
Other languages
English (en)
Inventor
木村知洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102356465A publication Critical patent/CN102356465A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供能够抑制由接触电阻的增加引起的接触不良的半导体装置、其制造方法和显示装置。本发明的半导体装置，在基板上包括：薄膜晶体管，其具有包括阴极区域和阳极区域的结晶性半导体层；与上述阴极区域连接的阴极电极；和与上述阳极区域连接的阳极电极，其中，上述结晶性半导体层具有杂质浓度比上述阴极区域的杂质浓度低的第一低浓度杂质区域，上述第一低浓度杂质区域与上述阴极区域相邻配置，上述阴极电极，与上述阴极区域的从该阴极区域与上述第一低浓度杂质区域相接的边界起3μm以内的区域接触。

Description

半导体装置、其制造方法和显示装置
技术领域
本发明涉及半导体装置、其制造方法和显示装置。更详细来讲，涉及适合具有触摸面板的中小型的显示装置的半导体装置、其制造方法和显示装置。
背景技术
近年来，在便携式电话、数字相机等中使用的移动用显示装置、或车载用显示装置等的中小型显示装置(显示器)中，开发有具有触摸面板的装置。尤其，开发有与薄膜晶体管(TFT)一起组装有光传感器元件的触摸面板。
作为上述光传感器元件，一般利用薄膜二极管(TFD)。例如，预先向PIN结构的薄膜二极管施加反向偏压，照射光，通过测定因光而增加的光电流来检测光。
另外，TFD或TFT的半导体层中使用的硅，根据结晶性的差异，一般分类为结晶性低的非晶质硅(非晶硅)和结晶性高的多结晶硅(多晶硅)。虽然非晶质硅具有价格低廉、成膜容易且在非结晶性的材料或不耐高温的材料上制模容易的优点，但是具有迁移率低的缺点。另一方面，多结晶硅具有比非晶质硅高两个数量级左右的迁移率，通过将多结晶硅用于半导体层，能够提高TFT的动作速度等的性能。
与此相关，作为用于稳定地测定正确的光量的技术，公开有以下的薄膜二极管：在以形成在玻璃基板上的多结晶硅为活性层的PIN结构的薄膜二极管中，同一膜中包括：以高浓度掺杂有硼的p区域；以高浓度掺杂有磷的n区域；和几乎不含有杂质的i区域，其中，上述p区域与阳极电极连接，上述n区域与阴极电极连接，在上述i区域和上述n区域之间具有以低浓度掺杂有施主(donor)的n-区域，在上述i区域和上述n-区域上隔着绝缘膜设置有栅极电极(例如参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2005-19636号公报
发明内容
发明要解决的问题
但是，在上述光传感器元件等中使用的薄膜二极管中，即使通过专利文献1记载的技术，也具有如下问题：由于阴极区域和阳极区域与分别与它们连接的阴极电极和阳极电极之间的接触电阻增大、TFD的电流量不足而引起产生不良情况(以下也称为“接触不良”)。更详细来讲，通常在具有多结晶半导体层的TFD的制造工序中，阴极区域和阳极区域通过以下方式形成：在通过离子注入法向多结晶半导体层掺杂了高剂量的杂质之后，通过热等使注入的杂质活化。而且，通过该活化，使由于离子注入的损害而被破坏的阴极区域和阳极区域的结晶构造回复。可是，在制造工序中产生偏差的情况下，有由活化而引起的阴极区域和阳极区域的结晶回复变得不充分的问题。作为在制造工序中产生偏差的情况，列举了无意地过度进行离子注入的情况、产生了活化偏差的情况等。另外，作为无意地过度进行离子注入的主要原因，列举有杂质的注入量的偏差、离子注入时的加速电压的偏差、被注入的半导体层的膜厚偏差、形成在半导体层上的绝缘膜的膜厚偏差等。而且，具有以下问题：当阴极区域和阳极区域的结晶回复不充分时，由于阴极区域和阳极区域的表面电阻(sheet resistance)增加，所以阴极区域和阳极区域与阴极电极和阳极电极之间的接触电阻增大，其结果是，造成接触不良。
本发明是基于上述现状而完成的，目的在于提供：能够抑制由于接触电阻的增加引起的接触不良的半导体装置、其制造方法和显示装置。
用于解决课题的手段
本发明者们关于能够抑制由接触电阻的增加引起的接触不良的半导体装置进行了各种讨论，着眼于活化时阴极区域和阳极区域中的结晶回复的起点。而且，本发明，首先关于现有的半导体装置明确了以下方面。
在此，参照图24说明高剂量的杂质的离子注入时和活化时的阴极区域的状态。图24表示在现有的半导体装置的阴极区域和阳极区域形成工序中，将条件设定成通过离子注入法掺杂的杂质的深度曲线的峰值(peak)存在于半导体层上的绝缘膜的情况。其中，由于阳极区域的状态也与阴极区域相同，所以省略关于阳极区域的说明。如图24(a)所示，在现有的半导体装置中，通过离子注入法隔着绝缘膜103对基板101上的结晶性半导体层102注入高剂量的杂质117。由此，对除重叠有抗蚀剂115的区域之外的区域的结晶性半导体层102进行离子注入。因此，并不对抗蚀剂115的下方的沟道区域105进行离子注入，而对作为阴极区域108n的结晶性半导体层102的区域进行离子注入。图24(a)中，阴极区域108n内的浓淡的差异表示结晶性的差异，颜色越浓的部分结晶破坏越得到进展，结晶性越低。在图24(a)中，将条件设定成：注入的杂质的深度曲线112的峰值存在于绝缘膜103。因此，阴极区域108n的结晶破坏的程度从基板101一侧朝向绝缘膜103一侧逐渐变大。即，在阴极区域108n的与绝缘膜103相邻的区域中，结晶破坏最得到进展，由此结晶性变低。另一方面，在阴极区域108n的与基板101相邻的区域中，结晶破坏少，由此结晶性变高。另外，在图24(a)中，虽然通过三层的浓淡表示了结晶性的差异，但是实际上结晶性如上述那样逐渐变化。
而且，在通过热等使注入阴极区域108n的杂质117活化时，产生阴极区域108n的结晶回复。另外，结晶回复以结晶性高的区域作为起点进行。即，在如图24(b)所示的现有半导体装置中，阴极区域108n的与基板101相邻的区域成为结晶回复的主要起点，沿露白箭头的方向进行结晶回复。此时，在由于杂质的注入量的偏差等导致结晶性半导体层102内的结晶破坏变大的情况下，具有阴极区域108n的结晶回复变得不充分，并且阴极区域108n的表面电阻增加的问题。另外，由于表面电阻的增大，存在以下问题：阴极区域108n与阴极电极109n之间的接触电阻，即阴极区域108n的与阴极电极109n接触的部分(接触部106n)的接触电阻增大。发现了由此造成由TFD的电流量降低引起的接触不良。
这样，活化时阴极区域和阳极区域中的结晶回复，在存在结晶破坏少(结晶性高)的区域时，以该区域作为起点进行。另外，成为该起点的区域的结晶性越高，活化率越高。因此，在通过离子注入法向结晶性半导体层掺杂高剂量的杂质时，调整加速电压，尽量减少基板一侧的到达半导体层的杂质离子，并在基板一侧的半导体层形成结晶破坏少的区域，这为了提高活化率、促进结晶回复是有效的。
而且，本发明者们进行了更深刻的研讨的结果，认为：通过与阴极区域和阳极区域相邻地配置杂质浓度比阴极区域和阳极区域的杂质浓度低的低浓度杂质区域，并追加结晶性高的该低浓度杂质区域作为活化时的结晶回复的起点，现有技术中变得不充分的结晶回复能够得到促进。
在此，为了确认活化时低浓度杂质区域对阴极区域和阳极区域的结晶回复的效果，参照图25～27说明本发明者们进行的实验的结果。本发明者们为了使活化时的结晶回复为不充分的状态，制作有意过量地通过离子注入法掺杂有杂质的多晶硅，并通过光学显微镜的观察和拉曼光谱测定来解析制作出的多晶硅的活化前后的状态。另外，作为比较对象，对未进行离子注入和活化处理的状态的非晶硅也进行了测定。如图25(a)所示，通过离子注入法对多晶硅30掺杂高剂量的杂质，在一边大致为20μm的由虚线表示的正方形的区域形成注入有杂质的区域(离子注入区域31)。即，离子注入区域31相当于半导体装置中的结晶破坏大的阴极区域和阳极区域。此时，包围离子注入区域31的区域是未注入有杂质的区域(离子非注入区域37)。
而且，通过拉曼分光法测定图25(a)中的位于离子注入区域31的大致中心的P地点和离子非注入区域37的L地点，与图26(b)所示的非晶硅33的结果进行了比较。如图25(b)所示，Q地点的拉曼光谱是在520cm-1附近表示出结晶性高的硅的峰值的图案，与此相对，P地点的拉曼光谱是与图26(b)的非晶硅33的拉曼光谱类似的宽阔(broad)的图案。这样，能够确认在注入有高剂量的杂质的离子注入区域31中产生有结晶破坏。
与此相对，在活化后，如图27(a)所示，在离子注入区域31的与离子非注入区域37相邻的区域中，颜色浓的区域减少。
而且，通过拉曼分光法测定图27(a)中的位于离子注入区域31的大致中心的P地点、位于距离离子非注入区域37大致2μm的离子注入区域31的S地点、和位于P地点与S地点之间的中间的R地点。其结果，如图27(b)所示，P地点和R地点的拉曼光谱是与图26(b)的非晶硅33的拉曼光谱类似的宽阔的图案与520cm-1附近的结晶性高的硅的峰值重叠的光谱。与此相对，S地点的拉曼光谱与图25(b)中的Q地点的拉曼光谱接近，在520cm-1附近表示出结晶性高的硅的峰值。由此，能够确认：如S地点那样，至距离离子非注入区域37大致2μm的左右的内侧为止的离子注入区域31的结晶性，通过活化能够回复至与离子非注入区域37的结晶性相等。
因此，进一步研讨的结果，发现通过与阴极区域和/或阳极区域相邻配置低浓度杂质区域，并追加该低浓度杂质区域作为活化时的结晶回复的起点，阴极区域和/或阳极区域的结晶回复被促进，即时在现有具有结晶回复不充分的问题的阴极区域和/或阳极区域，也能够使结晶回复充分，于是想到能够完美地解决上述课题，达成本发明。
即，本发明是一种半导体装置，在基板上包括：薄膜二极管，其具有包括阴极区域和阳极区域的结晶性半导体层；与上述阴极区域连接的阴极电极；和与上述阳极区域连接的阳极电极，上述结晶性半导体层具有杂质浓度比上述阴极区域的杂质浓度低的第一低浓度杂质区域，上述第一低浓度杂质区域与上述阴极区域相邻配置，上述阴极电极，与上述阴极区域的从该阴极区域与上述第一低浓度杂质区域相接的边界起3μm以内的区域接触(以下也称为“本发明的第一半导体装置”)。
活化时阴极区域和阳极区域的结晶回复，无论结晶破坏(结晶缺陷)有无梯度都发生。其中，在具有结晶破坏少的区域时，以该区域作为起点促进结晶回复。因此，根据本发明的第一半导体装置，活化时在阴极区域中，并不仅仅从阴极区域的结晶破坏少的区域(例如阴极区域的基板一侧)发生结晶回复，也从与阴极区域相邻的第一低浓度杂质区域发生结晶回复。即，与现有技术相比，阴极区域的结晶回复被大力促进。由此，能够使活化时阴极区域充分进行结晶回复，并降低阴极区域的表面电阻。其结果，由于能够降低阴极区域和阴极电极之间的接触电阻，所以能够抑制接触不良的产生。另外，活化时，作为结晶回复的起点的区域的结晶破坏越少，促进结晶回复的效果越强。
另外，由于阴极区域的表面电阻和接触电阻减少，所以能够降低半导体装置的导通电阻，并抑制由导通电流降低引起的不良(以下也称为“Ion不良”)。
另外，如上述那样，阴极区域的从该阴极区域与第一低浓度杂质区域相接的边界起2μm左右的区域特别有效地进行结晶回复。因此，通过阴极电极与阴极区域的从该阴极区域与第一低浓度杂质区域相接的边界起3μm以内的区域接触，能够进一步降低阴极区域与阳极电极之间的接触电阻。
作为本发明的第一半导体装置的结构，只要是以这样的结构要素作为必须而形成的，则既可以包括也可以不包括其他的结构要素，并未被特别限定。
另外，本发明是一种半导体装置，在基板上包括：薄膜二极管，其具有包括阴极区域和阳极区域的结晶性半导体层；与上述阴极区域连接的阴极电极；和与上述阳极区域连接的阳极电极，上述结晶性半导体层具有杂质浓度比上述阳极区域的杂质浓度低的第二低浓度杂质区域，上述第二低浓度杂质区域与上述阳极区域相邻配置，上述阳极电极，与上述阳极区域的从该阳极区域与上述第二低浓度杂质区域相接的边界起3μm以内的区域接触(以下也称为“本发明的第二半导体装置”)。
活化时阴极区域和阳极区域的结晶回复，无论结晶破坏(结晶缺陷)有无梯度都发生。其中，在具有结晶破坏少的区域时，以该区域作为起点促进结晶回复。因此，根据本发明的第二半导体装置，在活化时的阳极区域中，并不仅仅从阳极区域的结晶破坏少的区域(例如阳极区域的基板一侧)发生结晶回复，也从与阳极区域相邻的第二低浓度杂质区域发生结晶回复。即，与现有技术相比，阳极区域的结晶回复被大力促进。由此，能够使活化时的阳极区域充分进行结晶回复，并降低阳极区域的表面电阻。其结果，由于能够降低阳极区域与阳极电极之间的接触电阻，所以能够抑制接触不良的产生。其中，作为结晶回复的起点的区域的结晶破坏越少，促进结晶回复的效果越强。
另外，由于阴极区域的表面电阻和接触电阻减少，所以能够降低半导体装置的导通电阻，并抑制Ion不良。
另外，如上述那样，阳极区域的从该阳极区域与第二低浓度杂质区域相接的边界起2μm左右的区域特别有效地进行结晶回复。因此，通过阳极电极与阳极区域的从该阳极区域与第二低浓度杂质区域相接的边界起3μm以内的区域接触，能够进一步降低阳极区域和阳极电极之间的接触电阻。
作为本发明的第二半导体装置的结构，只要是以这样的结构要素作为必须而形成的，则既可以包括也可以不包括其他的结构要素，并未被特别限定。
另外，本发明还是一种半导体装置，在基板上包括：薄膜二极管，其具有包括阴极区域和阳极区域的结晶性半导体层；与上述阴极区域连接的阴极电极；和与上述阳极区域连接的阳极电极，上述结晶性半导体层具有杂质浓度比上述阴极区域的杂质浓度低的第一低浓度杂质区域和杂质浓度比上述阳极区域的杂质浓度低的第二低浓度杂质区域，上述第一低浓度杂质区域与上述阴极区域相邻配置，上述第二低浓度杂质区域与上述阳极区域相邻配置，上述阴极电极与上述阴极区域的从该阴极区域与上述第一低浓度杂质区域相接的边界起3μm以内的区域接触，上述阳极电极与上述阳极区域的从该阳极区域与上述第二低浓度杂质区域相接的边界起3μm以内的区域接触(以下也称为“本发明的第三半导体装置”)。
根据本发明的第三半导体装置，能够与本发明的第一半导体装置和第二半导体装置同样地在阴极电极一侧和阳极电极一侧这两者有效地抑制接触不良的产生。
作为本发明的第三半导体装置的结构，只要是以这样的结构要素作为必须而形成的，既可以包括也可以不包括其他的结构要素，并未被特别限定。
另外，本发明是一种半导体装置，在基板上包括：薄膜二极管，其具有包括阴极区域和阳极区域的结晶性半导体层；与上述阴极区域连接的阴极电极；和与上述阳极区域连接的阳极电极，上述结晶性半导体层具有杂质浓度比上述阴极区域的杂质浓度低的第一低浓度杂质区域，上述第一低浓度杂质区域与上述阴极区域相邻配置，上述阴极电极与上述阴极区域和上述第一低浓度杂质区域接触(以下也称为“本发明的第四半导体装置”)。
活化时的阴极区域和阳极区域的结晶回复，无论结晶破坏(结晶缺陷)有无梯度都发生。其中，在具有结晶破坏少的区域时，以该区域作为起点促进结晶回复。因此，根据本发明的第四半导体装置，在活化时的阴极区域中，并不仅仅从阴极区域的结晶破坏少的区域(例如阴极区域的基板一侧)发生结晶回复，也从与阴极区域相邻的第一低浓度杂质区域发生结晶回复。即，与现有技术相比，阴极区域的结晶回复被大力促进。由此，能够使活化时的阴极区域充分进行结晶回复，并降低阴极区域的表面电阻。其结果，由于能够降低阴极区域与阴极电极之间的接触电阻，所以能够抑制接触不良的产生。其中，作为结晶回复的起点的区域的结晶破坏越少，促进结晶回复的效果越强。
另外，由于阴极区域的表面电阻和接触电阻减少，所以能够降低半导体装置的导通电阻，并抑制由导通电流降低引起的不良。
另外，阴极区域的第一低浓度杂质区域附近的区域特别有效地进行结晶回复，成为结晶性特别高的阴极区域。因此，由于阴极电极与阴极区域和第一低浓度杂质区域这两者接触，所以能够进一步降低阴极区域与阴极电极之间的接触电阻。另外，由此，即使在形成用于将阴极电极与阴极区域连接的接触孔时产生了对准偏离，也能够通过阴极区域的充分进行了结晶回复的区域更可靠地配置阴极电极。因此，即使在使用对准精度低的制造装置的情况下，也能够更可靠地降低接触电阻，并更可靠地抑制接触不良和Ion不良。
作为本发明的第四半导体装置的结构，只要是以这样的结构要素作为必须而形成的，则既可以包括也可以不包括其他的结构要素，并未被特别限定。
另外，本发明还是一种半导体装置，在基板上包括：薄膜二极管，其具有包括阴极区域和阳极区域的结晶性半导体层；与上述阴极区域连接的阴极电极；和与上述阳极区域连接的阳极电极，上述结晶性半导体层具有杂质浓度比上述阳极区域的杂质浓度低的第二低浓度杂质区域，上述第二低浓度杂质区域与上述阳极区域相邻配置，上述阳极电极与上述阳极区域和上述第二低浓度杂质区域接触(以下也称为“本发明的第五半导体装置”)。
活化时的阴极区域和阳极区域的结晶回复，无论结晶破坏(结晶缺陷)有无梯度都发生。其中，在具有结晶破坏少的区域时，以该区域作为起点促进结晶回复。因此，根据本发明的第五半导体装置，活化时在阳极区域中，并不仅仅从阳极区域的结晶破坏少的区域(例如阳极区域的基板一侧)发生结晶回复，也从与阳极区域相邻的第二低浓度杂质区域发生结晶回复。即，与现有技术相比，阳极区域的结晶回复被大力促进。由此，能够使活化时的阳极区域充分进行结晶回复，并降低阳极区域的表面电阻。其结果，由于能够降低阳极区域和阳极电极之间的接触电阻，所以能够抑制接触不良的产生。其中，作为结晶回复的起点的区域的结晶破坏越少，促进结晶回复的效果越强。
另外，由于阳极区域的表面电阻和接触电阻减少，所以能够降低半导体装置的导通电阻，并抑制Ion不良。
另外，阳极区域的第二低浓度杂质区域一侧的区域特别有效地进行结晶回复，成为结晶性特别高的阳极区域。因此，由于阳极电极与阳极区域和第二低浓度杂质区域这两者接触，所以能够进一步降低阳极区域与阳极电极之间的接触电阻。另外，由此，即使在形成用于将阳极电极与阳极区域连接的接触孔时产生了对准偏离，也能够通过阳极区域的充分进行了结晶回复的区域可靠地配置阳极电极。因此，即使在使用对准精度低的制造装置的情况下，也能够更可靠地降低接触电阻，并更可靠地抑制接触不良和Ion不良。
作为本发明的第五半导体装置的结构，只要是以这样的结构要素作为必须而形成的，则既可以包括也可以不包括其他的结构要素，并未被特别限定。
另外，本发明还是一种半导体装置，在基板上包括：薄膜二极管，其具有包括阴极区域和阳极区域的结晶性半导体层；与上述阴极区域连接的阴极电极；和与上述阳极区域连接的阳极电极，上述结晶性半导体层具有杂质浓度比上述阴极区域的杂质浓度低的第一低浓度杂质区域和杂质浓度比上述阳极区域的杂质浓度低的第二低浓度杂质区域，上述第一低浓度杂质区域与上述阴极区域相邻配置，上述第二低浓度杂质区域与上述阳极区域相邻配置，上述阴极电极与上述阴极区域和上述第一低浓度杂质区域接触，上述阳极电极与上述阳极区域和上述第二低浓度杂质区域接触(以下也称为“本发明的第六半导体装置”)。
根据本发明的第六半导体装置，能够与本发明的第四和第五半导体装置同样地在阴极电极一侧和阳极电极一侧这两者有效地抑制接触不良的产生。
作为本发明的第六半导体装置的结构，只要是以这样的结构要素作为必须而形成的，则既可以包括也可以不包括其他的结构要素，并未被特别限定。
另外，本发明还是一种半导体装置，在基板上包括：薄膜二极管，其具有包括阴极区域和阳极区域的结晶性半导体层；与上述阴极区域连接的阴极电极；和与上述阳极区域连接的阳极电极，上述结晶性半导体层具有杂质浓度比上述阴极区域的杂质浓度低的第一低浓度杂质区域，上述第一低浓度杂质区域与上述阴极区域相邻配置，上述阴极区域包括高结晶性阴极区域，其位于上述第一低浓度杂质区域一侧，并且结晶性高于未位于上述第一低浓度杂质区域一侧的区域，上述阴极电极与上述高结晶性阴极区域接触(以下也称为“本发明的第七半导体装置”)。
活化时的阴极区域和阳极区域的结晶回复，无论结晶破坏(结晶缺陷)有无梯度都发生。其中，在具有结晶破坏少的区域时，以该区域作为起点促进结晶回复。因此，根据本发明的第七半导体装置，在活化时的阴极区域中，并不仅仅从阴极区域的结晶破坏少的区域(例如阴极区域的基板一侧)发生结晶回复，也从与阴极区域相邻的第一低浓度杂质区域发生结晶回复。即，与现有技术相比，阴极区域的结晶回复被大力促进。由此，能够使活化时的阴极区域充分进行结晶回复，并降低阴极区域的表面电阻。其结果，由于能够降低阴极区域和阴极电极之间的接触电阻，所以能够抑制接触不良的产生。其中，作为结晶回复的起点的区域的结晶破坏越少，促进结晶回复的效果越强。
另外，由于阴极区域的表面电阻和接触电阻减少，所以能够降低半导体装置的导通电阻，并抑制Ion不良。
另外，因为阴极电极与结晶性高的高结晶性阴极区域接触，所以能够进一步降低阴极区域和阴极电极之间的接触电阻。
作为本发明的第七半导体装置的结构，只要是以这样的结构要素作为必须而形成的，则既可以包括也可以不包括其他的结构要素，并未被特别限定。
另外，本发明还是一种半导体装置，在基板上包括：薄膜二极管，其具有包括阴极区域和阳极区域的结晶性半导体层；与上述阴极区域连接的阴极电极；和与上述阳极区域连接的阳极电极，上述结晶性半导体层具有杂质浓度比上述阳极区域低的第二低浓度杂质区域，上述第二低浓度杂质区域与上述阳极区域相邻配置，上述阳极区域包括高结晶性阳极区域，其位于上述第二低浓度杂质区域一侧，并且结晶性高于未位于上述第二低浓度杂质区域一侧的区域，上述阳极电极与上述高结晶性阳极区域接触(以下也称为“本发明的第八半导体装置”)。
活化时阴极区域和阳极区域的结晶回复，无论结晶破坏(结晶缺陷)有无梯度都发生。其中，在具有结晶破坏少的区域时，以该区域作为起点促进结晶回复。因此，根据本发明的第八半导体装置，在活化时的阳极区域中，并不仅仅从阳极区域的结晶破坏少的区域(例如阳极区域的基板一侧)发生结晶回复，也从与阳极区域相邻的第二低浓度杂质区域发生结晶回复。即，与现有技术相比，阳极区域的结晶回复被大力促进。由此，能够使活化时的阳极区域充分进行结晶回复，并降低阳极区域的表面电阻。其结果，由于能够降低阳极区域与阳极电极之间的接触电阻，所以能够抑制接触不良的产生。其中，作为结晶回复的起点的区域的结晶破坏越少，促进结晶回复的效果越强。
另外，由于阳极区域的表面电阻和接触电阻减少，所以能够降低半导体装置的导通电阻，并抑制Ion不良。
另外，因为阳极电极与结晶性高的高结晶性阳极区域接触，所以能够进一步降低阳极区域与阳极电极之间的接触电阻。
作为本发明的第八半导体装置的结构，只要是以这样的结构要素作为必须而形成的，则既可以包括也可以不包括其他的结构要素，并未被特别限定。
另外，本发明还是一种半导体装置，在基板上包括：薄膜二极管，其具有包括阴极区域和阳极区域的结晶性半导体层；与上述阴极区域连接的阴极电极；和与上述阳极区域连接的阳极电极，上述结晶性半导体层具有杂质浓度比上述阴极区域的杂质浓度低的第一低浓度杂质区域和杂质浓度比上述阳极区域的杂质浓度低的第二低浓度杂质区域，上述第一低浓度杂质区域与上述阴极区域相邻配置，上述第二低浓度杂质区域与上述阳极区域相邻配置，上述阴极区域包括高结晶性阴极区域，其位于上述第一低浓度杂质区域一侧，并且结晶性高于未位于上述第一低浓度杂质区域一侧的区域，上述阳极区域包括高结晶性阳极区域，其位于上述第二低浓度杂质区域一侧并且结晶性高于未位于上述第二低浓度杂质区域一侧的区域，上述阴极电极与上述高结晶性阴极区域接触(以下也称为“本发明的第九半导体装置”)。
根据本发明的第九半导体装置，能够与本发明的第七半导体装置和第八半导体装置同样地在阴极电极一侧和阳极电极一侧这两者有效地抑制接触不良的产生。
作为本发明的第九半导体装置的结构，只要是以这样的结构要素作为必须而形成的，则既可以包括也可以不包括其他的结构要素，并未被特别限定。
另外，本发明还是一种半导体装置，在基板上包括：薄膜二极管，其具有包括阴极区域和阳极区域的结晶性半导体层；与上述阴极区域连接的阴极电极；和与上述阳极区域连接的阳极电极，上述结晶性半导体层具有杂质浓度比上述阴极区域的杂质浓度低的第一低浓度杂质区域，上述第一低浓度杂质区域与除上述阳极区域一侧之外的区域的上述阴极区域相邻配置(以下也称为“本发明的第十半导体装置”)。
活化时的阴极区域和阳极区域的结晶回复，无论结晶破坏(结晶缺陷)有无梯度都发生。其中，为具有结晶破坏少的区域时，以该区域作为起点促进结晶回复。因此，根据本发明的第十半导体装置，活化时在阴极区域中，并不仅仅从阴极区域的结晶破坏少的区域(例如阴极区域的基板一侧)发生结晶回复，也从与阴极区域相邻的第一低浓度杂质区域发生结晶回复。即，与现有技术相比，阴极区域的结晶回复被大力促进。由此，能够使活化时的阴极区域充分进行结晶回复，并降低阴极区域的表面电阻。其结果，由于能够降低阴极区域和阴极电极之间的接触电阻，所以能够抑制接触不良的产生。其中，作为结晶回复的起点的区域的结晶破坏越少，促进结晶回复的效果越强。
另外，由于阳极区域的表面电阻和接触电阻减少，所以能够降低半导体装置的导通电阻，并抑制Ion不良。
另外，因为第一低浓度杂质区域与除阳极区域一侧之外的区域的阴极区域相邻配置，所以能够在阴极区域与阳极区域之间的电流路径的外侧配置第一低浓度杂质区域。因此，能够抑制由第一低浓度杂质区域引起的薄膜二极管的电流量降低。
作为本发明的第十半导体装置的结构，只要是以这样的结构要素作为必须而形成的，则既可以包括也可以不包括其他的结构要素，并未被特别限定。
另外，本发明还是一种半导体装置，在基板上包括：薄膜二极管，其具有包括阴极区域和阳极区域的结晶性半导体层；与上述阴极区域连接的阴极电极；和与上述阳极区域连接的阳极电极，上述结晶性半导体层具有杂质浓度比上述阳极区域的杂质浓度低的第二低浓度杂质区域，上述第二低浓度杂质区域与除上述阴极区域一侧之外的区域的上述阳极区域相邻配置(以下也称为“本发明的第十一半导体装置”)。
活化时的阴极区域和阳极区域的结晶回复，无论结晶破坏(结晶缺陷)有无梯度都发生。其中，在具有结晶破坏少的区域时，以该区域作为地点促进结晶回复。因此，根据本发明的第十一半导体装置，在活化时的阳极区域中，并不仅仅从阳极区域的结晶破坏少的区域(例如阳极区域的基板一侧)发生结晶回复，也从与阳极区域相邻的第二低浓度杂质区域发生结晶回复。即，与现有技术相比，阳极区域的结晶回复被大力促进。由此，能够使活化时的阳极区域充分进行结晶回复，并降低阳极区域的表面电阻。其结果，由于能够降低阳极区域和阳极电极之间的接触电阻，所以能够抑制接触不良的产生。其中，作为结晶回复的起点的区域的结晶破坏越少，促进结晶回复的效果越强。
另外，由于阳极区域的表面电阻和接触电阻减少，所以能够降低半导体装置的导通电阻，并抑制Ion不良。
另外，因为第二低浓度杂质区域与除阴极区域一侧之外的区域的阳极区域相邻配置，所以能够在阴极区域与阳极区域之间的电流路径的外侧配置第二低浓度杂质区域。因此，能够抑制由第二低浓度杂质区域引起的薄膜二极管的电流量降低。
作为本发明的第十一半导体装置的结构，只要是以这样的结构要素作为必须而形成的，则既可以包括也可以不包括其他的结构要素，并未被特别限定。
另外，本发明还是一种半导体装置，在基板上包括：薄膜二极管，其具有包括阴极区域和阳极区域的结晶性半导体层；与上述阴极区域连接的阴极电极；和与上述阳极区域连接的阳极电极，上述结晶性半导体层具有杂质浓度比上述阴极区域的杂质浓度低的第一低浓度杂质区域和杂质浓度比上述阳极区域的杂质浓度低的第二低浓度杂质区域，上述第一低浓度杂质区域与除上述阳极区域一侧之外的区域的上述阴极区域相邻配置，上述第二低浓度杂质区域与除上述阴极区域一侧之外的区域的上述阳极区域相邻配置(以下也称为“本发明的第十二半导体装置”)。
根据本发明的第十二半导体装置，能够与本发明的第十和第十一半导体装置同样地在阴极电极一侧和阳极电极一侧这两者有效地抑制接触不良的产生。
作为本发明的第十二半导体装置的结构，只要是以这样的结构要素作为必须而形成的，则既可以包括也可以不包括其他的结构要素，并未被特别限定。
本发明的第一～第十二半导体装置也可以相互适当组合。更加具体来讲，在本发明的第四、第六、第七、第九、第十和第十二中，上述阴极电极也可以与上述阴极区域的从该阴极区域与上述第一低浓度杂质区域相接的边界起3μm以内的区域接触。
在本发明的第五、第六、第八、第九、第十一和第十二中，上述阳极电极也可以与上述阳极区域的从该阳极区域与上述第二低浓度杂质区域相接的边界起3μm以内的区域接触。
在本发明的第一、第三、第七、第九、第十和第十二中，上述阴极电极也可以与上述阴极区域和上述第一低浓度杂质区域接触。
在本发明的第二、第三、第八、第九、第十一和第十二中，上述阳极电极也可以与上述阳极区域和上述第二低浓度杂质区域接触。
在本发明的第一、第三、第四、第六、第十和第十二中，上述阴极区域包括高结晶性阴极区域，其位于上述第一低浓度杂质区域一侧并且结晶性比未位于上述第一低浓度杂质区域一侧的区域高，上述阴极电极也可以与上述高结晶性阴极区域接触。
在本发明的第二、第三、第五、第六、第十一和第十二中，上述阳极区域包括高结晶性阳极区域，其位于上述第二低浓度杂质区域一侧，并且结晶性比未位于上述第二低浓度杂质区域一侧的区域高，上述阳极电极也可以与上述高结晶性阳极区域接触。
在本发明的第一、第三、第四、第六、第七和第九中，上述第一低浓度杂质区域也可以与除上述阳极区域一侧之外的区域的上述阴极区域相邻配置。
在本发明的第二、第三、第五、第六、第八和第九中，上述第二低浓度杂质区域也可以与除上述阴极区域一侧之外的区域的上述阳极区域相邻配置。
以下关于本发明的第一～第十二的半导体装置中的最佳方式进行详细说明。其中，以下所述的方式也可以适当组合使用。
上述第一低浓度杂质区域和上述第二低浓度杂质区域分别是未添加与阴极区域和阳极区域相同程度的高剂量的杂质(例如离子注入)的区域。上述第一低浓度杂质区域和上述第二低浓度杂质区域可以分别添加有低剂量的杂质，也可以是未添加有杂质的区域(离子非注入区域)。更加具体来讲，根据以下的观点，优选：上述第一低浓度杂质区域和上述第二低浓度杂质区域的杂质浓度分别是阴极区域和阳极区域的杂质浓度的50％(更加优选10％以下)以下的区域。由此，能够使上述第一低浓度杂质区域和上述第二低浓度杂质区域的结晶性变高，并提高以下效果：促进以第一低浓度杂质区域和第二低浓度杂质区域为起点的阴极区域和阳极区域的结晶回复。其中，当第一低浓度杂质区域和第二低浓度杂质区域的杂质浓度超过50％时，有时第一低浓度杂质区域和第二低浓度杂质区域不能充分发挥作为结晶回复的起点的效果。
上述第一低浓度杂质区域和上述第二低浓度杂质区域，在可能的情况下也可以分别沿阴极区域和阳极区域的上下方向(膜厚方向)配置。但是，优选：上述第一低浓度杂质区域与上述阴极区域配置于同一面，优选：上述第二低浓度杂质区域与上述阳极区域配置于同一面。由此，使用抗蚀剂等，能够容易地形成第一低浓度杂质区域和第二低浓度杂质区域。
上述结晶性半导体层包括作为与上述阴极电极接触的部分的第一接触部，上述第一低浓度杂质区域，当俯视上述基板时，也可以沿上述第一接触部的除上述阳极区域一侧之外的外周配置。由此，由于能够更有效地促进第一接触部周边的阴极区域的结晶回复，所以能够更加降低接触电阻并更加抑制接触不良。另外，由于能够更加降低半导体装置的导通电阻，所以能够更加抑制Ion不良。根据相同的观点，第一低浓度杂质区域也可以为，当俯视上述基板时，具有凹部的形状(例如凹形状)，该凹部部分沿第一接触部的外周配置。
另外，根据相同的观点，上述结晶性半导体层包括作为与上述阳极电极接触的部分的第二接触部，上述第二低浓度杂质区域也可以为，当俯视上述基板时，沿上述第二接触部的除上述阴极区域一侧之外的外周配置，也可以为，当俯视上述基板时，是具有凹部的形状(例如凹形状)，该凹部沿第二接触部的外周配置。
上述结晶性半导体层包括作为与上述阴极电极接触的部分的第一接触部，上述第一低浓度杂质区域也可以为，当俯视上述基板时，沿上述第一接触部和上述阳极区域之间的电流路径配置。由此，能够促进第一接触部和阳极区域之间的电流路径周边的阴极区域的结晶回复。因此，能够降低成为第一接触部与阳极区域之间的电流路径的区域的阴极区域的表面电阻。因此能够降低半导体装置的导通电阻，并更加抑制Ion不良的产生。其中，由于上述薄膜二极管通过具有相对配置的两个接触部(上述第一接触部和作为与上述结晶性半导体层的上述阳极电极接触的部分的第二接触部)，所以电流(导通电流)在该两个接触部之间流动。即，电流路径在两个接触部之间形成。因此，根据与上述方式相同的观点，上述结晶性半导体层包括相对配置的上述第一接触部和第二接触部，上述第一低浓度杂质区域也可以为，当俯视上述基板时，沿由上述第一接触部和上述第二接触部夹持的区域配置。
另外，根据相同的观点，上述结晶性半导体层包括作为与上述阳极电极接触的部分的第二接触部，上述第二低浓度杂质区域，当俯视上述基板时，也可以沿上述第二接触部与上述阴极区域之间的电流路径配置，上述结晶性半导体层具有相对配置的上述第一接触部和第二接触部，上述第二低浓度杂质区域也可以为，当俯视上述基板时，沿由上述第一接触部和上述第二接触部夹持的区域配置。
上述结晶性半导体层包括作为与上述阴极电极接触的部分的第一接触部，上述第一低浓度杂质区域也可以为，当俯视上述基板时，沿上述第一接触部和上述阳极区域之间的电流路径配置，并且沿上述第一接触部的除上述阳极区域一侧之外的外周配置。由此，能够促进第一接触部与阳极区域之间的电流路径周边的阴极区域的结晶回复。由此，因为能够降低以下区域的阴极区域的表面电阻，该区域为成为第一接触部与阳极区域之间的电流路径的区域，所以能够降低成为第一接触部与阳极区域之间的电流路径的区域的阴极区域的表面电阻。另外，由于能够有效地促进第一接触部周边的阴极区域的结晶回复，所以能够更加降低接触电阻。根据以上，通过进一步降低接触电阻，能够进一步抑制接触不良。另外，能够进一步降低半导体装置的导通电阻，并进一步抑制Ion不良。其中，与上述情况相同，上述结晶性半导体层包括相对配置的上述第一接触部和第二接触部，上述第一低浓度杂质区域也可以为，当俯视上述基板时，沿由上述第一接触部和上述第二接触部夹持的区域配置，并且沿除上述阳极区域一侧之外的上述第一接触部的外周配置。
另外，根据相同的观点，上述结晶性半导体层包括作为与上述阳极电极接触的部分的第二接触部，上述第二低浓度杂质区域也可以为，当俯视上述基板时，沿上述第二接触部与上述阴极区域之间的电流路径配置，并且沿上述第二接触部的除上述阴极区域一侧之外的外周配置。另外，上述结晶性半导体层包括相对配置的上述第一接触部和第二接触部，上述第二低浓度杂质区域也可以为，当俯视上述基板时，沿由上述第一接触部和上述第二接触部夹持的区域配置，并且沿除上述阳极区域一侧之外的上述第二接触部的外周配置。
上述半导体装置也可以包括：设置在上述结晶性半导体层上的绝缘膜；和设置在与上述第一低浓度杂质区域重叠的区域的上述绝缘膜上的第一抗蚀剂(以下也将该方式称为第一方式)。由此，能够在由第一抗蚀剂遮掩的区域的结晶性半导体层容易地形成第一低浓度杂质区域。另外，由于能够特别指定由第一抗蚀剂遮掩的区域，所以能够容易地检查和解析第一低浓度杂质区域的形状、对准精度等。
另外，根据相同的观点，上述半导体装置也可以包括：设置在上述结晶性半导体层上的绝缘膜；和设置在与上述第二低浓度杂质区域重叠的区域的上述绝缘膜上的第二抗蚀剂(以下也将该方式称为第二方式)。
上述第一抗蚀剂和上述第二抗蚀剂也可以分别是在制造工序中除去抗蚀剂之后残留的抗蚀剂的残留物即抗蚀剂残渣。其中，通常，通过适当选择抗蚀剂的材质、除去方法等，能够控制抗蚀剂残留的程度(例如抗蚀剂残渣的膜厚)。
上述半导体装置具有设置在上述结晶性半导体层上的绝缘膜，上述绝缘膜的与上述第一低浓度杂质区域重叠的区域和上述绝缘膜的与上述阴极区域重叠的区域连续，上述绝缘膜的膜厚和膜质中的至少一个可以在与上述第一低浓度杂质区域重叠的区域和与上述阴极区域重叠的区域中不同。由此，利用连续的绝缘膜具有的膜厚差和膜质差中的至少一个，能够调整在结晶性半导体层添加的杂质的浓度。因此，能够在膜厚小和/或容易通过杂质的与绝缘膜重叠的区域的结晶性半导体层，容易地形成第一低浓度杂质区域。
另外，根据相同的观点，上述半导体装置具有设置在上述结晶性半导体层上的绝缘膜，上述绝缘膜的与上述第二低浓度杂质区域重叠的区域和上述绝缘膜的与上述阳极区域重叠的区域连续，上述绝缘膜的膜厚和膜质中的至少一个可以在与上述第二低浓度杂质区域重叠的区域和与上述阳极区域重叠的区域中不同。
另外，作为膜质不同的情况下的例子，与第一低浓度杂质区域(或第二低浓度杂质区域)重叠的区域的绝缘膜，列举有比与阴极区域(阳极区域)重叠的区域的绝缘膜致密的膜的方式(例如结构缺陷的量少的方式)。这样的方式，能够通过在每个区域使温度、气体流量、施加电压等的成膜条件不同而形成。
上述半导体装置也可以具有设置在上述结晶性半导体层上的绝缘膜，与上述第一低浓度杂质区域重叠的区域的上述绝缘膜也可以包括层叠的多个绝缘膜(以下也将该方式称为第三方式)。由此，能够容易地使绝缘膜为具有膜厚差的结构，利用绝缘膜的膜厚差，能够调整在结晶性半导体层添加的杂质的浓度。因此，能够在与绝缘膜的膜厚较厚的区域(层叠有多个绝缘膜的区域)重叠的区域的结晶性半导体层，容易地形成第一低浓度杂质区域。
另外，根据相同的观点，上述半导体装置也可以包括：设置在上述结晶性半导体层上的绝缘膜，与上述第二低浓度杂质区域重叠的区域的上述绝缘膜也可以包括层叠的多个绝缘膜(以下也将该方式称为第四方式)。
上述结晶性半导体层也可以包括配置在上述阳极区域和上述阴极区域之间的沟道区域。由此，能够将本发明适当地利用于PIN结构的TFD。
另一方面，上述结晶性半导体层也可以不包括配置在上述阳极区域与上述阴极区域之间的沟道区域。由此，能够将本发明适当地利用于PN结构的TFD。
在本发明的第一、第三、第四、第六、第七和第九的半导体装置中，优选：上述第一低浓度杂质区域配置在上述阴极区域与上述阳极区域之间。由此，由于能够使第一低浓度杂质区域与TFT的LDD同样地发挥作用，所以能够抑制漏电流。
另外，此时，上述薄膜二极管优选：在位于上述结晶性半导体层与上述阴极电极和上述阳极电极(其中，除接触孔或贯通孔内的区域以外)的层之间且当俯视上述基板时与上述结晶性半导体层重叠的区域，没有导电层。即，可以是：上述薄膜二极管具有：设置在上述结晶性半导体层上的第一绝缘层；和设置在上述第一绝缘层上的第二绝缘层，上述阴极电极和上述阳极电极设置在上述第二绝缘层上，上述薄膜二极管不具有位于上述第一绝缘层的正上方且与上述结晶性半导体层重叠的导电层。由此，装置的小型化和结晶性半导体层的均质的结晶回复变为可能。
另外，根据相同的观点，在本发明的第二、第三、第五、第六、第八和第九的半导体装置中，上述第二低浓度杂质区域优选配置在上述阴极区域与上述阳极区域之间。
另外，此时，上述薄膜二极管优选：在位于上述结晶性半导体层与上述阴极电极和上述阳极电极(其中，除接触孔或贯通孔内的区域以外)的层之间，并且当俯视上述基板时与上述结晶性半导体层重叠的区域，没有导电层。即，可以是：上述薄膜二极管具有：设置在上述结晶性半导体层上的第一绝缘层；和设置在上述第一绝缘层上的第二绝缘层，上述阴极电极和上述阳极电极设置在上述第二绝缘层上，上述薄膜二极管不具有位于上述第一绝缘层的正上方且与上述结晶性半导体层重叠的导电层。由此，装置的小型化和结晶性半导体层的均质的结晶回复变为可能。
在本发明的第十和第十二的半导体装置中，也可以为：上述结晶性半导体层的作为与上述阴极电极接触的部分的第一接触部与上述第一低浓度杂质区域重叠。由此，能够对第一接触部更加可靠地配置与第一低浓度杂质区域相邻且结晶回复被大力促进的区域的阴极区域。因此，能够更加可靠地降低接触电阻，并更加可靠地抑制接触不良和Ion不良。
另外，根据相同的观点，在本发明的第十一和第十二的半导体装置中，上述结晶性半导体层的作为与上述阳极电极接触的部分的第二接触部可以与上述第二低浓度杂质区域重叠。
另外，本发明还是上述第一方式涉及的本发明的第一、第三、第四、第六、第七、第九、第十和第十二的半导体装置的制造方法，上述制造方法包括：在上述绝缘膜上，对上述第一抗蚀剂进行图案化的工序；和以上述第一抗蚀剂作为掩模，隔着上述绝缘膜向上述结晶性半导体层添加杂质的工序(以下也称为“本发明的第一半导体装置的制造方法”)。由此，与利用绝缘膜的膜厚差的方式相比，能够不增加工序数量并且在通过第一抗蚀剂遮掩的区域的结晶性半导体层容易地形成第一低浓度杂质区域。
另外，本发明还是上述第二方式涉及的本发明的第二、第三、第五、第六、第八、第九、第十一和第十二的半导体装置的制造方法，上述制造方法包括：在上述绝缘膜上，对上述第二抗蚀剂进行图案化的工序；和以上述第二抗蚀剂作为掩模，隔着上述绝缘膜向上述结晶性半导体层添加杂质的工序(以下也称为“本发明的第二半导体装置的制造方法”)。由此，与利用绝缘膜的膜厚差的方式相比，能够不增加工序数量并且在通过第二抗蚀剂遮掩的区域的结晶性半导体层容易地形成第一低浓度杂质区域。
另外，本发明还是上述第三方式涉及的本发明的第一、第三、第四、第六、第七、第九、第十和第十二的半导体装置的制造方法，上述制造方法包括：在上述结晶性半导体层的形成上述第一低浓度杂质区域的区域上，对第一绝缘膜进行图案化的工序；和覆盖上述结晶性半导体层和上述第一绝缘膜，形成第二绝缘膜的工序；和隔着上述第一绝缘膜和上述第二绝缘膜，向上述结晶性半导体层添加杂质的工序(以下也称为“本发明的第三半导体装置的制造方法”)。由此，由于能够容易地形成具有膜厚差的结构的绝缘膜，所以利用绝缘膜的膜厚差，能够容易地调整向结晶性半导体层添加的杂质的浓度。因此，能够在绝缘膜的与膜厚较厚的区域(层叠有第一绝缘膜和第二绝缘膜的区域)重叠的区域的结晶性半导体层，容易地形成第一低浓度杂质区域。
另外，本发明还是上述第四方式涉及的本发明的第二、第三、第五、第六、第八、第九、第十一和第十二的半导体装置的制造方法，上述制造方法包括：在上述结晶性半导体层的形成上述第二低浓度杂质区域的区域上，对第一绝缘膜进行图案化的工序；和覆盖上述结晶性半导体层和上述第一绝缘膜，形成第二绝缘膜的工序；和隔着上述第一绝缘膜和上述第二绝缘膜，向上述结晶性半导体层添加杂质的工序(以下也称为“本发明的第四半导体装置的制造方法”)。由此，由于能够容易地形成具有膜厚差的结构的绝缘膜，所以利用绝缘膜的膜厚差，能够容易地调整向结晶性半导体层添加的杂质的浓度。因此，能够在绝缘膜的与膜厚较厚的区域(层叠有第一绝缘膜和第二绝缘膜的区域)重叠的区域的结晶性半导体层，容易地形成第二低浓度杂质区域。
另外，在本发明的第一～第四半导体装置的制造方法中，只要各自包括上述工序作为必须工序，就未被特别限定。另外，本发明的第一～第四半导体装置的制造方法也可以相互适当组合。
在本发明的第一～第四半导体装置的制造方法中，作为向结晶性半导体层添加杂质的方法并未被特别限定，例如能够使用离子注入法、离子掺杂法等。尤其，根据更容易控制杂质的添加量和添加的杂质的深度曲线的观点，优选使用离子注入法。
另外，本发明还是具有本发明的第一～第十二中任一个的半导体装置的显示装置。本发明，还是具有通过本发明的第一～第四中任一个的半导体装置的制造方法制造出的半导体装置的显示装置。由此，由于能够在显示装置使用能够抑制接触不良的半导体装置，所以能够实现佳品率和信赖性高且能够低功耗的显示装置。
发明效果
本发明的半导体装置，根据其制造方法和显示装置，能够抑制由接触电阻的增加引起的接触不良。
附图说明
图1(a)～(e)是表示制造工序中的实施方式1的半导体装置的截面示意图。
图2是表示实施方式1的半导体装置具有的TFD的阴极区域或阳极区域附近的截面示意图，(a)表示通过离子注入法掺杂有高剂量的杂质时，(b)表示活化时。
图3是表示实施方式1的半导体装置具有的TFD的阴极区域或阳极区域附近的平面示意图。
图4是表示实施方式1的半导体装置具有的TFD的阴极区域或阳极区域附近的截面示意图，表示在与图2不同的条件下通过离子注入法掺杂高剂量的杂质时。
图5是表示实施方式1的半导体装置具有的TFD的变形例的截面示意图。
图6是表示实施方式1的半导体装置具有的TFD的变形例的阴极区域或阳极区域附近的平面示意图。
图7是表示实施方式1的半导体装置具有的TFD的变形例的示意图，(a)表示平面图，(b)表示(a)中的X1-Y1线的截面图。
图8是表示实施方式1的半导体装置的变形例的截面示意图。
图9是表示实施方式1的半导体装置具有的TFD的变形例的阴极区域或阳极区域附近的截面示意图。
图10(a)和(b)是表示制造工序中的实施方式1的半导体装置的变形例的截面示意图。
图11是表示实施方式1的半导体装置具有的TFD的变形例的截面示意图。
图12是表示实施方式1的半导体装置具有的TFD的变形例的截面示意图。
图13是表示实施方式1的半导体装置具有的TFD的变形例的截面示意图。
图14是表示实施方式1的半导体装置具有的TFD的变形例的阴极区域或阳极区域附近的平面示意图。
图15是表示实施方式1的半导体装置具有的TFD的变形例的截面示意图。
图16是表示实施方式1的半导体装置具有的TFD的变形例的截面示意图。
图17是表示实施方式1的半导体装置具有的TFD的变形例的截面示意图。
图18是表示实施例1的接触电阻测定用元件的示意图，(a)表示平面图，(b)表示(a)中的X2-Y2线的截面图。
图19是表示实施例1的接触电阻测定用元件的平面示意图。
图20是表示实施例2的接触电阻测定用元件的示意图，(a)表示平面图，(b)表示(a)中的X3-Y3线的截面图。
图21是表示比较例1的接触电阻测定用元件的平面示意图。
图22是表示比较例2的接触电阻测定用元件的平面示意图。
图23是将实施例1、2和比较例1、2的接触电阻测定用元件的接触电阻图表化的图。其中，在图23中，表示接触电阻的值的纵轴刻度E意味着10的幂乘，例如1E+02对应于1×102。
图24是表示现有的半导体装置具有的TFD的阴极区域附近的截面示意图，(a)表示通过离子注入法掺杂有高剂量的杂质时，(b)表示活化时。
图25(a)表示活化前的多晶硅的光学显微镜观察的样子，(b)表示活化前的多晶硅的拉曼光谱。
图26(a)表示非晶硅的光学显微镜观察的样子，(b)表示非晶硅的拉曼光谱。
图27(a)表示活化后的多晶硅的光学显微镜观察的样子，(b)表示活化后的多晶硅的拉曼光谱。
具体实施方式
以下，揭示实施方式并参照附图进一步详细地说明本发明，但是本发明并不仅仅限定于这些实施方式。
其中，在本说明书中，源极、漏极区域(源极·漏极区域)是作为TFT的源极和/或漏极发挥作用的区域。即，TFT的结晶性半导体层，通常具有以夹持沟道区域的方式相对配置的两个源极、漏极区域，一个源极、漏极区域作为源极发挥作用时，另一个源极、漏极区域作为漏极发挥作用。
(实施方式1)
参照图1～图3说明实施方式1的半导体装置的结构。其中，图2(a)和(b)中的阴极区域8n或阳极区域8p中的颜色的浓淡表示结晶性的差异，颜色越浓的区域结晶破坏越得到进展，结晶性低。另外，与图24所示的现有的半导体装置相同，即使在图2所示的实施方式1的半导体装置中，也表示设定条件成通过离子注入法掺杂的杂质的深度曲线的峰值存在于绝缘膜的情况。
本实施方式的半导体装置，如图1(e)所示，包括：基板1、形成在基板1上的基底层14、形成在基底层14上的TFD100d和TFT100t。TFD100d作为光传感器发挥作用。
TFD100d是PIN结构的TFD，包括：形成在基底层14上的结晶性半导体层2d、形成在结晶性半导体层2d上的绝缘膜3、形成在绝缘膜3上的层间绝缘膜(未图示)、阴极电极9n和阳极电极9p。这样，TFD100d与专利文献1记载的TFD不同，不具有栅极电极。
结晶性半导体层2d具有：以高浓度添加(掺杂)有(例如1×1019～1×1021atm/cm3程度，优选1×1020atm/cm3程度)磷(P)等五价的原子的阴极区域8n；几乎不含杂质的沟道区域(i区域)5d；以高浓度添加(掺杂)有(例如1×1019～1×1021atm/cm3程度，优选1×1020atm/cm3程度)硼(B)等3价的原子的阳极区域8p；杂质浓度比阴极区域8n的杂质浓度低的低浓度杂质区域7n；和杂质浓度比阳极区域8p低的低浓度杂质区域7p。
低浓度杂质区域7n、阴极区域8n、沟道区域5d、阳极区域8p和低浓度杂质区域7p，从相同的半导体层开始形成，并在相同的平面内依次相邻配置。
阴极电极9n，通过设置在绝缘膜3和层间绝缘膜的接触孔，与低浓度杂质区域7n和阴极区域8n接触。由此，阴极电极9n与阴极区域8n接触。另外，阴极电极9n被设置为：与阴极区域8n的从该阴极区域8n与低浓度杂质区域7n相接的边界起3μm(更加优选2nm)以内的区域接触。
阳极电极9p，通过设置在绝缘膜3和层间绝缘膜的接触孔，与低浓度杂质区域7p和阳极区域8p接触。由此，阳极电极9p与阳极区域8p接触。另外，阳极电极9p被设置为：与阳极区域8p的从该阳极区域8p与低浓度杂质区域7p相接的边界起3μm(更加优选2nm)以内的区域接触。
另外，以下，设结晶性半导体层2d的与阴极电极9n接触的区域为接触部6n，设结晶性半导体层2d的与阳极电极9p接触的区域为接触部6p。
TFT100t是顶栅型(平面型)的TFT(Nch)，包括：形成在基底层14上的结晶性半导体层2t；形成在结晶性半导体层2t上的绝缘膜3；形成在绝缘膜3上的栅极电极16；形成在绝缘膜3和栅极电极16上的层间绝缘膜(未图示)；和栅极、漏极电极10a、10b。
结晶性半导体层2t包括：以高浓度掺杂有磷的栅极、漏极区域11a；沟道区域5t；和以高浓度掺杂有磷的栅极、漏极区域11b。
栅极、漏极区域11a、沟道区域5t和栅极、漏极区域11b，从相同的半导体层开始形成，并在相同的平面内依次相邻配置。
栅极、漏极区域10a、10b分别通过设置于绝缘膜3和层间绝缘膜的接触孔，与栅极、漏极区域11a、11b接触。由此，栅极、漏极电极10a、10b分别与栅极、漏极区域11a、11b连接。
绝缘膜3对TFD100d和TFT100t共用设置，TFT100t作为栅极绝缘膜发挥作用。另外，层间绝缘膜也对TFD100d和TFT100t共用设置。
以下，关于本实施方式的半导体装置的制造工序进行说明。首先，如图1(a)所示，在基板1的一个主面上形成基底层14。作为基底层14，能够使用包含硅的绝缘膜(例如SiO2、SiN、SiNO)等。另外，基底层14，除了绝缘膜的单层结构之外，也可以具有层叠有两层以上的绝缘膜的结构。另外，此时，也可以在与半导体层(结晶性半导体层2d、2t)相比靠近下方(既可以在基底层14的下方，也可以在基底层14的上方。在基底层14为层叠结构时可以在任意的层间)的位置设置遮光层。更加详细来讲，例如，形成(沉积)膜厚50～600nm的遮光膜，接着，通过光刻工序将该遮光膜图案化为所期望的形状来形成遮光层，接着，形成基底层14。然后，可以形成半导体层(结晶性半导体层2d、2t)。作为遮光层的材料，是与后述的栅极电极16的材料相同材料，作为具体例子，例如能够列举钨(W)、钼(Mo)等高熔点金属或半导体膜等。
另外，作为基板1的材质并未被特别限定，虽然列举有玻璃基板、石英基板、硅基板、金属板或在不锈钢板的表面形成有绝缘膜的基板、具有耐处理温度的耐热性的塑料基板等，但尤其优选在液晶显示装置等的显示装置中使用的玻璃基板。
接着，形成膜厚20～200nm(优选30～70nm)的岛状的结晶性半导体层2d、2t。更加具体来讲，首先，通过溅射法、LPCVD(Low PressureCVD)法或等离子体CVD(Chemical Vapor Deposition)法形成具有非晶质结构的非晶质半导体膜。接着，通过使用激光使该非晶质半导体膜结晶化来形成结晶性半导体膜。而且，通过利用光刻工序将该结晶性半导体膜图案化为所期望的形状来形成结晶性半导体层2d、2t。虽然结晶性半导体层2d、2t的材料并未被特别限定，但是优选硅。即，结晶性半导体层2d、2t优选为多晶硅。
另外，在结晶性半导体层2d、2t的结晶化工序中，可以对非晶质半导体膜涂敷镍(Ni)等的催化剂金属之后，实施进行热处理的固相生长工序。由此，能够形成连续晶界结晶硅膜(CG硅膜)作为结晶性半导体层2d、2t。
接着，形成膜厚20～200nm(优选30～120nm)的绝缘膜3(第一绝缘层)。作为绝缘膜3，能够适当使用通过等离子体CVD法或溅射法形成的包含硅的绝缘膜(例如SiO2膜、SiN膜、SiNO膜)。另外，绝缘膜3，也可以是除了单层结构之外，层叠有两层以上的由多种绝缘材料形成的绝缘膜的结构。
另外，在此，结晶性半导体层2d，尤其在沟道区域5d，为了对因污染(contamination)等而混入的杂质进行本征吸杂(intrinsic gettering)，也可以掺杂低剂量的杂质(硼等的三价原子或磷等的五价原子)。
另外，为了控制TFT的阀值电压，也可以对结晶性半导体层2t，通过离子注入法等掺杂低剂量的硼等的三价原子。
接着，如图1(b)所示，形成膜厚50～600nm(优选100～500nm)的栅极电极16。更加具体来讲，在通过溅射法形成导电膜之后利用光刻工序将导电膜形成为所期望的形状，由此形成栅极电极16。作为栅极电极16的材料，优选钽(Ta)、钨(W)、钛(Ti)、钼(Mo)等的高熔点金属或以这些金属为主要成分的合金材料或化合物材料。另外，作为以高熔点金属为主要成分的化合物，优选氮化物。其中，栅极电极16也可以是使用这些材料形成的导电膜层叠而成的结构。
接着，如图1(c)所示，在形成光致抗蚀剂(抗蚀剂)膜之后，进行光致抗蚀剂膜的图案化，将结晶性半导体层2t的上方部分和形成阴极区域8n的区域的上方部分除去。由此，在与形成低浓度杂质区域7n、沟道区域5d、阳极区域8p和低浓度杂质区域7p的区域重叠的区域的绝缘膜3上，对光致抗蚀剂15a进行图案化。
接着，如图2(a)和(b)所示，以光致抗蚀剂15a和栅极电极16为掩模，隔着绝缘膜3对结晶性半导体层2d、2t掺杂高剂量的杂质(磷等的五价的原子)17。然后，通过进行后述的活化处理，在结晶性半导体层2d形成阴极区域8n和低浓度杂质区域7n，并且在结晶性半导体层2t形成源极、栅极区域11a、11b。
更加具体来讲，首先，以10～100keV(优选20～80keV)这样的比较低的加速电压，通过离子注入法掺杂剂量5×1014～1×1016cm-2(优选5×1014～5×1015cm-2)的磷作为杂质17。在这样的条件的情况下，被掺杂的杂质17的深度曲线12的峰值存在于从绝缘膜3内开始至结晶性半导体层2d、2t的绝缘膜3一侧的区域。另外，此时，如深度曲线12的曲线所示，阴极区域8n和源极、栅极区域11a、11b的结晶破坏的程度，从基板1一侧开始向绝缘膜3一侧逐渐变大的情况较多。而且，在那样的情况下，在阴极区域8n和源极、栅极区域11a、11b的与绝缘膜3相邻的区域中，结晶破坏最得到进展，由此结晶性变低。另一方面，在阴极区域8n和源极、栅极区域11a、11b的基板1一侧与基底层14相邻的区域中，结晶破坏较少，结晶性变高。其中，在图2(a)中，虽然通过三层的浓淡表现了结晶性的差异，但是实际上结晶性如上述那样逐渐变化。
另外，改变离子注入的条件，掺杂的杂质的深度曲线12的峰值也可以存在于上述以外的区域。具体来讲，在需要特别使阴极区域8n的表面电阻变小的情况下，如图4所示，也可以在被掺杂的杂质17的深度曲线12的峰值存在于从阴极区域8n内开始至基底层14内的那样的条件下，通过离子注入法掺杂杂质17。其中，在图4中，在说明中关于不使用的部件省略附图标记的标注。
对此，从更有效地避免活化时阴极区域8n的结晶回复不足的问题的观点出发，如上述那样，优选将被掺杂的杂质17的深度曲线12的峰值设定在阴极区域8n的上层一侧。
像这样，一般深度曲线12的峰值较深的情况，与较浅的情况相比，杂质被大量掺入，由此表面电阻变得更小。另一方面，一般深度曲线12的峰值较浅的情况，与较深的情况相比，难以引起结晶破坏，由此结晶回复变得容易。
接着，如图1(d)所示，在形成光致抗蚀剂(抗蚀剂)膜之后，进行光致抗蚀剂膜的图案化，将形成阳极区域8p的区域的上方部分除去。由此，在与形成结晶性半导体层2t、低浓度杂质区域7n、阴极区域8n、沟道区域5n和低浓度杂质区域7p的区域重叠的区域的绝缘膜3上，对光致抗蚀剂15b进行图案化。
接着，与图2(a)和(b)所示的情况相同，以光致抗蚀剂15b为掩模，隔着绝缘膜3对结晶性半导体层2d掺杂高剂量的杂质(硼等的三价的原子)17。然后，通过进行后述的活化处理，在结晶性半导体层2d形成阳极区域8p和低浓度杂质区域7p。
更加具体来讲，首先，以10～100keV(优选20～80keV)这样的比较低的加速电压，通过离子注入法掺杂剂量5×1014～1×1016cm-2(优选5×1014～5×1015cm-2)的磷作为杂质17。在这样的条件的情况下，被掺杂的杂质17的深度曲线12的峰值多存在于从绝缘膜3内开始至结晶性半导体层2d的绝缘膜3一侧的区域。另外，此时，如深度曲线12的曲线所示，阳极区域8p的结晶破坏的程度，从基板1一侧开始向绝缘膜3一侧逐渐变大的情况较多。而且，在那样的情况下，在阳极区域8p的与绝缘膜3相邻的区域中，结晶破坏最得到进展，由此结晶性变低。另一方面，在阳极区域8p的基板1一侧与基底层14相邻的区域中，结晶破坏较少，由此结晶性变高。
另外，也可以改变离子注入的条件，掺杂的杂质的深度曲线12的峰值存在于上述以外的区域。具体来讲，在需要特别使阳极区域8p的表面电阻变小的情况下，如图4所示，也可以在被掺杂的杂质17的深度曲线12的峰值存在于从阳极区域8p内开始至基底层14内的那样的条件下，通过离子注入法掺杂杂质17。
对此，从更有效地避免活化时的阳极区域8p的结晶回复不足的问题的观点出发，如上述那样，优选将掺杂的杂质17的深度曲线12的峰值设定在阳极区域8p的上层一侧。
接着，在350～720℃下(优选400～700℃)加热4～240分钟，进行被注入结晶性半导体层2d、2t的杂质17的活化和结晶性半导体层2d、2t的结晶回复。由此，在结晶性半导体层2d形成阴极区域8n、阳极区域8p和低浓度杂质区域7n、7p，并且在结晶性半导体层2t形成源极、漏极区域11a、11b。另外，在由阴极区域8n和阳极区域8p夹持的区域形成沟道区域5d，在结晶性半导体层2t的与栅极电极16相对的区域形成沟道区域5t。
其中，虽然优选光致抗蚀剂15a、15b在离子注入后除去，但是可以在与低浓度杂质区域7n、7p重叠的区域的绝缘膜3上存在光致抗蚀剂15a、15b的残渣(抗蚀剂残渣)。当在与低浓度杂质区域7n、7p重叠的区域的绝缘膜3上设置有抗蚀剂残渣时，由于能够确定由光致抗蚀剂15a、15b遮掩的区域的结晶性半导体层2d，所以能够容易地检查和解析低浓度杂质区域7n、7p的形状、对准精度等。
另外，在由光致抗蚀剂15a、15b遮掩的区域的结晶性半导体层2d，通常不掺杂有上述杂质17。因此，在结晶性半导体层2d中没有掺杂以进行上述的本征吸杂为目的的低剂量的杂质时，利用光致抗蚀剂15a、15b形成的低浓度杂质区域7n、7p通常成为不添加杂质的区域(离子非注入区域)。另一方面，也可以为了该目的，向结晶性半导体层2d掺杂低剂量的杂质。
然后，经过层间绝缘膜(第二绝缘膜)的形成工序和阴极电极9n、阳极电极9p和源极、栅极区域10a、10b的形成工序，如图1(e)所示，能够制造本实施方式的半导体装置。其中，作为层间绝缘膜的材料，能够适当使用通过等离子体CVD法或溅射法形成的包含硅的绝缘膜(例如SiO2膜、SiN膜、SiNO膜)。另外，作为阴极电极9n、阳极电极9p和源极、栅极区域10a、10b的材料，优选：铝(Al)、铜(Cu)、银(Ag)等的低电阻金属或以这些低电阻金属为主要成分的合金材料或化合物材料等。
如上述那样，在现有的半导体装置中，如图24(b)所示，以阴极区域和阳极区域的结晶破坏较少的基板一侧的区域为主要起点进行结晶回复。另一方面，在本实施方式的半导体装置中，与阴极区域8n和阳极区域8p相邻配置有结晶破坏较少的低浓度杂质区域7n、7p。因此，作为结晶回复的起点，追加有低浓度杂质区域7n、7p，如图2(b)所示，活化时的阴极区域8n和阳极区域8p的结晶回复并不仅仅从基板1一侧开始，也从低浓度杂质区域7n、7p一侧开始进行。因此，与现有相比，能够进一步促进阴极区域8n和阳极区域8p的结晶回复。另外，能够在从基板1一侧和低浓度杂质区域7n或低浓度杂质区域7p一侧的两个方向开始进行了结晶回复的区域，配置接触部6n、6p。
由上，根据本实施方式，能够降低阴极区域8n和阳极区域8p的表面电阻，并降低结晶性半导体层2d与阴极电极9n和阳极电极9p的接触电阻。其结果，能够抑制接触不良的产生。
另外，由于阴极区域8n和阳极区域8p的表面电阻和接触电阻减少，所以能够降低半导体装置的导通电阻，并抑制由导通电流降低引起的Ion不良。
另外，即使由于制造过程的偏差而过量地注入了杂质，也能够有效地抑制接触电阻增大。
另外，在阴极区域8n和阳极区域8p的与低浓度杂质区域7n、7p相邻的区域中，从基板1一侧和低浓度杂质区域7n或低浓度杂质区域7p一侧的两个方向开始进行结晶回复，能够特别改善结晶性。
更具体来讲，阴极区域8n的从该阴极区域8n与低浓度杂质区域7n相接的边界起2μm左右的区域成为：与不位于低浓度杂质区域7n一侧的区域相比，特别有效地产生结晶回复，结晶性相对高的区域(高结晶性阴极区域4n)。其中，高结晶性阴极区域4n是：与低浓度杂质区域7n或低浓度杂质区域7p相邻并且结晶性比与低浓度杂质区域7n或低浓度杂质区域7p不相邻(例如阴极区域8n的中央部)的区域的结晶性高的区域。这样，高结晶性阴极区域4n是：与低浓度杂质区域7n或低浓度杂质区域7p相邻并且在阴极区域8n内结晶性相对高的区域。
同样地，阳极区域8p的从该阳极区域8p与低浓度杂质区域7p相接的边界起2μm左右的区域成为：与不位于低浓度杂质区域7p一侧的区域相比，特别有效地产生结晶回复并且结晶性相对高的区域(高结晶性阴极区域4p)。其中，高结晶性阴极区域4p是：与低浓度杂质区域7n或低浓度杂质区域7p相邻并且结晶性比与低浓度杂质区域7n或低浓度杂质区域7p不相邻(例如阳极区域8p的中央部)的区域的结晶性高的区域。这样，高结晶性阴极区域4p是：与低浓度杂质区域7n或低浓度杂质区域7p相邻并且在阳极区域8p内结晶性相对高的区域。
而且，在本实施方式中，因为阴极电极9n被设置成：与阴极区域8n的从该阴极区域8n与低浓度杂质区域7n相接的边界起3μm以内的区域接触，所以能够更可靠地使阴极电极9n与高结晶性阴极区域4n接触。因此，能够更加减低阴极区域8n与阴极电极9n之间的接触电阻，并更加抑制接触不良和Ion不良。
另外，如图2(b)和图3所示，阴极电极9n以跨越阴极区域8n和低浓度杂质区域7n的边界线的方式配置，与阴极区域8n和低浓度杂质区域7n这两者接触。即，接触部6n的一部分，以与低浓度杂质区域7n重叠的方式配置。因此，即使在形成用于连接阴极电极9n的接触孔时产生对准偏差，也能够在阴极区域8n的充分进行了结晶回复的区域更可靠地配置阴极电极9n。即，即使在使用对准精度低的制造装置的情况下，也能够更可靠地降低接触电阻并更可靠地抑制接触不良和Ion不良。
同样地，在本实施方式中，因为阳极电极9p设置成：与阳极区域8p的从该阳极区域8p与低浓度杂质区域7p相接的边界起3μm以内的区域接触，所以能够更可靠地使阳极电极9p与高结晶性阳极区域4p接触。因此，能够更加减低阳极区域8p与阳极电极9p之间的接触电阻，并更加抑制接触不良和Ion不良。
如图2(b)和图3所示，阳极电极9p以跨越阳极区域8p和低浓度杂质区域7p的边界线的方式配置，与阳极区域8p和低浓度杂质区域7p这两者接触。即，接触部6p的一部分，以与低浓度杂质区域7p重叠的方式配置。因此，即使在形成用于连接阳极电极9p的接触孔时产生对准偏差，也能够在阳极区域8p的充分进行了结晶回复的区域更可靠地配置阳极电极9p。即，即使在使用对准精度低的制造装置的情况下，也能够更可靠地降低接触电阻并更可靠地抑制接触不良和Ion不良。
其中，在接触部6n、6p的一部分与低浓度杂质区域7n、7p重叠的情况下，低浓度杂质区域7n、7p只要分别与接触部6n、6p的大致80％以下的区域重叠即可。当然，接触部6n的与低浓度杂质区域7n重叠的比例，和接触部6p的与低浓度杂质区域7p重叠的比例既可以大致相同，也可以不同。
另一方面，阴极电极9n也可以如图5、6所示，不与低浓度杂质区域7n接触，而与阴极区域8n的从该阴极区域8n与低浓度杂质区域7n相接的边界起3μm以内的区域接触。另外，阴极电极9n也可以不与低浓度杂质区域7n接触，而与阴极区域8n一侧的高结晶性阴极区域4n接触。即使这样，也能够抑制接触不良和Ion不良。
同样地，阳极电极9p也可以如图5、6所示，不与低浓度杂质区域7p接触，而与阳极区域8p的从阳极区域8p与低浓度杂质区域7p相接的边界起3μm以内的区域接触。另外，阳极电极9p也可以不与低浓度杂质区域7p接触，而与阳极区域8p一侧的高结晶性阳极区域4p接触。
另外，如图3所示，因为第一低浓度杂质区域7n与除沟道区域5d(阳极区域8p)一侧之外的区域的阴极区域8n相邻配置，所以能够确实地防止由第一低浓度杂质区域7n引起的TFD100d的电流量降低。根据这样的观点，优选：第一低浓度杂质区域7n配置在阴极区域8n和阳极区域8p之间的电流路径的外侧(与后述的LDD同样地发挥作用的区域以外)。
同样地，因为第二低浓度杂质区域7p与除沟道区域5d(阴极区域8n)一侧之外的区域的阳极区域8p相邻配置，所以能够大致可靠地防止由第二低浓度杂质区域7p引起的TFD100d的电流量降低。根据这样的观点，优选：第二低浓度杂质区域7p配置在阴极区域8n和阳极区域8p之间的电流路径的外侧(与后述的LDD同样地发挥作用的区域以外)。
以下，关于本实施方式的其他的变形例进行说明。
(变形例1)
低浓度杂质区域7n、7p也可以利用绝缘膜3的膜厚差形成。即，绝缘膜3，也可以是如图7(a)和(b)所示，在低浓度杂质区域7n、7p上层叠有第一绝缘膜3a和第二绝缘膜3b，在沟道区域5d、阴极区域8n和阳极区域8p上仅由第二绝缘膜3b形成的结构。这样，绝缘膜3也可以是具有膜厚差的结构。以下，关于具有膜厚差的绝缘膜3、沟道区域5d、阴极区域8n和阳极区域8p的形成方法进行说明。
首先，以覆盖结晶性半导体层2d的方式形成膜厚20～200nm(优选20～80nm，例如50nm)的第一绝缘膜3a。接着，在形成低浓度杂质区域7n、7p的区域的第一绝缘膜3a上将光致抗蚀剂图案化并进行遮掩之后，通过使用氟化氢(HF)的湿蚀刻等，将第一绝缘膜3a的未被遮掩的区域除去。由此，在包括接触部6n、6p的一部分的区域形成第一绝缘膜3a的开口部(结晶性半导体层2d露出的区域)。
接着，在除去光致抗蚀剂之后，以覆盖结晶性半导体层2d和第一绝缘膜3a的方式形成膜厚20～200nm(优选20～80nm，例如30nm)的第二绝缘膜3b。由此，绝缘膜3在第一绝缘膜3a的开口部仅仅由第二绝缘膜3b形成，另一方面，构成为：在第一绝缘膜3a的开口部以外的区域，即在形成低浓度杂质区域7n、7p的区域中层叠有第一绝缘膜3a和第二绝缘膜3b。
像这样，由于绝缘膜3具有膜厚差，所以通过离子注入法隔着绝缘膜3向结晶性半导体层2d掺杂了高剂量的杂质时，在绝缘膜3的膜厚不同的区域中，各自向结晶性半导体层2d掺杂的杂质的浓度不同，由此被掺杂的杂质的深度曲线12的峰值存在于不同的位置。因此，在结晶性半导体层2d能够形成：阴极区域8n和阳极区域8p；和低浓度杂质区域7n、7p。
更加具体来讲，如图7(b)所示，在层叠有第一绝缘膜3a和第二绝缘膜3b的、与绝缘膜3的膜厚较厚的区域重叠的结晶性半导体层2d的区域，由于被注入的杂质的量少，所以形成低浓度杂质区域7n、7p。另一方面，在仅由第一绝缘膜3a形成的、与绝缘膜3的膜厚较薄的区域重叠的结晶性半导体层2d的区域，由于被注入的杂质的量多，所以在活化处理后形成阴极区域8n和阳极区域8p。这样，第一绝缘膜3a，在至少除去形成阴极区域8n和阳极区域8p的区域、至少包含形成低浓度杂质区域7n、7p的区域的结晶性半导体层2d上配置即可。
另外，为了形成沟道区域5d，在仅在形成沟道区域5d的区域图案形成有光致抗蚀剂15的状态下，进行杂质的掺杂即可。
另外，在图7所示的方式中，利用通过层叠第一个绝缘膜3a和第二绝缘膜3b而设置的膜厚差，形成低浓度杂质区域7n、7p。另一方面，也可以在连续(一続き)的绝缘膜设置膜厚差，利用该膜厚差而形成低浓度杂质区域7n、7p。这样，作为在连续的绝缘薄设置膜厚差的方法，例如能够利用形成LOCOS(硅的局部氧化(Local Oxidation OfSilicon))氧化膜的方法。
另外，也可以在连续的绝缘薄设置膜质差，利用该膜厚差形成低浓度杂质区域7n、7p。作为在连续的绝缘薄设置膜质差的方法，例如列举有如下方法：在与形成低浓度杂质区域7n、7p的区域重叠的区域的绝缘膜3上有选择地形成光致抗蚀剂之后，以该光致抗蚀剂作为掩模，向绝缘膜3离子注入硅(Si)离子、氩(Ar)离子等杂质。
另外，低浓度杂质区域7n、7p也可以利用绝缘膜的膜厚差和膜质差这两者而形成。由此，由于能够更加减少向形成低浓度杂质区域7n、7p的区域的结晶性半导体层5d注入的杂质的量，所以低浓度杂质区域7n、7p的结晶破坏变得更少，并能够进一步提高促进阴极区域8n和阳极区域8p的结晶回复的效果。
(变形例2)
特别优选：如图8、9所示，低浓度杂质区域7n配置在阴极区域8n和沟道区域5d之间。即，优选：阴极区域8n、低浓度杂质区域7n和沟道区域5d依次相邻配置。另外，特别优选：阴极区域8n、低浓度杂质区域7n、沟道区域5d和阳极区域8p依次相邻配置。由此，由于能够使低浓度杂质区域7n与TFT中的LDD(Lightly Doped Drain：轻掺杂漏极)同样地发挥作用，所以能够抑制漏电流。其中，在本说明书中，也将低浓度杂质区域配置在阴极区域与阳极区域之间，并且与TFT中的LDD同样地发挥作用的方式称为LDD结构。
另外，由于作为光传感器发挥作用的TFD100d需要感知光，所以在TFD100d(沟道区域5d和包括与TFT中的LDD同样发挥作用的低浓度杂质区域7n和/或与后述的TFT中的LDD同样发挥作用的低浓度杂质区域7p的区域)上不设置栅极电极。更优选的是，在LDD结构的TFD100d中，在位于结晶性半导体层2d与阴极电极9n和阳极电极9p(其中，除接触孔内的区域之外。)的层之间，并且当俯视基板1时与结晶性半导体层2d重叠的区域，没有配置导电层(例如，由与栅极电极16相同的材料形成的层)。更加具体来讲，在LDD结构的TFD100d中，没有设置处于绝缘膜3的正上方且与结晶性半导体层2d重叠的导电层。因此，接触部6n能够接近沟道区域5d。这样，即使从尽可能缩小TFD100d的布局的观点出发，上述方式(LDD结构)具有优势。其中，结晶性半导体层2d与阴极电极9n和阳极电极9p(其中，除接触孔内的区域之外。)的层之间，是结晶性半导体层2d与阴极电极9n和阳极电极9p的配线层的层间(例如，绝缘膜3和层间绝缘膜的层间)。
另一方面，专利文献1记载的薄膜二极管具有栅极电极。因此，若使接触部接近沟道区域，则有可能在阴极电极和/或阳极电极与栅极电极之间发生短路。因此，薄膜二极管的布局的小型化具有界限。
另外，在LDD结构的薄膜二极管中，例如，仅仅在除低浓度杂质区域之外的沟道区域上配置有栅极电极的情况等、在半导体层上部分配置有栅极电极的情况下，有时由于栅极电极的有无导致向半导体层的受热历程、氢化效率等变得不同，在沟道区域和低浓度杂质区域中最适合的过程条件变得不同。因此，在该情况下，有时难以使沟道区域和低浓度杂质区域的结晶性同时变好。但是，在本实施方式的LDD结构的TFD100d中，如上述所述，并不设置作为栅极电极发挥作用的导电层。因此，即使沟道区域5d和与LDD同样发挥作用的低浓度杂质区域(低浓度杂质区域7n和/或低浓度杂质区域7p)同时进行结晶回复，也能够形成优质的沟道区域5d和与LDD同样发挥作用的优质的低浓度杂质区域。
另外，在作为光传感器发挥作用的TFD100d中，只要确保明暗比即可。因此，与TFT中的LDD同样发挥作用的低浓度杂质区域7n(和后述的与TFT中的LDD同样发挥作用的低浓度杂质区域7p)的长度(与TFT中的LDD的长度相当的长度)，与TFT中的LDD的长度相比，能够设定得更长。
LDD结构的TFD100d，例如能够通过图10所示的工序制作。
首先，如图10(a)所示，在成膜光致抗蚀剂(抗蚀剂)膜之后，进行光致抗蚀剂膜的图案化，将结晶性半导体层2t的上方部分和形成阴极区域8n和低浓度杂质区域7n的区域的上方部分除去。由此，在与形成沟道区域5d和阳极区域8p的区域重叠的区域的绝缘膜3上图案化光致抗蚀剂15c。
接着，以光致抗蚀剂15c和栅极电极16为掩模，隔着绝缘膜3对结晶性半导体层2d、2t掺杂低剂量的杂质(磷等的五价的原子)17。更加具体来讲，以10～90keV(优选30～70keV)，通过离子注入法掺杂剂量5×1011～1×1015cm-2(优选5×1012～1×1014cm-2)的磷作为杂质17。其结果，在低浓度杂质区域7n掺杂有1×1014～1×1019atm/cm3(优选1×1015～1×1017atm/cm3)左右的杂质。另外，该方式中的低浓度杂质区域7n的杂质浓度大于沟道区域5d的杂质浓度。即，在LDD结构的TFD100d中，低浓度杂质区域7n被设定为：阴极区域8n的杂质浓度和沟道区域5d的杂质浓度之间的中等程度的杂质浓度。然后，除去光致抗蚀剂15c。
接着，如图10(b)所示，在形成光致抗蚀剂(抗蚀剂)膜之后，进行光致抗蚀剂膜的图案化，将结晶性半导体层2t的上方的部分和形成阴极区域8n的区域的上方部分除去。由此，在与形成低浓度杂质区域7n、沟道区域5d和阳极区域8p的区域重叠的区域的绝缘膜3上对光致抗蚀剂15d进行图案化。
然后，与上述的方法相同，通过进行高剂量的杂质的注入工序和活化处理，在阴极区域8n和沟道区域5d之间形成低浓度杂质区域7n。
即使在该方式中，阴极电极9n也可以如图11所示，并不与低浓度杂质区域7n接触，而与阴极区域8n的从该阴极区域8n与低浓度杂质区域7n相接的边界起3μm以内的区域接触。另外，阴极电极9n也可以并不与低浓度杂质区域7n接触，而与阴极区域8n一侧的高结晶性阴极区域4n接触。
另一方面，在图8～11所示的方式中，低浓度杂质区域7p不与阳极区域8p相邻形成，阳极电极9p与阳极区域8p接触。然而，与阳极区域8p相比，通常在阴极区域8n掺杂有较重的杂质，从而阴极区域8n中结晶破坏更容易得到进展。因此，如图8～11所示，即使仅仅在阴极区域8n一侧形成低浓度杂质区域，也能够在实际应用方面将接触不良的产生抑制至无问题的程度。
另一方面，从特别有效地抑制接触不良的产生的观点出发，即使在LDD结构的TFD100d中，也优选：在阴极区域8n和阳极区域8p这两者形成与TFT中的LDD同样发挥作用的低浓度杂质区域。
更具体来讲，如图12、13所示，阴极区域8n、低浓度杂质区域7n、沟道区域5d、阳极区域8p和低浓度杂质区域7p，在同一平面内以依次相邻配置。
此时，虽然阴极电极9n也可以如图13所示，与低浓度杂质区域7n不接触，但是如上述那样，从更可靠地抑制接触不良和Ion不良的观点出发，优选：如图12所示，阴极电极9n与低浓度杂质区域7n和阴极区域8n接触，优选：与阴极区域8n的从该阴极区域8n与低浓度杂质区域7n相接的边界起3μm以内的区域接触，优选：与高结晶性阴极区域4n接触。
另一方面，如图13所示，在阴极电极9n与低浓度杂质区域7n不接触的情况下，优选：与阴极区域8n的从该阴极区域8n与低浓度杂质区域7n相接的边界起3μm以内的区域接触，优选：与高结晶性阴极区域4n接触。
同样地，虽然阳极电极9p也可以如图13所示，与低浓度杂质区域7p不接触，但是如上述那样，从更可靠地抑制接触不良和Ion不良的观点出发，优选：如图12所示，阳极电极9p与低浓度杂质区域7p和阳极区域8p接触，优选：与阳极区域8p的从该阳极区域8p与低浓度杂质区域7p相接的边界起3μm以内的区域接触，优选：与高结晶性阳极区域4p接触。
另一方面，如图13所示，在阳极电极9p与低浓度杂质区域7p不接触的情况下，优选：与阳极区域8p的从该阳极区域9p与低浓度杂质区域7p相接的边界起3μm以内的区域接触，优选：与高结晶性阳极区域4p接触。
另外，在该情况下，对低浓度杂质区域7p，以10～90keV(优选30～70keV)，通过离子注入法掺杂剂量5×1011～1×1015cm-2(优选5×1012～1×1014cm-2)的杂质(例如硼)。其结果，在低浓度杂质区域7p掺杂有1×1014～1×1019atm/cm3(优选1×1015～1×1017atm/cm3)左右的杂质。另外，该方式中的低浓度杂质区域7p的杂质浓度大于沟道区域5d的杂质浓度。即，在LDD结构的TFD100d中，低浓度杂质区域7p被设定为：阳极区域8p的杂质浓度和沟道区域5d的杂质浓度之间的中等程度的杂质浓度。
(变形例3)
如图14所示，低浓度杂质区域7n也可以在俯视基板1时，沿除沟道区域5d一侧之外的接触部6n的外周配置。由此，由于能够有效地促进接触部6n周边的阴极区域8n的结晶回复，所以能够降低接触电阻并更可靠地抑制接触不良和Ion不良。这样，低浓度杂质区域7n也可以为，在俯视时具有凹部的形状(例如凹形状)，凹部部分也可以沿接触部6n的外周配置。
另外，如图14所示，低浓度杂质区域7n也可以在俯视基板1时，沿接触部6n和沟道区域5d之间的电流路径即由接触部6n和接触部6p夹持的区域配置。由此，由于能够促进接触部6n和沟道区域5d之间的电流路径周边的阴极区域8n的结晶回复，所以能够降低成为接触部6n与沟道区域5d之间的电流路径的阴极区域8n的表面电阻。因此能够抑制接触不良和Ion不良。像这样，低浓度杂质区域7n也可以是在俯视基板1时，沿由以夹持沟道区域5d的方式相对的接触部6n、6p夹持的区域配置。
并且，如图14所示，低浓度杂质区域7n也可以是在俯视基板1时，沿接触部6n和沟道区域5d之间的电流路径配置，并且沿除沟道区域5d一侧之外的接触部6n的外周配置。由此，由于能够促进接触部6n和沟道区域5d之间的电流路径周边的阴极区域8n的结晶回复，所以能够降低成为接触部6n与沟道区域5d之间的电流路径的阴极区域8n的表面电阻。另外，由于能够有效地促进接触部6n周边的阴极区域8n的结晶回复，所以能够更加降低接触电阻。根据以上情况，通过更加降低接触电阻，能够更加抑制接触不良。另外，能够更加抑制半导体装置的导通电阻，并更加抑制Ion不良。像这样，低浓度杂质区域7n也可以是在俯视基板1时，沿由以夹持沟道区域5d的方式相对的接触部6n、6p夹持的区域配置，并且沿除沟道区域5d一侧的之外的接触部6n的外周配置。
同样地，如图14所示，低浓度杂质区域7p也可以是在俯视基板1时，沿除沟道区域5d一侧之外的接触部6p的外周配置，低浓度杂质区域7p也可以是，在俯视时具有凹部的形状(例如凹形状)，凹部部分也可以沿接触部6p的外周配置。
另外，低浓度杂质区域7p也可以如图14所示，在俯视基板1时，沿接触部6p和沟道区域5d之间的电流路径即由接触部6n和接触部6p夹持的区域配置。这样，低浓度杂质区域7p也可以是在俯视基板1时，沿由以夹持沟道区域5d的方式相对的接触部6n、6p夹持的区域配置。
另外，低浓度杂质区域7p也可以如图14所示，在俯视基板1时，沿接触部6p和沟道区域5d之间的电流路径配置，并且，沿除沟道区域5d一侧之外的接触部6p的外周配置，当俯视基板1时，沿由以夹持沟道区域5d的方式相对的接触部6n、6p夹持的区域配置，并且沿除沟道区域5d一侧之外的接触部6p的外周配置。
另外，虽然在图14中关于低浓度杂质区域7n、7p与接触部6n、6p不重叠的方式进行了图示，但是接触部6n、6p的至少一部分(优选外周的一部分，更加优选除沟道区域5d一侧之外的全部的外周部)可以与低浓度杂质区域7n、7p重叠。由此，能够抑制接触不良和Ion不良。
(变形例4)
TFD100d可以是PN结构的TFD。即，在上述的各方式中，也可以省略沟道区域5d。
具体来讲，例如，也可以如图15所示，阴极区域8n、低浓度杂质区域7n和阳极区域8p，在同一平面内依次相邻配置。
此时，低浓度杂质区域7n配置在阴极区域8n和阳极区域8p之间，与TFT中的LDD同样地发挥作用。
另外，在低浓度杂质区域7n，与变形例2的情况同样地，以10～90keV(优选30～70keV)，通过离子注入法掺杂剂量为5×1011～1×1015cm-2(优选5×1012～1×1014cm-2)的磷作为杂质17。其结果，在低浓度杂质区域7n掺杂有1×1014～1×1019atm/cm3(优选1×1015～1×1017atm/cm3)左右的杂质。
另外，虽然阴极电极9n也可以与低浓度杂质区域7n接触，但是从防止阴极电极9n和阳极电极9p短路的观点出发，优选：如图15所示，不与低浓度杂质区域7n接触。
另外，从更可靠地抑制接触不良和Ion不良的观点出发，优选：阴极电极9n，与阴极区域8n的从该阴极区域8n与低浓度杂质区域7n相接的边界起3μm以内的区域接触，优选：与高结晶性阴极区域4n接触。
另一方面，在不需要考虑阴极电极9n和阳极电极9p的短路时，如图16所示，从更可靠地抑制接触不良和Ion不良的观点出发，也可以配置为：阴极电极9n与浓度杂质区域7n和阴极区域8n接触。
另一方面，在图15、16所示的方式中，低浓度杂质区域7p不与阳极区域8p相邻形成，阳极电极9p与阳极区域8p接触。然而，能够与图8～11所示的情况同样地在实际应用方面将接触不良的产生抑制至无问题的程度。
当然，在PN结构中，也可以设置与TFT中的LDD同样地发挥作用的低浓度杂质区域7p，在该情况下，也可以以10～90keV(优选30～70keV)，通过离子注入法掺杂剂量为5×1011～1×1015cm-2(优选5×1012～1×1014cm-2)的杂质(例如硼)即可。其结果，在与LDD同样发挥作用的低浓度杂质区域7p中掺杂有1×1014～1×1019atm/cm3(优选1×1015～1×1017atm/cm3)左右的杂质。
(变形例5)
沟道区域5d是未掺杂有杂质的离子非注入区域或包含极少杂质的区域。因此，也能够利用沟道区域5d作为结晶回复的起点。即，在阴极区域8n和阳极区域8p与沟道区域5d相邻时，对于阴极区域8n和阳极区域8p的与沟道区域5d相邻的区域，也能够较大地改善结晶性。
更加具体来讲，与不位于沟道区域5d一侧的区域相比，阴极区域8n的从该阴极区域8n与沟道区域5d相接的边界起2μm左右的区域，特别有效地产生结晶回复，成为结晶性相对高的区域(高结晶性阴极区域4nd)。其中，高结晶性阴极区域4nd是与沟道区域5d相邻并且结晶性比与沟道区域5d不相邻的区域(例如阴极区域8n的中央部)高的区域。这样，高结晶性阴极区域4nd是与沟道区域5d相邻并且在阴极区域8n内结晶性高的区域。
同样地，与不位于沟道区域5d一侧的区域相比，阳极区域8p的从该阳极区域8p与沟道区域5d相接的边界起2μm左右的区域，特别有效地产生结晶回复，成为结晶性相对高的区域(高结晶性阳极区域4pd)。其中，高结晶性阳极区域4pd是与沟道区域5d相邻并且结晶性比与沟道区域5d不相邻的区域(例如阳极区域8p的中央部)高的区域。像这样，高结晶性阳极区域4pd是与沟道区域5d相邻并且在阳极区域8p内结晶性高的区域。
而且，也可以为如图17所示，阴极区域8n、沟道区域5d和阳极区域8p在同一平面内依次相邻配置，阴极电极9n，与阴极区域8n的从该阴极区域8n与沟道区域5d相接的边界起3μm以内的区域和/或高结晶性阴极区域4nd接触，阳极电极9p与阳极区域8p的从该阳极区域8p与沟道区域5d相接的边界起3μm以内的区域和/或高结晶性阴极区域4pd接触。
以上，由于根据实施方式1，能够降低阴极区域8n和阳极区域8p的表面电阻，并能够降低结晶性半导体层2d与阴极电极9n和阳极电极9n的接触电阻，所以能够抑制接触不良的产生。
另外，在实施方式中说明过的各种方式，也可以适当组合。另外，本实施方式的半导体装置也可以具有低浓度杂质区域7n和低浓度杂质区域7p这两者，也可以仅具有低浓度杂质区域7n和低浓度杂质区域7p中的任一个。例如，本实施方式的半导体装置也可以不具有低浓度杂质区域7n，而仅具有低浓度杂质区域7p。
另外，在本实施方式中，低浓度杂质区域只要是与阴极区域和/或阳极区域相邻配置，其配置位置就并未被特别限定，能够按照装置的布局适当设定。例如，在本实施方式的半导体装置具有低浓度杂质区域7n和低浓度杂质区域7p这两者的情况下，也可以为以下方式：在阴极区域和阳极区域之间配置一个区域，在阴极区域和阳极区域之间不配置另一个区域。即，也可以为以下方式：使一个区域作为TFT中的LDD发挥作用，使另一个区域不作为TFT中的LDD发挥作用。
另外，在本实施方式中，关于阴极区域和阳极区域的配置方式也并未被特别限定，能够按照装置的布局适当设定。因此，阴极电极与低浓度杂质区域可以接触，也可以不接触。另外，关于阳极电极，也可以与低浓度杂质区域接触，也可以不接触。例如，在本实施方式的半导体装置具有低浓度杂质区域7n和低浓度杂质区域7p这两者的情况下，也可以使阴极区域和阳极区域中的一个与低浓度杂质区域7n或低浓度杂质区域7p接触，也可以使阴极区域和阳极区域中的另一个与低浓度杂质区域7n和低浓度杂质区域7p中的任一个接触。
像这样，在本实施方式中，是否在阴极区域和阳极区域这两者设置低浓度杂质区域、是否使阴极区域侧和阳极区域侧为相同的结构、是否使低浓度杂质区域作为与TFT中的LDD同样的物质发挥作用、是否使阴极区域和阳极区域与低浓度杂质区域接触等的各种选择，能够按照装置的布局或要求的性能适当变更。
作为对半导体的结晶回复产生影响的制造过程的偏差，列举有绝缘膜的偏差、半导体层的膜厚偏差、杂质的注入偏差、活化的偏差等。以下，表示关于向半导体层过量地注入杂质并有意地增加半导体层的损坏的情况下的本发明的效果进行了验证的结果。具体来讲，制作在通常的条件下注入了杂质的接触电阻测定用元件和过量注入了杂质的接触电阻测定用元件，通过四端子法比较接触部的接触电阻。
(实施例1)
如图18所示，实施例1的接触电阻测定用元件，具有：形成在基板(未图示)上的结晶性半导体层21、形成在结晶性半导体层21上的绝缘膜(未图示)和形成在绝缘膜上的电极26a、26b、26c。
结晶性半导体层21具有：未注入杂质的低浓度杂质区域22和通过离子注入法高浓度地掺杂有磷的高浓度杂质区域23。对高浓度杂质区域23注入的条件(标准条件)，被设定为加速电压20keV、剂量8×1014cm-2。
电极26a通过设置在绝缘膜的接触孔，与低浓度杂质区域22和高浓度杂质区域23接触。如图19所示，结晶性半导体层21的电极26a和接触部24a的尺寸是纵4.5μm×横1.5μm，低浓度杂质区域22和接触部24a重叠的区域的宽度被设定为0.5μm。即，以接触部24a的1/3与低浓度杂质区域22重叠的方式配置接触孔。
另一方面，电极26b、26c通过设置在绝缘膜的接触孔，仅与高浓度杂质区域23(接触部24b、24c)接触。
而且，通过在图18中的露白箭头所示的电极26a和电极26b之间流动电流，并在图18中的涂黑箭头所示的电极26a和电极26c之间测定电位差，求出接触电阻。
(实施例2)
实施例2的接触电阻测定用元件，除了设置有过量注入区域之外，具有与实施例1的接触电阻测定用元件相同的结构。
如图20所示，以与接触部24a(除低浓度杂质区域22之外)重叠并且与结晶性半导体层21的电极26b、26c的接触部24b、24c不重叠的方式，通过离子注入法形成过量掺杂有磷的过量注入区域25。
在过量注入区域25，在根据标准条件注入磷之后，在加速电压45keV、剂量8×1015cm-2的条件(过量注入条件)下，追加注入磷。
(比较例1)
如图21所示，比较例1的接触电阻测定用元件，除了未设置有低浓度杂质区域22之外，具有与实施例1的接触电阻测定用元件相同的结构。
(比较例2)
如图22所示，比较例2的接触电阻测定用元件，除了未设置有低浓度杂质区域22之外，具有与实施例2的接触电阻测定用元件相同的结构。
图23表示实施例1、2和比较例1、2的接触电阻。其中，接触电阻，在实施例1、2和比较例1、2中分别制作多个元件并测定。
根据比较例1、2的结果，可知：在接触部24a附近未配置低浓度杂质区域22的情况下，在过量注入杂质时，接触电阻增大。即，未设置低浓度杂质区域22的元件，在制造过程的偏差的裕度(margin)小。
另一方面，根据实施例1、2的结果，在以与接触部24a之下重叠的方式配置低浓度杂质区域22的情况下，能够较大地抑制由过量注入杂质引起的接触电阻的增大。
另外，与没有低浓度杂质区域22的比较例1相比，低浓度杂质区域22与接触部24a重叠的实施例1的接触电阻稍微变高，然而，通过使接触部24a的面积变大，除了能够确保过程裕度之外，还能够降低通常的条件下的接触电阻。具体来讲，例如，设接触部24a的尺寸为纵4.5μm×横2μm，设低浓度杂质区域22和接触部24a重叠的区域的尺寸为纵4.5μm×横0.5μm等即可。
本发明以2009年3月16日申请的日本国专利申请2009-063147号为基础，基于巴黎条约和进入国家阶段的该国法规主张优先权。该申请的内容的整体作为参照援引至本申请中。
附图标记说明
1、101：基板
2d、2t、102：结晶性半导体层
3、103：绝缘膜
3a：第一绝缘膜
3b：第二绝缘膜
4n、4nd：高结晶性阴极区域
4p、4pd：高结晶性阳极区域
5d、5t、105：沟道区域
6n、6p、106n：接触部
7n、7p：低浓度杂质区域
8n、108n：阴极区域
8p：阳极区域
9n、109n：阴极电极
9p：阳极电极
10a、10b：源极、漏极电极
11a、11b：源极、漏极区域
12、112：深度曲线
14：基底层
15、15a、15b、15c、15d、115：光致抗蚀剂(抗蚀剂)
16：栅极电极
17、117：杂质
21：结晶性半导体层
22：低浓度杂质区域
23：高浓度杂质区域
24a、24b、24c：接触部
25：过量注入区域
26a、26b、26c：电极
30：多晶硅
31：离子注入区域
33：非晶硅
37：离子非注入区域
100d：TFD
100t：TFT

Claims (30)

1.一种半导体装置，其特征在于：
所述半导体装置，在基板上包括：薄膜二极管，其具有包括阴极区域和阳极区域的结晶性半导体层；与所述阴极区域连接的阴极电极；和与所述阳极区域连接的阳极电极，
所述结晶性半导体层具有杂质浓度比所述阴极区域的杂质浓度低的第一低浓度杂质区域，
所述第一低浓度杂质区域与所述阴极区域相邻配置，
所述阴极电极，与所述阴极区域的从该阴极区域与所述第一低浓度杂质区域相接的边界起3μm以内的区域接触。
2.如权利要求1所述的半导体装置，其特征在于：
所述第一低浓度杂质区域与所述阴极区域配置于同一面。
3.如权利要求1或2所述的半导体装置，其特征在于：
所述第一低浓度杂质区域配置在所述阴极区域与所述阳极区域之间。
4.如权利要求3所述的半导体装置，其特征在于：
所述薄膜二极管具有：设置在所述结晶性半导体层上的第一绝缘层；和设置在所述第一绝缘层上的第二绝缘层，
所述阴极电极和所述阳极电极设置在所述第二绝缘层上，
所述薄膜二极管不具有位于所述第一绝缘层的正上方且与所述结晶性半导体层重叠的导电层。
5.如权利要求2所述的半导体装置，其特征在于：
所述结晶性半导体层包括作为与所述阴极电极接触的部分的第一接触部，
所述第一低浓度杂质区域，当俯视所述基板时，沿所述第一接触部的除所述阳极区域一侧之外的外周配置。
6.如权利要求2或5所述的半导体装置，其特征在于：
所述结晶性半导体层包括作为与所述阴极电极接触的部分的第一接触部，
所述第一低浓度杂质区域，当俯视所述基板时，沿所述第一接触部与所述阳极区域之间的电流路径配置。
7.如权利要求2、5或6中任一项所述的半导体装置，其特征在于：
所述结晶性半导体层包括作为与所述阴极电极接触的部分的第一接触部，
所述第一低浓度杂质区域，当俯视所述基板时，沿所述第一接触部与所述阳极区域之间的电流路径配置，并且沿所述第一接触部的除所述阳极区域一侧之外的外周配置。
8.如权利要求2至7中任一项所述的半导体装置，其特征在于：
所述半导体装置具有：设置在所述结晶性半导体层上的绝缘膜；和设置在与所述第一低浓度杂质区域重叠的区域的所述绝缘膜上的第一抗蚀剂。
9.如权利要求2至7中任一项所述的半导体装置，其特征在于：
所述半导体装置具有设置在所述结晶性半导体层上的绝缘膜，
所述绝缘膜的与所述第一低浓度杂质区域重叠的区域和该绝缘膜的与所述阴极区域重叠的区域连续，
所述绝缘膜的膜厚和膜质中的至少一个，在与所述第一低浓度杂质区域重叠的区域和与所述阴极区域重叠的区域中不同。
10.如权利要求2至7中任一项所述的半导体装置，其特征在于：
所述半导体装置具有设置在所述结晶性半导体层上的绝缘膜，
与所述第一低浓度杂质区域重叠的区域的所述绝缘膜包括层叠的多个绝缘膜。
11.如权利要求1至10中任一项所述的半导体装置，其特征在于：
所述结晶性半导体层包括配置在所述阳极区域与所述阴极区域之间的沟道区域。
12.如权利要求1至10中任一项所述的半导体装置，其特征在于：
所述结晶性半导体层不包括配置在所述阳极区域和所述阴极区域之间的沟道区域。
13.一种半导体装置的制造方法，其为如权利要求8所述的半导体装置的制造方法，该制造方法的特征在于，包括：
在所述绝缘膜上，对所述第一抗蚀剂进行图案化的工序；和
以所述第一抗蚀剂作为掩模，隔着所述绝缘膜向所述结晶性半导体层添加杂质的工序。
14.一种半导体装置的制造方法，其为如权利要求10所述的半导体装置的制造方法，该制造方法的特征在于，包括：
在所述结晶性半导体层的形成所述第一低浓度杂质区域的区域上，对第一绝缘膜进行图案化的工序；
覆盖所述结晶性半导体层和所述第一绝缘膜，形成第二绝缘膜的工序；和
隔着所述第一绝缘膜和所述第二绝缘膜，向所述结晶性半导体层添加杂质的工序。
15.一种显示装置，其特征在于：
包括权利要求1至12中任一项所述的半导体装置。
16.一种显示装置，其特征在于：
包括由权利要求13或14所述的半导体装置的制造方法制造的半导体装置。
17.一种半导体装置，其特征在于：
所述半导体装置，在基板上包括：薄膜二极管，其具有包括阴极区域和阳极区域的结晶性半导体层；与所述阴极区域连接的阴极电极；和与所述阳极区域连接的阳极电极，
所述结晶性半导体层具有杂质浓度比所述阳极区域的杂质浓度低的第二低浓度杂质区域，
所述第二低浓度杂质区域与所述阳极区域相邻配置，
所述阳极电极，与所述阳极区域的从该阳极区域与所述第二低浓度杂质区域相接的边界起3μm以内的区域接触。
18.一种显示装置，其特征在于：
包括权利要求17所述的半导体装置。
19.一种半导体装置，其特征在于：
所述半导体装置，在基板上包括：薄膜二极管，其具有包括阴极区域和阳极区域的结晶性半导体层；与所述阴极区域连接的阴极电极；和与所述阳极区域连接的阳极电极，
所述结晶性半导体层具有杂质浓度比所述阴极区域的杂质浓度低的第一低浓度杂质区域，
所述第一低浓度杂质区域与所述阴极区域相邻配置，
所述阴极电极与所述阴极区域和所述第一低浓度杂质区域接触。
20.一种显示装置，其特征在于：
包括权利要求19所述的半导体装置。
21.一种半导体装置，其特征在于：
所述半导体装置，在基板上包括：薄膜二极管，其具有包括阴极区域和阳极区域的结晶性半导体层；与所述阴极区域连接的阴极电极；和与所述阳极区域连接的阳极电极，
所述结晶性半导体层具有杂质浓度比所述阳极区域的杂质浓度低的第二低浓度杂质区域，
所述第二低浓度杂质区域与所述阳极区域相邻配置，
所述阳极电极与所述阳极区域和所述第二低浓度杂质区域接触。
22.一种显示装置，其特征在于：
包括权利要求21所述的半导体装置。
23.一种半导体装置，其特征在于：
所述半导体装置，在基板上包括：薄膜二极管，其具有包括阴极区域和阳极区域的结晶性半导体层；与所述阴极区域连接的阴极电极；和与所述阳极区域连接的阳极电极，
所述结晶性半导体层具有杂质浓度比所述阴极区域的杂质浓度低的第一低浓度杂质区域，
所述第一低浓度杂质区域与所述阴极区域相邻配置，
所述阴极区域包括高结晶性阴极区域，其位于所述第一低浓度杂质区域一侧，并且结晶性高于未位于所述第一低浓度杂质区域一侧的区域，
所述阴极电极与所述高结晶性阴极区域接触。
24.一种显示装置，其特征在于：
包括权利要求23所述的半导体装置。
25.一种半导体装置，其特征在于：
所述半导体装置，在基板上包括：薄膜二极管，其具有包括阴极区域和阳极区域的结晶性半导体层；与所述阴极区域连接的阴极电极；和与所述阳极区域连接的阳极电极，
所述结晶性半导体层具有杂质浓度比所述阳极区域的杂质浓度低的第二低浓度杂质区域，
所述第二低浓度杂质区域与所述阳极区域相邻配置，
所述阳极区域包括高结晶性阳极区域，其位于所述第二低浓度杂质区域一侧，并且结晶性高于未位于所述第二低浓度杂质区域一侧的区域，
所述阳极电极与所述高结晶性阳极区域接触。
26.一种显示装置，其特征在于：
具有权利要求25所述的半导体装置。
27.一种半导体装置，其特征在于：
所述半导体装置，在基板上包括：薄膜二极管，其具有包括阴极区域和阳极区域的结晶性半导体层；与所述阴极区域连接的阴极电极；和与所述阳极区域连接的阳极电极，
所述结晶性半导体层具有杂质浓度比所述阴极区域的杂质浓度低的第一低浓度杂质区域，
所述第一低浓度杂质区域，与除所述阳极区域一侧之外的区域的所述阴极区域相邻配置。
28.一种显示装置，其特征在于：
包括权利要求27所述的半导体装置。
29.一种半导体装置，其特征在于：
所述半导体装置，在基板上包括：薄膜二极管，其具有包括阴极区域和阳极区域的结晶性半导体层；与所述阴极区域连接的阴极电极；和与所述阳极区域连接的阳极电极，
所述结晶性半导体层具有杂质浓度比所述阳极区域的杂质浓度低的第二低浓度杂质区域，
所述第二低浓度杂质区域，与除所述阴极区域一侧之外的区域的所述阳极区域相邻配置。
30.一种显示装置，其特征在于：
包括权利要求29所述的半导体装置。
CN2009801580815A 2009-03-16 2009-10-30 半导体装置、其制造方法和显示装置 Pending CN102356465A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-063147 2009-03-16
JP2009063147 2009-03-16
PCT/JP2009/068702 WO2010106707A1 (ja) 2009-03-16 2009-10-30 半導体装置、その製造方法及び表示装置

Publications (1)

Publication Number Publication Date
CN102356465A true CN102356465A (zh) 2012-02-15

Family

ID=42739373

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801580815A Pending CN102356465A (zh) 2009-03-16 2009-10-30 半导体装置、其制造方法和显示装置

Country Status (3)

Country Link
US (1) US20120043540A1 (zh)
CN (1) CN102356465A (zh)
WO (1) WO2010106707A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11869895B2 (en) * 2018-09-28 2024-01-09 Wuhan China Star Optoelectronics Technology Co., Ltd. Display panel and manufacturing method thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0485884A (ja) * 1990-07-26 1992-03-18 Seiko Epson Corp 半導体装置の製造方法
JPH0611362U (ja) * 1992-07-16 1994-02-10 カシオ計算機株式会社 整流素子
JP2859789B2 (ja) * 1992-11-13 1999-02-24 ローム株式会社 フォトダイオードアレイおよびその製法
JP3730394B2 (ja) * 1997-03-18 2006-01-05 株式会社東芝 高耐圧半導体装置
DE19735542A1 (de) * 1997-08-16 1999-02-18 Bosch Gmbh Robert Hochspannungsbauelement und Verfahren zu seiner Herstellung
JPH11121757A (ja) * 1997-10-20 1999-04-30 Toshiba Corp 半導体装置およびその製造方法
US6121659A (en) * 1998-03-27 2000-09-19 International Business Machines Corporation Buried patterned conductor planes for semiconductor-on-insulator integrated circuit
JPH11345810A (ja) * 1998-04-01 1999-12-14 Citizen Watch Co Ltd 半導体装置およびその製造方法
JP2001257366A (ja) * 2000-03-10 2001-09-21 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
WO2010106707A1 (ja) 2010-09-23
US20120043540A1 (en) 2012-02-23

Similar Documents

Publication Publication Date Title
US7397084B2 (en) Semiconductor device having enhanced performance and method
US8193579B2 (en) Trench type semiconductor device and fabrication method for the same
KR100967883B1 (ko) 개선된 드레인 접점을 가진 트렌치 ｄｍｏｓ 디바이스
US7867854B2 (en) Method of fabricating power semiconductor device
US7776693B2 (en) Method of manufacturing semiconductor apparatus
US7446354B2 (en) Power semiconductor device having improved performance and method
US20230411513A1 (en) Semiconductor device and semiconductor device manufacturing method
US20110284836A1 (en) Oxide semiconductor thin-film transistor
CN105789308A (zh) 半导体器件及其制造方法
US8450177B2 (en) LDMOS with self aligned vertical LDD backside drain
US7732862B2 (en) Power semiconductor device having improved performance and method
KR101883007B1 (ko) 저항 회로를 가지는 반도체 장치
CN101644862A (zh) 显示装置及显示装置的制造方法
CN101803031B (zh) 半导体装置的制造方法以及半导体装置
CN102356465A (zh) 半导体装置、其制造方法和显示装置
KR19990030270A (ko) 박막 트랜지스터 및 박막 트랜지스터의 제조 방법
JP2006229026A (ja) 薄膜トランジスタ素子およびその製造方法
JP2003060207A (ja) 半導体装置およびその製造方法
CN101960607B (zh) 半导体装置、其制造方法以及显示装置
US20070111456A1 (en) Power semiconductor device and method of fabricating the same
JP6858091B2 (ja) 半導体装置およびその製造方法
CN111933700B (zh) 功率半导体器件及其制造方法
JP2009117412A (ja) 絶縁ゲート型半導体装置およびその製造方法
KR100222898B1 (ko) 박막 트랜지스터 및 그의 제조방법
JP2008270637A (ja) 薄膜トランジスタの製造方法及び薄膜トランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120215