JP4459213B2 - サイリスタの駆動方法 - Google Patents
サイリスタの駆動方法 Download PDFInfo
- Publication number
- JP4459213B2 JP4459213B2 JP2006301497A JP2006301497A JP4459213B2 JP 4459213 B2 JP4459213 B2 JP 4459213B2 JP 2006301497 A JP2006301497 A JP 2006301497A JP 2006301497 A JP2006301497 A JP 2006301497A JP 4459213 B2 JP4459213 B2 JP 4459213B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- thyristor
- gate
- type
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 407
- 239000010410 layer Substances 0.000 claims description 52
- 239000002344 surface layer Substances 0.000 claims description 49
- 238000002955 isolation Methods 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000011229 interlayer Substances 0.000 description 10
- 239000003795 chemical substances by application Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000004904 shortening Methods 0.000 description 7
- 238000000605 extraction Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 208000032365 Electromagnetic interference Diseases 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7436—Lateral thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41716—Cathode or anode electrodes for thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Thin Film Transistor (AREA)
Description
本発明は半導体装置及びその駆動方法に関し、特にサイリスタを有する半導体装置及びその駆動方法に関する。
サイリスタは、ＰＮＰＮ構造を有してスイッチング動作をする半導体素子であり、特に大電力制御素子として重要な素子である。
例えば、図１４は従来例に係るサイリスタを有する半導体装置の断面図である。
Ｐ型半導体基板１００に、第１Ｎ型半導体領域１０１（Ｎ１）が形成されており、第１Ｎ型半導体領域１０１の表層部において素子を分離するための素子分離絶縁膜１０２が形成されている。
また、第１Ｎ型半導体領域１０１中の所定領域において、所定の深さで、第２Ｎ型半導体領域１０３（Ｎ２）と第１Ｐ型半導体領域１０４（Ｐ１）が形成されている。
さらに、第２Ｎ型半導体領域１０３の表層部においてアノードＡＮとなる第２Ｐ型半導体領域１０５が形成されている。
また、第１Ｐ型半導体領域１０４の表層部における素子分離絶縁膜１０２で分離された領域においいて、ゲートＧとなる第３Ｐ型半導体領域１０７と、カソードＣＡとなる第３Ｎ型半導体領域１０８が形成されている。
Ｐ型半導体基板１００に、第１Ｎ型半導体領域１０１（Ｎ１）が形成されており、第１Ｎ型半導体領域１０１の表層部において素子を分離するための素子分離絶縁膜１０２が形成されている。
また、第１Ｎ型半導体領域１０１中の所定領域において、所定の深さで、第２Ｎ型半導体領域１０３（Ｎ２）と第１Ｐ型半導体領域１０４（Ｐ１）が形成されている。
さらに、第２Ｎ型半導体領域１０３の表層部においてアノードＡＮとなる第２Ｐ型半導体領域１０５が形成されている。
また、第１Ｐ型半導体領域１０４の表層部における素子分離絶縁膜１０２で分離された領域においいて、ゲートＧとなる第３Ｐ型半導体領域１０７と、カソードＣＡとなる第３Ｎ型半導体領域１０８が形成されている。
また、第２Ｐ型半導体領域１０５、第３Ｐ型半導体領域１０７、第３Ｎ型半導体領域１０８を被覆して全面に酸化シリコンなどからなる第１層間絶縁膜１１０が形成され、第２Ｐ型半導体領域１０５、第３Ｐ型半導体領域１０７、第３Ｎ型半導体領域１０８に達するコンタクトホールＣＴ１が開口されており、第１導電層１１１が埋め込まれて形成され、これに接続して第１層間絶縁膜１１０上に第２導電層１１２が形成されている。
さらに、これらを被覆して酸化シリコンなるからなる第２層間絶縁膜１１３が形成されており、第２導電層１１２などに達するコンタクトホールＣＴ２が開口されており、第３導電層１１４が埋め込まれて形成され、これに接続して第２層間絶縁膜１１３上に第４導電層１１５が形成されている。
さらに、これらを被覆して酸化シリコンなるからなる第２層間絶縁膜１１３が形成されており、第２導電層１１２などに達するコンタクトホールＣＴ２が開口されており、第３導電層１１４が埋め込まれて形成され、これに接続して第２層間絶縁膜１１３上に第４導電層１１５が形成されている。
上記のように、例えば、ＰＮＰＮ構造における両端のＰ型半導体をアノードＡＮ、Ｎ型半導体をカソードＣＡとし、これらで挟まれているうちのＰ型半導体をゲートＧとする３端子を有する。
例えば、ゲートＧに電流を印加することでアノードＡＮからのホールの注入とカソードＣＡからの電子の注入により、サイリスタをスイッチングさせる。
例えば、ゲートＧに電流を印加することでアノードＡＮからのホールの注入とカソードＣＡからの電子の注入により、サイリスタをスイッチングさせる。
上記の構造を有するサイリスタにおいては、ＯＮからＯＦＦさせる際に、第１Ｎ型半導体領域１０１に注入されたホールの引き抜きに時間がかかることによって、ターンオフ（ｔｕｒｎ−ｏｆｆ）時間が長くなってしまう不利益がある。
本発明は上記の状況に鑑みてなされたものであり、本発明の目的は、ターンオフ時間を短くできるサイリスタを有する半導体装置及びその駆動方法を提供することである。
上記の目的を達成するため、本発明の半導体装置は、基板に形成された第１導電型の第１半導体領域と、前記第１半導体領域の表層部に形成された第２導電型の第２半導体領域と、前記第１半導体領域の前記第２半導体領域と異なる表層部に形成され、アノードとなる第２導電型の第３半導体領域と、前記第１半導体領域の前記第２半導体領域及び前記第３半導体領域と異なる表層部に形成され、アノードゲートとなる第１導電型の第４半導体領域と、前記第２半導体領域の表層部に形成され、カソードとなる第１導電型の第５半導体領域と、前記第２半導体領域の前記第５半導体領域と異なる表層部に形成され、カソードゲートとなる第２導電型の第６半導体領域と、前記第１半導体領域と前記第２半導体領域の境界から前記第２半導体領域と前記第５半導体領域の境界までの領域における前記第２半導体領域の上層に形成されたゲート絶縁膜及びゲート電極と、前記第３半導体領域、前記第４半導体領域、前記第６半導体領域及び前記第５半導体領域のそれぞれに接続する入出力用の導電層とを有し、前記第３半導体領域、前記第１半導体領域、前記第２半導体領域及び前記第５半導体領域からサイリスタが構成されている。
上記の本発明の半導体装置は、基板に第１導電型の第１半導体領域が形成され、第１半導体領域の表層部に第２導電型の第２半導体領域とアノードとなる第２導電型の第３半導体領域とアノードゲートとなる第１導電型の第４半導体領域が形成され、また、第２半導体領域の表層部にカソードとなる第１導電型の第５半導体領域とカソードゲートとなる第２導電型の第６半導体領域が形成されている。
また第１半導体領域と第２半導体領域の境界から第２半導体領域と第５半導体領域の境界までの領域における第２半導体領域の上層にゲート絶縁膜及びゲート電極が形成されている。
さらに、第３半導体領域、第４半導体領域、第６半導体領域及び第５半導体領域のそれぞれに接続する入出力用の導電層が形成されており、第３半導体領域、第１半導体領域、第２半導体領域及び第５半導体領域からサイリスタが構成されている。
また第１半導体領域と第２半導体領域の境界から第２半導体領域と第５半導体領域の境界までの領域における第２半導体領域の上層にゲート絶縁膜及びゲート電極が形成されている。
さらに、第３半導体領域、第４半導体領域、第６半導体領域及び第５半導体領域のそれぞれに接続する入出力用の導電層が形成されており、第３半導体領域、第１半導体領域、第２半導体領域及び第５半導体領域からサイリスタが構成されている。
上記の本発明の半導体装置は、好適には、前記基板と前記第１半導体領域の境界に底部絶縁層が形成されており、サイリスタの領域を分離するようなパターンで、前記底部絶縁層の上層の各半導体領域を貫通してトレンチ状の素子分離絶縁膜が形成されている。
また、上記の目的を達成するため、本発明の半導体装置は、基板に形成された第１導電型の第１半導体領域と、前記第１半導体領域の表層部に形成された第２導電型の第２半導体領域と、前記第１半導体領域の前記第２半導体領域と異なる表層部に形成され、アノードとなる第２導電型の第３半導体領域と、前記第１半導体領域の前記第２半導体領域及び前記第３半導体領域と異なる表層部に形成され、アノードゲートとなる第１導電型の第４半導体領域と、前記第２半導体領域の表層部に形成され、カソードとなる第１導電型の第５半導体領域と、前記第２半導体領域の前記第５半導体領域と異なる表層部に形成され、カソードゲートとなる第２導電型の第６半導体領域と、前記第３半導体領域、前記第４半導体領域、前記第６半導体領域及び前記第５半導体領域のそれぞれに接続する入出力用の導電層とを有し、前記第３半導体領域、前記第１半導体領域、前記第２半導体領域及び前記第５半導体領域からサイリスタが構成されており、前記基板と前記第１半導体領域の境界に底部絶縁層が形成されており、サイリスタの領域を分離するようなパターンで、前記底部絶縁層の上層の各半導体領域を貫通してトレンチ状の素子分離絶縁膜が形成されている。
上記の本発明の半導体装置は、基板に第１導電型の第１半導体領域が形成され、第１半導体領域の表層部に第２導電型の第２半導体領域とアノードとなる第２導電型の第３半導体領域とアノードゲートとなる第１導電型の第４半導体領域が形成され、また、第２半導体領域の表層部にカソードとなる第１導電型の第５半導体領域とカソードゲートとなる第２導電型の第６半導体領域が形成されている。
さらに、第３半導体領域、第４半導体領域、第６半導体領域及び第５半導体領域のそれぞれに接続する入出力用の導電層が形成されており、第３半導体領域、第１半導体領域、第２半導体領域及び第５半導体領域からサイリスタが構成されている。
ここで、基板と第１半導体領域の境界に底部絶縁層が形成されており、サイリスタの領域を分離するようなパターンで、底部絶縁層の上層の各半導体領域を貫通してトレンチ状の素子分離絶縁膜が形成されている。
さらに、第３半導体領域、第４半導体領域、第６半導体領域及び第５半導体領域のそれぞれに接続する入出力用の導電層が形成されており、第３半導体領域、第１半導体領域、第２半導体領域及び第５半導体領域からサイリスタが構成されている。
ここで、基板と第１半導体領域の境界に底部絶縁層が形成されており、サイリスタの領域を分離するようなパターンで、底部絶縁層の上層の各半導体領域を貫通してトレンチ状の素子分離絶縁膜が形成されている。
上記の本発明の半導体装置は、好適には、前記第１半導体領域の表層部に前記第１半導体領域と不純物濃度が異なる第１導電型の第７半導体領域が形成されており、前記第３半導体領域及び前記第４半導体領域が、前記第７半導体領域の表層部に形成されている。
また、上記の目的を達成するため、本発明の半導体装置は、基板に形成された第１導電型の第１半導体領域と、前記第１半導体領域の表層部に形成された第２導電型の第２半導体領域と、前記第１半導体領域の前記第２半導体領域と異なる表層部に形成され、アノードとなる第２導電型の第３半導体領域と、前記第２半導体領域の表層部に形成され、カソードとなる第１導電型の第４半導体領域と、前記第２半導体領域の前記第５半導体領域と異なる表層部に形成され、カソードゲートとなる第２導電型の第５半導体領域と、前記第３半導体領域、前記第５半導体領域及び前記第４半導体領域のそれぞれに接続する入出力用の導電層とを有し、前記第３半導体領域、前記第１半導体領域、前記第２半導体領域及び前記第４半導体領域からサイリスタが構成されており、前記基板と前記第１半導体領域の境界に底部絶縁層が形成されており、サイリスタの領域を分離するようなパターンで、前記底部絶縁層の上層の各半導体領域を貫通してトレンチ状の素子分離絶縁膜が形成されている。
上記の本発明の半導体装置は、基板に第１導電型の第１半導体領域が形成され、第１半導体領域の表層部に第２導電型の第２半導体領域とアノードとなる第２導電型の第３半導体領域が形成され、また、第２半導体領域の表層部にカソードとなる第１導電型の第４半導体領域とカソードゲートとなる第２導電型の第５半導体領域が形成されている。
さらに、第３半導体領域、第５半導体領域及び第４半導体領域のそれぞれに接続する入出力用の導電層が形成されており、第３半導体領域、第１半導体領域、第２半導体領域及び第４半導体領域からサイリスタが構成されている。
ここで、基板と第１半導体領域の境界に底部絶縁層が形成されており、サイリスタの領域を分離するようなパターンで、底部絶縁層の上層の各半導体領域を貫通してトレンチ状の素子分離絶縁膜が形成されている。
さらに、第３半導体領域、第５半導体領域及び第４半導体領域のそれぞれに接続する入出力用の導電層が形成されており、第３半導体領域、第１半導体領域、第２半導体領域及び第４半導体領域からサイリスタが構成されている。
ここで、基板と第１半導体領域の境界に底部絶縁層が形成されており、サイリスタの領域を分離するようなパターンで、底部絶縁層の上層の各半導体領域を貫通してトレンチ状の素子分離絶縁膜が形成されている。
上記の本発明の半導体装置は、好適には、前記第１半導体領域と前記第２半導体領域の境界から前記第２半導体領域と前記第４半導体領域の境界までの領域における前記第２半導体領域の上層に形成されたゲート絶縁膜及びゲート電極をさらに有する。
上記の本発明の半導体装置は、好適には、前記第１半導体領域の表層部に前記第１半導体領域と不純物濃度が異なる第１導電型の第６半導体領域が形成されており、前記第３半導体領域が、前記第６半導体領域の表層部に形成されている。
また、上記の目的を達成するため、本発明の半導体装置の駆動方法は、基板に形成された第１導電型の第１半導体領域と、前記第１半導体領域の表層部に形成された第２導電型の第２半導体領域と、前記第１半導体領域の前記第２半導体領域と異なる表層部に形成され、アノードとなる第２導電型の第３半導体領域と、前記第１半導体領域の前記第２半導体領域及び前記第３半導体領域と異なる表層部に形成され、アノードゲートとなる第１導電型の第４半導体領域と、前記第２半導体領域の表層部に形成され、カソードとなる第１導電型の第５半導体領域と、前記第２半導体領域の前記第５半導体領域と異なる表層部に形成され、カソードゲートとなる第２導電型の第６半導体領域と、前記第３半導体領域、前記第４半導体領域、前記第６半導体領域及び前記第５半導体領域のそれぞれに接続する入出力用の導電層とを有し、前記第３半導体領域、前記第１半導体領域、前記第２半導体領域及び前記第５半導体領域から構成されたサイリスタにおいて、前記サイリスタをオンからオフにする際に、前記カソードゲートをオンからオフにするタイミングよりも早いタイミングから、前記アノードゲートの電位が前記アノードより高いまたは同じ電位になるように駆動する。
上記の本発明の半導体装置の駆動方法は、基板に第１導電型の第１半導体領域が形成され、第１半導体領域の表層部に第２導電型の第２半導体領域とアノードとなる第２導電型の第３半導体領域とアノードゲートとなる第１導電型の第４半導体領域が形成され、また、第２半導体領域の表層部にカソードとなる第１導電型の第５半導体領域とカソードゲートとなる第２導電型の第６半導体領域が形成され、第３半導体領域、第４半導体領域、第６半導体領域及び第５半導体領域のそれぞれに接続する入出力用の導電層が形成されており、第３半導体領域、第１半導体領域、第２半導体領域及び第５半導体領域から構成されたサイリスタにおいて、サイリスタをオンからオフにする際に、カソードゲートをオンからオフにするタイミングよりも早いタイミングから、アノードゲートの電位がアノードより高いまたは同じ電位になるように駆動する。
上記の本発明の半導体装置の駆動方法は、好適には、前記サイリスタが、前記第１半導体領域と前記第２半導体領域の境界から前記第２半導体領域と前記第５半導体領域の境界までの領域における前記第２半導体領域の上層に形成されたゲート絶縁膜及びゲート電極をさらに有し、前記サイリスタをオフからオンにする際に、前記カソードゲートをオフからオンにするタイミングを含む期間において、前記ゲート電極にオン電位を印加するように駆動する。
本発明の半導体装置によれば、アノードゲートを積極的に制御することにより、あるいは、サイリスタを底部絶縁膜及びトレンチ状の素子分離絶縁膜で完全に素子分離してオフ時のホール引き抜きにかかる時間を短縮することにより、サイリスタのターンオフ時間を短くできる。
また、本発明の半導体装置の駆動方法によれば、アノードゲートを積極的に制御することにより、サイリスタのターンオフ時間を短くできる。
以下に、本発明に係る半導体装置の実施の形態について、図面を参照して説明する。
第１実施形態
図１は本実施形態に係るサイリスタを有する半導体装置の平面図であり、図２は図１中のＸ−Ｘ’における断面図である。図１に示すように、平面図においてアノードやカソードなどの各領域が左右対称に配置されており、図２の断面図においてはその一方（左側）の構成を示しているものである。
例えば、Ｐ型半導体基板１０上に、酸化シリコンからなる底部絶縁膜１１が形成されており、その上層にシリコンなどからなる第１Ｎ型半導体領域（第１半導体領域）２０（Ｎ１）が形成されており、いわゆるＳＯＩ（semiconductor on insulator）基板が構成されている。
例えば、第１Ｎ型半導体領域２０を貫通して素子分離するトレンチ型の素子分離絶縁膜１２と、第１Ｎ型半導体領域２０の表層部にＬＯＣＯＳ（local oxidation of silicon）法による素子分離絶縁膜１３が形成されて素子分離がなされている。素子分離絶縁膜（１２，１３）はそれぞれ酸化シリコンなどからなる。
図１は本実施形態に係るサイリスタを有する半導体装置の平面図であり、図２は図１中のＸ−Ｘ’における断面図である。図１に示すように、平面図においてアノードやカソードなどの各領域が左右対称に配置されており、図２の断面図においてはその一方（左側）の構成を示しているものである。
例えば、Ｐ型半導体基板１０上に、酸化シリコンからなる底部絶縁膜１１が形成されており、その上層にシリコンなどからなる第１Ｎ型半導体領域（第１半導体領域）２０（Ｎ１）が形成されており、いわゆるＳＯＩ（semiconductor on insulator）基板が構成されている。
例えば、第１Ｎ型半導体領域２０を貫通して素子分離するトレンチ型の素子分離絶縁膜１２と、第１Ｎ型半導体領域２０の表層部にＬＯＣＯＳ（local oxidation of silicon）法による素子分離絶縁膜１３が形成されて素子分離がなされている。素子分離絶縁膜（１２，１３）はそれぞれ酸化シリコンなどからなる。
また、例えば、第１Ｎ型半導体領域２０中の所定領域における表層部において所定の深さで、第１Ｎ型半導体領域２０と不純物濃度が異なる第２Ｎ型半導体領域（第７半導体領域）２１（Ｎ２）が形成されており、第２Ｎ型半導体領域２１と異なる領域において、第１Ｐ型半導体領域（第２半導体領域）２２（Ｐ１）が形成されている。ここで、第２Ｎ型半導体領域２１の不純物濃度は、第１Ｎ型半導体領域２０の不純物濃度よりも高く設定される。
また、例えば、第２Ｎ型半導体領域２１の表層部における素子分離絶縁膜１３で分離された領域において、アノードＡＮとなる第２Ｐ型半導体領域（第３半導体領域）２３と、アノードゲートＡＧとなる第３Ｎ型半導体領域（第４半導体領域）２４が形成されている。ここで、第３Ｎ型半導体領域２４の不純物濃度は、第２Ｎ型半導体領域２１の不純物濃度よりも高く設定される。
また、例えば、第１Ｐ型半導体領域２２の表層部における素子分離絶縁膜１３で分離された領域において、カソードゲートＣＧとなる第３Ｐ型半導体領域（第６半導体領域）２５と、カソードＣＡとなる第４Ｎ型半導体領域（第５半導体領域）２６が形成されている。ここで、第３Ｐ型半導体領域２５の不純物濃度は、第１Ｐ型半導体領域２２の不純物濃度よりも高く設定される。
上記のようにして、第２Ｐ型半導体領域２３、第１Ｎ型半導体領域２０及び第２Ｎ型半導体領域２１、第１Ｐ型半導体領域２２及び第４Ｎ型半導体領域２６からサイリスタが構成されている。
また、第３Ｎ型半導体領域２４及び第３Ｐ型半導体領域２５は、それぞれ、第１Ｎ型半導体領域２０及び第１Ｐ型半導体領域２２に接続されている構成となっている。
また、第３Ｎ型半導体領域２４及び第３Ｐ型半導体領域２５は、それぞれ、第１Ｎ型半導体領域２０及び第１Ｐ型半導体領域２２に接続されている構成となっている。
また、例えば、少なくとも第１Ｎ型半導体領域２０と第１Ｐ型半導体領域２２の境界から第１Ｐ型半導体領域２２と第４Ｎ型半導体領域２６の境界までの領域における第１Ｐ型半導体領域２２の上層に、ゲート絶縁膜３０及びゲート電極３１（ＭＧ）が形成されており、ＭＯＳトランジスタが構成されている。
また、第２Ｐ型半導体領域２３、第３Ｎ型半導体領域２４、第３Ｐ型半導体領域２５、第４Ｎ型半導体領域２６及びゲート電極３１を被覆して全面に酸化シリコンなどからなる第１層間絶縁膜３２が形成され、第２Ｐ型半導体領域２３、第３Ｎ型半導体領域２４、第３Ｐ型半導体領域２５及び第４Ｎ型半導体領域２６などに達するコンタクトホールＣＴ１が開口されており、第１導電層３３が埋め込まれて形成され、これに接続して第１層間絶縁膜３２上に第２導電層３４が形成されている。
さらに、これらを被覆して酸化シリコンなるからなる第２層間絶縁膜３５が形成されており、第２導電層３４などに達するコンタクトホールＣＴ２が開口されており、第３導電層３６が埋め込まれて形成され、これに接続して第２層間絶縁膜３５上に第４導電層３７が形成されている。
上記のようにして、第２Ｐ型半導体領域２３、第３Ｎ型半導体領域２４、第３Ｐ型半導体領域２５、第４Ｎ型半導体領域２６のそれぞれに接続する入出力用の導電層が形成されている。
図３は、本実施形態に係る半導体装置におけるサイリスタの等価回路図である。
サイリスタは、例えば２つのバイポーラトランジスタを有する構成であり、本実施形態においては、さらにＭＯＳトランジスタが図のように構成され、アノードゲートＡＧ、カソードゲートＣＧ、ＭＯＳ型のゲート電極ＭＧにそれぞれ所定の信号が入力され、カソードＣＡは接地され、アノードＡＮは一定の電位ＶＨに接続される。
アノードＡＮから、サイリスタＳＣＲ（Semiconductor Controlled Rectifier）の回路の出力Ｏｕｔが出力され、例えば容量性負荷ＣＬに入力される構成となっている。
サイリスタは、例えば２つのバイポーラトランジスタを有する構成であり、本実施形態においては、さらにＭＯＳトランジスタが図のように構成され、アノードゲートＡＧ、カソードゲートＣＧ、ＭＯＳ型のゲート電極ＭＧにそれぞれ所定の信号が入力され、カソードＣＡは接地され、アノードＡＮは一定の電位ＶＨに接続される。
アノードＡＮから、サイリスタＳＣＲ（Semiconductor Controlled Rectifier）の回路の出力Ｏｕｔが出力され、例えば容量性負荷ＣＬに入力される構成となっている。
図４は、本実施形態に係る半導体装置におけるサイリスタの駆動方法を示すタイミングチャートである。
本実施形態に係るサイリスタは、カソードゲートＣＧのオン／オフ制御により、サイリスタの出力ＯｕｔであるアノードＡＮの電位を制御する構成となっている。
ここで、図４に示すように、例えばサイリスタをオフからオンにする際に、カソードゲートＣＧをオフからオンにするタイミングを含む期間Ｔにおいて、ゲート電極ＭＧにオン電位を印加するように駆動する。
本実施形態に係るサイリスタは、カソードゲートＣＧのオン／オフ制御により、サイリスタの出力ＯｕｔであるアノードＡＮの電位を制御する構成となっている。
ここで、図４に示すように、例えばサイリスタをオフからオンにする際に、カソードゲートＣＧをオフからオンにするタイミングを含む期間Ｔにおいて、ゲート電極ＭＧにオン電位を印加するように駆動する。
サイリスタのオン時にＭＯＳトランジスタを先にオンさせ、即ち、第１Ｎ型半導体領域２０／ゲート電極ＭＧ／カソードＣＡのＭＯＳトランジスタにおいて制限された電流でオンさせた後で、カソードゲートＣＧから電流を流し込んでサイリスタをオンさせることで、立ち上がりの急峻な電流増加を抑制することができ、ＥＭＩ（Electro Magnetic Interference：不要輻射ノイズ）などの対策に有効である。
また、オフ時においても、ＭＯＳトランジスタを一定期間オンさせることで、第１Ｎ型半導体領域２０の電子の引き抜きを早めることができ、オフ時間の短縮に寄与する。
また、オフ時においても、ＭＯＳトランジスタを一定期間オンさせることで、第１Ｎ型半導体領域２０の電子の引き抜きを早めることができ、オフ時間の短縮に寄与する。
また、本実施形態のサイリスタではアノードゲートが設けられており、サイリスタをオンからオフにする際に、カソードゲートをオンからオフにするタイミングよりも早いタイミングｔから、アノードゲートの電位がアノードより高いまたは同じ電位になるように駆動する。
アノードゲートＡＧを追加することで、サイリスタがオンした際に注入された第１Ｎ型半導体領域２０内のホールを効果的に排出することができる。オフ時には、アノードゲートＡＧを介して第１Ｎ型半導体領域２０をアノードＡＮより高い電位にすることで、第１Ｎ型半導体領域２０内のホールはアノードより排出されやすくなるため、カソードゲートＣＧをグラウンドあるいは負の電位に下げたことによるホールの引き抜き効果だけの場合よりもオフ時間が短縮される。また、アノードゲートＡＧを追加しても耐圧を決定付ける空乏層の広がりに悪影響を与えず、耐圧を維持したままオフ時間の短縮が可能となる。
また、本実施形態の半導体装置におけるサイリスタは、サイリスタを底部絶縁膜及びトレンチ状の素子分離絶縁膜で完全に素子分離した構成となっており、これによってオフ時のホール引き抜きにかかる時間を短縮することにより、サイリスタのターンオフ時間を短くできる。
尚、図４において、カソードゲートＣＧのオン電位、ゲート電極ＭＧのオン電位は、接地電位ＧＮＤをオフ電位とした場合に、それぞれ、０．８Ｖ程度、５Ｖ程度であり、電位ＶＨは２００Ｖ程度である。また、アノードゲートＡＧは、期間Ｔ、並びにカソードゲートＣＧにオン電位が印加されている期間はオープン状態に制御され、時刻ｔからアノードＡＮが電位ＶＨに戻るまでの期間は、不図示の回路により、アノードＡＮよりも高いまたは同じ電位に制御される。更に、アノードゲートＡＧは、上記の期間以外の期間においては、オープン状態に制御されてもよいし、アノードＡＮに接続されてもよい。
尚、図４において、カソードゲートＣＧのオン電位、ゲート電極ＭＧのオン電位は、接地電位ＧＮＤをオフ電位とした場合に、それぞれ、０．８Ｖ程度、５Ｖ程度であり、電位ＶＨは２００Ｖ程度である。また、アノードゲートＡＧは、期間Ｔ、並びにカソードゲートＣＧにオン電位が印加されている期間はオープン状態に制御され、時刻ｔからアノードＡＮが電位ＶＨに戻るまでの期間は、不図示の回路により、アノードＡＮよりも高いまたは同じ電位に制御される。更に、アノードゲートＡＧは、上記の期間以外の期間においては、オープン状態に制御されてもよいし、アノードＡＮに接続されてもよい。
（実施例）
図１及び図２に示す第１実施形態に係るサイリスタを作成してサンプル１とした。ここで、図１における素子サイズを１００μｍ×１００μｍとした。
また、図１４に示す従来例に係るサイリスタを作成してサンプル２とした。即ち、サンプル１から底部絶縁膜及びトレンチ状の素子分離絶縁膜を省略し、アノードゲートを設けない構造とし、サイズなどはサンプル１と同等とした。
実際にターンオフ時間を測定すると、サンプル２のターンオフ時間は１μｓ程度であったのに対し、サンプル１では２００ｎｓ程度と約１／５にターンオフ時間が短縮できた。
図１及び図２に示す第１実施形態に係るサイリスタを作成してサンプル１とした。ここで、図１における素子サイズを１００μｍ×１００μｍとした。
また、図１４に示す従来例に係るサイリスタを作成してサンプル２とした。即ち、サンプル１から底部絶縁膜及びトレンチ状の素子分離絶縁膜を省略し、アノードゲートを設けない構造とし、サイズなどはサンプル１と同等とした。
実際にターンオフ時間を測定すると、サンプル２のターンオフ時間は１μｓ程度であったのに対し、サンプル１では２００ｎｓ程度と約１／５にターンオフ時間が短縮できた。
第２実施形態
図５は本実施形態に係るサイリスタを有する半導体装置の平面図であり、図６は図５中のＸ−Ｘ’における断面図である。
第１実施形態に係るサイリスタに対して、ゲート絶縁膜及びゲート電極が省略され、代わりにＬＯＣＯＳ法による素子分離絶縁膜が形成された構成となっている。
図５は本実施形態に係るサイリスタを有する半導体装置の平面図であり、図６は図５中のＸ−Ｘ’における断面図である。
第１実施形態に係るサイリスタに対して、ゲート絶縁膜及びゲート電極が省略され、代わりにＬＯＣＯＳ法による素子分離絶縁膜が形成された構成となっている。
また、本実施形態のサイリスタにおいても、第１実施形態と同様にアノードゲートが設けられており、サイリスタをオンからオフにする際に、カソードゲートをオンからオフにするタイミングよりも早いタイミングｔから、アノードゲートの電位がアノードより高いまたは同じ電位になるように駆動する。
上記のようにアノードゲートを積極的に制御して駆動することにより、サイリスタのターンオフ時間を短くできる。
上記のようにアノードゲートを積極的に制御して駆動することにより、サイリスタのターンオフ時間を短くできる。
また、本実施形態の半導体装置におけるサイリスタにおいても、第１実施形態と同様に、サイリスタを底部絶縁膜及びトレンチ状の素子分離絶縁膜で完全に素子分離した構成となっており、これによってオフ時のホール引き抜きにかかる時間を短縮することにより、サイリスタのターンオフ時間を短くできる。
第３実施形態
図７は本実施形態に係るサイリスタを有する半導体装置の平面図であり、図８は図７中のＸ−Ｘ’における断面図である。
第１実施形態に係るサイリスタに対して、アノードゲートが設けられていない構成となっている。
図７は本実施形態に係るサイリスタを有する半導体装置の平面図であり、図８は図７中のＸ−Ｘ’における断面図である。
第１実施形態に係るサイリスタに対して、アノードゲートが設けられていない構成となっている。
即ち、例えば、Ｐ型半導体基板１０上に、酸化シリコンからなる底部絶縁膜１１が形成されており、その上層にシリコンなどからなる第１Ｎ型半導体領域（第１半導体領域）２０（Ｎ１）が形成されている。
例えば、第１Ｎ型半導体領域２０を貫通して素子分離するトレンチ型の素子分離絶縁膜１２と、第１Ｎ型半導体領域２０の表層部にＬＯＣＯＳ法による素子分離絶縁膜１３が形成されて素子分離がなされている。素子分離絶縁膜（１２，１３）はそれぞれ酸化シリコンなどからなる。
例えば、第１Ｎ型半導体領域２０を貫通して素子分離するトレンチ型の素子分離絶縁膜１２と、第１Ｎ型半導体領域２０の表層部にＬＯＣＯＳ法による素子分離絶縁膜１３が形成されて素子分離がなされている。素子分離絶縁膜（１２，１３）はそれぞれ酸化シリコンなどからなる。
また、例えば、第１Ｎ型半導体領域２０中の所定領域における表層部において所定の深さで、第１Ｎ型半導体領域２０と不純物濃度が異なる第２Ｎ型半導体領域（第６半導体領域）２１（Ｎ２）が形成されており、第２Ｎ型半導体領域２１と異なる領域において、第１Ｐ型半導体領域（第２半導体領域）２２（Ｐ１）が形成されている。
また、例えば、第２Ｎ型半導体領域２１の表層部における素子分離絶縁膜１３で分離された領域において、アノードＡＮとなる第２Ｐ型半導体領域（第３半導体領域）２３が形成されている。
また、例えば、第１Ｐ型半導体領域２２の表層部における素子分離絶縁膜１３で分離された領域において、カソードゲートＣＧとなる第３Ｐ型半導体領域（第５半導体領域）２５と、カソードＣＡとなる第３Ｎ型半導体領域（第４半導体領域）２６が形成されている。
上記のようにして、第２Ｐ型半導体領域２３、第１Ｎ型半導体領域２０及び第２Ｎ型半導体領域２１、第１Ｐ型半導体領域２２及び第３Ｎ型半導体領域２６からサイリスタが構成されている。
また、第３Ｐ型半導体領域２５は第１Ｐ型半導体領域２２に接続されている構成となっている。
また、第３Ｐ型半導体領域２５は第１Ｐ型半導体領域２２に接続されている構成となっている。
また、例えば、少なくとも第１Ｎ型半導体領域２０と第１Ｐ型半導体領域２２の境界から第１Ｐ型半導体領域２２と第３Ｎ型半導体領域２６の境界までの領域における第１Ｐ型半導体領域２２の上層に、ゲート絶縁膜３０及びゲート電極３１（ＭＧ）が形成されており、ＭＯＳトランジスタが構成されている。
上記の上層の構成は、実質的に第１実施形態と同様である。
上記の上層の構成は、実質的に第１実施形態と同様である。
本実施形態に係るサイリスタにおいても、第１実施形態と同様に、例えばサイリスタをオフからオンにする際に、カソードゲートＣＧをオフからオンにするタイミングを含む期間Ｔにおいて、ゲート電極ＭＧにオン電位を印加するように駆動する。
上記のように駆動することにより、サイリスタのオン状態への立ち上がりをゆるやかにすることができる。
上記のように駆動することにより、サイリスタのオン状態への立ち上がりをゆるやかにすることができる。
また、本実施形態の半導体装置におけるサイリスタにおいても、第１実施形態と同様に、サイリスタを底部絶縁膜及びトレンチ状の素子分離絶縁膜で完全に素子分離した構成となっており、これによってオフ時のホール引き抜きにかかる時間を短縮することにより、サイリスタのターンオフ時間を短くできる。
第４実施形態
図９は本実施形態に係るサイリスタを有する半導体装置の平面図であり、図１０は図９中のＸ−Ｘ’における断面図である。
第３実施形態に係るサイリスタに対して、ゲート絶縁膜及びゲート電極が省略されて、代わりにＬＯＣＯＳ法による素子分離絶縁膜が形成された構成となっている。
図９は本実施形態に係るサイリスタを有する半導体装置の平面図であり、図１０は図９中のＸ−Ｘ’における断面図である。
第３実施形態に係るサイリスタに対して、ゲート絶縁膜及びゲート電極が省略されて、代わりにＬＯＣＯＳ法による素子分離絶縁膜が形成された構成となっている。
また、本実施形態の半導体装置におけるサイリスタにおいても、第１実施形態と同様に、サイリスタを底部絶縁膜及びトレンチ状の素子分離絶縁膜で完全に素子分離した構成となっており、これによってオフ時のホール引き抜きにかかる時間を短縮することにより、サイリスタのターンオフ時間を短くできる。
第５実施形態
図１１〜１３は本実施形態に係るサイリスタを有する半導体装置の平面図であって、第１実施形態の変形例に相当する。
図１１は第１実施形態に係るサイリスタに対して、アノードＡＮとアノードゲートＡＧの配置を入れ替えた構成となっている。
図１２はカソードＣＡとカソードゲートＣＧを交互に一直線上に配置した構成である。ＭＯＳトランジスタを構成するゲート絶縁膜及びゲート電極ＭＧはカソードＣＡに対応する位置に分断して設けられている。
図１３はアノードＡＮを複数個に分割して、間のアノードを削除した構成である。
第１実施形態と同様の効果を享受でき、即ち、例えばサイリスタをオフからオンにする際に、カソードゲートＣＧをオフからオンにするタイミングを含む期間Ｔにおいて、ゲート電極ＭＧにオン電位を印加するように駆動することにより、サイリスタのオン状態への立ち上がりをゆるやかにすることができ、サイリスタをオンからオフにする際に、カソードゲートをオンからオフにするタイミングよりも早いタイミングｔから、アノードゲートの電位がアノードより高いまたは同じ電位になるように駆動することと、サイリスタを底部絶縁膜及びトレンチ状の素子分離絶縁膜で完全に素子分離したことにより、サイリスタのターンオフ時間を短くできる。
図１１〜１３は本実施形態に係るサイリスタを有する半導体装置の平面図であって、第１実施形態の変形例に相当する。
図１１は第１実施形態に係るサイリスタに対して、アノードＡＮとアノードゲートＡＧの配置を入れ替えた構成となっている。
図１２はカソードＣＡとカソードゲートＣＧを交互に一直線上に配置した構成である。ＭＯＳトランジスタを構成するゲート絶縁膜及びゲート電極ＭＧはカソードＣＡに対応する位置に分断して設けられている。
図１３はアノードＡＮを複数個に分割して、間のアノードを削除した構成である。
第１実施形態と同様の効果を享受でき、即ち、例えばサイリスタをオフからオンにする際に、カソードゲートＣＧをオフからオンにするタイミングを含む期間Ｔにおいて、ゲート電極ＭＧにオン電位を印加するように駆動することにより、サイリスタのオン状態への立ち上がりをゆるやかにすることができ、サイリスタをオンからオフにする際に、カソードゲートをオンからオフにするタイミングよりも早いタイミングｔから、アノードゲートの電位がアノードより高いまたは同じ電位になるように駆動することと、サイリスタを底部絶縁膜及びトレンチ状の素子分離絶縁膜で完全に素子分離したことにより、サイリスタのターンオフ時間を短くできる。
本発明は上記の説明に限定されない。
例えば、上記の実施形態においては、各平面図に示すようにアノードゲートなどを中心とする左右対称としているが、これに限らず、例えば左側だけの構成のサイリスタとしてもよい。
また、上述の実施例においては、第２Ｎ型半導体領域２１内に第２Ｐ型半導体領域２３、第３Ｎ型半導体領域２４を形成しているが、第２Ｎ型半導体領域２１を形成せず、第１Ｎ型半導体領域２０内に第２Ｐ型半導体領域２３、第３Ｎ型半導体領域２４を形成する構成としてもよい。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
例えば、上記の実施形態においては、各平面図に示すようにアノードゲートなどを中心とする左右対称としているが、これに限らず、例えば左側だけの構成のサイリスタとしてもよい。
また、上述の実施例においては、第２Ｎ型半導体領域２１内に第２Ｐ型半導体領域２３、第３Ｎ型半導体領域２４を形成しているが、第２Ｎ型半導体領域２１を形成せず、第１Ｎ型半導体領域２０内に第２Ｐ型半導体領域２３、第３Ｎ型半導体領域２４を形成する構成としてもよい。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
本発明の半導体装置は、電源制御装置などにおけるハーフブリッジ回路を構成する素子として適用できる。
１０…Ｐ型半導体基板、１１…底部絶縁膜、１２…トレンチ型素子分離絶縁膜、１３…ＬＯＣＯＳ素子分離絶縁膜、２０，Ｎ１…第１Ｎ型半導体領域、２１，Ｎ２…第２Ｎ型半導体領域、２２，Ｐ１…第１Ｐ型半導体領域、２３…第２Ｐ型半導体領域、２４…第３Ｎ型半導体領域、２５…第３Ｐ型半導体領域、２６…第４（第３）Ｎ型半導体領域、３０…ゲート絶縁膜、３１…ゲート電極、３２…第１層間絶縁膜、３３…第１導電層、３４…第２導電層、３５…第２層間絶縁膜、３６…第３導電層、３７…第４導電層、ＣＴ１，ＣＴ２…コンタクトホール、ＡＮ…アノード、ＡＧ…アノードゲート、ＣＡ…カソード、ＣＧ…カソードゲート、ＭＧ…ゲート電極
Claims (4)
- 基板に形成された第１導電型の第１半導体領域と、
前記第１半導体領域の表層部に形成された第２導電型の第２半導体領域と、
前記第１半導体領域の前記第２半導体領域と異なる表層部に形成され、アノードとなる第２導電型の第３半導体領域と、
前記第１半導体領域の前記第２半導体領域及び前記第３半導体領域と異なる表層部に形成され、アノードゲートとなる第１導電型の第４半導体領域と、
前記第２半導体領域の表層部に形成され、カソードとなる第１導電型の第５半導体領域と、
前記第２半導体領域の前記第５半導体領域と異なる表層部に形成され、カソードゲートとなる第２導電型の第６半導体領域と、
前記第３半導体領域、前記第４半導体領域、前記第６半導体領域及び前記第５半導体領域のそれぞれに接続する入出力用の導電層と
を有し、
前記第３半導体領域、前記第１半導体領域、前記第２半導体領域及び前記第５半導体領域から構成されたサイリスタにおいて、
前記サイリスタをオンからオフにする際に、前記カソードゲートをオンからオフにするタイミングよりも早いタイミングから、前記アノードゲートの電位が前記アノードより高いまたは同じ電位になるように駆動する
サイリスタの駆動方法。 - 前記サイリスタが、前記第１半導体領域と前記第２半導体領域の境界から前記第２半導体領域と前記第５半導体領域の境界までの領域における前記第２半導体領域の上層に形成されたゲート絶縁膜及びゲート電極をさらに有し、
前記サイリスタをオフからオンにする際に、前記カソードゲートをオフからオンにするタイミングを含む期間において、前記ゲート電極にオン電位を印加するように駆動する
請求項１に記載のサイリスタの駆動方法。 - 前記サイリスタが、前記第１半導体領域の表層部に前記第２半導体領域と離間して形成された前記第１半導体領域と不純物濃度が異なる第１導電型の第７半導体領域をさらに有し、
前記第３半導体領域及び前記第４半導体領域が前記第７半導体領域の表層部に形成されている
請求項１または２に記載のサイリスタの駆動方法。 - 前記サイリスタが、前記第１半導体領域の下部に形成された底部絶縁層と、前記底部絶縁層の上層の各半導体領域を貫通するトレンチ状の素子分離絶縁膜とにより、分離されている
請求項１〜３のいずれかに記載のサイリスタの駆動方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006301497A JP4459213B2 (ja) | 2006-11-07 | 2006-11-07 | サイリスタの駆動方法 |
| US11/862,285 US8138521B2 (en) | 2006-11-07 | 2007-09-27 | Thyristor semiconductor device and switching method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006301497A JP4459213B2 (ja) | 2006-11-07 | 2006-11-07 | サイリスタの駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008118023A JP2008118023A (ja) | 2008-05-22 |
| JP4459213B2 true JP4459213B2 (ja) | 2010-04-28 |
Family
ID=39358994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006301497A Active JP4459213B2 (ja) | 2006-11-07 | 2006-11-07 | サイリスタの駆動方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8138521B2 (ja) |
| JP (1) | JP4459213B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7089747B2 (en) | 2004-02-27 | 2006-08-15 | Honeywell International, Inc. | Pressure reduction apparatus and method |
| JP4605194B2 (ja) * | 2007-08-02 | 2011-01-05 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置及びその駆動方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW511269B (en) * | 2001-03-05 | 2002-11-21 | Taiwan Semiconductor Mfg | Silicon-controlled rectifier device having deep well region structure and its application on electrostatic discharge protection circuit |
| JP4146672B2 (ja) * | 2002-06-14 | 2008-09-10 | シャープ株式会社 | 静電気保護素子 |
| US7095092B2 (en) * | 2004-04-30 | 2006-08-22 | Freescale Semiconductor, Inc. | Semiconductor device and method of forming the same |
| US7157342B1 (en) * | 2004-12-29 | 2007-01-02 | T-Ram Semiconductor, Inc | Thyristor-based semiconductor memory device and its method of manufacture |
| US7285828B2 (en) * | 2005-01-12 | 2007-10-23 | Intersail Americas Inc. | Electrostatic discharge protection device for digital circuits and for applications with input/output bipolar voltage much higher than the core circuit power supply |
-
2006
- 2006-11-07 JP JP2006301497A patent/JP4459213B2/ja active Active
-
2007
- 2007-09-27 US US11/862,285 patent/US8138521B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008118023A (ja) | 2008-05-22 |
| US20080105895A1 (en) | 2008-05-08 |
| US8138521B2 (en) | 2012-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5172654B2 (ja) | 半導体装置 | |
| JP3575908B2 (ja) | 半導体装置 | |
| JP4387119B2 (ja) | 半導体装置 | |
| US20060237815A1 (en) | High voltage integrated circuit device including high-voltage resistant diode | |
| JP5353016B2 (ja) | 半導体装置 | |
| TW200426980A (en) | Semiconductor device, method of manufacturing semiconductor device, and method of evaluating manufacturing process of semiconductor device | |
| JP2002026328A (ja) | 横型半導体装置 | |
| KR20010015835A (ko) | 반도체 장치 | |
| US20160351699A1 (en) | Field-effect transistors with body dropdowns | |
| JP5458595B2 (ja) | 半導体装置、スイッチング装置、及び、半導体装置の制御方法。 | |
| JP4593126B2 (ja) | 半導体装置 | |
| JP2009206284A (ja) | 半導体装置 | |
| JPH0267766A (ja) | バイポーラ型半導体スイッチング装置 | |
| JP4166010B2 (ja) | 横型高耐圧ｍｏｓｆｅｔ及びこれを備えた半導体装置 | |
| JP4459213B2 (ja) | サイリスタの駆動方法 | |
| JP5072043B2 (ja) | 半導体装置 | |
| TW200901438A (en) | Integrated circuit with a subsurface diode | |
| JPH04216674A (ja) | 横形ｍｏｓ制御形サイリスタ | |
| TWI404193B (zh) | 半導體裝置以及構成半導體結構之方法 | |
| JP3275850B2 (ja) | 高耐圧ダイオードとその製造方法 | |
| US9041142B2 (en) | Semiconductor device and operating method for the same | |
| JP4605194B2 (ja) | 半導体装置及びその駆動方法 | |
| US20200135919A1 (en) | Robust mosfet device and method of manufacturing | |
| JP3943322B2 (ja) | 半導体装置 | |
| JP2000077539A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090914 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100209 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4459213 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140219 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |