CN1466774A - 树脂密封型半导体装置及使用的芯片焊接材料和密封材料 - Google Patents

树脂密封型半导体装置及使用的芯片焊接材料和密封材料 Download PDF

Info

Publication number
CN1466774A
CN1466774A CNA018165990A CN01816599A CN1466774A CN 1466774 A CN1466774 A CN 1466774A CN A018165990 A CNA018165990 A CN A018165990A CN 01816599 A CN01816599 A CN 01816599A CN 1466774 A CN1466774 A CN 1466774A
Authority
CN
China
Prior art keywords
sealing material
die
temperature
semiconductor device
peak temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA018165990A
Other languages
English (en)
Other versions
CN1269198C (zh
Inventor
Im
蔵渕和彦
Ҳ
铃木直也
安田雅昭
河田达男
酒井裕行
川澄雅夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Publication of CN1466774A publication Critical patent/CN1466774A/zh
Application granted granted Critical
Publication of CN1269198C publication Critical patent/CN1269198C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/20—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the epoxy compounds used
    • C08G59/22—Di-epoxy compounds
    • C08G59/30—Di-epoxy compounds containing atoms other than carbon, hydrogen, oxygen and nitrogen
    • C08G59/302—Di-epoxy compounds containing atoms other than carbon, hydrogen, oxygen and nitrogen containing sulfur
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

本发明是一种树脂密封型半导体装置，其特征在于，具备：具有芯片焊接底板和内引线的引线框架，通过芯片焊接材料设置在上述芯片焊接底板上的半导体芯片，和密封上述半导体芯片和引线框架的密封材料。将25℃时的密封材料的挠曲强度设为σb(MPa)、密封材料相对于焊锡安装峰值温度下的内引线和芯片焊接底板的的剪切应变能分别设为Ui(N·m)、Ud(N·m)时，固化后的芯片焊接材料和密封材料的特性满足以下式(1)、式(2)、式(3)：σe≤0.2×σb式(1)、Ui≥2.0×10－6×σei式(2)、Ud≥4.69×10－6×σed式(3)。其中，σe＝(1/log(Kd1))×Ee1×(αm－αe1)×ΔT1式(4)、σei＝Ee2×(αe2－αm)×ΔT2式(5)、σed＝log(Kd2)×Ee2×(αe2－αm)×ΔT2式(6)。Kd1：25℃时的芯片焊接材料的弯曲弹性系数Ed1(MPa)相对于弹性系数1MPa的比(Ed1＞1MPa)；Kd2：焊锡安装时的峰值温度下芯片焊接材料的弯曲弹性系数Ed2(MPa)相对于弹性系数1MPa的比(Ed2＞1MPa)；Ee1：25℃下密封材料的弯曲弹性系数(MPa)；Ee2：焊锡安装时峰值温度下密封材料的弯曲弹性系数(MPa)；αe1：由半导体装置的成形温度至25℃时的密封材料的平均热膨胀系数(1/℃)；αe2：由半导体装置的成形温度至焊锡安装时的峰值温度下的密封材料的平均热膨胀系数(1/℃)；αm：引线框架的热膨胀系数(1/℃)；ΔT1：半导体装置的成形温度与温度循环时的低温侧温度的差(℃)；ΔT2：半导体装置的成形温度与焊锡安装时峰值温度的差(℃)。

Description

树脂密封型半导体装置及使用的芯片焊接材料 和密封材料
技术领域
本发明涉及一种可以抑制半导体芯片的弯曲变形，而且在温度周期性和焊锡安装性上优良的树脂密封型的半导体装置，尤其涉及使用铜引线框架材料的树脂密封型半导体装置，及其使用的芯片焊接材料以及密封材料。
背景技术
LSI(大规模集成)等半导体芯片，与引线框架电连接之后，以来自外部环境的保护作为目的，用密封材料将其密封，成为封装的形状。作为封装的代表例，有双列直插式组件(DIP)。该DIP是针插入型，通过将针脚插入到安装基板上安装半导体装置。最近，除LSI的高集成化和高速化以外，从电子装置自身的小型化和高性能化出发，向着高密度的安装发展。因此除DIP的针插入型的封装以外，表面安装型封装也成为多针用途的封装主流。
表面安装型封装的代表例，有方形扁平封装(QFP)。QFP是在安装基板的表面上，设计为直接用焊锡等固定，可以使封装比较薄，同时可以对安装基板的两面进行安装，具有占面积小的优点。
如附图1A中所示，QFP通过芯片焊接材料12将半导体芯片11安装在引线框架的大致中央位置上的芯片焊接底板15上。引线16与芯片11通过金属线14电連接之后，用密封材料13进行整体密封。密封而成为封装(树脂密封型半导体装置)10的形态被焊锡安装在印刷电路布线板上(未图示)，在实际中使用。
在这样的封装制作过程和其后的安装和使用阶段中造成的问题是，如图1B所示，将芯片11固定在底板15上时产生的芯片焊接材料固化后的芯片弯曲，和如图1C中所示，在安装、使用阶段由高温软溶以及温度周期等产生的在封装内部的裂纹17，分离18a、18b等。
首先，在封装的制造过程中的芯片弯曲，是由起因于半导体芯片11和引线框架(芯片焊接底板)15的物性不同的热应力引起的，尤其是在使用铜(Cu)的引线框架时，与半导体芯片的热膨胀系数的差较大，半导体芯片11容易发生弯曲。最差的情况是半导体芯片自身发生破损。与引线框架粘合的半导体芯片11中弯曲，在残留的自身裂纹内传送时，会成为传送阻塞的原因，另外，在其后的工序中会成为布线误差的原因。
其次，在安装、使用的阶段，封装10在焊锡安装到母板上时，发生高温软溶。在焊锡安装通常用的红外线软溶装置等中，半导体装置最高被加热到215～245℃。在焊锡安装中，广泛使用锡-铅共晶焊锡，但最近因铅对环境的恶劣影响，进行了不使用铅的无铅焊锡的开发。无铅焊锡与锡-铅共晶焊锡相比熔点要高，因而在焊锡安装时半导体装置被加热到245℃～280℃。在该软溶工序中，因由加热产生的热应力和密封材料13吸湿，使密封材料13对于内引线16a和芯片焊接底板15的粘合力下降。若粘合力降低，将发生内引线16a与密封材料13的界面分离18a，和芯片焊接底板15与密封材料13的界面分离18b。铜与经受热滞后之后的密封材料的密着性的恶化更厉害，因此在使用铜引线框架时，该影响更加严重。
图2是图1C中表示的分离、裂纹的放大图。如图2A所示，在实际使用的时候，若因反复温度循环受到热冲击，会以芯片焊接底板15的端部为起点，在密封材料13上产生裂纹17。这样的裂纹主要是因封装构成材料的物性的不同而产生的热应力造成的，但最差的情况是，裂纹有时会到达树脂密封型半导体装置的表面上。当裂纹到达封装的表面时，水分就可能从裂纹渗进去，因而降低耐湿可靠性。另外，如图2B所示的那样，在内引线16以及密封材料13之间产生分离18a时，因其后反复使用时的温度循环，会成为金属线14产生龟裂19的主要的原因，最差的情况是有时发生断线。另一方面，芯片焊接底板15与密封材料13的界面之间的分离18b，其后因温度循环，成为由芯片焊接底板15的角部延伸的裂纹17产生的原因。
作为解决这些问题的策略，提出、实施了为抑制吸湿造成的粘合力的下降，对半导体装置本身进行防湿包装，在安装到母板表面前才开封使用的方法；和在表面安装之前将半导体装置在100℃下干燥24小时，然后再进行焊锡安装的方法。
发明内容
但是，如果采用这样的前处理方法，则存在制造工序长和费事的问题。本发明的目的在于，为解决这些问题，提供一种树脂封装型的半导体装置，它可以克服历来的QFP的缺点，即使在使用铜引线框架时，也可以使芯片焊接材料固化后的半导体芯片的弯曲小，焊锡安装的时的内引线和芯片焊接底板的连接可靠性高，而且可以抑制温度循环时以芯片焊接底板的端部为起点的裂纹。
为了达到上述的目的，作为本发明的一个侧面，提供一种半导体装置，该半导体装置包括：具有芯片焊接底板和内引线的引线框架，通过芯片焊接材料设置在芯片焊接底板上的半导体芯片，和密封上述半导体芯片以及引线框架的密封材料；而且上述芯片焊接材料与密封材料的特性满足特定的关系。该半导体装置在将25℃下密封材料的挠曲强度设为σb，将焊锡安装时的峰值温度下对于内引线的密封材料的剪切应变能设为Ui，将焊锡安装时的峰值温度下的对于芯片焊接底板的密封材料的剪切应变能设为Ud时，固化之后芯片焊接材料以及密封材料的性能，至少要满足以下式(1)，式(2)以及式(3)中的一个。
σe≤0.2×σb                                 式(1)
Ui≥2.0×10-6×σei                          式(2)
Ud≥4.69×10-6×σed                         式(3)
其中
σe＝(1/log(Kd1))×Ee1×(αm-αe1)×ΔT1  式(4)
σei＝Ee2×(αe2-αm)×ΔT2                式(5)
σed＝log(Kd2)×Ee2×(αe2-αm)×ΔT2     式(6)
Kd1：25℃下的芯片焊接材料的弯曲弹性系数Ed1(MPa)相对于弹性系数1MPa的比(Ed1＞1MPa)，
Kd2：焊锡安装时的峰值温度下芯片焊接材料的弯曲弹性系数Ed2(MPa)相对于弹性系数1MPa的比(Ed2＞1MPa)，
Ee1：25℃下密封材料的弯曲弹性系数(MPa)，
Ee2：焊锡安装时峰值温度下密封材料的弯曲弹性系数(MPa)，
αe1：从半导体装置的成形温度至25度时的密封材料的平均热膨胀系数(1/℃)，
αe2：从半导体装置的成形温度至焊锡安装时的峰值温度时的密封材料的平均热膨胀系数(1/℃)，
αm：引线框架的热膨胀系数(1/℃)
ΔT1：半导体装置成形温度与温度循环时低温侧温度的差(℃)
ΔT2：半导体装置成形温度与焊锡安装时峰值温度的差(℃)
在25℃下的芯片焊接材料的弯曲弹性系数Ed1优选为1MPa～300MPa。这样在芯片焊接材料固化之后，可以有效地防止25度℃下半导体芯片的弯曲。
在本发明的另一个侧面中，提供一种芯片焊接材料，该芯片焊接材料含有20～85重量％的无机填料，树脂成分，和该树脂成分全体的40～70重量％的低应力化剂，在焊锡安装时的峰值温度下弯曲弹性系数在70MPa以下。
此外，在本发明的另一个侧面中，提供一种用于半导体装置的树脂密封的密封材料，该密封材料含有用下述一般式(I)所示的环氧树脂0和82～90重量％无机质填充料(一般式(I)中，t-Bu表示叔丁基)。
该密封材料，25℃下的弯曲弹性系数在26GPa以下，从半导体装置的成形温度开始到25℃止的平均热膨胀系数在0.7×10-5/℃以上，25℃下的挠曲强度在120MPa以上，在焊锡安装的峰值温度时的弯曲弹性系数在650MPa以下，从半导体装置的成形温度开始到焊锡安装时的峰值温度止的平均热膨胀系数在5.0×10-5/℃以下。另外，在焊锡安装时峰值温度下的内引线与密封材料之间的剪切应变能在1.35×10-6N·m以上，在焊锡安装的峰值温度下，芯片焊接底板和密封材料的剪切应变能在6.8×10-6N·m以上。
由下面详述的实施方式将会进一步明确本发明其他的特征、效果。
附图说明
图1是表示树脂封装型半导体装置的制造、安装、使用过程中所产生的问题的示意图。
图2是表示树脂封装型半导体装置中产生的裂纹、分离的示意图。
图3是表示在25℃固化后芯片焊接材料的弯曲弹性系数(MPa)与芯片的弯曲之间的关系图(25℃)。
图4是说明密封材料的抗软溶性的测定图，图4A是表示用于测定的试片的图，图4B是表示使用该试片的密封材料的剪切应变能的测定方法的图，图4℃是表示以变位X将施加在密封材料上的载荷F积分得到的剪切应变能U的图。
图5是表示用于抗软溶性分析的树脂密封型半导体装置的部分剖面图。
具体实施方式
在对本发明的实施方式进行详细叙述以前，先对解决上述芯片的弯曲、裂纹以及构件的分离等的问题的原理进行说明。
首先可以认为，通过芯片焊接材料将半导体芯片固定在芯片焊接底板上，如果假设芯片焊接材料的固化温度以及固化时间和半导体芯片以及芯片焊接底板的外形尺寸是一定的，则固化后的25℃下的芯片的弯曲将对(1)芯片焊接材料的弹性系数产生影响。本发明人着眼于此影响进行了反复研究，结果查明，即使在芯片焊接材料的弹性系数之内，弯曲弹性系数也是芯片弯曲的主要原因，而使固化后、即25℃下的芯片焊接材料的弯曲弹性系数在300MPa以下，就可以抑制芯片的弯曲。对于实现弯曲弹性系数达到300MPa以下的芯片焊接材料的组成将在以后详细说明，本发明人发现，使用含有20～85重量％无机填料，树脂成分，和占树脂成分全体的40重量％以上的低应力化剂制成的芯片焊接材料，就可以使芯片的弯曲成为最小。
其次可以认为，温度循环、即反复低温和高温造成的热冲击在芯片焊接底板端部产生的裂纹，受到(2)芯片焊接底板端部的热应力、(3)密封材料的挠曲强度的影响。本发明人着眼于此影响进行了反复研究，结果查明，按照使芯片焊接底板端部的热应力以及密封材料的挠曲强度满足一定的关系那样进行设定，就可以防止温度循环时芯片焊接底板端部的裂纹。对于可以满足该一定关系的芯片焊接材料以及密封材料的组成的详情将在以后说明，但作为芯片焊接材料使用含有20～85重量％的无机填料，树脂成分，和占树脂成分全部的70重量％以下的低应力化剂的焊接材料。作为密封材料使用25℃下的弯曲弹性系数在26GPa以下，从半导体装置的成形温度开始到25℃止的平均热膨胀系数在0.7×10-5/℃以上，25℃的挠曲强度在120MPa以上的密封材料。本发明人等发现，将上述芯片焊接材料与密封材料进行组合，可以抑制温度循环时在芯片焊接底板端部产生的裂纹。
可以认为，焊锡安装时生成的内引线部和芯片焊接底板部的分离受到(4)密封材料吸湿后各部分与密封材料的粘合性、(5)因引线框架的材料的物性与芯片焊接材料和密封材料的构成材料不同而产生的热应力影响。本发明人着眼于这些影响反复进行研究，结果查明，通过使吸湿后焊锡安装时的峰值温度下各部分与密封材料的粘合性(剪切应变能)和与引线框架的构成材料的物性不同而产生的热应力满足一定的关系，则焊锡安装时的内引线部和芯片焊接底板之间的分离可以被抑制。满足该一定的关系的芯片焊接材料以及密封材料的组成将在以后详细说明，但作为芯片焊接材料使用含有无机填料20～85重量％，树脂成分，和占树脂成分全部的40重量％以上的低应力化剂的芯片焊接材料。作为密封材料使用含有无机填料82～90重量％，和用特定的化学式表示的环氧树脂的密封材料。本发明人等发现，将它们组合使用，可以抑制焊锡安装时各部分的分离。
由此，在经过半导体装置的制造、向印刷电路布线板的安装，以及使用的全过程中，为了防止芯片的弯曲和裂纹、分离，以维持操作的可靠性，半导体装置必须作以下考虑：
(1)25℃下的芯片焊接材料的弯曲弹性系数，
(2)温度循环时的芯片焊接底板端部的热应力，
(3)温度循环时的密封材料的挠曲强度，
(4)焊锡安装时的密封材料与引线框架(内引线部分、芯片焊接底板部分)之间的剪切应变能，
(5)在焊锡安装时的密封材料与引线框架(内引线部分、芯片焊接底板部分)界面上产生的热应力。
以下，对于这些主要的因素进行详细地说明。
<降低半导体芯片弯曲的芯片焊接材料>
首先，对半导体芯片的弯曲使芯片焊接材料的弹性系数受到较大影响这一点作详细说明。
在用于半导体装置的引线框架材料(包含芯片焊接底板部分和内引线部分)中，一般广泛使用铜合金和铁-镍合金。引线框架的热膨胀系数因使用的材料而异，例如铜合金的热膨胀系数为1.7×10-5/℃，而铁-镍合金的热膨胀系数在0.5×10-5/℃。半导体芯片的弯曲受引线框架的热膨胀系数的影响最大，芯片与引线框架(尤其是芯片焊接底板部分)之间的热膨胀系数的差别越大，对于半导体芯片的弯曲的影响就越大。
在引线框架使用铁-镍合金时，由于与半导体芯片之间的热膨胀系数的差小，所以半导体芯片部分的弯曲小而不成为问题，但如果考虑导电性等电性能和操作性能和放热性，则对用铜合金的引线框架的要求高。但是，使用铜合金的引线框架时，与半导体芯片之间的热膨胀系数的差大，因而半导体芯片的弯曲变大。
在半导体装置中，将以硅为主体的半导体芯片安装在铜合金的引线框架上时，芯片和引线框架的物性大体为特定的范围。因此，通过调整粘结半导体芯片和芯片焊接底板的芯片焊接材料的性能，就可以抑制芯片的弯曲。
利用市售的弯曲变形解析工具调查芯片的弯曲与芯片焊接材料的物性之间的关系，结果如图3中所示。由结果可知，芯片的弯曲几乎不受芯片焊接材料的热膨胀系数的影响，但是却受到弯曲弹性系数较大的影响。在实际中，使用弯曲弹性系数不同的芯片焊接材料，在150℃、1小时的固化条件下，将8mm×10mm×0.28mm的芯片固定在引线框架的芯片焊接底板上，测定25℃下芯片的弯曲。由于测定值与解析结果良好吻合，所以在考虑芯片的弯曲的时候，只要考虑芯片焊接材料的弯曲弹性系数即可。另外，芯片焊接材料的弯曲弹性系数是在25℃下，按照JIS-K-6911的标准测定的。
以8mm×10mm的芯片作为试片时，芯片的弯曲直至30μm左右均不会对半导体芯片的功能、结构赋予影响。为了将芯片的弯曲控制在30μm以下的范围，由图3的曲线可以看出，只要将25℃下的芯片焊接材料的弯曲弹性系数Ed1设定在300MPa以下就可以。
25℃下弯曲弹性系数Ed1为300MPa以下的芯片焊接材料，既可以是糊状，也可以是薄膜状，作为其组成，优选含有无机填料20～85重量％，树脂成分，和占树脂成分全部的40重量％以上的低应力化剂。
作为无机填料，可以举出熔融硅石，晶体硅石，球状硅石，氧化铝，碳酸钙，硅酸锆，硅酸钙，滑石，粘土，云母，氮化硼，氢氧化铝，银粉，铜粉，镍粉等。芯片焊接材料中的无机填料的量，若不足20重量％或超过85重量％，在将芯片焊接材料涂覆或粘贴在芯片焊接底板上时，会使操作性降低。
作为树脂成分，适宜使用甲酚酚醛型环氧树脂，双酚F型环氧树脂，双酚AD型环氧树脂，丙烯酸树脂等。在芯片焊接材料中，除了这些主剂之外，还含有固化剂、固化促进剂，根据必要可以并用偶合剂以及反应性稀释剂等。
作为低应力化剂，可以举出丁二烯-丙烯腈系共聚物和在其末端或者侧链上有氨基、环氧基、羧基的改性共聚物，丙烯腈-丁二烯-苯乙烯共聚物等丁二烯类增塑剂，末端或者侧链上有氨基、羟基、环氧基、羧基的硅酮系弹性体。通过配合低应力化剂，芯片焊接材料的弯曲弹性系数可以变小，将半导体芯片固定在芯片焊接底板上时，可以降低半导体芯片的弯曲。低应力化剂的配合量优选设定为树脂成分全体的40重量％以上。这是由于在不足40重量％时，芯片焊接材料的弯曲弹性系数不能充分变小，因此也就不能降低半导体芯片的弯曲。
对于本实施方式中所使用的芯片焊接材料，除了加入低应力化剂以外，还可以配合离子捕集剂。使用这样组成的芯片焊接材料，可以抑制芯片焊接材料固化后半导体芯片的弯曲。
本发明特别适用于用铜合金的引线框架的树脂密封型半导体装置。在实施方式中，特别优选在铜合金的引线框架的表面上镀银、金、钯任一种金属。
<防止温度循环时裂纹的芯片焊接材料和密封材料>
如上所述，因温度循环而产生的裂纹受到芯片焊接底板端部的热应力(thermal stress)σ和密封材料的挠曲强度(flexural srength)σb的影响。
在将25℃下密封材料的弹性系数(elastic modulus)设为Ee1，25℃下密封材料的热膨胀系数(coefficient of thermal expansion)设为αe1，引线框架的热膨胀系数设为αm时，芯片焊接底板的端部的热应力σ用下式表示。另外，下附数字1表示是在低温侧(25℃以下)的参数。
σ＝K×σe                                     式(7)
σe＝(1/log(Kd1))×Ee1×αd×ΔT1          式(8)
αd＝αm-αe1                                 式(9)
其中，
K：由封装结构和引线框架结构所决定的系数，
σe：是由构成材料的物性表示的热应力的特性，
Kd1：25℃下芯片焊接材料(固化后)的弯曲弹性系数Ed1相对于弹性系数1MPa的比(Ed1＞1MPa)，
αd：引线框架与密封材料的热膨胀系数的差(αm-αe1)，
ΔT1：半导体装置的成形温度与温度循环时的低温侧的差。
由式(7)可以看出，在芯片焊接底板端部产生的热应力α与特性σe成比例。
另一方面，密封材料的挠曲强度σb(MPa)，可以依照JIS-K-6911的标准进行弯曲实验并由下式求得。试片是通过将密封材料用传送式压力机固化成形为规定的尺寸，进行175℃下、5小时的后处理而得到的。
σb＝(3×L×P)/(2×W×H2)                 式(10)
其中，L表示跨度(mm)，P表示载荷(N)，W表示试片的宽度(mm)，H表示试片的厚度(mm)，测定温度是室温25℃。
为了抑制温度循环时产生的芯片焊接底板端部的裂纹，要使密封材料的挠曲强度σb变大，在芯片焊接底板上产生的热应力，即σe的值就必然变小。但是，如果挠曲强度σb变大，特性值σe也变大的话，在芯片焊接材料的端部就会产生裂纹。反之，如果挠曲强度σb稍稍降低，特性值σe也变小的话，在芯片焊接材料的端部就不会产生裂纹。因此，对密封材料的挠曲强度σb和特性值σe进行良好平衡的设定是重要的。
本发明人对密封材料的挠曲强度σb以及特性值σe之间的关系进行了反复研究，对后述的实验例进行分析，结果发现，将挠曲强度σb与特性值σe的比值(σe/σb)设定在0.2以下，可以抑制温度循环时产生的芯片焊接底板端部的裂纹。
为将密封材料的挠曲强度σb与特性值σe的比(σe/σb)设定在0.2以下，由式(8)可知，必须要使芯片焊接材料的弯曲弹性系数Ed1变大，密封材料的弯曲弹性系数Ee1变小，密封材料的热膨胀系数αe1变大，和密封材料的挠曲强度σb变大。具体地说，如按后述的实验分析而决定的那样，希望芯片焊接材料的弯曲弹性系数Ed1在1MPa以上，密封材料的弯曲弹性系数Ee1在26GPa以下，密封材料的热膨胀系数αe1在0.7×10-5/℃以上，密封材料的挠曲强度σb在120MPa以上。
如果密封材料的挠曲强度不满120MPa、热膨胀系数不满0.7×10-5/℃、密封材料的弯曲弹性系数超过26GPa时，则挠曲强度σb与特性值σe的比值(σe/σb)有时将变大超过0.2，因此不能充分地防止裂纹。
引线框架表层的镀层根据引线框架的种类的不同而不同，但因为芯片焊接底板的端部的裂纹都可以用密封材料的挠曲强度σb与特性σe的比(σe/σb)进行说明，所以对于引线框架表层的镀层不作特别的限制。因此，只要用一般的银、金、钯等的镀层就可以。通常，引线框架的内引线部分适宜在长度为1mm～20mm，宽度为0.1mm～1mm，厚度为0.1mm～0.5mm的范围内，芯片焊接底板部分适宜在外形为2mm×2mm～20mm×20mm，厚度为0.1mm～0.5mm的范围内，例如，为了提高接线性，有时只在内引线部分实施镀层。
另外，制作密封材料和芯片焊接材料的固化物，在25℃下依照JIS-K-6911标准进行试验，可以得到密封材料和芯片焊接材料的弯曲弹性系数Ee1、Ed1。制作密封材料的固化物，用热机械分析装置进行测定，由半导体装置的成形温度至25℃的斜率可以求出密封材料的热膨胀系数αe1。
使用满足上述的关系σe/σb≤0.2的密封材料和芯片焊接材料的树脂密封型半导体装置，即使在受到温度循环时的恶劣的热冲击的场合，也可以抑制芯片焊接底板部的裂纹。
满足上述关系的芯片焊接材料，既可以是糊状，也可以是薄膜状，其组成含有20～85重量％无机填料，树脂成分，以及占树脂成分全部70重量％以下的低应力化剂，固化剂，固化促进剂，根据必要还可以并用偶合剂，反应性稀释剂，溶剂等。另外，也可以配合离子捕集剂。在这里，对于无机填料和低应力化剂的种类，可以使用与在半导体芯片弯曲有关的上述芯片焊接材料中使用的同样的无机填料和低应力化剂。树脂成分可以使用通常的树脂，其中适宜使用甲酚酚醛型环氧树脂，双酚F型的环氧树脂，双酚AD型环氧树脂，丙烯酸树脂。
无机填料的配合量若不足芯片焊接材料全部的20重量％，或者超过85重量％时，将芯片焊接材料涂覆或者粘贴在芯片焊接底板部上时的操作性降低。另一方面，芯片焊接底板部的热应力受到芯片焊接材料的弯曲弹性系数的影响，随着芯片焊接材料的弯曲弹性系数变小，芯片焊接底板端部的热应力增大，不能满足σe/σb≤0.2的关系。因此，低应力化剂的配合量优选设定为除溶剂和无机填料以外的树脂成分全部的70重量％以下。如果超过70重量％，芯片焊接材料的弯曲弹性系数明显变小，这是由于，虽然对防止芯片的弯曲有效，但是却不能降低温度循环时的芯片焊接底板端部的热应力。
表15是表示为减少芯片的弯曲、提高抗温度周期性所必要的材料的物性(芯片焊接材料、密封材料)的取向性的表。关于半导体芯片的弯曲，在进行树脂密封前的阶段中，密封材料的参数是没有关系的。赋予芯片的弯曲和抗温度周期性二者以影响的是芯片焊接材料的特性。为了抑制芯片的弯曲变小，希望芯片焊接材料的弯曲弹性系数为低值，但是在温度循环时，如上所述，希望为高值。因此为了保持产品的可靠性，必须对半导体芯片向芯片焊接底板安装后和用密封材料进行密封后的温度循环时的双方，将芯片焊接材料的弯曲弹性系数的范围设定为最佳值。
即，芯片焊接材料的弯曲弹性系数优选在1MPa以上，300MPa以下，实现这样的弯曲弹性系数的芯片焊接材料，优选为含有树脂成分全部的40％以上、70％以下范围的低应力化剂。
另一方面，用于本发明的密封材料通常呈粉末状或者块状，作为主剂，只要是弯曲弹性系数在26GPa以下，热膨胀系数在0.7×10-5/℃以上，挠曲强度σb在120MPa以上，就不作特别的限制。作为适宜使用的例子可以举出双酚型环氧树脂和甲酚酚醛型环氧树脂。在密封材料中，除主剂之外，还含有固化剂、固化促进剂、无机填料，根据需要并用阻燃剂、偶合剂、石蜡等。在本发明所用的密封材料中，除上述以外还可以配合硅油和硅橡胶、合成橡胶等橡胶成分，或者配合离子捕集剂。对使用这样的密封材料的半导体芯片的密封方法不作特别的限制，可以采用在通常的传送成型等中所见到的公知的模型法进行。
这样得到的树脂密封型半导体装置，其半导体芯片的弯曲、抗温度周期性同时优良，即使在受到恶劣的热冲击时，也可以防止由芯片焊接材料的端部产生裂纹。
<防止焊锡安装时的分离的密封材料和芯片焊接材料>
在焊锡安装时，存在内引线部分与密封材料的界面的分离、芯片焊接底板部分(内表面)与密封材料的界面的分离的问题。该分离是由于受到密封材料吸湿后内引线部分和芯片焊接材料部分与密封材料间的粘合性(剪切应变能)，以及这些部件与密封材料界面间发生的热应力的影响。因此，如上所述，使得在焊锡安装时峰值温度下各部位与密封材料的剪切应变能以及热应力满足一定的关系，就可以消除分离。
设密封材料的弹性系数为Ee2、热膨胀系数为αe2、引线框架的热膨胀系数为αm，焊锡安装时内引线部分与密封材料界面间产生的热应力σi可以用下式表示。下附数字2表示是在高温侧的参数。
σi＝K×σei                           式(11)
σei＝Ee2×αd×ΔT2                式(12)
αd＝αe2-αm                        式(13)
芯片焊接底板部分与密封材料的界面上产生的热应力σd可以用下式表示。
σd＝K×σed                           式(14)
σed＝log(Kd2)×Ee2×αd×ΔT2     式(15)
其中，
K：由封装结构和引线框架结构决定的系数，
σei、σed：是由构成材料的物性表示的热应力指标的特性，
Kd2：焊锡安装时的峰值温度下芯片焊接材料的弯曲弹性系数Ed2与弹性系数1MPa的比(Ed2＞1MPa)，
Ad：高温侧密封材料与引线框架的热膨胀系数的差，
ΔT2：半导体装置的成形温度与焊锡安装时的峰值温度的差。
内引线部分产生的热应力与特性σei成比例，芯片焊接底板部分产生的热应力与特性σed成比例关系。
另一方面，焊锡安装时峰值温度下引线框架的内引线部分和芯片焊接底板与密封材料的剪切应变能U(N·m)，可以由施加于密封材料剪切时的力(即载荷)及其位移求得。具体地说，制作图5A所示的试片，在所定的条件下进行吸湿后，如图5B所示，在设定为焊锡安装时的峰值温度的粘接力剪切试验机的热板22上放置20秒钟，然后一边以每秒50μm的速度移动试验压头21，一边将载荷施加到密封材料13上，测定载荷F(N)和密封材料13的位移X(m)，用下式求出。
U＝∫F·dx                             式(16)
换言之，如图5C斜线区域所示，剪切应变能U是使载荷F对位移x积分的值。
在材质、镀层规格与内引线部分和芯片焊接底板相同的的引线框架20上，用传送式压力机将密封材料13固化成形为高1mm，直径3.7mm的尺寸，进行175℃、5小时的后处理得到如图5A所示的试片。
另外，设半导体装置的吸湿时间为t1(h)，试片的吸湿时间为t2(h)，由半导体装置表面至内引线部分和芯片焊接底板部分的密封材料的厚度为h1(mm)，试片的密封材料的厚度为h2(mm)，用Fick扩散方程式可以得到这些参数之间的关系式：
t1/t2＝0.92×(h1/h2)2+0.24                   式(17)
由该关系式决定试片的吸湿时间t2。例如，在实际的半导体装置的吸湿时间t1为168小时、由半导体装置表面至内引线部分的密封材料的厚度h1为图6所示的0.625mm、试片的密封材料的厚度h2为图5A中所示的1.0mm时，则由式(17)，决定试片的吸湿时间t2为大约280小时。
要抑制焊锡安装时产生的内引线部分及芯片焊接底板部分的分离，必须将密封材料相对内引线部分的的剪切应变能Ui以及密封材料相对芯片焊接底板部分的剪切应变能Ud设定得较高，而使特性σei、σed较低。但是，如果剪切应变能Ui、Ud高，特性σei、σed也就高，则内引线部分和芯片焊接底板部分将发生分离。与此相反，如果剪切应变能Ui，Ud低，特性σei、σed也就低，则内引线部分和芯片焊接底板部分将不发生分离。因此，对内引线部分和芯片焊接底板部分的剪切应变能Ui、Ud与相应的特性值σei、σed间进行良好平衡地设定是重要的。
本发明人等对剪切应变能Ui(N·m)，Ud(N·m)与特性σei(MPa)、σed(MPa)间的关系进行了反复研究，进行了后述实验分析，结果得知，通过对
·剪切应变能Ui与特性σei的比(Ui/σei)≥2.0×10-6
·剪切应变能Ud与特性σed的比(Ud/σed)≥4.69×10-6进行设定，就可以抑制焊锡安装时发生的内引线部分和芯片焊接底板部分的分离。
要使密封材料相对于内引线部分的剪切应变能Ui与特性σei的比(Ui/σei)在2.0×10-6以上，密封材料相对于芯片焊接底板的剪切应变能Ud与特性σed的比(Ud/σed)在4.69×10-6以上，由后述的实验的结果，可以导出以下的条件：
·焊锡安装时峰值温度下芯片焊接材料的弯曲弹性系数(Ed2)≤70MPa，
·焊锡安装时峰值温度下的密封材料的弯曲弹性系数(Ee2)≤650MPa，
·焊锡安装时峰值温度下的密封材料的热膨胀系数(αe2)≤5.0×10-5/℃，
·密封材料的剪切应变能(Ui)≥1.35×10-6N·m，
·密封材料的剪切应变能(Ud)≥6.8×10-6N·m。
使用满足这样条件的芯片焊接材料和密封材料制造的树脂密封型半导体装置，即使在向印刷电路布线板的焊锡安装那样的高温下，也可以有效地防止引线框架的内引线部分与密封材料的界面间、和芯片焊接底板部分与密封材料的界面间的分离，从而提高了产品的可靠性。
焊锡安装时峰值温度下的芯片焊接材料的弯曲弹性系数超过70MPa、密封材料的弯曲弹性系数超过650MPa、密封材料的热膨胀系数超过5.0×10-5/℃、和密封材料相对于芯片焊接底板部分的剪切应变能不足6.8×10-6N·m时，芯片焊接底板部分的剪切应变能Ud与特性σed的比(Ud/σed)将比4.69×10-6小，因而不能充分抑制芯片焊接底板部分的分离。
同样，密封材料的弯曲弹性系数超过650MPa，密封材料的热膨胀系数超过5.0×10-5/℃和密封材料相对于内引线部分的剪切应变能不足1.35×10-6N·m时，内引线部分的剪切应变能Ui与特性σei的比(Ui/σei)将比2.0×10-6小，不能充分抑制内引线部分的分离。
密封材料相对于内引线部分和芯片焊接底板部分的剪切应变能，根据引线框架表面的镀层的不同而改变，但是，即使在镀层不同的情况下，内引线部分和芯片焊接底板部分的分离，也可以用剪切应变能Ui、Ud与特性σei、σed的比进行说明，因此对引线框架表面的镀层不作特别的限制，一般用含有金、银、钯任一种的镀层。
另外，制作芯片焊接材料以及密封材料的固化物，在安装时峰值温度(例如245℃)的气氛下，依照JIS-K-6911的标准进行试验可以得到芯片焊接材料和密封材料的弯曲弹性系数。制作密封材料的固化物，用热机械分析装置进行测定，由树脂密封型半导体装置的成形温度至焊锡安装时峰值温度的斜率可以求出热膨胀系数。
如上所述，满足上述条件的密封材料，一般呈粉末状或者块状。对密封材料的主剂不作特别的限制，但优选使用双酚型环氧树脂和甲酚酚醛型环氧树脂等。另外，用下述一般式(I)表示的环氧树脂在高温下的弯曲弹性系数小，可以降低内引线部分和芯片焊接底板部分的热应力。
Figure A0181659900281
在密封材料使用式(I)的环氧树脂时，优选含有密封材料中树脂成分全部的10重量％以上，更佳的是在20重量％以上。这是由于，在不足10重量％时，不能谋求充分的低弹性化，不能降低内引线部分和芯片焊接底板的热应力。
除了主剂之外，密封材料还含有固化剂、固化促进剂、无机填料，根据必要可以并用阻燃剂、偶合剂、石蜡等。无机填料的配合量优选设定为密封材料全部的80重量％～95重量％。更优选的是在82重量％～90重量％范围内。这是由于，不足80重量％时，密封材料的饱和吸水率增加，吸湿后剪切应变能降低，同时热膨胀系数变大，因而热应力增加。另一方面，超过95重量％时，传送式成形时的密封材料的粘度升高，容易发生金属线滑移和成形不良，同时因密封材料固化物的弯曲弹性系数变大，而热应力增加。
另外，在密封材料中，除上述以外可以配合硅油及硅橡胶、合成橡胶等低应力化剂，此外也可以配合离子捕集剂。配合低应力化剂的时候，因可以使密封材料的弹性系数变小，所以可以降低各部分的热应力。低应力化剂的配合量优选设定为树脂成分全部的5重量％以上。对用这样密封材料封装半导体芯片的方法不作特别的限制，可以采用在通常的传送式成形等中所见的公知的模型方法。
如上所述，满足上述条件的芯片焊接材料通常呈糊状或薄膜状。无机填料的配合量优选设定为芯片焊接材料全部的20～85重量％，低应力化剂的配合量优选设定为树脂成分全部的40重量％。
将上述芯片焊接材料和密封材料组合，可以得到半导体芯片的弯曲、抗温度周期性和焊锡安装性都优良的半导体装置。
<实施例>
以下说明具体的实施例。
用表1所示原材料、用表2所示的配比准备A～J的密封材料，另一方面，用表3所示的原材料，用表4所示的配比准备I～IV的芯片焊接材料。
                           表1 密封材料的原材料
原材料     化合物名称
环氧树脂 1     ESCN-190-2(甲酚酚醛型环氧树脂，住友化学工业株式会社制商品名)
    2     ESLV-210(二苯乙烯型环氧树脂，住友化学工业株式会社制商品名)
3     YSLV-120TE(亚硫酸酯型环氧树脂，新日铁化学株式会社制商品名)
4     YX-4000H(双酚型环氧树脂，油化シエルエポキシ株式会社制商品名)
固化剂     XL-225(苯基芳烷基树脂，三井化学株式会社制商品名)
固化促进剂     三苯基膦与对-苯醌的加成物
阻燃剂     ESB-400T(溴代双酚A型环氧树脂，住友化学工业株式会社制商品名)
阻燃助剂     三氧化锑
低应力化剂     硅酮粉末
脱模剂     石蜡
着色剂     炭黑
偶合剂     γ-缩水甘油基丙基三甲氧基硅烷
无机填料     平均粒径为7.5μm的球形硅石
                                                          表2 密封材料的配比
原材料名称                                                        密封材料
  A   B   C   D   E   F   G   H   I   J
环氧树脂-1   -   -   -   -   -   -   -   -   85.0   42.5
环氧树脂-2   -   -   -   -   -   -   -   -   -   42.5
环氧树脂-3   85.0   85.0   85.0   85.0   85.0   85.0   -   -   -   -
环氧树脂-4   -   -   -   -   -   -   85.0   85.0   -   -
固化剂   65.0   65.0   65.0   65.0   65.0   65.0   81.2   81.2   81.5   78.9
固化促进剂   3.0   3.0   3.0   3.0   3.0   3.0   3.0   3.0   2.0   3.0
阻燃剂   15.0   15.0   15.0   15.0   15.0   15.0   15.0   15.0   15.0   15.0
阻燃助剂   6.0   15.0   6.0   15.0   6.0   15.0   6.0   6.0   6.0   6.0
低应力化剂   -   15.0   -   15.0   -   15.0   -   -   -   -
脱膜剂   1.0   1.0   1.0   1.0   1.0   1.0   1.0   1.0   1.0   1.0
着色剂   2.6   2.6   2.6   2.6   2.6   2.6   2.6   2.6   2.6   2.6
偶合剂   7.5   7.5   7.5   7.5   7.5   7.5   7.5   7.5   7.5   7.5
无机填料(球状)   740   800   1044   1129   1392   1505   1514   703   1132   1123
                                 表3 芯片焊接材料的原材料
原材料     化合物的名称以及其特性
环氧树脂 1     YDCN702S(甲酚酚醛型环氧树脂，东都化成株式会社制商品名)
2     EXA-830CRP(双酚F型环氧树脂，大日本油墨化学工业株式会社制商品名)
固化剂     VR-9300(苯酚酚醛树脂，三井东压化学株式会社制商品名)
固化促进剂     咪唑类
低应力化剂     CTBNX-1009SP(末端基为羧基的丁二烯丙烯腈橡胶，宇部兴产株式会社制商品名)
反应性稀释剂     叔丁基苯基缩水甘油醚(旭电化工业株式会社制)
溶剂     醋酸-2(2-乙氧基乙氧基)乙酯
无机填料     灰白色鳞片状银粉
              表4 芯片焊接材料的配比
原材料名称              芯片焊接材料
    I     II     III     IV
    环氧树脂-1环氧树脂-2     -     -     -     3
    22     13     7     -
    固化剂     3     3     3     1
    固化促进剂     1     1     1     1
    低应力化剂     -     9     15     9
    反应性稀释剂     6     6     6     -
    溶剂     -     -     -     16
    无机填料     68     68     68     70
用表4所示配比的芯片焊接材料，将半导体芯片配置在引线框架的芯片焊接底板上，进行150℃、1小时的固化而固定。该半导体芯片的外形尺寸为8.0mm×10.0mm，厚度为0.28mm，引线框架为铜合金，对于内引线的前端部实施镀银。引线框架的热膨胀系数为1.7×10-5/℃，内引线部分的长度为2mm～5.6mm，宽度为0.185mm，厚度为0.15mm，芯片焊接底板的外形尺寸为8.4mm×10.4mm，厚度为0.15mm。
测定这样得到的半导体芯片在25℃的半导体芯片弯曲。半导体芯片的弯曲是通过用表面光洁度测定仪扫描芯片的上面部9mm而测定的。结果如以下表6～表9所示。
然后，用表2中所示的密封材料，在175℃、6.9MPa、90秒的传送式成形中将半导体芯片制成模型，进行175℃、5小时的后处理，得到树脂密封型的半导体装置。该半导体装置是80针QFP，外形尺寸为14mm×20mm，厚度为1.4mm。具体的说，与图5所示的半导体装置相同，由密封材料表面到内引线部分的密封材料的厚度为0.625mm，由密封材料表面到芯片焊接底板的密封材料的厚度为0.475mm。
制作半导体装置时，密封材料A～J与芯片焊接材料I～IV的组合方式如表5所示。将40种试样每种分别制作5个，进行各种实验，作为实验例1～40。
                                                 表5
  实验例     1     2     3     4     5     6     7     8     9     10
  密封材料     A     B     C     D     E     F     G     H     I     J
  芯片焊接材料     I
  实验例     11     12     13     14     15     16     17     18     19     20
  密封材料     A     B     C     D     E     F     G     H     I     J
  芯片焊接材料     II
  实验例     21     22     23     24     25     26     27     28     29     30
  密封材料     A     B     C     D     E     F     G     H     I     J
  芯片焊接材料     III
  实验例     31     32     33     34     35     36     37     38     39     40
  密封材料     A     B     C     D     E     F     G     H     I     J
  芯片焊接材料     IV
使用表5所示的树脂密封型半导体装置的各试样，进行焊锡安装性实验和抗温度周期性实验。
依照JEDEC(joint electron device engineering council)的标准1，将得到的半导体装置在85℃，85％的RH下吸湿168小时之后，在焊锡安装时的峰值温度245℃、反复3次的条件下进行焊锡安装性试验。然后，用超声波探查图象装置，观测内引线部分以及芯片焊接底板部分的分离。
抗温度周期性的实验是依照MIL规格(STD-883E，condition C)，以150℃下15分钟，-65℃下15分钟为作一次循环，反复进行1000次循环。然后，由断面观察，观察芯片焊接底板端部的裂纹。
表6～表9表示对照半导体芯片的弯曲，在温度循环1000次循环后测定芯片焊接底板的端部的裂纹的结果。表10表示焊锡安装性试验后，测定内引线部分的分离的结果，表11，表12，表13表示焊锡安装试验后，测定芯片焊接底板部分的分离的结果。由于半导体装置的吸湿时间为168小时，由密封材料表面到内引线部分的密封材料的厚度为0.625mm，试片的密封材料的厚度为1.0mm，所以由式(17)可知，测定内引线部分与密封材料的剪切应变能时的试片的吸湿时间为280小时。同样，由于半导体装置的吸湿时间为168小时，由密封材料表面到芯片焊接底板部分的密封材料的厚度为0.475mm，试片的密封材料的厚度为1.0mm，所以由式(17)可知，测定芯片焊接底板部分与密封材料的剪切应变能时的试片的吸湿时间为375小时。
                                                                表6 试样1～10(芯片的弯曲，抗温度周期性)
                                                                实验例
    1     2     3     4     5     6     7     8     9     10
引线框架的热膨胀系数αm(×10- 5/℃)     1.7
芯片焊接材料的弯曲弹性系数Ed1(MPa)     3753
密封材料的弯曲弹性系数Ee1(MPa)     18220     16460     22980     20600     25390     24750     25070     16560     24100     22310
密封材料的热膨胀系数αe1(×10-5/℃)     1.37     1.26     1.07     0.92     0.79     0.74     0.74     1.46     1.05     1.07
密封材料的挠曲强度σb(MPa) 144.26 130.25 144.78     127.22 153.87 133.07 175.62 162.55 156.17 173.21
温度差ΔT1(℃)     240
σe(MPa)     4.04     4.86     9.72     10.79     15.51     15.95     16.16     2.67     10.52     9.44
σe/σb     0.03     0.04     0.07     0.08     0.1     0.12     0.09     0.02     0.07     0.05
抗温度周期性试验后的芯片焊接底板端部的裂纹数(个/5个)     0     0     0     0     0     0     0     0     0     0
芯片焊接材料固化之后的半导体芯片的弯曲量(μm)     40
                                             表7 试样11～20(芯片的弯曲，抗温度周期性)
                                                    实验例
11  12   13   14   15   16   17   18   19   20
引线框架的热膨胀系数αm(×10-5/℃) 1.7
芯片焊接材料的弯曲弹性系数Ed1(MPa) 874
密封材料的弯曲弹性系数Ee1(MPa) 18220 16460 22980 20600 25390 24750 25070 16560 24100 22310
密封材料的热膨胀系数αe1(×10-5/℃) 1.37 1.26 1.07 0.92 0.79 0.74 0.74 1.46 1.05 1.07
密封材料的挠曲强度σb(MPa) 144.26 130.25 144.78 127.22 153.87 133.07 175.62 162.55 156.17 173.21
温度差ΔT1(℃) 240
σe(MPa) 4.91  5.91   11.81   13.11   18.85   19.39   19.64   3.24   12.78   11.47
σe/σb 0.03  0.05   0.08   0.10   0.12   0.15   0.11   0.02   0.08   0.07
抗温度周期性试验后的芯片焊接底板端部的裂纹数(个/5个) 0 0 0 0 0 0 0 0 0 0
芯片焊接材料固化之后半导体芯片的弯曲量(μm) 39
                                     表8 试样21～30(芯片的弯曲，抗温度周期性)
                                                          实验例
  21   22   23   24   25   26   27   28   29   30
引线框架的热膨胀系数αm(×10-5/℃) 1.7
芯片焊接材料的弯曲弹性系数Ed1(MPa) 201
密封材料的弯曲弹性系数Ee1(MPa) 18220 16460 22980 20600 25390 24750 25070 16560 24100 22310
密封材料的热膨胀系数αe1(×10-5/℃) 1.37 1.26 1.07 0.92 0.79 0.74 0.74 1.46 1.05 1.07
密封材料的挠曲强度σb(MPa) 144.26 130.25 144.78 127.22 153.87 133.07 175.62 162.55 156.17 173.21
温度差ΔT1(℃)   240
σe(MPa)   6.27   7.55   15.09   16.74   24.08   24.76   25.08   4.14   16.32   14.65
σe/σb   0.04   0.06   0.10   0.13   0.16   0.19   0.14   0.03   0.10   0.08
抗温度周期性试验后的芯片焊接底板端部的裂纹数(个/5个) 0 0 0 0 0 0 0 0 0 0
芯片焊接材料固化之后半导体芯片的弯曲量(μm) 28
                                   表9 试样31～40(芯片的弯曲，抗温度周期性)
                                                       实验例
  31   32   33   34   35   36   37   38   39   40
引线框架的热膨胀系数αm(×10-5/℃) 1.7
芯片焊接材料的弯曲弹性系数Ed1(MPa) 9.5
密封材料的弯曲弹性系数Ee1(MPa) 18220 16460 22980 20600 25390 24750 25070 16560 24100 22310
密封材料的热膨胀系数αe1(×10-5/℃) 1.37 1.26 1.07 0.92 0.79 0.74 0.74 1.46 1.05 1.07
密封材料的挠曲强度σb(MPa) 144.26 130.25 144.78 127.22 153.87 133.07 175.62 162.55 156.17 173.21
温度差ΔT1(℃)   240
σe(MPa)   14.76   17.78   35.54   39.44   56.72   58.32   59.08   9.76   38.45   34.50
σe/σb   0.10   0.14   0.25   0.31   0.37   0.44   0.34   0.06   0.25   0.20
抗温度周期性试验后的芯片焊接底板端部的裂纹数(个/5个) 0 0 5 5 5 5 5 0 5 0
芯片焊接材料固化之后半导体芯片的弯曲量(μm) 8
                                        表10 试样1～10(内引线部分的分离)
                                              实验例
1 2   3   4   5   6   7   8   9   10
引线框架的热膨胀系数αm(×10-5/℃) 1.7
芯片焊接材料的弯曲弹性系数Ed2(MPa) 102.8
密封材料的弯曲弹性系数Ee2(MPa) 264 221 402 255 637 448 1351 576 644 809
密封材料的热膨胀系数αe2(×10-5/℃) 5.56 5.93 4.54 4.78 3.49 3.61 3.15 5.49 4.22 4.21
剪切应变能Ui(×10-6N·m) 0.10 0.71   2.77   1.35   1.60   5.75   2.35   0.35   0.57   0.29
温度差ΔT2(℃) 70
σei(MPa) 0.71 0.65   0.80   0.55   0.80   0.60   1.37   1.53   1.14   1.42
Ui/σei(×10-6) 0.14 1.08   3.47   2.46   2.00   9.60   1.71   0.23   0.5   0.2
焊锡安装试验后内引线部分的分离数(个/5个) 5 5 0 0 0 0 5 5 5 5
                                           表11 试样1～10(芯片焊接底板的分离)
                                                    实验例
  1   2   3   4   5   6   7   8   9   10
引线框架的热膨胀系数αm(×10-5℃) 1.7
芯片焊接材料的弯曲弹性系数Ed2(MPa) 102.8
密封材料的弯曲弹性系数Ee2(MPa) 264 221 402 255 637 448 1351 576 644 809
密封材料的热膨胀系数αe2(×10-5/℃) 5.56 5.93 4.54 4.78 3.49 3.61 3.15 5.49 4.22 4.21
剪切应变能Ud(×10-6N·m) 0.50 2.70 22.16 17.55 20.80 24.01 31.70 1.32 6.79 12.38
温度差ΔT2(℃)   70
σed(MPa)   1.44   1.32   1.61   1.11   1.61   1.21   2.76   3.07   2.29   2.86
Ud/σed(×10-6)   0.35   2.05   13.78   15.87   12.95   19.92   11.49   0.43   2.97   4.33
焊锡安装试验后芯片焊接底板部分的分离数(个/5个) 3 4 0 0 0 0 0 5 4 4
                                     表12 试样11～20(芯片焊接底板的分离)
                                                    实验例
  11   12   13   14   15   16   17   18   19   20
引线框架的热膨胀系数αm(×10-5℃) 1.7
芯片焊接材料的弯曲弹性系数Ed2(MPa) 74.7
密封材料的弯曲弹性系数Ee2(MPa) 264 221 402 255 637 448 1351 576 644 809
密封材料的热膨胀系数αe2(×10-5/℃) 5.56 5.93 4.54 4.78 3.49 3.61 3.15 5.49 4.22 4.21
剪切应变能Ud(×10-6N·m) 0.50 2.70 22.16 17.55 20.80 24.01 31.70 1.32 6.79   12.38
温度差ΔT2(℃)   70
σed(MPa)   1.34   1.23   1.50   1.03   1.50   1.12   2.57   2.86   2.13   2.66
Ud/σed(×10-6) 0.37 2.20 14.80 17.04 13.91 21.40 12.34 0.46 3.19 4.65
焊锡安装试验后芯片焊接底板部分的分离数(个/5个) 4 4 0 0 0 0 0 4 4 3
                                             表13 试样21～30(芯片焊接底板的分离)
                                                  实验例
  21   22   23   24   25   26   27   28   29   30
引线框架的热膨胀系数αm(×10-5/℃) 1.7
芯片焊接材料的弯曲弹性系数Ed2(MPa) 18.8
密封材料的弯曲弹性系数Ee2(MPa) 264 221 402 255 637 448 1351 576 644 809
密封材料的热膨胀系数αe2(×10-5/℃) 5.56 5.93 4.54 4.78 3.49 3.61 3.15 5.49 4.22 4.21
剪切应变能Ud(×10-6N·m)   0.50   2.70   22.16   17.55   20.80   24.01   31.70   1.32   6.79   12.38
温度差ΔT2(℃)   70
σed(MPa)   0.91   0.83   1.02   0.70   1.02   0.76   1.75   1.95   1.45   1.81
Ud/σed(×10-6)   0.55   3.24   21.76   25.05   20.45   31.46   18.14   0.68   4.69   6.84
焊锡安装实验后芯片焊接底板部分的分离数(个/5个) 3 1 0 0 0 0 0 4 0 0
由表6～9可知，25℃下芯片焊接材料的弯曲弹性系数(Ed1)越小，芯片焊接材料固化之后半导体芯片的弯曲越小，是良好的。
同样，由表6～9可知，抗温度周期性试验后芯片焊接底板端部生成的裂纹数，当式(1)的参数比(σe/σb)的值在0.2以下时，不生成裂纹，是良好的。与此相反，在表10的实验例33～37和39中，参数比(σe/σb)的值超过了0.2，各个实验例的5个试样中全部发生了裂纹。由该结果可以看出，将参数比(σe/σb)抑制在0.2以下，即使经过恶劣的温度循环的反复后，也可以实现不发生裂纹的良好的半导体装置。
另外，由表10可以看出，焊锡安装试验后的内引线部分的分离，当与密封材料有关的式(2)的参数比(Ui/σei)的值比2.0×10-6大时，就不发生内引线部分的分离。另一方面，在实验例1、2、、7、8、9、10中，因参数比(Ui/σei)不足2.0×10-6，密封材料与内引线部分之间就发生分离。
芯片焊接底板部分与密封材料之间的分离，如表11、12、13所示，式(3)的参数比(Ud/σed)的值比4.69×10-6大时，即使在焊锡安装性试验后，也没有分离，是良好的。另一方面，如实施例1、2、8、9、10、11、12、18、19、20、21、22、28所示可以看出，参数比(Ud/σed)不足4.69×10-6时，在芯片焊接底板部分就发生分离，当将半导体装置焊锡安装在印刷电路布线板上时，产生缺陷。
由这些实验的结果可知，作为考虑半导体芯片的弯曲、抗温度周期性、焊锡安装性等都优良的芯片焊接材料和密封材料的组合，由表5中所示的试样中选择试样23、24、25、26，全部进行半导体芯片的弯曲、抗温度周期性以及焊锡安装性的测定。结果如表14所示。
                                 表14
                      实施例
    1     2     3     4
           实验例  实验例23  实验例24  实验例25   实验例26
引线框架的热膨胀系数αm(×10-5/℃) 1.7
芯片焊接材料的弯曲弹性系数   Ed1(MPa)     201
Ed2(MPa) 18.8
密封材料的弯曲弹性系数   Ee1(MPa)     22980     20600     25390     24750
Ee2(MPa) 402 255 637 448
密封材料的热膨胀系数   αe1(×10-5℃) 1.07 0.92 0.79 0.74
  αe2(×10-5℃) 4.54 4.78 3.49 3.61
密封材料的挠曲强度 σb(MPa) 144.78 127.22 153.87 133.07
剪切应变能   Ui(×10- 6N·m) 2.77 1.35 1.60 5.75
  Ud(×10- 6N·m) 22.16 17.55 20.80 24.01
温度差ΔT1(℃)     240
温度差ΔT2(℃)     70
σe(MPa)     15.09     16.74     24.08     24.76
σei(MPa)     0.80     0.55     0.80     0.60
σed(MPa)     1.02     0.70     1.02     0.76
σe/σb     0.10     0.13     0.16     0.19
Ui/σei(×10-6)     3.47     2.46     2.00     9.60
Ud/σed(×10-5)     21.76     25.05     20.45     31.46
芯片焊接材料固化后半导体芯片的弯曲量(μm) 28
抗温度周期性试验后的芯片焊接底板端部裂纹数(个/5个) 0 0 0 0
焊锡安装实验后内引线部分的分离数(个/5个) 0 0 0 0
焊锡安装实验后芯片焊接材料部分的分离数(个/5个) 0 0 0 0
这4个试样中的任何一个都满足以下条件：
·与温度循环时的芯片焊接底板端部的裂纹有关的参数比(σe/σb)在0.2以下，
·与焊锡安装性试验后的内引线部分的分离有关的参数比(Ui/σei)的值在2.0×10-6以上，
·与焊锡安装性试验后的芯片焊接底板部分的分离有关的参数比(Ud/σed)的值在4.69×10-6以上，通过组合这些芯片焊接材料和密封材料，可以使芯片的弯曲小，而且可以消除芯片焊接底板的端部的裂纹、芯片焊接底板部分的分离、内引线部分的分离，能够得到抗温度周期性、焊锡安装性优良的树脂密封型半导体装置。
综上所述，对于芯片焊接材料和密封材料的最佳物性条件可以为如下特定值。
即，25℃下固化后的芯片焊接材料的弯曲弹性系数为1～300MPa，而且固化后芯片焊接材料和密封材料的特性是：
σe≤0.2×σb                           式(1)
Ui≥2.0×10-6×σei                    式(2)
Ud≥4.69×10-6×σed                   式(3)
其中，
σe＝(1/log(Kd1))×Ee1×(αm-αe1)×ΔT1
σei＝Ee2×(αe2-αm)×ΔT2
σed＝log(Kd2)×Ee2×(αe2-αm)×ΔT2
σb：25℃下的密封材料的挠曲强度(MPa)
Ui：焊锡安装时峰值温度下密封材料相对于内引线部分的剪切应变能(N·m)
Ud：焊锡安装时峰值温度下密封材料相对于芯片焊接底板的剪切应变能(N·m)
Kd1：25℃下的芯片焊接材料的弯曲弹性系数Ed1(MPa)相对于弹性系数1Mpa的比(Ed1＞1MPa)
Kd2：焊锡安装时的峰值温度下芯片焊接材料的弯曲弹性系数Ed2(MPa)相对于弹性系数1MPa的比(Ed2＞1MPa)
Ee1：25℃下密封材料的弯曲弹性系数(MPa)
Ee2：焊锡安装时峰值温度下的密封材料的弯曲弹性系数(MPa)
αe1：由半导体装置成形温度(175℃)至25℃的密封材料的平均热膨胀系数(1/℃)
αe2：由半导体装置成形温度(175℃)至焊锡安装时的峰值温度的密封材料的平均热膨胀系数(1/℃)
αm：引线框架的热膨胀系数(1/℃)
ΔT1：半导体装置成形温度与温度循环时的低温侧温度的差(℃)
ΔT2：半导体装置成形温度与焊锡安装时峰值温度的差(℃)。
换句话说就是，通过将含有20～85重量％无机填料、树脂、和占树脂全部的40～70重量％的低应力化剂的芯片焊接材料，与含有一般式(I)表示的环氧树脂和无机填料、并且无机填料的含有量设定为全体的82～90重量％的密封材料组合，就可以实现半导体芯片的弯曲、抗温度周期性和焊锡安装性都优良的半导体装置。
不过，即使在满足上述式(1)、(2)、(3)的至少2个的场合下，也可以防止裂纹的产生和密封材料的分离。另外，由于将芯片焊接材料的25℃下的弯曲弹性系数设定为1MPa～300MPa的范围内，所以在将芯片安装在芯片焊接底板上后，在25℃下可以有效地防止芯片的弯曲。
如上所述，本发明的树脂密封型半导体装置可以抑制半导体芯片的弯曲，而且即使在温度循环的恶劣的条件下，芯片焊接底板的端部也不会产生裂纹。另外，即使在向印刷电路布线板上进行焊锡安装时，也不会产生内引线部分和芯片焊接底板部分的分离，操作可靠性优良。特别是在用于QFP的表面安装型封装的场合下，半导体芯片的弯曲小，具有出色的抗温度周期性和焊锡安装性。
另外，使用本发明的芯片焊接材料、密封材料时，由最初开始，准备芯片焊接材料、密封材料、引线框架到组成树脂密封型半导体装置，即使不评价半导体芯片的弯曲、焊锡安装性、抗温度周期性，也可以由密封材料和芯片焊接材料的物性预测到具有可靠性的结果，从而能够大幅度地缩短半导体装置用芯片焊接材料、密封材料的开发周期。
                        表15
Figure A0181659900451

Claims (23)

1.一种树脂密封型半导体装置，其特征在于，在通过芯片焊接材料将至少一个半导体芯片安装在引线框架的芯片焊接底板上，用密封材料密封的树脂密封型半导体装置中，固化后的芯片焊接材料25℃下的弯曲弹性系数Ed1在1MPa以上，300MPa以下，而且固化后的密封材料和芯片焊接材料的特性满足式(1)：
σe≤0.2×σb                             式(1)
其中，
σb：25℃时的密封材料的挠曲强度(MPa)
σe＝(1/log(Kd1))×Ee1×(αm-αe1)×ΔT1
Kd1：25℃时的芯片焊接材料的弯曲弹性系数Ed1(MPa)相对于弹性系数1MPa之比(Ed1＞1MPa)
Ee1：25℃下密封材料的弯曲弹性系数(MPa)
αe1：由半导体装置成形温度至25℃的密封材料的平均热膨胀系数(1/℃)
αm：引线框架的热膨胀系数(1/℃)
ΔT1：半导体装置成形温度与温度循环时低温侧温度的差(℃)。
2.根据权利要求1所述的树脂密封型半导体装置，其特征在于，上述芯片焊接材料含有20～85重量％的无机填料，树脂成分，和上述树脂成分全部的40～70重量％的低应力化剂。
3.根据权利要求1所述的树脂密封型半导体装置，其特征在于，上述密封材料的性能满足以下的条件：
(a)25℃时的弯曲弹性系数在26GPa以下
(b)由半导体装置的成形温度至25℃的平均热膨胀系数在0.7×10-5/℃以上
(c)25℃时的挠曲强度在120MPa以上。
4.根据权利要求1所述的树脂密封型半导体装置，其特征在于，上述的引线框架是铜合金，在其表面的一部分上具有从银、金、钯中选择的镀层。
5.一种芯片焊接材料，是在用密封材料将半导体芯片密封的树脂密封型半导体装置中使用的、将半导体芯片安装在引线框架的芯片焊接底板上的芯片焊接材料，其特征在于，
上述的芯片焊接材料固化后，25℃时的弯曲弹性系数Ed1在1MPa以上、300MPa以下，
上述芯片焊接材料与上述密封材料固化后的特性关系满足式(1)：
σe≤0.2×σb                             式(1)
其中，
σb：25℃时的密封材料的挠曲强度(MPa)
σe＝(1/log(Kd1))×Ee1×(αm-αe1)×ΔT1
Kd1：25℃时的芯片焊接材料的弯曲弹性系数Ed1(MPa)相对于弹性系数1MPa之比(Ed1＞1MPa)
Ee1：25℃下密封材料的弯曲弹性系数(MPa)
αe1：由半导体装置成形温度至25℃的密封材料的平均热膨胀系数(1/℃)
αm：引线框架的热膨胀系数(1/℃)
ΔT1：半导体装置成形温度与温度循环时低温侧温度的差(℃)。
6.根据权利要求5所述的芯片焊接材料，其特征在于，含有20～85重量％无机填料，树脂成分，和上述树脂成分全部的40～70重量％的低应力化剂，25℃下的弯曲弹性系数为1MPa以上、300MPa以下。
7.一种密封材料，是将用芯片焊接材料安装在引线框架的芯片焊接底板上的半导体芯片进行密封而制作半导体装置的密封材料，其特征在于，
该密封材料和上述芯片焊接材料固化后的特性关系满足式(1)：
σe≤0.2×σb                                  式(1)
其中，
σb：25℃时的密封材料的挠曲强度(MPa)
σe＝(1/log(Kd1))×Ee1×(αm-αe1)×ΔT1
Kd1：25℃时的芯片焊接材料的弯曲弹性系数Ed1(MPa)相对于弹性系数1MPa之比(Ed1＞1MPa)
Ee1：25℃下密封材料的弯曲弹性系数(MPa)
αe1：由半导体装置成形温度至25℃的密封材料的平均热膨胀系数(1/℃)
αm：引线框架的热膨胀系数(1/℃)
ΔT1：半导体装置成形温度与温度循环时低温侧温度的差(℃)。
8.根据权利要求7所述的密封材料，其特征在于，固化后的性能满足以下的条件：
(a)25℃时的弯曲弹性系数在26GPa以下
(b)由半导体装置的成形温度至25℃的平均热膨胀系数在0.7×10-5/℃以上
(c)25℃时的挠曲强度在120MPa以上。
9.一种树脂密封型半导体装置，其特征在于，
具备：
具有芯片焊接底板和内引线的引线框架，
通过芯片焊接材料设置在上述芯片焊接底板上的半导体芯片，和
密封上述半导体芯片和引线框架的密封材料，将密封材料相对于焊锡安装峰值温度的上述内引线的剪切应变能设为Ui、密封材料相对于焊锡安装峰值温度的上述芯片焊接底板的剪切应变能设为Ud时，固化后芯片焊接材料和密封材料的特性满足以下的式(2)、式(3)中的至少一个：
Ui≥2.0×10-6×σei                          式(2)
Ud≥4.69×10-6×σed                         式(3)
其中，
σei＝Ee2×(αe2-αm)×ΔT2
σed＝log(Kd2)×Ee2×(αe2-αm)×ΔT2
Kd2：焊锡安装时峰值温度下芯片焊接材料的弯曲弹性系数Ed2(MPa)相对于弹性系数1MPa之比(Ed2＞1MPa)
Ee2：焊锡安装时峰值温度下密封材料的弯曲弹性系数(MPa)
αe2：由半导体装置成形温度至焊锡安装时的峰值温度的密封材料的平均热膨胀系数(1/℃)
αm：引线框架的热膨胀系数(1/℃)
ΔT2：半导体装置的成形温度与焊锡安装时峰值温度的差(℃)。
10.根据权利要求9所述的树脂密封型半导体装置，其特征在于，上述芯片焊接材料含有20～85重量％的无机填料，树脂成分，和上述树脂成分全部的40～70重量％的低应力化剂，固化后的芯片焊接材料的特性满足以下的条件：
(1)焊锡安装时峰值温度下的弯曲弹性系数在70MPa以下。
11.根据权利要求9所述的树脂密封型半导体装置，其特征在于，上述的密封材料含有用下式(I)表示的环氧树脂(一般式(I)中，t-BU表示叔丁基)和无机填料，无机填料的含有量为全部的82～90重量％，固化后的密封材料的特性是：
(1)焊锡安装峰值温度下的弯曲弹性系数在650MPa以下，
(2)由成形温度至焊锡安装时峰值温度的平均热膨胀系数在5.0×10-5/℃以下，
(3)焊锡安装峰值温度下的内引线与密封材料的剪切应变能在1.35×10-6N·M以上，
(4)焊锡安装峰值温度下的芯片焊接底板与密封材料的剪切应变能在6.8×10-6N·M以上。
12.根据权利要求9所述的树脂密封型半导体装置，其特征在于，上述的引线框架是铜合金，在其表面的一部分上具有从银、金、钯中选择的镀层。
13.一种芯片焊接材料，是一种在用密封材料将半导体芯片密封的树脂密封型半导体装置中、将上述半导体芯片安装在由芯片焊接底板和内引线构成的引线框架的上述芯片焊接底板上的芯片焊接材料，其特征在于，
将固化后的焊锡安装时峰值温度下的该芯片焊接材料的弯曲弹性系数设为Ed2、该芯片焊接材料相对于弹性系数1MPa的弯曲弹性系数Ed2(Ed2＞1MPa)的比设为Kd2、密封材料相对于焊锡安装峰值温度下的上述内引线的剪切应变能设为Ui，密封材料相对于焊锡安装峰值温度下的上述的芯片焊接材料的剪切应变能设为Ud时，该芯片焊接材料和上述的密封材料固化后的特性关系，满足以下的式(2)、式(3)中的至少一个：
Ui≥2.0×10-6×σei                            式(2)
Ud≥4.69×10-6×σed                           式(3)
其中，
σei＝Ee2(αe2-αm)×ΔT2
σed＝log(Kd2)×Ee2×(αe2-αm)×ΔT2
Ee2：焊锡安装时峰值温度下密封材料的弯曲弹性系数(MPa)
αe2：由半导体装置成形温度至焊锡安装时的峰值温度的密封材料的平均热膨胀系数(1/℃)
αm：引线框架的热膨胀系数(1/℃)
ΔT2：半导体装置的成形温度与焊锡安装时峰值温度的差(℃)。
14.根据权利要求13所述的芯片焊接材料，其特征在于，含有20～85重量％的无机填料，树脂成分，和上述树脂成分全部的40～70重量％的低应力化剂，上述固化后的焊锡安装时峰值温度下的弯曲弹性系数Ed2在70MPa以下。
15.一种密封材料，是一种将用芯片焊接材料安装在具有芯片焊接底板和内引线的引线框架的上述芯片焊接底板上的半导体芯片进行密封而制作半导体装置的密封材料，其特征在于，
将该密封材料相对于焊锡安装峰值温度下的上述内引线的剪切应变能设为Ui，密封材料相对于焊锡安装峰值温度下的上述的芯片焊接材料的剪切应变能设为Ud时，硬化后的该密封材料和上述芯片焊接材料的特性关系，满足以下的式(2)、式(3)中的至少一个：
Ui≥2.0×10-6×σei                            式(2)
Ud≥4.69×10-6×σed                           式(3)
其中，
σei＝Ee2×(αe2-αm)×ΔT2
σed＝log(Kd2)×Ee2×(αe2-αm)×ΔT2
Kd2：焊锡安装时峰值温度下芯片焊接材料的弯曲弹性系数Ed2(MPa)相对于弹性系数1MPa之比(Ed2＞1MPa)
Ee2：焊锡安装时峰值温度下密封材料的弯曲弹性系数(MPa)
αe2：由半导体装置成形温度至焊锡安装时的峰值温度的密封材料的平均热膨胀系数(1/℃)
αm：引线框架的热膨胀系数(1/℃)
ΔT2：半导体装置的成形温度与焊锡安装时峰值温度的差(℃)。
16.根据权利要求15所述的密封材料，其特征在于，含有用下式(I)表示的环氧树脂(一般式(I)中，t-BU表示叔丁基)和无机填料，无机填料的含有量为全部的82～90重量％，作为固化后的特性满足以下条件：
(1)焊锡安装峰值温度下的弯曲弹性系数在650MPa以下，
(2)由成形温度至焊锡安装时峰值温度的平均热膨胀系数在5.0×10-5/℃以下，
(3)焊锡安装峰值温度下的内引线与密封材料的剪切应变能在1.35×10-6N·M以上，
(4)焊锡安装峰值温度下的芯片焊接底板与密封材料的剪切应变能在6.8×10-6N·M以上。
17.一种树脂密封型半导体装置，其特征在于，
具备：
具有芯片焊接底板和内引线的引线框架，
通过芯片焊接材料设置在上述芯片焊接底板上的半导体芯片，和
密封上述半导体芯片和引线框架的密封材料，
将25℃时的密封材料的挠曲强度设为σb(MPa)、密封材料相对于焊锡安装峰值温度下的上述内引线的的剪切应变能设为Ui(N·m)，密封材料相对于焊锡安装时峰值温度下的上述芯片焊接底板的的剪切应变能设为Ud(N·m)时，固化后的芯片焊接材料和密封材料的特性满足以下的式(1)、式(2)、式(3)：
σe≤0.2×σb                                        式(1)
Ui≥2.0×10-6×σei                                 式(2)
Ud≥4.69×10-6×σed                                式(3)
其中，
σe＝(1/log(Kd1))×Ee1×(αm-αe1)×ΔT1         式(4)
σei＝Ee2×(αe2-αm)×ΔT2                       式(5)
σed＝log(Kd2)×Ee2×(αe2-αm)×ΔT2            式(6)
Kd1：25℃时的芯片焊接材料的弯曲弹性系数Ed1(MPa)相对于弹性系数1Mpa的比(Ed1＞1MPa)
Kd2：焊锡安装时的峰值温度下芯片焊接材料的弯曲弹性系数Ed2(MPa)相对于弹性系数1MPa的比(Ed2＞1MPa)
Ee1：25℃下密封材料的弯曲弹性系数(MPa)
Ee2：焊锡安装时峰值温度下密封材料的弯曲弹性系数(MPa)
αe1：由半导体装置的成形温度至25℃时的密封材料的平均热膨胀系数(1/℃)
αe2：由半导体装置的成形温度至焊锡安装时的峰值温度下的密封材料的平均热膨胀系数(1/℃)
αm：引线框架的热膨胀系数(1/℃)
ΔT1：半导体装置的成形温度与温度循环时的低温侧温度的差(℃)
ΔT2：半导体装置的成形温度与焊锡安装时峰值温度的差(℃)。
18.根据权利要求17所述的树脂密封型半导体装置，其特征在于，上述的芯片焊接材料含有20～85重量％的无机填料，树脂成分，和上述树脂成分全部的40～70重量％的低应力化剂，固化后的芯片焊接材料的特性满足以下条件：
(1)在25℃时的弯曲弹性系数在1MPa以上、300Mpa以下，
(2)焊锡安装的峰值温度下弯曲弹性系数在70MPa以下。
19.根据权利要求17所述的树脂密封型半导体装置，其特征在于，上述密封材料含有用下述一般式(I)表示的环氧树脂(一般式(I)中，t-BU表示叔丁基)和无机填料，无机填料的含有量为全部的82～90重量％，固化后的密封材料的特性是：
(1)25℃时的弯曲弹性系数在26GPa以下，
(2)由半导体装置的成形温度至25℃时的平均热膨胀系数在0.7×10-5/℃以上，
(3)25℃时的挠曲强度在120MPa以上，
(4)焊锡安装时峰值温度下的弯曲弹性系数在650MPa以下，
(5)由成形温度至焊锡安装时峰值温度的平均热膨胀系数在5.0×10-5/℃以下，
(6)焊锡安装峰值温度下的内引线与密封材料的剪切应变能在1.35×10-6N·M以上，
(7)焊锡安装峰值温度下的芯片焊接底板与密封材料的剪切应变能在6.8×10-6N·M以上。
Figure A0181659900091
20.根据权利要求17所述的树脂密封型半导体装置，其特征在于，上述的引线框架是铜合金，在其表面的一部分上具有从银、金、钯中选择的镀层。
21.一种芯片焊接材料，是在用密封材料将半导体芯片密封的树脂密封型半导体装置中、将上述半导体芯片安装在由芯片焊接底板和内引线构成的引线框架的上述芯片焊接底板上的芯片焊接材料，其特征在于，
将25℃时该芯片焊接材料的弯曲弹性系数设为Ed1(MPa)、焊锡安装峰值温度下的该芯片焊接材料的弯曲弹性系数设为Ed2(MPa)、上述25℃时的芯片焊接材料相对于弹性系数1MPa的弯曲弹性系数Ed1(Ed1＞1MPa)的比设为Kd1、上述焊锡安装峰值温度下的芯片焊接材料相对于弹性系数1MPa的弯曲弹性系数Ed2(Ed2＞1MPa)的比设为Kd2时，
将25℃时的上述密封材料的挠曲强度设为σb(MPa)、密封材料相对于焊锡安装峰值温度下的上述内引线的剪切应变能设为Ui(N·m)、密封材料相对于焊锡安装的峰值温度下的上述芯片焊接底板的剪切应变能设为Ud(N·m)时，
该芯片焊接材料和上述的密封材料的固化后的特性满足以下的式(1)、式(2)、式(3)：
σe≤0.2×σb                                 式(1)
Ui≥2.0×10-6×σei                          式(2)
Ud≥4.69×10-6×σed                         式(3)
其中
σe＝(1/log(Kd1))×Ee1×(αm-αe1)×ΔT1  式(4)
σei＝Ee2×(αe2-αm)×ΔT2                式(5)
σed＝log(Kd2)×Ee2×(αe2-αm)×ΔT2     式(6)
Ee1：25℃下密封材料的弯曲弹性系数(MPa)
Ee2：焊锡安装时峰值温度下密封材料的弯曲弹性系数(MPa)
αe1：由半导体装置的成形温度至25℃时的密封材料的平均热膨胀系数(1/℃)
αe2：由半导体装置的成形温度至焊锡安装时的峰值温度下的密封材料的平均热膨胀系数(1/℃)
αm：引线框架的热膨胀系数(1/℃)
ΔT1：半导体装置的成形温度与温度循环时的低温侧温度的差(℃)
ΔT2：半导体装置的成形温度与焊锡安装时峰值温度的差(℃)。
22.根据权利要求21所述的芯片焊接材料，其特征在于，上述的芯片焊接材料含有20～85重量％的无机填料，树脂成分，和上述树脂成分全部的40～70重量％的低应力化剂，固化后的特性是：
(1)在25℃时的弯曲弹性系数在1MPa以上、300MPa以下，
(2)焊锡安装的峰值温度下弯曲弹性系数在70MPa以下。
23.一种密封材料，是将用芯片焊接材料安装在具有芯片焊接底板和内引线的引线框架的上述芯片焊接底板上的半导体芯片用密封材料进行密封而制作半导体装置的密封材料，其特征在于，
将25℃时的该密封材料的挠曲强度设为σb(MPa)、25℃时的该密封材料的弯曲弹性系数设为Ee1(MPa)、焊锡安装峰值温度下的该密封材料弯曲弹性系数设为Ee2(MPa)、密封材料相对于焊锡安装峰值温度下的上述内引线的剪切应变能设为Ui(N·m)，密封材料相对于焊锡安装时峰值温度下的上述芯片焊接底板的剪切应变能设为Ud(N·m)时，该密封材料和上述芯片焊接材料固化后的特性满足以下的式(1)、式(2)、式(3)：
σe≤0.2×σb                                   式(1)
Ui≥2.0×10-6×σei                            式(2)
Ud≥4.69×10-6×σed                           式(3)
其中，
σe＝(1/log(Kd1))×Ee1×(αm-αe1)×ΔT1    式(4)
σei＝Ee2×(αe2-αm)×ΔT2                  式(5)
σed＝log(Kd2)×Ee2×(αe2-αm)×ΔT2       式(6)
Kd1：25℃时的芯片焊接材料的弯曲弹性系数Ed1(MPa)相对于弹性系数1MPa的比(Ed1＞1MPa)
Kd2：焊锡安装时的峰值温度下芯片焊接材料的弯曲弹性系数Ed2(MPa)相对于弹性系数1MPa的比(Ed2＞1MPa)
αe1：由半导体装置的成形温度至25℃时的密封材料的平均热膨胀系数(1/℃)
αe2：由半导体装置的成形温度至焊锡安装时的峰值温度下的密封材料的平均热膨胀系数(1/℃)
αm：引线框架的热膨胀系数(1/℃)
ΔT1：半导体装置的成形温度与温度循环时的低温侧温度的差(℃)
ΔT2：半导体装置的成形温度与焊锡安装时峰值温度的差(℃)。
24.根据权利要求23所述的密封材料，其特征在于，上述密封材料含有用下述一般式(I)表示的环氧树脂(一般式(I)中，t-BU表示叔丁基)和无机填料，无机填料的含有量为全部的82～90重量％，固化后的特性是：
(1)25℃时的弯曲弹性系数在26GPa以下，
(2)由半导体装置的成形温度至25℃时的平均热膨胀系数在0.7×10-5/℃以上，
(3)25℃时的挠曲强度在120MPa以上，
(4)焊锡安装时峰值温度下的弯曲弹性系数在650MPa以下，
(5)由成形温度至焊锡安装时峰值温度的平均热膨胀系数在5.0×10-5/℃以下，
(6)焊锡安装峰值温度下的内引线与密封材料的剪切应变能在1.35×10-6N·M以上，
(7)焊锡安装峰值温度下的芯片焊接底板与密封材料的剪切应变能在6.8×10-6N·M以上。
CNB018165990A 2000-09-29 2001-09-28 树脂密封型半导体装置及使用的芯片焊接材料和密封材料 Expired - Fee Related CN1269198C (zh)

Applications Claiming Priority (21)

Application Number Priority Date Filing Date Title
JP2000297835 2000-09-29
JP297834/2000 2000-09-29
JP297834/00 2000-09-29
JP297835/00 2000-09-29
JP2000297834 2000-09-29
JP297835/2000 2000-09-29
JP2000311048 2000-10-11
JP311050/00 2000-10-11
JP311051/00 2000-10-11
JP311047/2000 2000-10-11
JP311050/2000 2000-10-11
JP2000311047 2000-10-11
JP311049/2000 2000-10-11
JP2000311051 2000-10-11
JP311048/00 2000-10-11
JP311051/2000 2000-10-11
JP311048/2000 2000-10-11
JP311049/00 2000-10-11
JP311047/00 2000-10-11
JP2000311050 2000-10-11
JP2000311049 2000-10-11

Publications (2)

Publication Number Publication Date
CN1466774A true CN1466774A (zh) 2004-01-07
CN1269198C CN1269198C (zh) 2006-08-09

Family

ID=27566995

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018165990A Expired - Fee Related CN1269198C (zh) 2000-09-29 2001-09-28 树脂密封型半导体装置及使用的芯片焊接材料和密封材料

Country Status (6)

Country Link
US (1) US6774501B2 (zh)
JP (1) JP3702877B2 (zh)
KR (1) KR100535848B1 (zh)
CN (1) CN1269198C (zh)
AU (1) AU2001290314A1 (zh)
WO (1) WO2002027780A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100358103C (zh) * 2004-03-22 2007-12-26 日立化成工业株式会社 半导体器件和用于半导体器件的多层基板
CN111323432A (zh) * 2020-03-23 2020-06-23 广东利扬芯片测试股份有限公司 芯片外观不良识别设备和方法以及芯片测试系统和方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100541395B1 (ko) * 2003-09-09 2006-01-11 삼성전자주식회사 반도체칩 적층장치, 이것을 이용한 반도체 패키지의제조방법, 그리고 이러한 방법에 의하여 제조된 반도체패키지
JP4421972B2 (ja) * 2004-04-30 2010-02-24 日東電工株式会社 半導体装置の製法
JP4255934B2 (ja) * 2005-08-26 2009-04-22 シャープ株式会社 半導体素子、および、この半導体素子を用いた電子機器
JP2007214502A (ja) * 2006-02-13 2007-08-23 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
US8008124B2 (en) * 2007-02-28 2011-08-30 Sumitomo Bakelite Co., Ltd. Adhesive film for semiconductor and semiconductor device using the adhesive film
JP5058731B2 (ja) * 2007-09-11 2012-10-24 本田技研工業株式会社 半導体装置とその製造方法
JP5169185B2 (ja) * 2007-12-05 2013-03-27 日亜化学工業株式会社 発光装置
JP5245044B2 (ja) * 2010-05-10 2013-07-24 日立化成株式会社 半導体封止用エポキシ樹脂組成物およびそれを用いた半導体装置
US8796049B2 (en) * 2012-07-30 2014-08-05 International Business Machines Corporation Underfill adhesion measurements at a microscopic scale
US9196559B2 (en) * 2013-03-08 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Directly sawing wafers covered with liquid molding compound
ITUB20160230A1 (it) * 2016-01-20 2017-07-20 Fabio Larizza "Sistema modulare per la distribuzione elettrica ed elettronica sui palcoscenici"
CN113423753B (zh) * 2019-02-21 2024-06-11 松下知识产权经营株式会社 半导体封装材料和半导体器件

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5864178A (en) * 1995-01-12 1999-01-26 Kabushiki Kaisha Toshiba Semiconductor device with improved encapsulating resin
JPH09106999A (ja) 1995-10-12 1997-04-22 Oki Electric Ind Co Ltd 半導体装置の実装方法
US6064111A (en) 1996-07-31 2000-05-16 Hitachi Company, Ltd. Substrate for holding a chip of semi-conductor package, semi-conductor package, and fabrication process of semi-conductor package
JP3482115B2 (ja) 1997-10-13 2003-12-22 東レ・ダウコーニング・シリコーン株式会社 硬化性シリコーン組成物および電子部品
JP3559894B2 (ja) * 1998-04-01 2004-09-02 日産自動車株式会社 樹脂製ウィンドウ及びその製法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100358103C (zh) * 2004-03-22 2007-12-26 日立化成工业株式会社 半导体器件和用于半导体器件的多层基板
CN111323432A (zh) * 2020-03-23 2020-06-23 广东利扬芯片测试股份有限公司 芯片外观不良识别设备和方法以及芯片测试系统和方法

Also Published As

Publication number Publication date
JPWO2002027780A1 (ja) 2004-02-05
WO2002027780A1 (fr) 2002-04-04
US20040000728A1 (en) 2004-01-01
CN1269198C (zh) 2006-08-09
JP3702877B2 (ja) 2005-10-05
KR20030038778A (ko) 2003-05-16
KR100535848B1 (ko) 2005-12-12
AU2001290314A1 (en) 2002-04-08
US6774501B2 (en) 2004-08-10

Similar Documents

Publication Publication Date Title
CN1288731C (zh) 半导体装置、粘合剂和粘合膜
CN1150616C (zh) 半导体器件及其制造和装配方法
CN1466774A (zh) 树脂密封型半导体装置及使用的芯片焊接材料和密封材料
CN1574300A (zh) 封装组件和半导体封装
CN1280883C (zh) 半导体装置制造用的粘接片
CN101076884A (zh) 半导体器件及其制造方法、线路板及其制造方法、半导体封装件和电子装置
CN1574346A (zh) 一种制造半导体器件的方法
JP4946115B2 (ja) エポキシ樹脂組成物及び半導体装置
CN1235284C (zh) 用于半导体和功率模件的绝缘衬底板
CN1898794A (zh) 含有低k电介质的半导体器件用的电子封装材料
JPWO2004074344A1 (ja) エポキシ樹脂組成物及び半導体装置
JP4736432B2 (ja) エポキシ樹脂組成物及び半導体装置
CN1101594C (zh) 半导体单元的封装体、其封装方法及其封装材料
CN1696169A (zh) 半导体密封用环氧树脂组合物以及使用该组合物的半导体装置
CN1923939A (zh) 半导体装置、粘合剂和粘合膜
JP4581793B2 (ja) エポキシ樹脂組成物及び半導体装置
JP4984596B2 (ja) エポキシ樹脂組成物及び半導体装置
CN101034694A (zh) 采用了无铅焊锡的带引线的电子部件
CN1941350A (zh) 端子焊盘与焊料的键合构造、具有该键合构造的半导体器件和该半导体器件的制造方法
JP2010199132A (ja) 熱硬化性接着剤組成物および半導体装置
JP2008007692A (ja) 封止用エポキシ樹脂組成物及び電子部品装置
JP4581456B2 (ja) エポキシ樹脂組成物及び半導体装置
JP2006335830A (ja) エポキシ樹脂組成物及び半導体装置
JP2006104393A (ja) エポキシ樹脂組成物及び半導体装置
JP2005314566A (ja) エポキシ樹脂組成物及び半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060809

Termination date: 20170928

CF01 Termination of patent right due to non-payment of annual fee