CN1101594C - 半导体单元的封装体、其封装方法及其封装材料 - Google Patents

半导体单元的封装体、其封装方法及其封装材料 Download PDF

Info

Publication number
CN1101594C
CN1101594C CN96194158A CN96194158A CN1101594C CN 1101594 C CN1101594 C CN 1101594C CN 96194158 A CN96194158 A CN 96194158A CN 96194158 A CN96194158 A CN 96194158A CN 1101594 C CN1101594 C CN 1101594C
Authority
CN
China
Prior art keywords
semiconductor unit
encapsulating material
packing
acid anhydrides
rheology modifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96194158A
Other languages
English (en)
Other versions
CN1185231A (zh
Inventor
面屋和则
大林孝志
樱井渡
原田充
别所芳宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP07308798A external-priority patent/JP3093621B2/ja
Priority claimed from US08/593,675 external-priority patent/US5641996A/en
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1185231A publication Critical patent/CN1185231A/zh
Application granted granted Critical
Publication of CN1101594C publication Critical patent/CN1101594C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Packages (AREA)
  • Tires In General (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Epoxy Resins (AREA)

Abstract

一种半导体单元的封装体，其中包括：具有电极焊盘的半导体单元、具有端子电极的衬底、设在电极焊盘一部分上的隆起电极、具有韧性的导电粘着层、使粘度为100Pa·s以下且触变指数为1.1以下的组合物固化而构成的封装层。作为组合物，例如使用以含有的聚环氧化物、羧酸酐及流变改性剂的树脂粘合剂和填充材料为主要成份的物质，而作为流变改性剂使用的是具有阻碍羧酸酐中的游离酸和填充材料的表面上的极性基之间的相互作用的功能的物质。

Description

半导体单元的封装体、其封装 方法及其封装材料
         技术领域
本发明涉及一种使用导电性粘合剂通过倒装式结合法(flip-chip bonding)将半导体单元搭载到衬底上，并使用树脂封装层将衬底和半导体器件机械地连接在一起的半导体单元的封装体及其封装方法。
         背景技术
以往，半导体器件等电子元件的连接端子和衬底上的电路图案的端子电极之间的连接，一般使用焊锡连接。但是，最后随着半导体组件等的小型化及连接端子数的增加，连接端子之间变得更狭窄。因此，粘着部面积大，原来的焊锡连接已经不能应付。
因此，最后流行将芯片的有源元件面向下直接连接到衬底上的端子电极上(倒装式结合)以实现封装面积的高效化的尝试。作为这种倒装式封装方式，提出和实施了各种方案，以下对其有代表性的例子进行介绍。
(1)焊锡等低熔点金属结合
如图8所示，半导体器件1的电极焊盘2上设有焊锡隆起电极8，在和衬底6上的端子电极5对准之后使焊锡熔化，使半导体器件1和衬底6电连接。作为与此类似的方法，也提出了下述方法：如图9所示，形成金的隆起电极3，在隆起电极3和衬底6上的端子电极5之间形成低熔点金属的镀层，例如形成铟镀层9，使该铟镀层9的低熔点金属熔化并电连接后，将半导体器件和衬底6通过封装层10机械结合在一起。
(2)通过封装树脂的固化收缩应力的结合
如图10所示，在半导体器件1的电极焊盘2上设有金的隆起电极3，将半导体器件1上的隆起电极3和衬底6上的端子电极5对准，在半导体器件1和衬底6之间的间隙填充封装材料之后，使封装材料固化以形成封装层12，通过封装层12的固化收缩力在隆起电极3和端子电极5之间产生压缩应力，使两者电连接，与此同时，使半导体器件1和衬底6机械结合。此外，为了提高连接可靠性，有时也有如图10所示在端子电极5上形成镀金层11的情况。
(3)通过各向异性粘合剂的结合
如图11所示，在半导体器件1的电极焊盘2上设有由金构成的隆起电极3，在半导体器件1和衬底6之间的间隙中，填充使粘合剂中分散有导电粒子的各向异性导电粘合剂，在加压的状态下加热，使各向异性粘合剂固化，形成各向异性导电粘着层13，由此使隆起电极3和衬底6上的端子电极5电连接，与此同时，使半导体器件1和衬底6机械结合。
(4)通过导电粘合剂的结合
如图12所示，在半导体器件1的电极焊盘2上设有由金构成的隆起电极3，在隆起电极3上转印导电粘合剂，在将隆起电极3和衬底6上的端子电极5对准之后使导电粘合剂固化，由此通过导电粘着层4使隆起电极3和端子电极5电连接。此后，在半导体器件1和衬底6之间的间隙中填充封装材料，使其固化并形成封装层7，由此使半导体器件1和衬底6机械结合。作为这种封装材料，一般使用包含甲酚-线型酚醛清漆型环氧树脂及线型酚醛树脂(固化剂)的树脂粘合剂和绝缘粒子构成的填充材料作为主要成份的组合物。
但是，在上述各种封装方式中，分别存在以下问题：
在封装方式(1)及(2)中，由于其构造很难缓和由半导体器件和衬底的膨胀系数之差引起的热应力，所以对要求很宽温度范围的连接稳定性的用途受到限制。
在封装方式(3)中，由于在各向异性导电粘合剂中的树脂粘合剂中使用了韧性高的树脂材料，所以有可能缓和热应力，但是，在此情况下，由于粘合剂的吸湿性提高，所以在高湿度环境下连接稳定性有问题。此外，通过使粘合剂的热膨胀率和半导体器件及衬底相符也可能缓和热应力，但是在此情况下，由于包含大量的低膨胀率的填充材料，所以担心初始连接可靠性恶化。
在封装方式(4)中，通过使导电粘合剂具有韧性，并且使封装材料的热膨胀率和半导体器件及衬底相符，可以缓和热应力。因此，可以说，该封装方式(4)是上述倒装式封装方式中的各种方式中最有希望的方式。
但是，即使在上述封装方式(4)中，也同上述一样，由甲酚线型酚醛型环氧树脂和甲酚型酚醛树脂等混合成的组合物构成的封装材料粘度高，此外为了使热膨胀率和半导体器件及衬底相符，不得不提高封装材料中的填充材料的比率，结果使封装材料变为高粘度。因此，在将封装材料填充到半导体器件和衬底之间时，需要将封装材料加热到70～80℃以上以使粘度降低。其结果是，生产率降低，而且存在由于温度上升时的热膨胀率之差引起的热应力在封装材料封入时导电连接部会受到损伤、从而使连接可靠性降低的问题。
另一方面，也有人考虑使用在室温下粘度非常低的聚环氧化物和酸酐为主要成份的树脂粘合剂作为封装材料。但是，当为了降低热膨胀率而向这种树脂粘合剂中添加大量的填充材料时，封装材料的粘度低，而触变指数变高。其结果存在下述问题，即半导体器件和衬底之间不能封入，或者即使能够封入，也会带入大量的气泡，由于该气泡使固化的封装材料热膨胀等因场所而不均匀，使连接可靠性降低，因此，用聚环氧化物和酸酐构成的树脂作为粘合剂制成的封装材料缺乏实用性。
        发明内容
本发明的目的在于查明封装材料获得良好的封装特性所需的粘度和触变特性的极限值，通过使用满足该粘度和触变物特性的封装材料来提供连接可靠性及生产率高的半导体单元及其封装方法。
本发明的发明者查明，现有的材料难以用作封装材料的原因在于，不仅是粘度，而且是封装材料的触变指数高。例如，查明在包含聚环氧化物和酸酐的树脂粘合剂中，酸酐中的游离酸和填充材料表面上的极性基之间的相互作用阻碍了流动性。因此，鉴于该查明的事实，为了实现上述目的，采用以下手段。
本发明采用的手段在于，在倒装式封装方式中，作为封装材料，使用粘度在100Pa·s以下、触变指数在1.1以下的组合物，把使其固化而得到的封装层与半导体单元和衬底机械连接。
本发明涉及的半导体单元的封装体包括：具有电极焊盘的半导体单元、具有端子电极的衬底、设在上述半导体单元的电极焊盘上的隆起电极、由具有韧性的导电粘合剂构成并使上述隆起电极和衬底上的端子电极电连接的导电粘着层、使粘度在100Pa·s以下且触变指数在1.1以下的组合物固化而构成并填充至上述半导体单元和上述衬底之间的间隙以使两者机械结合的封装层。
通过这种构成，在将半导体单元搭载到衬底上构成的半导体单元中，使半导体单元和衬底机械结合的封装层，在液态封装工序中具有低粘度(100Pa·s以下)、低触变指数(1.1以下)，因此在封装工序中封装材料注入时在间隙内迅速而不产生气泡地充分浸透至很小的间隙，此外也能降低注入温度。由于这些性质，提高了以半导体单元-衬底间的粘合性及耐热冲击性等为首的电连接可靠性，同时提高了生产率。
在上述组合物中包含下述主要成份：至少含聚环氧化物、羧酸酐、流变改性剂及潜在性固化催化剂的树脂粘合剂和由绝缘性物质构成的填充材料；并且上述流变改性剂具有阻碍上述羧酸酐中的游离酸和上述填充材料表面上的极性基之间的相互作用的功能。
在上述流变改性剂中，最好包含能够选择性地吸附羧酸酐中的游离酸的物质。
上述流变改性剂最好是路易斯碱化合物。
此外，上述流变改性剂最好由叔胺化合物、叔膦化合物、季铵盐、季鏻盐及环内包含氮原子的杂环化合物之中的至少一个构成。
在这些构成中，封装材料的主要成份使用了酸酐固化型环氧树脂和绝缘性物质等热膨胀率小的物质，因此作用到封装层上的热应力减少。而且，作为流变改性剂，因采用具有阻碍酸酐中的游离酸和填充材料表面上的极性基之间的相互作用的功能的物质，所以实现了低粘度和低触变指数。
在上述树脂粘合剂中的羧酸酐中，最好至少包含脂环酸酐。
在此情况下，上述脂环酸酐中，可以至少包含三烷基四氢酞酸酐。
通过这些构成，利用吸水性低的脂环酸酐的特性可以确保树脂粘合剂的良好的耐湿性。此外，在半导体单元的封装工序中液态的树脂粘合剂的粘度也低，因此封装材料的封入可以短时间完成，从而可以降低半导体单元的造价。
上述半导体单元的隆起电极最好由两级突起状的柱栓隆起电极构成。
通过这种构成，可以高密度地设置半导体单元的隆起电极数。而且，在将半导体单元搭载到衬底上时，在使高密度设置的隆起电极和衬底上的端子电极电连接后，将封装材料注入两者间的间隙时，使用低粘度、低触变指数的封装材料，因此即使是小的间隙也能充分注入封装材料。因此，在通过高密度封装而形成的半导体单元中，提高了半导体单元和衬底之间的电连接及机械结合的可靠性。
本发明涉及半导体单元的封装方法，其中在具有端子电极的衬底上搭载具有电极焊盘的半导体单元的半导体单元，其包括下述工序：在上述半导体单元的电极焊盘上形成隆起电极的第一工序；在上述隆起电极的末端附近施用导电粘合剂的第二工序；使上述隆起电极和衬底的端子电极对准，并将半导体单元设置在衬底上，通过上述导电粘合剂使半导体单元的隆起电极和衬底的端子电极电连接的第三工序；制备由粘度为100Pa·s以下、触变指数为1.1以下的组合物构成的封装材料的第四工序；将上述封装材料填充到上述半导体单元和衬底之间的间隙中的第五工序；以及使上述封装材料固化，使上述半导体单元和衬底机械结合的第六工序。
通过这种方法，由于使用了低粘度(100Pa·s以下)、低触变指数(1.1以下)的封装材料，所以在封装工序中封装材料的注入时，可以在间隙内迅速而且不产生气泡地充分浸透至很小的间隙，此外也可以降低注入温度。因此，提高了封装的半导体器件-衬底间的粘合性及耐热冲击性等电连接可靠性，同时缩短了封装所需的时间。
在上述第四工序中，作为上述组合物，可以使用以下述物质为主要成份的组合物，即，至少包含聚环氧化物、羧酸酐、流变改性剂及潜在性固化催化剂的树脂粘合剂和由绝缘性物质构成的填充材料，上述流变改性剂具有阻碍上述羧酸酐中的游离酸和上述填充材料表面上的极性基之间的相互作用的功能。
通过这种方法，在第五工序中可以降低封装材料的粘度和触变指数。此外，作为封装材料的主要成份使用了酸酐固化型环氧树脂和绝缘性物质等热膨胀率小的物质，所以减小了作用到封装后的封装层的热应力。
上述流变改性剂含有也用作二液型封装材料的固化催化剂的物质，所述物质为微量的从而防止该物质起固化作用。
通过这种方法，在第四工序之后进行第五工序之前不用开始使封装材料固化，在第六工序中使封装材料固化时，将流变改性剂加入构成封装树脂层的网络结构内。因此，通过添加流变改性剂，可以防止有可能发生的耐热性和耐湿性降低等不良影响。
在上述第四工序中，上述树脂粘合剂中的羧酸酐最好至少包含脂环酸酐。
在此情况下，上述脂环酸酐至少包含三烷基四氢酞酸酐。
由于脂环酸酐粘度低、而且吸水率低，通过这些方法，可以缩短第六工序中的封装材料的封入时间，提高了耐湿性。
在上述第一工序中，作为上述半导体单元的隆起电极，最好形成两级突起状的柱栓隆起电极。
通过这种方法，可以高密度地设置半导体单元的隆起电极，在第五工序中，在高密度设置的隆起电极和衬底上的端子电极之间，低粘度、低触变指数的封装材料不会产生气泡，很小的间隙也能充分注入。因此，提高了高密度封装的半导体单元和衬底之间的电连接及机械连接的可靠性。
在上述第五工序中，最好将封装材料在室温条件下注入。
通过这种方法，可以得到由于热应力减少而耐热冲击性提高等电连接可靠性极高的封装体。
在上述第五工序中，封装材料最好在减压条件下注入。
通过这种方法，在提高生产率的同时，可以得到电连接可靠性极高的半导体单元。
在上述第四工序中，可以首先将羧酸酐和填充材料的一部分混合，在使该混合物老化后，再加入聚环氧化物及填充材料的其余部分。
通过这种方法，降低了羧酸酐中的游离酸和填充材料表面上的极性基之间的相互作用，因此实现了封装材料的低粘度特性和低触变特性。
上述流变改性剂中优选包含能够选择性地吸附羧酸酐中的游离酸的物质。
通过这种方法，由流变改性剂选择性地吸附羧酸酐中的游离酸，从而阻碍了游离酸和填充材料表面上的极性基之间的相互作用，因此实现了封装材料的低粘度特性和低触变特性。
上述流变改性剂最好是路易斯碱化合物。
此外，上述流变改性剂可以是叔胺化合物、叔膦化合物、季铵盐、季鏻盐及环内包含氮原子的杂环化合物中的至少一种。
通过这些方法，由流变改性剂阻碍了游离酸和填充材料表面上的极性基之间的相互作用，因此实现了封装材料的低粘度特性和低触变特性。
本发明涉及的第一半导体单元的封装材料，是填充半导体单元和衬底之间的间隙并使两者连接的封装材料，其中含有：重量比为80～25％的至少包含聚环氧化物、羧酸酐、流变改性剂及潜在性固化催化剂的树脂粘合剂和重量比为20～75％的由绝缘物质构成的填充材料。而且，上述流变改性剂具有阻碍上述羧酸酐中的游离酸和上述填充材料表面上的极性基之间的相互作用的功能。
通过这种构成，由于封装材料具有低粘度(100Pa·s以下)、低触变指数(1.1以下)，所以，在封装工序中，封装材料的注入时在间隙内迅速而且不产生气泡地充分浸透至小的间隙，此外还可以降低注入温度。而且，通过潜在性固化催化剂的作用，确保了封装材料在保存状态下的稳定性和实用的固化促进功能。因此，提高了封装体中以半导体单元-衬底间的粘合性及耐热冲击性等为首的电连接可靠性，同时提高了生产率。
在上述流变改性剂中，最好包含能够选择性地吸附羧酸酐中的游离酸的物质。
此外，上述流变改性剂最好是路易斯碱化合物。
上述流变改性剂可以是叔胺化合物、叔膦化合物、季铵盐、季鏻盐及环内包含氮原子的杂环化合物中的至少一种。
通过这些构成，由于使用主要成分为酸酐固化型环氧树脂和绝缘性物质等热膨胀率小的物质作为封装材料，所以降低了作用到形成的封装体中的封装层上的热应力。而且，作为流变改性剂，采有了具有阻碍羧酸酐中的游离酸和填充材料表面上的极性基之间的相互作用的功能的物质，所以实现了低粘度和低触变指数。
上述树脂粘合剂中的羧酸酐中，至少包含脂环酸酐。
在此情况下，至少包含三烷基四氢酞酸酐。
通过这些构成，利用吸水性低的脂环酸酐的特性可以确保树脂粘合剂的良好的耐湿性。此外，在半导体单元的封装工序中，液态的树脂粘合剂的粘度低，因此短时间可以完成封装材料的封入，从而降低了封装成本。
上述树脂粘合剂及上述填充材料最好是一液型。
通过这种构成，容易使填充材料均匀分散，成为适合LSI制造的封装材料。
上述树脂粘合剂最好具有下述构成：上述羧酸酐和上述聚环氧化物的当量比为0.8～1.1、上述固化催化剂对树脂粘合剂整体的重量比为0.3～3％、所述流变改性剂对树脂粘合剂整体的重量比为0.02～0.3％。
本发明涉及的第二半导体单元的封装材料，是填充半导体单元和衬底之间的间隙并使两者连接的封装材料，包括：重量比为80～25％的至少包含聚环氧化物、羧酸酐、流变改性剂及潜在性固化催化剂的树脂粘合剂和重量比为20～75％的由绝缘性物质构成的填充材料。而且，首先将羧酸酐和填充材料的一部分混合，在使该混合物老化后，再加入聚环氧化物及填充材料的其余部分来制备所述封装材料。
通过这种构成，抑制了羧酸酐中的游离酸和填充材料表面上的极性基之间的相互作用，因此降低了封装材料的触变指数。
         附图说明
图1是说明实施方案的半导体单元的构造剖面图。
图2是图1所示的半导体单元连接部的放大部分剖面图。
图3是说明通过实施方案的柱栓隆起方式形成的半导体单元构造的剖面图。
图4(a)～(e)是实施方案的半导体单元倒装式封装工序中的构造变化剖面图。
图5是说明实施方案的半导体单元倒装式封装工序顺序的流程图。
图6是说明实施方案中使用的树脂粘合剂中的双酚型环氧树脂的一般结构式图。
图7是说明实施方案中使用的树脂粘合剂中的三烷基四氢酞酸的一般结构式图。
图8是说明通过焊锡隆起电极连接的现有的半导体单元的构造剖面图。
图9是说明通过低熔点金属层连接的现有的半导体单元的构造剖面图。
图10是说明通过封装树脂的固化收缩应力连接的现有的半导体单元的构造剖面图。
图11是说明通过各向异性导电粘合剂连接的现有的半导体单元的构造剖面图。
图12是说明通过导电粘合剂连接的现有的半导体单元的构造剖面图。
         具体实施方式
以下参照附图说明本发明的实施方案。
图1是说明实施方案的半导体单元封装体的剖面图，图2是说明其连接部附近的放大部分剖面图，该半导体单元的封装体，是通过上述的倒装式封装方式形成的。在图1及图2中，符号1表示LSI芯片等半导体器件，符号2表示半导体器件1的一部分上设置的电极焊盘。符号3表示由金构成的隆起电极，符号4表示由特殊环氧树脂和银钯(AgPd)合金等导电粉为主要成份的组合物(导电粘合剂)构成的导电粘着层。符号6表示用于搭载半导体器件1的陶瓷衬底，符号5表示衬底6上的端子电极。符号7表示由酸酐固化型环氧树脂为主要成份的封装材料构成的封装层。该封装层7为，采用在固化前的流动状态下触变指数为1.1以下、粘度为100Pa·s的物质，在半导体器件1-衬底6间利用毛细现象注入该封装材料后，使其固化的物质。所谓触变指数，是指剪切速度为ε、粘度为η时，用Δη/Δε表示的指标，在此，示出剪切速度为2(1/sec)～20(1/sec)时的值。
此外，图3是说明通过使用所谓的柱栓隆起电极的倒装式封装方式形成的半导体单元的封装体的剖面图。图3所示的半导体单元的封装体，基本上与上述图1所示的半导体单元的封装体大致相同，但是在图3所示的半导体单元的封装体中，唯一的不同点是用两级突起柱栓隆起电极14取代了图1所示的隆起电极3。这样，通过采用由柱栓隆起电极14形成的倒装式封装体，如后面所详述的那样，具有能应付高密度设置更多电极焊盘的半导体器件的优点。
其次，参照图4(a)～(e)及图5来说明使用图3所示的柱栓隆起电极14倒装式封装工序。图4(a)～(e)是说明倒装式封装工序中半导体单元的封装体变化的剖面图，图5是说明倒装式封装工序流程的流程图。以下，沿图5所示的各个步骤，说明封装工序。
首先，在步骤ST1中，使Au线在半导体器件1(LSI芯片)的各电极焊盘2上形成柱栓隆起电极14，在步骤ST2中，设置在各柱栓隆起电极14上压出平坦面的平整工序，使各柱栓隆起电极14的顶端面对准。
其次，在步骤ST3中，如图4(a)～(e)所示，在将柱栓隆起电极14一侧向下的状态下，使该半导体器件1位于涂敷导电粘合剂4a的衬底20的上方，使其从该状态下降，将柱栓隆起电极14在导电粘合剂4a中浸渍之后，将半导体器件向上方提起，将导电粘合剂4a一次转即到各柱栓隆起电极14上。
其次，在步骤ST4、ST5中，如图4(d)所示，将半导体器件1搭载到设有多个端子电极5的陶瓷衬底6上。此时，使半导体器件1的各柱栓隆起电极14和衬底6上的各端子电极5分别对准，通过加热使导电粘合剂固化，形成导电粘着层4。由此，使半导体器件1的柱栓隆起电极14和衬底6的端子电极5电连接。
其次，在步骤ST6中，进行连接状态的检查，如果电连接状态不良(NG时)，则在步骤ST7中进行芯片(半导体器件)的交换之后返回步骤ST4，另一方面，如果电连接状态良好(OK时)，则进至步骤ST8。
其次，在步骤ST8中，将由低粘度(100Pa·s以下)、低触变指数(1.1以下)的组合物构成的封装材料在室温下注入半导体器件1和衬底6之间的间隙进行连接部的树脂封装，此后，在步骤ST9中，加热并使封装材料中的树脂粘合剂固化。此时，如图4(e)所示，形成封装层7，通过该封装层7使半导体器件1和衬底6机械结合。
此后，在步骤ST10中，进行最终检查，结束倒装式封装工序。
在上述倒装式封装工序中使用的封装材料，是低粘度、低触变指数的，因此，即使在室温左右的低温时也能迅速进行注入，同时，即使是小的间隙封装材料也能充分注入。因此，缩短了封装所需的时间，同时可以保持通过导电粘合剂4连接的接合部的连接可靠性。此外，封装材料是流动性经过改性的酸酐固化型环氧树脂和熔融二氧化硅等填充材料为主要成份的组合物，所以具有固化后热膨胀率低的特性。这样，由于封装层7的热膨胀率低，所以可以抑制由构成半导体器件1的硅衬底和构成衬底6的例如氧化铝衬底之间的热膨胀率之差引发的热应力。此外，由这样的环氧系树脂构成的封装材料耐热性高，而且粘着强度高，因此即使在高温高湿环境下也能实现稳定的连接可靠性。
此外，由于导电粘合剂4具有高韧性，所以可以缓和热应力，提高连接稳定性。
如上所述，通过上述的倒装式封装工序，可以极可靠地、稳定地连接半导体器件1和衬底6。
此外，在实施方案中隆起电极3是金的，但是该材料并不局限于金，例如也可以由铜等其它金属来形成。此外，隆起电极的形状也不一定非要局限于上述的柱栓隆起电极，只要是一般用于倒装式封装的都可以使用。而通过使用图3及图4(a)～(e)所示的柱栓隆起电极，可以抑制向导电粘着层的横向上的扩展，因此可以实现封装密度的大幅度提高。
此外，导电粘合剂4的材料，不局限于环氧类，只要是有韧性的材料都可以。例如，可以使用SBR、NBR、IR、BR、CR等橡胶类、丙烯酸类、聚酯类、聚酰胺类、聚醚类、聚氨基甲酸酯类、聚酰亚胺类、硅酮类等。作为导电粘合剂包含的导电粉材料，只要是一般使用的都可以，例如，银、金、钯等贵金属粉，镍、铜等碱金属粉，焊锡、银钯等合金粉，镀银的铜粉等混合粉，此外也可以使用石墨等具有导电性的非金属粉。这些导电粉可以单独使用，也可以两种以上混合使用。此外这些导电粉的粒径、形状也没有特殊的限定。
另一方面，封装材料主要由树脂粘合剂和填充材料构成，但是作为树脂粘合剂，聚环氧化物、酸酐、和流变改性剂是必要成份。这里使用的树脂粘合剂中的聚环氧化物的成份没有特殊的限定，可以使用通常称为环氧化合物、环氧树脂的物质。例如由图6所示的一般结构式表示的双酚型环氧树脂及线型酚醛型环氧树脂、缩水甘油醚型环氧树脂、缩水甘油酸型环氧树脂、缩水甘油胺型环氧树脂、脂环型环氧树脂、联苯型环氧树脂、萘型环氧树脂、氧化苯乙烯、烷基缩水甘油醚、烷基缩水甘油酯等。这些物质可以单独使用，也可以使用两种以上的混合物。
此外，作为这里使用的酸酐，可以使用通常作为环氧化合物、环氧树脂固化剂的物质。作为最优选的例子，有以图7所示的一般结构式表示结构的三烷基四氢酞酸酐。此外，作为另一个优选的例子，可以举出甲基四氢苯二甲酸酐、甲基六氢苯二甲酸酐、甲基hymic酸酐等环状脂肪族且在25℃时为液体的物质，但是并不局限于此。这些物质可以单独使用，也可以使用两种以上的混合物。特别地，通过将上述物质用作树脂粘合剂的主要成份，可以得到低粘度而且高耐热性、高耐湿性、高粘合性的封装材料。
作为封装材料的树脂粘合剂，除了上述必要成份以外，还可以根据需要为了提高耐热性、提高耐湿性、提高粘合强度、调整热膨胀率、调整流变、调整反应性等目的而添加第三粘合剂成份。
作为封装材料中的填充材料，只要是平均粒径1～50μm的粉体都可以，但是作为优选的例子，最好选用二氧化硅、氧化铝等氧化物，或氮化铝等氮化物，碳化硅等碳化物，硅化物等热稳定性好、而且热膨胀率低的物质。这些填充材料成份也可以两种以上任意组合使用。作为填充材料的量没有特殊的限制，最好与封装材料总重量的比为20～80％。通过使用这些填充材料成份，可以实现绝缘性好、而且热应力发生小的封装材料。
此外，作为对封装材料的流动性进行改性的流变改性剂，只要是具有阻止羧酸酐中的游离酸和填充材料表面上的极性基之间的相互作用、降低封装材料的触变指数的作用的物质都可以，作为方法没有特殊的限制。
作为优选的例子，可以举出以下方法：
(1)预先混合酸酐和一部分填充材料，老化(可以是加热到100℃以下的老化)之后，加入聚环氧化合物和其余的填充材料以及其它添加剂来得到封装材料的方法
(2)向封装材料中添加能选择性地吸附羧酸酐中的游离酸的物质的方法
(3)向封装材料中添加能产生比填充材料表面上的极性基更强的与游离酸相互作用的物质(不包含N-H基、O-H基的路易斯碱化合物等)的方法
而在这里所说的路易斯碱化合物中，有叔胺化合物、叔膦化合物、四丁基溴化铵等季铵盐、四丁基磷鎓苯并三唑盐(tetrabutylphosphoniumbenzotriazolate)等季鏻盐、1-氰乙基-2-乙基-4-甲基咪唑等环内包含氮原子的杂环化合物。这些是例示，路易斯碱化合物中有非常多的物质，这些路易斯碱化合物可以单独使用或混合使用。
作为封装材料的构成成份，还可以根据需要使用溶剂、分散剂、平整剂等流变改性剂、或者偶合剂等粘合性改良剂、固化催化剂等反应调整剂。
本发明使用的由胺化合物等路易斯碱化合物构成的流变改性剂，通常用作聚环氧化物与羧酸酐固化时的固化催化剂。
而在将该流变改性剂用作封装材料的固化催化剂的情况下，由于即使在低温储存中也能进行反应并凝胶化，所以，封装材料必须是在临使用时混合使用的二液型。另一方面，LSI用封装材料由于必须使填充材料大量地均匀分散，所以必须采用一液型。
即，本发明所说的流变改性剂可以在二液型封装材料中用作固化催化剂，但不能在一液型封装材料中用作固化催化剂。
另一方面，当减少添加量，使得在储存期间不发生凝胶化时，本发明的流变改性剂可以用于一液型封装材料中。在这种情况下，由于流变改性剂所起的固化促进功能太低而不能满足实际需要，所以不能得到高水平的封装材料的固化特性。
本发明的特征在于，使用兼有储存稳定性和实用的固化促进功能的潜在性固化催化剂，将胺等通常作为二液型封装材料固化催化剂使用的物质用作流变改性剂。这样的流变改性剂的加入量是不能发挥固化功能而仅具有改善界面特性的功能。
而所谓潜在性固化催化剂，是指在施用热等能量时其催化活性显著提高的催化剂，通常通过施加能量时，潜在性固化催化剂溶融(液化)，或者反应解离以便增强活性。
从以上的观点出发，封装材料的组成及封装材料中的树脂粘合剂，最好具有下述的组成比：
树脂粘合剂    80～25重量％
填充材料成份  20～75重量％
而作为树脂粘合剂成份的聚环氧化物、羧酸酐、固化催化剂及流变改性剂，最好具有以下成份比：
羧酸酐/聚环氧化物         0.8～1.1当量比
固化催化剂/树脂粘合剂     0.3～3重量％
流变改性剂/树脂粘合剂     0.02～0.3重量％
另一方面，就衬底6来说，除了氧化铝等陶瓷衬底以外，还可以使用金属釉衬底、玻璃衬底、玻璃环氧等树脂衬底、聚合物膜衬底等材质衬底。
此外，关于端子电极5的材质没有特别的限制。
下面，对研究上述倒装式封装工序得到的半导体单元的特性所作的具体实施例进行说明。
(实施例1)
具有上述图1所示构造的半导体单元，由上述图4(a)～(e)所示的工序形成。此时，隆起电极3由镀金形成。导电粘合剂4a由以银钯粉和韧性环氧树脂为主要成份的组合物构成，加热到120℃使其固化。接着，使用下表1所示组合物a的封装材料，在150℃使封装材料固化。
(实施例2)
图3所示的柱栓隆起电极14，在半导体器件1的电极焊盘2上由使用金的金属线连接器形成。其后的工序，与上述实施例1相同的工序及条件进行。
(实施例3)
除了封装材料的注入在减压下进行以外，在和上述实施例1相同的条件下，将半导体器件1封装到衬底6上。
(实施例4)
除了封装材料的组成采用表1所示的组合物b以外，在和上述实施例2相同的条件下，将半导体器件1封装到衬底6上。
(实施例5)
除了衬底6采用玻璃环氧衬底、封装材料的组成采用表1的组合物c以外，在和上述实施例2相同的条件下将半导体器件1封装到衬底6上。
(实施例6)
除了衬底6采用玻璃衬底、导电粘合剂4中的导电粉采用银粉、封装材料的组成采用表1的组合物d以外，在和上述实施例2相同的条件下将半导体器件1封装到衬底6上。
(实施例7)
除了衬底6采用玻璃衬底、导电粘合剂4采用以银粉和尿烷树脂作为主要成份的物质、封装材料的组成采用表1的组合物e以外，在和上述实施例2相同的条件下将半导体器件1封装到衬底6上。
(实施例9)
图1所示的隆起电极3，在半导体器件1的电极焊盘2上由镀金形成。其后的工序，是在和实施例7相同的工序和条件下将半导体器件1封装到衬底6上。
(比较例1)
除了封装材料的组成采用表1的组合物f以外，其余在和实施例2相同的条件下，将半导体器件1封装到衬底6上。
(比较例2)
除了封装材料的组成采用表1的组合物g以外，其余在和实施例2相同的条件下，将半导体器件1封装到衬底6上。
下表1示出了上述组合物a～g。
                                    表1
组合物a：双酚F型环氧树脂(环氧当量162)                           85phr双酚A型环氧树脂(环氧当量182)                           15phr三烷基四氢酞酸酐(酸酐当量234)                          126phr2-(2-甲基咪唑基乙基)-4，6-二氨基三嗪-异氰脲酸加成物    1.6phr重氮双环十一碳烯                                       0.1phr熔融二氧化硅                                           340phr
组合物b：三烷基四氢酞酸酐(酸酐当量234)                          126phr熔融二氧化硅                                           340phr混匀以上两种材料，在60℃老化10小时，然后加入以下材料双酚F型环氧树脂(环氧当量162)                           85phr双酚A型环氧树脂(环氧当量182)                           15phr2-(2-甲基咪唑基乙基)-4，6-二氨基三嗪-异氰脲酸加成物    1.6phr1-氰基乙基-2-乙基4-甲基咪唑                            0.2phr
组合物c：双酚F型环氧树脂(环氧当量162)                           80phr脂环型环氧树脂(ERL4221)*                               20phr三烷基四氢酞酸酐(酸酐当量234)                          135phrAMICUREPN**                                            5phr溴化四丁基铵                                           0.2phr熔融二氧化硅                                           400phr
组合物d：双酚F型环氧树脂(环氧当量162)                           90phr双酚A型环氧树脂(环氧当量182)                           10phr三烷基四氢酞酸酐(酸酐当量234)                          128phrFUJIHARD FXE1000***                                    5phr四丁基磷鎓苯并三唑盐                                   0.2phr熔融二氧化硅                                           350phr
组合物e：双酚F型环氧树脂(环氧当量162)                           70phr萘型环氧树脂(环氧当量148)                              30phr三烷基四氢酞酸酐(酸酐当量234)                          82phr甲基四氢酞酸酐(酸酐当量166)                            40phr三苯膦三苯基硼酸盐                                     3.6phr四丁基磷鎓苯并三唑盐                                   0.2phr熔融二氧化硅                                           2250phr
组合物f：双酚F型环氧树脂(环氧当量162)                           85phr双酚A型环氧树脂(环氧当量182)                           15phr三烷基四氢酞酸酐(酸酐当量234)                          126phr2-(2-甲基咪唑基乙基)-4，6-二氨基三嗪-异氰脲酸加成物    1.6phr熔融二氧化硅                                           340phr
组合物g：双酚F型环氧树脂(环氧当量162)                           100phr甲基改性的酚醛树脂(环氧当量113)                        70phr三苯膦                                                 0.6phr熔融二氧化硅                                           255phr
*：UCC公司制造
**：味之素公司制造
***：富士化成公司制造
(比较例3)
以现有技术例的图9所示的方式将半导体器件1封装到衬底6上。此时，作为衬底6采用氧化铝衬底，隆起电极3由金形成，在端子电极5上镀铟。将隆起电极3和端子电极5位置对准后，用夹具对半导体器件1加压，同时加热到170℃，使隆起电极3和端子电极5连接。接着，向半导体器件1和衬底6的间隙注入硅酮封装材料(无应力类型)并使其固化，形成封装层10。
(比较例4)
以现有技术例的图10所示的方式将半导体器件1封装到衬底6上。此时，隆起电极3由金形成，在端子电极5上形成镀金层11，在其上涂敷丙烯酸类封装材料。将隆起电极3和端子电极5位置对准后，用夹具对半导体器件1加压，同时通过紫外线照射或加热使封装材料固化，形成封装层12。
(比较例5)
以现有技术例的图11所示的方式将半导体器件1封装到衬底6上。此时，隆起电极3由金形成，衬底6由氧化铝构成。在衬底6上涂敷在环氧类粘合剂中使金粒子分散的各向异性粘合剂。将隆起电极3和端子电极5位置对准后，用夹具对半导体器件1加压，同时通过紫外线照射或加热使各向异性导电粘合剂固化，形成各向异性导电粘着层13，使隆起电极3和端子电极5进行电和机械连接。
实施例1～8、比较例1～5中所示的半导体器件使用的封装材料的粘度和触变指数及封装材料注入所需的时间如下表2所示。
                            表2
    粘度   触变指数   注入时间
实施例1、2实施例3实施例4实施例5实施例6实施例7、8比较例1比较例2   组合物a组合物a组合物b组合物c组合物d组合物e组合物f组合物g     7Pa·s7Pa·s8Pa·s4Pa·s5Pa·s11Pa·s7Pa·s120Pa·s     1.01.00.91.01.01.04.81.3   3.5分0.4分3分2.3分2.5分0.6分100分以上45分
粘度：用E型粘度计测定，25℃10rpm
触变指数：用E型粘度计测定，25℃1rpm/10rpm
注入时间：在25℃封装5mm四方形芯片的半导体所需的时间
在实施例1～8中，注入时间短至数分以内，可以实用。与此相反，在比较例1、2中，注入时间长达数十分以上，不适于实用。此外，示出了这些注入时间和粘度以及触变指数之间的相关性。即，在实施例1～8中，均有低粘度(100Pa·s以下)和低触变指数(1.1以下)，因此封装材料的封装时间也短。另一方面，如果象比较例2那样粘度超过100Pa·s，或者象比较例1那样触变指数超过1.1，则注入时间极大。因此，封装材料的粘度在100Pa·s以下、触变指数在1.1以下时，封装材料的流动性上升到可以实用化的程度。
此外，为了评价实施例1～8、比较例1～5所示的半导体器件的连接稳定性而进行耐环境性试验的结果、以及环境试验的方法、条件分别示于下表3、表4。
                              表3
  高温放置 低温放置   热冲击   高温放置 焊锡耐热
  实施例1实施例2实施例3实施例4实施例5实施例6实施例7实施例8     ○        ○         ○        ○       ○○                  ○                   ○                   ○                ○○                  ○                   ○                   ○                ○○                  ○                   ○                   ○                ○○                  ○                   ○                   ○                ○○                  ○                   ○                   ○                ○○                  ○                   ○                   ○                ○○                  ○                   ○                   ○                ○
  比较例1比较例2比较例3比较例4比较例5     ○       ○         ×         ○       ×○               ○                    ×                   ○                 ○○               ○                    ×                   ○                 ○○               ○                    ×                   ×                 ○×               ○                    ○                   ×                 ×
                              表4
判断准则 经过各试验后的连接电阻值若为200mΩ以下则○若为200mΩ以上则×
试验条件高温放置试验低温放置试验热冲击试验高湿度放置试验焊锡耐热试验 150℃、经过1000hr后的连接电阻值-55℃、经过1000hr后的连接电阻值150～-55℃、经过500循环后的连接电阻值121℃、100％、经过100hr后的连接电阻值270℃、10sec、经过5循环后的连接电阻值
以下，就上述各表所示的评价结果进行说明。
在实施例1～8中，每一个在可靠性试验中都没有发生连接稳定性的问题。此外，其中使用的封装材料都具有低粘度(100Pa·s以下)和低触变指数(1.1以下)，封装材料的封装时间也短。即，表明了不管隆起电极的构造、衬底的种类、各种添加剂、导电粘合剂的种类等如何，通过使用具有低粘度(100Pa·s以下)、低触变指数(1.1以下)的封装材料，可以得到以耐热冲击性等为首的耐环境性优良、生产率也高的半导体单元的封装体。
此外，在实施例1～8中，作为流变改性剂，使用了具有比填充材料表面上的极性基和游离酸进行相互作用的功能更强的和游离酸进行相互作用的功能的路易斯碱化合物，它们不仅对流变作了改性，而且还有作为聚环氧化物和酸酐的反应催化剂作用，因此提高了封装材料的耐热性等耐环境性。
另一方面，即使在比较例1那样使用低粘度的封装材料的情况下，在触变指数高的情况下，封装材料的注入也需要时间，在进行其后的各可靠性试验时，在焊锡耐热试验及热冲击试验中，发生有的连接部断线的现象。这被认为是由于封装材料注入时将气泡带入封装材料层，试验时封装层负荷的热应力不均匀，给导电连接部带来损伤。
此外，即使在导电粘合剂采用高韧性的物质的情况下，在封装材料采用苯酚固化型环氧树脂类等高粘度的树脂的比较例2中，不得不加热注入封装材料，注入时，出现连接阻值高的连接部。接着，进行其后的各可靠性试验时，在热冲击试验中，连接部不稳定的地方发生断线。这被认为是由于封装材料的粘度高，由于封装材料注入时的应力导电粘合剂的接合部受到损伤。
在比较例3、4中，在热冲击试验中，在比较短的时间内发生连接断线。此外，在比较例4中，在高湿度试验中和焊锡耐热试验中，连接阻值都变化很大。其理由被认为是，在比较例3中，接合部不能缓和热应力，因此发生断线。此外，在比较例4中，被认为是由于封装材料发生的热应力大，并且封装材料的吸水率高。
在比较例5中，在高温放置试验、高湿度放置试验及焊锡耐热试验中，连接阻值明显上升。这被认为是由于各向异性导电粘合剂的粘合剂的耐湿性低，并且在高温时的粘合性低所致。此外，在使用由耐湿性高的粘合剂构成的各向异性导电粘合剂的情况下，在热冲击试验中发生了连接部的断线。
从这些评价结果可知，本发明的半导体单元的封装体，在任何环境下都能得到高的可靠性。但是，以往，用含聚环氧化物和酸酐(固化剂)的物质作为树脂粘合剂，一般没有将其用作以往由导电粘合剂进行的倒装式封装工序中的封装材料。其理由是因为，如果将由聚环氧化物和酸酐(固化剂)构成的树脂粘合剂用作半导体单元封装时的封装材料，则封装材料的触变指数变高，因此发生只有半导体器件和衬底之间的间隙的一部分能注入的问题。
因此，在本发明中，查明触变指数高这一问题是由于酸酐包含的游离酸和绝缘性填充物(filler)表面上的极性基间的相互作用所致，发现通过采用阻碍该相互作用的手段即可消除此问题。
此外，作为树脂粘合剂，以往没有使用包含聚环氧化物和羧酸酐(固化剂)作为封装材料的另一个理由被认为是，一般知道由聚环氧化物和羧酸酐(固化剂)构成的树脂粘合剂在高湿度环境中，会引起水解，因此如果将其用作封装材料，则会发生由导电粘合剂引起的连接的耐湿性、可靠性的问题。
因此，在本发明中，如上述各实施例所示，确认了即使将以羧酸酐(特别以三烷基四氢酞酸酐为主要成份的物质)为固化剂使用的树脂粘合剂用作半导体单元的倒装式封装工序中的封装材料，形成的封装层也具有可充分实用的耐湿性。此外还发现，以具有这样的组成的树脂粘合剂为主要成份的封装材料，粘度低，触变指数也低，因此即使在室温左右的低温状态注入也会具有能迅速渗透到小的间隙这一良好的特性。此外，由于这些特性，能够发挥高耐热冲击性等各种优良特性。
与此相反，在将由表1的组合物f构成的树脂粘合剂用于倒装式封装工序的现有的半导体单元的封装体中，被认为由于封装材料具有高触变指数，因此将气泡带入封装层，在焊锡耐热试验及热冲击试验时，使导电连接部受到损伤。此外，在将由表1的组合物g构成的树脂粘合剂用于倒装式封装工序的现有的半导体单元的封装体中，被认为由于具有高粘度，因此需要在70～80℃左右以加热的状态注入树脂粘合剂，因此导电连接部受到损伤，耐冲击性恶化。

Claims (27)

1.一种半导体单元的封装体，包括：
具有电极焊盘的半导体单元；
具有端子电极的衬底；
设在所述半导体单元的电极焊盘上的隆起电极；
使由具有韧性的导电粘合剂构成的所述隆起电极和衬底上的端子电极电连接的导电粘着层；
其特征在于，由粘度为100Pa·s以下且触变指数为1.1以下的组合物固化而构成、并填充所述半导体单元和所述衬底之间的间隙以使两者机械结合的封装层；
所述组合物的主要成份包含：至少含有聚环氧化物、羧酸酐、流变改性剂及潜在性固化催化剂的树脂粘合剂和由绝缘性物质构成的填充材料；以及
所述流变改性剂具有阻碍所述羧酸酐中的游离酸和所述填充材料表面上的极性基之间的相互作用的功能。
2.权利要求1所述的半导体单元的封装体，其特征在于，
所述流变改性剂包含能选择性地吸附羧酸酐中的游离酸的物质。
3.权利要求1所述的半导体单元的封装体，其特征在于，
所述流变改性剂是路易斯碱化合物。
4.权利要求1所述的半导体单元的封装体，其特征在于，
所述流变改性剂是叔胺化合物、叔膦化合物、季铵盐、季鏻盐或环内包含氮原子的杂环化合物中的至少一种。
5.权利要求1所述的半导体单元的封装体，其特征在于，
所述树脂粘合剂中的羧酸酐至少包含脂环酸酐。
6.权利要求5所述的半导体单元的封装体，其特征在于，
所述脂环酸酐至少包含三烷基四氢酞酸酐。
7.权利要求1所述的半导体单元的封装体，其特征在于，
所述半导体单元的隆起电极是两级突起状的柱栓隆起电极。
8.一种半导体单元的封装方法，在具有端子电极的衬底上安装具有电极焊盘的半导体单元，所述封装方法包括下列工序：
在所述半导体单元的电极焊盘上形成隆起电极的第一工序；
在所述隆起电极的末端附近施用导电粘合剂的第二工序；
将所述隆起电极和衬底的端子电极对准，将半导体单元设置到衬底上，通过所述导电粘合剂使半导体单元的隆起电极和衬底的端子电极电连接的第三工序；
制备由粘度为100Pa·s以下，触变指数为1.1以下的组合物构成的封装材料的第四工序；
将所述封装材料填充到所述半导体单元和衬底之间的间隙中的第五工序；
使所述封装材料固化以使所述半导体单元和衬底之间机械结合的第六工序；其中，
在所述第四工序中，作为所述组合物，使用的是至少包含聚环氧化物、羧酸酐、流变改性剂及潜在性固化催化剂的树脂粘合剂和由绝缘性物质构成的填充材料为主要成份的组合物；以及
所述流变改性剂具有阻碍所述羧酸酐中的游离酸和所述填充材料表面上的极性基之间的相互作用的功能。
9.权利要求8所述的半导体单元的封装方法，其特征在于，
所述流变改性剂仅包含微量的能使作为二液型封装材料固化催化剂使用的材料不能发挥其固化催化功能的物质。
10.权利要求8所述的半导体单元的封装方法，其特征在于，
在所述第四工序中，所述树脂粘合剂中的羧酸酐至少包含脂环酸酐。
11.权利要求10所述的半导体单元的封装方法，其特征在于，
在所述第四工序中，所述脂环酸酐至少包含三烷基四氢酞酸酐。
12.权利要求8所述的半导体单元的封装方法，其特征在于，
在所述第一工序中，具有两级突起状的柱栓隆起电极作为所述半导体单元的隆起电极。
13.权利要求8所述的半导体单元的封装方法，其特征在于，
在所述第五工序中，在室温条件下注入封装材料。
14.权利要求8所述的半导体单元的封装方法，其特征在于，
在所述第五工序中，在减压条件下注入封装材料。
15.权利要求8所述的半导体单元的封装方法，其特征在于，
在所述第四工序中，首先混合羧酸酐和填充材料的一部分，在老化该混合物后，向混合物中加入聚环氧化物及填充材料的其余部分来制备所述封装材料。
16.权利要求8所述的半导体单元的封装方法，其特征在于，
所述流变改性剂包含能选择性地吸附羧酸酐中的游离酸的物质。
17.权利要求8所述的半导体单元的封装方法，其特征在于，
所述流变改性剂是路易斯碱化合物。
18.权利要求8所述的半导体单元的封装方法，其特征在于，
所述流变改性剂是叔胺化合物、叔膦化合物、季铵盐、季鏻盐或环内包含氮原子的杂环化合物中的一种。
19.一种半导体单元的封装材料，用于填充半导体单元和衬底之间的间隙以使两者连接，其特征在于，
该材料包含：至少含有聚环氧化物、羧酸酐、流变改性剂、及潜在性固化催化剂的重量比为80～25％的树脂粘合剂，和
由绝缘性物质构成的重量比为20～75％的填充材料；
所述流变改性剂具有阻碍所述羧酸酐中的游离酸和所述填充材料表面上的极性基之间的相互作用的功能。
20.权利要求19所述的半导体单元的封装材料，其特征在于，
所述流变改性剂包含能选择性地吸附羧酸酐中的游离酸的物质。
21.权利要求19所述的半导体单元的封装材料，其特征在于，
所述流变改性剂是路易斯碱化合物。
22.权利要求19所述的半导体单元的封装材料，其特征在于，
所述流变改性剂是叔胺化合物、叔膦化合物、季铵盐、季鏻盐或环内包含氮原子的杂环化合物中的至少一种。
23.权利要求19所述的半导体单元的封装材料，其特征在于，
所述树脂粘合剂中的羧酸酐至少包含脂环酸酐。
24.权利要求23所述的半导体单元的封装材料，其特征在于，
所述脂环酸酐至少包含三烷基四氢酞酸酐。
25.权利要求19所述的半导体单元的封装材料，其特征在于，
所述树脂粘合剂及所述填充材料被一液化。
26.权利要求21所述的半导体单元的封装材料，其特征在于，
所述树脂粘合剂具有下述组成：
所述羧酸酐和所述聚环氧化物的当量比为0.8～1.1，
所述固化催化剂对树脂粘合剂整体的重量比为0.3～3％，和
所述流变改性剂对树脂粘合剂整体的重量比为0.02～0.3％。
27.一种半导体单元的封装材料，其是填充半导体单元和衬底之间的间隙以使两者连接的封装材料，其特征在于，
该材料包含：至少含有聚环氧化物、羧酸酐、流变改性剂及潜在性固化催化剂的重量比为80～25％的树脂粘合剂，和
由绝缘性物质构成的重量比为20～75％的填充材料，
首先通过混合羧酸酐和填充材料的一部分，老化该混合物后，再向混合物中加入聚环氧化物及填充材料的其余部分来制备所述封装材料。
CN96194158A 1995-06-12 1996-06-12 半导体单元的封装体、其封装方法及其封装材料 Expired - Fee Related CN1101594C (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP144373/95 1995-06-12
JP14437395 1995-06-12
JP144373/1995 1995-06-12
JP07308798A JP3093621B2 (ja) 1995-01-30 1995-11-28 半導体装置の実装方法
JP308798/1995 1995-11-28
JP308798/95 1995-11-28
US08/593,675 US5641996A (en) 1995-01-30 1996-01-29 Semiconductor unit package, semiconductor unit packaging method, and encapsulant for use in semiconductor unit packaging
US08/593,675 1996-01-29

Publications (2)

Publication Number Publication Date
CN1185231A CN1185231A (zh) 1998-06-17
CN1101594C true CN1101594C (zh) 2003-02-12

Family

ID=27318812

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96194158A Expired - Fee Related CN1101594C (zh) 1995-06-12 1996-06-12 半导体单元的封装体、其封装方法及其封装材料

Country Status (9)

Country Link
CN (1) CN1101594C (zh)
AU (1) AU695142B2 (zh)
CA (1) CA2221286A1 (zh)
FI (1) FI974488A (zh)
ID (2) ID19376A (zh)
IN (1) IN192021B (zh)
NO (1) NO321429B1 (zh)
SE (1) SE522253C2 (zh)
WO (1) WO1996042106A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467946B1 (ko) * 1997-01-24 2005-01-24 로무 가부시키가이샤 반도체 칩의 제조방법
JPH10270496A (ja) 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
US6407461B1 (en) 1997-06-27 2002-06-18 International Business Machines Corporation Injection molded integrated circuit chip assembly
DE69934153T2 (de) * 1998-02-02 2007-09-20 Shin-Etsu Chemical Co., Ltd. Verfahren zur Montage von Flip-Chip-Halbleiterbauelementen
JP3702788B2 (ja) 1998-07-01 2005-10-05 セイコーエプソン株式会社 半導体装置の製造方法
US7834464B2 (en) * 2007-10-09 2010-11-16 Infineon Technologies Ag Semiconductor chip package, semiconductor chip assembly, and method for fabricating a device
US8957508B2 (en) * 2011-05-13 2015-02-17 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP5658088B2 (ja) * 2011-05-23 2015-01-21 パナソニックＩｐマネジメント株式会社 半導体パッケージ部品の実装構造体および製造方法
CN107034028B (zh) * 2015-12-04 2021-05-25 三星电子株式会社 用于除去有机硅树脂的组合物、使用其薄化基材和制造半导体封装体的方法及使用其的系统
US10894935B2 (en) 2015-12-04 2021-01-19 Samsung Electronics Co., Ltd. Composition for removing silicone resins and method of thinning substrate by using the same
US10157887B2 (en) * 2017-03-09 2018-12-18 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US10297564B2 (en) * 2017-10-05 2019-05-21 Infineon Technologies Ag Semiconductor die attach system and method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5194930A (en) * 1991-09-16 1993-03-16 International Business Machines Dielectric composition and solder interconnection structure for its use
US5436503A (en) * 1992-11-18 1995-07-25 Matsushita Electronics Corporation Semiconductor device and method of manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63268724A (ja) * 1987-04-24 1988-11-07 Matsushita Electric Works Ltd 液状エポキシ樹脂組成物
JP2515344B2 (ja) * 1987-07-24 1996-07-10 松下電工株式会社 封止用一液性の液状エポキシ樹脂組成物
JPH04130633A (ja) * 1990-09-20 1992-05-01 Matsushita Electron Corp 半導体装置とその製造方法およびそれに用いるキャピラリ
JP2826049B2 (ja) * 1992-11-18 1998-11-18 松下電子工業株式会社 半導体装置およびその製造方法
JPH06279654A (ja) * 1993-02-26 1994-10-04 Matsushita Electric Works Ltd 液状エポキシ樹脂組成物
JPH06313027A (ja) * 1993-05-06 1994-11-08 Matsushita Electric Works Ltd 封止用エポキシ樹脂成形材料

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5194930A (en) * 1991-09-16 1993-03-16 International Business Machines Dielectric composition and solder interconnection structure for its use
US5436503A (en) * 1992-11-18 1995-07-25 Matsushita Electronics Corporation Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
AU6015496A (en) 1997-01-09
ID19376A (id) 1998-07-09
IN192021B (zh) 2004-02-07
AU695142B2 (en) 1998-08-06
SE9704602L (sv) 1998-02-05
ID19377A (id) 1998-07-09
NO975833L (no) 1998-02-03
NO321429B1 (no) 2006-05-08
FI974488A (fi) 1998-02-09
WO1996042106A1 (en) 1996-12-27
FI974488A0 (fi) 1997-12-11
CA2221286A1 (en) 1996-12-27
SE522253C2 (sv) 2004-01-27
NO975833D0 (no) 1997-12-11
SE9704602D0 (sv) 1997-12-10
CN1185231A (zh) 1998-06-17

Similar Documents

Publication Publication Date Title
CN1222392C (zh) 助熔的底层填料组合物
CN1230483C (zh) 电路构件连接用的粘结剂,电路板及其制造方法
CN102939645B (zh) 连接结构体的制造方法
TWI701287B (zh) 工程聚合物系電子材料
CN1160779C (zh) 半导体元件安装板及其制造方法、半导体器件及其制造方法
EP2899245B1 (en) Anisotropic conductive adhesive
JP4319591B2 (ja) 半導体パワーモジュール
CN1101594C (zh) 半导体单元的封装体、其封装方法及其封装材料
CN1220261C (zh) 电子元件
US20060197236A1 (en) Curable composition having low coefficient of thermal expansion, method of making an integrated circuit, and an integrated circuit made there from
CN1707779A (zh) 半导体装置
CN1745437A (zh) 导电浆料
CN1287672A (zh) 导电胶、使用导电胶的导电结构、电子元件、固定体、电子线路板、电气连接法、电子线路板的制造方法和陶瓷电子元件的制造方法
CN1591861A (zh) 电路元件内置模块及其制造方法
CN1178287C (zh) 可再处理的热固性树脂组合物
CN1898794A (zh) 含有低k电介质的半导体器件用的电子封装材料
CN1477704A (zh) 弹性导电树脂及电子装置
CN1494149A (zh) 电子装置
JP5345313B2 (ja) フィルム状接着剤、それを用いた半導体パッケージ、及びその製造方法
WO2016148121A1 (ja) フリップチップ実装体の製造方法、フリップチップ実装体、および先供給型アンダーフィル用樹脂組成物
KR102097346B1 (ko) 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치
EP3273493B1 (en) Method for manufacturing light emitting device
TWI789406B (zh) 導電性接著劑組成物及使用其的連接結構體、製造連接結構體的方法
JP3093621B2 (ja) 半導体装置の実装方法
JP2006206696A (ja) エポキシ樹脂組成物及び半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030212

Termination date: 20120612