JPH09106999A - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JPH09106999A JPH09106999A JP26375195A JP26375195A JPH09106999A JP H09106999 A JPH09106999 A JP H09106999A JP 26375195 A JP26375195 A JP 26375195A JP 26375195 A JP26375195 A JP 26375195A JP H09106999 A JPH09106999 A JP H09106999A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- bonding
- mounting
- wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L2224/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85009—Pre-treatment of the connector or the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10162—Shape being a cuboid with a square active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Abstract
(57)【要約】
【課題】 低弾性率の樹脂を用いてダイスボンディング
を行うことにより、ICの反りを低減する。 【解決手段】 半導体装置の実装方法において、実装基
板11上に、弾性率約45.0kg/cm2 以下の樹脂
12を塗布し、この樹脂12上にIC14をダイスボン
ディングする工程と、前記実装基板11上の電極17と
IC14の電極17間を金属ワイヤ18によりワイヤボ
ンディングする。
を行うことにより、ICの反りを低減する。 【解決手段】 半導体装置の実装方法において、実装基
板11上に、弾性率約45.0kg/cm2 以下の樹脂
12を塗布し、この樹脂12上にIC14をダイスボン
ディングする工程と、前記実装基板11上の電極17と
IC14の電極17間を金属ワイヤ18によりワイヤボ
ンディングする。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置の実装
方法に関するものである。
方法に関するものである。
【0002】
【従来の技術】従来、このような分野の技術としては、
例えば、「VLSIパッケージング技術(下)」、日系
BP社、P17〜30に開示されるものがあった。上記
文献に開示されるワイヤボンディングを用いた素子接続
によれば、他のTAB(Tape Automated
Bonding)やフリップチップ法に比べて低コス
トで自由度が大きい。
例えば、「VLSIパッケージング技術(下)」、日系
BP社、P17〜30に開示されるものがあった。上記
文献に開示されるワイヤボンディングを用いた素子接続
によれば、他のTAB(Tape Automated
Bonding)やフリップチップ法に比べて低コス
トで自由度が大きい。
【0003】図9はかかる従来のワイヤボンディングを
用いたICの実装工程図である。まず、図9(a)に示
すように、実装基板51上にシリンジ53により、エポ
キシ系やポリイミド系の熱硬化性樹脂54を塗布する。
次に、図9(b)に示すように、コレット55によりI
C52を実装基板51上にダイスボンディングを行い、
加熱硬化させる。
用いたICの実装工程図である。まず、図9(a)に示
すように、実装基板51上にシリンジ53により、エポ
キシ系やポリイミド系の熱硬化性樹脂54を塗布する。
次に、図9(b)に示すように、コレット55によりI
C52を実装基板51上にダイスボンディングを行い、
加熱硬化させる。
【0004】次に、図9(c)に示すように、キャピラ
リー56を用いてIC電極57、基板電極58間をワイ
ヤボンディングを行い、ボンディングワイヤ59により
実装する。
リー56を用いてIC電極57、基板電極58間をワイ
ヤボンディングを行い、ボンディングワイヤ59により
実装する。
【0005】
【発明が解決しようとする課題】近年、ICの大型化、
多ピン化、電極間の微細ピッチ化の傾向がある。しかし
ながら、従来のエポキシ系やポリイミド系の樹脂を用い
てICのダイスボンディング、ワイヤボンディング実装
を行うと、樹脂の硬化時にICに応力がかかるため、チ
ップに反りが生じたり、また、微細ピッチ接続において
は、ワイヤボンディングを行うと、ボールの変形による
隣接電極間でのショートが発生するという問題点があっ
た。59はボンディングワイヤである。
多ピン化、電極間の微細ピッチ化の傾向がある。しかし
ながら、従来のエポキシ系やポリイミド系の樹脂を用い
てICのダイスボンディング、ワイヤボンディング実装
を行うと、樹脂の硬化時にICに応力がかかるため、チ
ップに反りが生じたり、また、微細ピッチ接続において
は、ワイヤボンディングを行うと、ボールの変形による
隣接電極間でのショートが発生するという問題点があっ
た。59はボンディングワイヤである。
【0006】本発明は、上記問題点を除去し、低弾性率
の樹脂を用いてダイスボンディングを行うことにより、
ICの反りを低減可能な半導体装置の実装方法を提供す
ることを目的とする。
の樹脂を用いてダイスボンディングを行うことにより、
ICの反りを低減可能な半導体装置の実装方法を提供す
ることを目的とする。
【0007】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 (1)半導体装置の実装方法において、実装基板上に弾
性率約45.0kg/cm2 以下の樹脂を塗布する工程
と、この樹脂上に半導体装置をダイスボンディングする
工程と、前記実装基板上の電極と半導体装置の電極間を
ワイヤボンディングするようにしたものである。
成するために、 (1)半導体装置の実装方法において、実装基板上に弾
性率約45.0kg/cm2 以下の樹脂を塗布する工程
と、この樹脂上に半導体装置をダイスボンディングする
工程と、前記実装基板上の電極と半導体装置の電極間を
ワイヤボンディングするようにしたものである。
【0008】したがって、低弾性率の樹脂を用いてダイ
スボンディングを行うことにより、ICの反りを低減す
ることができる。また、ICと実装基板間のワイヤボン
ディングにおいて、従来のエポキシ系樹脂を用いたとき
に比べて、本発明の樹脂は弾性率が低いため樹脂が柔ら
かい。そのため、ワイヤボンディングにおいて与えられ
るエネルギーが、接合部生成エネルギー以上になるとエ
ネルギーをゴムに逃がし、ボール変形を抑えることがで
き、特に、微細ピッチ接続では有効である。
スボンディングを行うことにより、ICの反りを低減す
ることができる。また、ICと実装基板間のワイヤボン
ディングにおいて、従来のエポキシ系樹脂を用いたとき
に比べて、本発明の樹脂は弾性率が低いため樹脂が柔ら
かい。そのため、ワイヤボンディングにおいて与えられ
るエネルギーが、接合部生成エネルギー以上になるとエ
ネルギーをゴムに逃がし、ボール変形を抑えることがで
き、特に、微細ピッチ接続では有効である。
【0009】(2)半導体装置の実装方法において、実
装基板上に弾性率約45.0kg/cm2 以下の樹脂を
塗布する工程と、この樹脂上に半導体装置をダイスボン
ディングする工程と、前記実装基板と試料台間に柔らか
い弾性体を配置し、前記実装基板上の電極と半導体装置
の電極間をワイヤボンディングするようにしたものであ
る。
装基板上に弾性率約45.0kg/cm2 以下の樹脂を
塗布する工程と、この樹脂上に半導体装置をダイスボン
ディングする工程と、前記実装基板と試料台間に柔らか
い弾性体を配置し、前記実装基板上の電極と半導体装置
の電極間をワイヤボンディングするようにしたものであ
る。
【0010】したがって、上記(1)の効果に加え、I
Cと実装基板間をワイヤボンディングする際において、
実装基板下にシリコンゴムを配置することにより、ワイ
ヤボンディング時に与えられるエネルギーが、接合部生
成エネルギー以上になるとエネルギーをシリコンゴムに
逃がし、ボール変形を抑えることができる。
Cと実装基板間をワイヤボンディングする際において、
実装基板下にシリコンゴムを配置することにより、ワイ
ヤボンディング時に与えられるエネルギーが、接合部生
成エネルギー以上になるとエネルギーをシリコンゴムに
逃がし、ボール変形を抑えることができる。
【0011】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。図1は本発明の
第1実施例を示す半導体装置の実装工程図である。 (1)まず、図1(a)に示すように、シリンジ10を
用いて、実装基板11上にシリコン系の樹脂12を塗布
する。
て図面を参照しながら詳細に説明する。図1は本発明の
第1実施例を示す半導体装置の実装工程図である。 (1)まず、図1(a)に示すように、シリンジ10を
用いて、実装基板11上にシリコン系の樹脂12を塗布
する。
【0012】ここで用いた樹脂の物理特性を以下に示
す。 ヤング率:約10kg/cm2 線膨張係数:2×10-4/℃ 比熱:0.34cal/g/℃ RSiO2/3 、R2 SiO、R3 SiO1/2 、SiO2
(Rは主にメチル基やフェニル基)といった構成単位か
ら成り立つシリコンレジンを用いた。
す。 ヤング率:約10kg/cm2 線膨張係数:2×10-4/℃ 比熱:0.34cal/g/℃ RSiO2/3 、R2 SiO、R3 SiO1/2 、SiO2
(Rは主にメチル基やフェニル基)といった構成単位か
ら成り立つシリコンレジンを用いた。
【0013】(2)次に、図1(b)に示すように、コ
レット13を用いてIC14を樹脂12上にダイスボン
ディングする。 (3)次いで、図1(c)に示すように、キャピラリ1
5を用いて、IC電極16と基板電極17間のワイヤボ
ンディングを行い、金属ワイヤ18により実装する。
レット13を用いてIC14を樹脂12上にダイスボン
ディングする。 (3)次いで、図1(c)に示すように、キャピラリ1
5を用いて、IC電極16と基板電極17間のワイヤボ
ンディングを行い、金属ワイヤ18により実装する。
【0014】次に、これらの構造に関する実験結果を以
下に示す。樹脂はエポキシ系熱硬化性樹脂A(弾性率5
00kg/cm2 )、シリコン系熱硬化性樹脂B(弾性
率9kg/cm2 )の2種類を用いた。これらの樹脂を
用いてIC(5.3×4.0mm)を実装基板(FR
4,厚さt:1.0mm)上にダイスボンディングし、
線径25μm(Au−4N)ワイヤを用いてボールボン
ディングを行った。
下に示す。樹脂はエポキシ系熱硬化性樹脂A(弾性率5
00kg/cm2 )、シリコン系熱硬化性樹脂B(弾性
率9kg/cm2 )の2種類を用いた。これらの樹脂を
用いてIC(5.3×4.0mm)を実装基板(FR
4,厚さt:1.0mm)上にダイスボンディングし、
線径25μm(Au−4N)ワイヤを用いてボールボン
ディングを行った。
【0015】図2はICの反り量の定義についての説明
図であり、この図において、白抜きは硬化前を示し、メ
ッシュ入りは硬化後を示しており、正方向は+、負方向
は−を示している。図3はICの反り量と熱衝撃試験後
の不良発生率との関係を示す図であり、横軸はICの反
り量(μm)、縦軸は不良発生率(%)である。
図であり、この図において、白抜きは硬化前を示し、メ
ッシュ入りは硬化後を示しており、正方向は+、負方向
は−を示している。図3はICの反り量と熱衝撃試験後
の不良発生率との関係を示す図であり、横軸はICの反
り量(μm)、縦軸は不良発生率(%)である。
【0016】この図から明らかなように、ICの反り量
が0.8μm以上になると、不良発生率が上昇してお
り、この結果から、ICの反り量は0.8μm以下に抑
える必要があるといえる。次に、ペースト硬化時にチッ
プにかかる最大応力σの関係を(1)式に示す。 σ=K(αsub −αSi)ΔT(Esub EP L/X) …(1) ここで、K:幾何学的な形状定数、ΔT:温度差(硬化
温度−室温)、ここでは(150−25)=125℃、
αsub :フレーム(基板)の線膨張係数、ここでは1.
3×10-5/℃、αSi:シリコンチップの線膨張係数、
ここでは1.3×10-6/℃、Esub :基板の動的弾性
率、ここでは0.65×106 kg/cm2 、EP :D
/Bペーストの動的弾性率、L:チップの長さ、ここで
は5.3mm、X:D/Bペースト層の厚さ、ここでは
10〜100μmの範囲で行った。
が0.8μm以上になると、不良発生率が上昇してお
り、この結果から、ICの反り量は0.8μm以下に抑
える必要があるといえる。次に、ペースト硬化時にチッ
プにかかる最大応力σの関係を(1)式に示す。 σ=K(αsub −αSi)ΔT(Esub EP L/X) …(1) ここで、K:幾何学的な形状定数、ΔT:温度差(硬化
温度−室温)、ここでは(150−25)=125℃、
αsub :フレーム(基板)の線膨張係数、ここでは1.
3×10-5/℃、αSi:シリコンチップの線膨張係数、
ここでは1.3×10-6/℃、Esub :基板の動的弾性
率、ここでは0.65×106 kg/cm2 、EP :D
/Bペーストの動的弾性率、L:チップの長さ、ここで
は5.3mm、X:D/Bペースト層の厚さ、ここでは
10〜100μmの範囲で行った。
【0017】図4は応力とICの反り量との関係を示す
図であり、ここで、縦軸はICの反り量(μm)、横軸
は応力(105 kg/mm2 )である。この図では、D
/Bペースト層の厚さX、D/Bペーストの動的弾性率
EP を変化させたときのICの反り量と応力の関係を示
している。ICの反り量を0.8μm以下に抑えるには
応力を2.0×105 (kg/mm2 )以下にする必要
がある。
図であり、ここで、縦軸はICの反り量(μm)、横軸
は応力(105 kg/mm2 )である。この図では、D
/Bペースト層の厚さX、D/Bペーストの動的弾性率
EP を変化させたときのICの反り量と応力の関係を示
している。ICの反り量を0.8μm以下に抑えるには
応力を2.0×105 (kg/mm2 )以下にする必要
がある。
【0018】これらの結果から、ダイスボンディングペ
ースト層の厚さを、従来の10〜20μmにしたままで
不良の発生を抑えるためには、上記(1)式を用いて計
算すると、ダイスボンディングペーストの弾性率を2
2.7〜45.4(kg/cm 2 )以下にすればよいこ
とが分かる。次に、上記(1)式に示すようなボール変
形前後におけるボールの投影面積比から求めたボール歪
みεとワイヤボンディング条件との関係を図5に示す。
図5において、横軸はパワー(任意値)、縦軸は歪み
(ε)である。
ースト層の厚さを、従来の10〜20μmにしたままで
不良の発生を抑えるためには、上記(1)式を用いて計
算すると、ダイスボンディングペーストの弾性率を2
2.7〜45.4(kg/cm 2 )以下にすればよいこ
とが分かる。次に、上記(1)式に示すようなボール変
形前後におけるボールの投影面積比から求めたボール歪
みεとワイヤボンディング条件との関係を図5に示す。
図5において、横軸はパワー(任意値)、縦軸は歪み
(ε)である。
【0019】 ε=21n(D/D0 ) …(2) ここで、D,D0 はボールボンディング前後のボール直
径である。従来の樹脂Aではパワーの上昇に対してボー
ル歪みは上昇していく。それに対して本発明の低弾性樹
脂Bでは、パワーの変化に対してボール歪みは飽和傾向
を示し、一定値内に抑えることができる。ここで、Au
−4Nワイヤを放電溶融させ、ワイヤ先端を約55μm
φ程度(D0 )とする。電極間ピッチを80μm、電極
サイズを70μmとすると、隣接電極間は約10μmと
なる。図5の結果から、ボール径を計算すると、樹脂A
ではパワーは60でボール径は85μmとなりショート
するが、樹脂Bではパワーは60でボール径は75μm
となりショートしない。
径である。従来の樹脂Aではパワーの上昇に対してボー
ル歪みは上昇していく。それに対して本発明の低弾性樹
脂Bでは、パワーの変化に対してボール歪みは飽和傾向
を示し、一定値内に抑えることができる。ここで、Au
−4Nワイヤを放電溶融させ、ワイヤ先端を約55μm
φ程度(D0 )とする。電極間ピッチを80μm、電極
サイズを70μmとすると、隣接電極間は約10μmと
なる。図5の結果から、ボール径を計算すると、樹脂A
ではパワーは60でボール径は85μmとなりショート
するが、樹脂Bではパワーは60でボール径は75μm
となりショートしない。
【0020】上記したように、低弾性率の樹脂を用いて
ダイスボンディングを行うことにより、ICの反りを低
減することができ、ICの大型化に対して有効である。
またIC、実装基板間のワイヤボンディングにおいて、
従来のエポキシ系樹脂を用いた時に比べて弾性率が低い
ため樹脂が柔らかい。そのため、ワイヤボンディング時
において与えられるエネルギーが、接合部生成エネルギ
ー以上になるとエネルギーを低弾性率の樹脂で逃がし、
ワイヤボンディングにおけるワイヤボールの変形を抑え
ることができ、特に、微細ピッチ接続で有効である。
ダイスボンディングを行うことにより、ICの反りを低
減することができ、ICの大型化に対して有効である。
またIC、実装基板間のワイヤボンディングにおいて、
従来のエポキシ系樹脂を用いた時に比べて弾性率が低い
ため樹脂が柔らかい。そのため、ワイヤボンディング時
において与えられるエネルギーが、接合部生成エネルギ
ー以上になるとエネルギーを低弾性率の樹脂で逃がし、
ワイヤボンディングにおけるワイヤボールの変形を抑え
ることができ、特に、微細ピッチ接続で有効である。
【0021】以上の結果から、シリコン系樹脂Bを用い
ると、ワイヤボンディング条件が、パワーは40以上、
電極間ピッチ80μm以下でエポキシ系樹脂Aを用いた
時に比べてショートを防ぐ効果があるといえる。次に、
ワイヤボンディング条件に対するワイヤ引っ張り強度と
の関係を図6に示す。図6において、横軸はパワー、横
軸は引っ張り強度を示している。
ると、ワイヤボンディング条件が、パワーは40以上、
電極間ピッチ80μm以下でエポキシ系樹脂Aを用いた
時に比べてショートを防ぐ効果があるといえる。次に、
ワイヤボンディング条件に対するワイヤ引っ張り強度と
の関係を図6に示す。図6において、横軸はパワー、横
軸は引っ張り強度を示している。
【0022】本発明の低弾性樹脂Bは、従来の樹脂Aと
同様に十分なワイヤ引っ張り強度を示し、接合界面での
剥がれも発生しなかった。このように、低弾性樹脂を用
いることにより、ICの反りを低減できるだけでなく、
ボールの変形を抑えても十分な接合強度を得ることがで
きる。次に、本発明の第2実施例について説明する。
同様に十分なワイヤ引っ張り強度を示し、接合界面での
剥がれも発生しなかった。このように、低弾性樹脂を用
いることにより、ICの反りを低減できるだけでなく、
ボールの変形を抑えても十分な接合強度を得ることがで
きる。次に、本発明の第2実施例について説明する。
【0023】図7は本発明の第2実施例を示す半導体装
置の実装工程図(その1)であり、図8はその半導体装
置の実装工程図(その2)である。 (1)まず、図7(a)に示すように、シリンジ22を
用いて実装基板21上にエポキシ又はポリイミド系樹脂
23を塗布する。 (2)次に、図7(b)に示すように、コレット24を
用いてIC25を樹脂23上にダイスボンディングす
る。
置の実装工程図(その1)であり、図8はその半導体装
置の実装工程図(その2)である。 (1)まず、図7(a)に示すように、シリンジ22を
用いて実装基板21上にエポキシ又はポリイミド系樹脂
23を塗布する。 (2)次に、図7(b)に示すように、コレット24を
用いてIC25を樹脂23上にダイスボンディングす
る。
【0024】(3)次いで、図7(c)に示すように、
試料セット台26にビニルシリコンゴム27(厚さ10
〜15mm程度)を装着し、その上に実装基板21をセ
ットする。ここでシリコンゴムについては圧縮永久ひず
みの優れたビニルシリコンゴムを用い、その物理特性を
以下に示す。 引っ張り強さ:70kg/cm2 、伸び率:190%、
引裂強さ:12kg/cm2 次いで、図8に示すように、IC電極29、基板電極3
0間をワイヤ31により、ワイヤボンディングを行い、
ICを実装する。図8において、28はキャピラリであ
る。
試料セット台26にビニルシリコンゴム27(厚さ10
〜15mm程度)を装着し、その上に実装基板21をセ
ットする。ここでシリコンゴムについては圧縮永久ひず
みの優れたビニルシリコンゴムを用い、その物理特性を
以下に示す。 引っ張り強さ:70kg/cm2 、伸び率:190%、
引裂強さ:12kg/cm2 次いで、図8に示すように、IC電極29、基板電極3
0間をワイヤ31により、ワイヤボンディングを行い、
ICを実装する。図8において、28はキャピラリであ
る。
【0025】このように、実装基板下にシリコンゴムを
配置することにより、ワイヤボンディング時に与えられ
るエネルギーが、接合部生成エネルギー以上になると、
エネルギーをシリコンゴムに逃がし、ボール変形を抑え
ることができる。また、本発明は以下の利用形態を有す
る。 (1)弾性率数十kg/cm2 程度であれば、樹脂につ
いてはシリコン系のものに限定されるものではない。
配置することにより、ワイヤボンディング時に与えられ
るエネルギーが、接合部生成エネルギー以上になると、
エネルギーをシリコンゴムに逃がし、ボール変形を抑え
ることができる。また、本発明は以下の利用形態を有す
る。 (1)弾性率数十kg/cm2 程度であれば、樹脂につ
いてはシリコン系のものに限定されるものではない。
【0026】(2)試料台にセットする弾性体はワイヤ
ボンディング時の衝撃を緩和できるものであれば、シリ
コンゴムに限定されるものではない。なお、本発明は上
記実施例に限定されるものではなく、本発明の趣旨に基
づいて種々の変形が可能であり、これらを本発明の範囲
から排除するものではない。
ボンディング時の衝撃を緩和できるものであれば、シリ
コンゴムに限定されるものではない。なお、本発明は上
記実施例に限定されるものではなく、本発明の趣旨に基
づいて種々の変形が可能であり、これらを本発明の範囲
から排除するものではない。
【0027】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 (1)請求項1記載の発明によれば、低弾性率の樹脂を
用いてダイスボンディングを行うことにより、ICの反
りを低減することができる。特に、ICの大型化に対し
て有効である。
よれば、以下のような効果を奏することができる。 (1)請求項1記載の発明によれば、低弾性率の樹脂を
用いてダイスボンディングを行うことにより、ICの反
りを低減することができる。特に、ICの大型化に対し
て有効である。
【0028】また、ICと実装基板間のワイヤボンディ
ングにおいて、従来のエポキシ系樹脂を用いたときに比
べて、本発明の樹脂は、弾性率が低いため樹脂が柔らか
い。そのため、ワイヤボンディングにおいて与えられる
エネルギーが、接合部生成エネルギー以上になるとエネ
ルギーをゴムに逃がし、ボール変形を抑えることがで
き、特に、微細ピッチ接続では有効である。
ングにおいて、従来のエポキシ系樹脂を用いたときに比
べて、本発明の樹脂は、弾性率が低いため樹脂が柔らか
い。そのため、ワイヤボンディングにおいて与えられる
エネルギーが、接合部生成エネルギー以上になるとエネ
ルギーをゴムに逃がし、ボール変形を抑えることがで
き、特に、微細ピッチ接続では有効である。
【0029】(2)請求項2記載の発明によれば、上記
(1)の効果に加え、ICと実装基板間をワイヤボンデ
ィングする際において、実装基板下にシリコンゴムを配
置することにより、ワイヤボンディング時に与えられる
エネルギーが、接合部生成エネルギー以上になるとエネ
ルギーをシリコンゴムに逃がし、ボール変形を抑えるこ
とができる。
(1)の効果に加え、ICと実装基板間をワイヤボンデ
ィングする際において、実装基板下にシリコンゴムを配
置することにより、ワイヤボンディング時に与えられる
エネルギーが、接合部生成エネルギー以上になるとエネ
ルギーをシリコンゴムに逃がし、ボール変形を抑えるこ
とができる。
【図1】本発明の第1実施例を示す半導体装置の実装工
程図である。
程図である。
【図2】ICの反り量の定義についての説明図である。
【図3】ICの反り量と熱衝撃試験後の不良発生率との
関係を示す図である。
関係を示す図である。
【図4】応力とICの反り量との関係を示す図である。
【図5】ボール変形前後におけるボールの投影面積比か
ら求めたボール歪みとワイヤボンディング条件との関係
を示す図である。
ら求めたボール歪みとワイヤボンディング条件との関係
を示す図である。
【図6】ワイヤボンディング条件に対するワイヤ引っ張
り強度の関係を示す図である。
り強度の関係を示す図である。
【図7】本発明の第2実施例を示す半導体装置の実装工
程図(その1)である。
程図(その1)である。
【図8】本発明の第2実施例を示す半導体装置の実装工
程図(その2)である。
程図(その2)である。
【図9】従来のワイヤボンディングを用いたICの実装
工程図である。
工程図である。
10,22 シリンジ 11,21 実装基板 12 シリコン系の樹脂 13,24 コレット 14,25 IC 15,28 キャピラリ 16,29 IC電極 17,30 基板電極 18 金属ワイヤ 23 エポキシ又はポリイミド系樹脂 26 試料セット台 27 ビニルシリコンゴム 31 ワイヤ
フロントページの続き (72)発明者 北山 憂子 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内
Claims (2)
- 【請求項1】 半導体装置の実装方法において、(a)
実装基板上に弾性率約45.0kg/cm2 以下の樹脂
を塗布する工程と、(b)該樹脂上に半導体装置をダイ
スボンディングする工程と、(c)前記実装基板上の電
極と半導体装置の電極間をワイヤボンディングすること
を特徴とする半導体装置の実装方法。 - 【請求項2】 半導体装置の実装方法において、(a)
実装基板上に弾性率約45.0kg/cm2 以下の樹脂
を塗布する工程と、(b)該樹脂上に半導体装置をダイ
スボンディングする工程と、(c)前記実装基板と試料
台間に柔らかい弾性体を配置し、前記実装基板上の電極
と半導体装置の電極間をワイヤボンディングすることを
特徴とした半導体装置の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26375195A JPH09106999A (ja) | 1995-10-12 | 1995-10-12 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26375195A JPH09106999A (ja) | 1995-10-12 | 1995-10-12 | 半導体装置の実装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09106999A true JPH09106999A (ja) | 1997-04-22 |
Family
ID=17393791
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26375195A Withdrawn JPH09106999A (ja) | 1995-10-12 | 1995-10-12 | 半導体装置の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09106999A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000068295A (ja) * | 1998-08-25 | 2000-03-03 | Tomoegawa Paper Co Ltd | 電子部品用接着フィルム |
WO2002027780A1 (fr) * | 2000-09-29 | 2002-04-04 | Hitachi Chemical Co., Ltd. | Composant a semi-conducteur scelle par de la resine, materiau de fixation de puce et materiau de scellement utilise |
-
1995
- 1995-10-12 JP JP26375195A patent/JPH09106999A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000068295A (ja) * | 1998-08-25 | 2000-03-03 | Tomoegawa Paper Co Ltd | 電子部品用接着フィルム |
WO2002027780A1 (fr) * | 2000-09-29 | 2002-04-04 | Hitachi Chemical Co., Ltd. | Composant a semi-conducteur scelle par de la resine, materiau de fixation de puce et materiau de scellement utilise |
US6774501B2 (en) | 2000-09-29 | 2004-08-10 | Hitachi Chemical Co., Ltd. | Resin-sealed semiconductor device, and die bonding material and sealing material for use therein |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7005743B2 (en) | Semiconductor device using bumps, method for fabricating same, and method for forming bumps | |
US20020121680A1 (en) | Ultra-thin semiconductor package device and method for manufacturing the same | |
JP2001274316A (ja) | 半導体装置及びその製造方法 | |
JP2003188331A (ja) | リードフレームおよびこれを用いた半導体装置 | |
US20050035449A1 (en) | Method of manufacturing a semiconductor device to provide improved adhesion between bonding pads and ball portions of electrical connectors | |
US6847121B2 (en) | Semiconductor device and package product of the semiconductor device | |
US8017445B1 (en) | Warpage-compensating die paddle design for high thermal-mismatched package construction | |
JP2002343817A (ja) | 半導体装置ユニット | |
JPH09106999A (ja) | 半導体装置の実装方法 | |
JP4126840B2 (ja) | バンプを有する電子部品及びその実装方法 | |
US20050139974A1 (en) | Chip package structure | |
JPH0345542B2 (ja) | ||
JPH0715129A (ja) | 表面実装型半導体装置の実装構造および実装方法 | |
JP2012182392A (ja) | 半導体装置の製造方法 | |
JP3151323B2 (ja) | 半導体装置及びその製造方法 | |
JP3251436B2 (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
JP2779322B2 (ja) | 半導体パッケージの製造方法 | |
JPH03196534A (ja) | 半導体装置及びその製造方法 | |
JPH03194958A (ja) | 集積回路用パッケージ | |
JPH06224342A (ja) | リードフレーム及びその製造方法 | |
JPH06196614A (ja) | リードフレーム | |
JPH01208846A (ja) | 半導体装置 | |
JPH0250438A (ja) | 半導体記憶装置 | |
KR100696190B1 (ko) | 플립 칩 본딩방법 | |
JPH06295974A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030107 |