CN1426093A - 用于制造半导体功率器件的方法 - Google Patents

用于制造半导体功率器件的方法 Download PDF

Info

Publication number
CN1426093A
CN1426093A CN02155731A CN02155731A CN1426093A CN 1426093 A CN1426093 A CN 1426093A CN 02155731 A CN02155731 A CN 02155731A CN 02155731 A CN02155731 A CN 02155731A CN 1426093 A CN1426093 A CN 1426093A
Authority
CN
China
Prior art keywords
wafer
semiconductor
layer
semiconductor layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02155731A
Other languages
English (en)
Other versions
CN1267970C (zh
Inventor
铃木干昌
则武千景
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002106327A external-priority patent/JP3620511B2/ja
Priority claimed from JP2002264135A external-priority patent/JP3620528B2/ja
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN1426093A publication Critical patent/CN1426093A/zh
Application granted granted Critical
Publication of CN1267970C publication Critical patent/CN1267970C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02035—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)

Abstract

利用以下步骤制造一种具有较低接通电阻的半导体器件。首先，形成晶片，该晶片包括一个半导体层以及一个位于半导体层上的半导体元件层。随后，从设有半导体层的侧面均匀地磨削晶片，以达到预定的厚度。接着，从设有半导体层的侧面蚀刻晶片，以达到预定的厚度，同时，掩蔽晶片的周边，使其与蚀刻剂隔离，以在周边处形成一个边缘。通过位于周边处的边缘加强晶片，因此即使晶片较大，也能够在通过蚀刻使晶片变薄之后的后续步骤中防止晶片破裂或翘曲。

Description

用于制造半导体功率器件的方法
技术领域
本发明涉及一种用于制造半导体功率器件的方法。通过这种方法，能够改善该器件的接通电阻或开态电阻(ON resistance)。
背景技术
目前已提出多种方法来降低功率器件的接通电阻。在这些方法中，包含在所述器件中的半导体层的电阻被降低。例如，对应于美国专利5,242,862的JP-B-2513055披露了一种用于制造竖直半导体功率器件的方法。该方法包括以下步骤：首先，在半导体晶片的前表面上形成一个包括金属氧化物半导体场效应晶体管(MOSFET)的器件层以及一个前表面电极。随后，从与前表面相对的后表面均匀磨削晶片，以使晶片具有200-450μm的厚度。接着，在晶片的后表面上形成一个后表面电极。通过磨削使包含在功率器件中的半导体层变薄，从而降低半导体层的电阻。结果是，功率器件的接通电阻被降低。
但是，利用该公开文献的方法，如果将晶片磨削至比200μm更薄，那么晶片的脆性将会显著增大。结果是，由于在磨削期间或从晶片上剥除附着至晶片上的粘附薄膜时将导致晶片破裂，从而将降低晶片的产量。因此，实质上，通过该公开文献的方法不可能制造比200μm更薄的晶片。即，通过该文献的方法实质上不可能大大降低功率器件的接通电阻。
另一方面，JP-A-5-121384披露了一种能够解决上述问题的方法。在该方法中，利用具有直径小于晶片直径的砂轮的抛光机，仅在后表面的中央区域使晶片变薄，并且在抛光后，在晶片的周边处形成一个边缘。由于晶片在周边处未变薄，因此所述边缘具有晶片的原始厚度，以便加强晶片。因此，能够制造比200μm更薄的晶片。
但是，利用在JP-A-5-121384中披露的方法，晶片在经过抛光的后表面上被损坏。因此，后表面和形成于后表面上的后表面电极之间的接触电阻比较高。另外，由于利用直径小于晶片直径的砂轮对晶片进行抛光，因此，实质上不能在中央区形成用于加强中央区的梁。结果是，如果需抛光具有较大直径的晶片，那么晶片则可能破裂或翘曲。因此，在这种情况下，在JP-A-5-121384中披露的方法并不是有效的。
发明内容
考虑到上述情况，本发明的一个目的在于提供一种用于制造半导体器件的方法，该半导体器件具有较低的接通电阻，同时即使晶片具有较大直径，也能够防止晶片在制造过程中破裂或翘曲。
在本发明中，在一个半导体层上设有一个半导体元件层的半导体器件是通过以下步骤制成的。首先，形成一个半导体晶片，其包括一个半导体层以及一个位于半导体层上的半导体元件层。该晶片具有第一表面，所述半导体元件层位于该第一表面的侧面。该晶片还具有第二表面，该第二表面与第一表面相对，并且所述半导体层位于其侧面。随后，从第二表面将晶片均匀地磨削至预定的厚度。接着，从第二表面将晶片蚀刻至预定的厚度，同时掩蔽晶片的周边，以使其与蚀刻剂隔离，从而在周边处形成一个边缘。
作为一种替换方案，在一个半导体层上设有一个半导体元件层的半导体器件可通过以下步骤制成。首先，形成一个半导体晶片，其包括一个具有较低杂质浓度的半导体层以及一个位于该半导体层上的半导体元件层。该晶片具有第一表面，所述半导体元件层位于其侧面。该晶片还具有第二表面，该第二表面与第一表面相对，并且所述半导体层位于其侧面。随后，从第二表面将晶片均匀地磨削至预定的厚度。接着，从第二表面将晶片蚀刻至预定的厚度，同时掩蔽晶片的周边，以使其与蚀刻剂隔离，从而在周边处形成一个边缘。之后，在第二表面上形成一高杂质浓度层，其具有高于半导体层的杂质浓度。
附图简述
结合附图，从以下的详细描述中将可更清楚地理解本发明的上述和其它目的、特点和优点。在附图中：
图1A-1D为示意性剖面图，其显示了利用本发明第一实施例的方法制造半导体功率器件的步骤；
图2为示意性剖面图，其显示了利用第一实施例的方法制造半导体功率器件的一个步骤；
图3为示意性剖面图，其显示了利用第一实施例的方法制造半导体功率器件的一个步骤；
图4为示意性剖面图，其显示了利用第一实施例的方法制造半导体功率器件的一个步骤；
图5为示意性剖面图，其显示了利用第一实施例的方法制造半导体功率器件的一个步骤；
图6为示意性剖面图，其显示了利用第一实施例的方法制造半导体功率器件的一个步骤；
图7A为将半导体晶片分离成半导体基片后的示意性平面图；
图7B为沿线VIIB-VIIB剖开的示意性剖面图；
图8为一蚀刻罐的示意性剖面图；
图9为一蚀刻设备的示意性剖面图；
图10为蚀刻罐的局部放大剖面图；
图11为第一实施例的半导体功率器件的局部放大视图；
图12为显示接触电阻和晶片的变薄方法之间关系的图表，其中接触电阻为晶片的后表面与形成于后表面上的电极之间的电阻；
图13为第二实施例的半导体功率器件的局部放大视图；
图14为一半导体晶片的平面图，除了在其周边处具有边缘以外，所述晶片在其中央区域具有梁；
图15为具有类似于栅格的梁的半导体晶片的平面图；
图16A-16C为图13中的半导体功率器件的改进形式的局部剖面图；
图17A-17F为示意性剖面图，其显示了利用本发明第三实施例的方法制造半导体功率器件的过程；
图18为在图17中的圆XVIII处的剖面的局部放大视图；
图19A-19J为显示半导体晶片的蚀刻步骤的示意性剖面图；
图20为示意性剖面图，其示出了在半导体晶片的蚀刻中将要解决的问题；
图21A-21C为示意性剖面图，它们分别显示了在磨削之前、磨削之后以及在形成聚酰亚胺边缘之后的晶片一端的形状；
图22为示意性剖面图，其显示了在半导体晶片的蚀刻中，采用第三
实施例的方法的效果；
图23为示意性剖面图，其显示了一种在蚀刻后利用去离子水漂洗晶片的状态；
图24A-24E为示意性剖面图，其显示了一种制造具有一个常规金属电极和一钝化膜的半导体功率器件的工艺；
图25为显示晶片破损率和晶片厚度之间关系的图表；
图26为显示晶片破损率和钝化膜、聚酰亚胺边缘、以及铝合金膜的组合之间关系的图表；
图27A-27F为示意性剖面图，其显示了利用本发明第三实施例的方法制造半导体功率器件的另一种工艺。
具体实施方式
下面参照不同实施例，对本发明进行详细描述。
第一实施例
如图1A所示，一半导体晶片1包括一个为n+型或p-型且具有较高杂质浓度的半导体层200，以及一个位于半导体层200上的半导体元件层2。半导体元件层2包括有半导体元件。半导体晶片1具有第一表面1a或前表面1a以及与前表面1a相对的第二表面1b或后表面1b。晶片1的厚度为625μm。
如图2所示，利用砂轮3从后表面1b均匀地磨削晶片1，以使晶片1具有例如250μm的厚度。在磨削中，应使整个后表面1b减薄至规定的厚度。在磨削之后，晶片1具有图1B所示的剖面结构。随后，如图3所示，在后表面1b上贴附一胶粘带13，利用刀具5在元件层2中形成多个切槽6，每一个切槽均距离前表面1a具有预定的深度。
接着，如图4所示，在前表面1a上贴附防护件4或胶粘带4，将晶片1置于蚀刻罐8中的预定位置处，以便在晶片1的蚀刻期间，除了由垫圈或垫圈9掩蔽的后表面1b的周边以外，使后表面均暴露于蚀刻剂7中。随后，通过蚀刻剂7从后表面1b对晶片1进行蚀刻，直至晶片1的厚度在蚀刻区中达到100μm。在蚀刻之后，晶片1在蚀刻区的厚度大于切槽的深度。通过所述蚀刻，如图1C所示，由于在蚀刻期间晶片1的周边由垫圈9掩蔽，因此，在晶片1的周边形成边缘10。同时，在晶片1中形成由边缘10限定的凹槽11。
随后，如图1D所示，通过利用真空蒸发、溅射、CVD等方法对金属进行蒸镀，从而在整个后表面1b上形成一后表面电极12或漏极12。随后，如图5所示，支承晶片1和胶粘带4，以便前表面1a向下，并通过一压制辊14滚压晶片，以使其弯曲。通过弯曲变形，晶片1沿切槽6破裂，并分离为多个半导体器件15或半导体基片15。最后，如图6所示，从图7所示的晶片1中收集每个基片15，并使其安装在预定的位置处。
下面，将详细描述在图4中示意性描述的蚀刻步骤。如图8所示，蚀刻罐8包括一个板状罐底座20以及一个圆筒状罐圈21。将晶片1设置在罐底座20的顶部，并将罐圈21设置在晶片1的顶部，以便晶片1封闭罐圈21的开口。罐底座20的中央区域为用于保持晶片1的工作台。环形凹槽22位于环绕所述工作台的罐底座20的周边处。罐圈21的凸起23装配在环形凹槽22内。环状凹槽22用于使罐圈21对中定位。如图8所示，扁平且呈环状的下密封面S1环绕着环形凹槽22位于罐底座20上。在下密封面S1中设有一个环形凹槽24，以起到真空密封槽的作用。
将环状内部垫圈9固定在罐圈21下部的内表面上。内部垫圈9能够防止蚀刻剂7从由罐圈21和固定在罐底座20上的晶片1形成的蚀刻槽中漏出。另外，扁平且呈环状的上密封面S2设置在罐圈21下部的凸缘上，如图8所示。在上密封面S2中设有一个环形凹槽25，以起到真空密封槽的作用。使具有如图8所示的X状剖面环状的外部垫圈26位于下密封面S1和上密封面S2之间。通过利用真空泵将空气抽出环形凹槽24，25，使外部垫圈26收缩，以固定罐底座20和罐圈21，同时允许内部垫圈9密封罐圈21和晶片1之间的间隙。
如图9所示，将图8所示的蚀刻罐8安装在罐蚀刻系统中。随后，将蚀刻剂7供给至蚀刻罐8。内部垫圈9不仅能够密封罐圈21和晶片1之间的间隙以与蚀刻剂7隔离，而且还能够使晶片1的周边与蚀刻剂7隔离。因此，当蚀刻罐填充有蚀刻剂7时，蚀刻剂7不会接触后表面1b上的晶片1的周边。
特别是，将蚀刻罐8安装至一罐载置台27上，蚀刻罐8的上部开口由盖28闭塞。搅拌器29由盖28支承，同时由密封材料30密封。搅拌器29由马达31驱动，以搅拌蚀刻剂7。用于加热蚀刻剂7的加热器32也由盖28支承，同时由密封材料33密封。用于探测蚀刻剂7温度的温度传感器34也由盖28支承，同时由密封材料35密封。在由图9中的罐蚀刻系统进行蚀刻期间，由搅拌器29连续搅拌蚀刻剂7，同时通过温度控制器36电控加热器32，以便将蚀刻剂7的温度保持在预定的温度，该温度由温度传感器34探测。
另外，盖28包括一用于去离子水(DIW)的通道37，因此能够沿罐圈21的内壁下落地将去离子水供给至蚀刻罐8内。盖28还包括一个排放口38，其用于通过使废水溢出蚀刻罐8而将废水排出。如图9所示，罐底座20包括一个厚度检测器39，其用以检测晶片1在凹槽11底部的厚度，并且对蚀刻过程进行监测，以探测蚀刻结束时刻，如图10所示。厚度检测器30能够根据在前表面1a上反射的第一光线和在后表面1b上反射的第二光线检测晶片1在凹槽11底部的厚度。
在蚀刻掉预定的厚度且晶片1在凹槽11底部的厚度达到预定厚度时，经通道37将去离子水供给至蚀刻罐8内，以稀释并冷却蚀刻剂7，并停止蚀刻工艺。废水从排放口38排放。随后，真空泵停止从环状凹槽24，25抽出空气，且使环状凹槽24，25恢复至大气压力。随后，除去盖28和罐圈21。在此阶段，经蚀刻的硅晶片1具有图1C所示的剖面结构。
在现有技术所建议的方法中，如上所述，利用直径小于晶片的砂轮使晶片变薄，因此减薄的区域必须呈圆形，以提供最大数量的基片。结果是，变薄区域的尺寸由晶片的定位平面限定。相反，利用图9的蚀刻系统，在由后表面1b对晶片1进行蚀刻时，通过利用垫圈9掩蔽后表面1b的周边，以不受蚀刻剂7的作用，从而形成边缘10。因此，可以形成符合晶片1外形的边缘10。即，如图7A所示，边缘10在晶片1的定位平面处为线性，而在晶片1周边的其余部分处呈弧状。因此，利用图9的蚀刻系统，与所建议的方法相比，能够更有效地利用晶片的尺寸。
虽然晶片1的厚度在凹槽11处变薄至100μm，但是晶片1在其周边具有边缘10，在该处晶片的厚度为250μm。因此，能够避免晶片1破裂或翘曲。结果是，能够利用具有相对较大直径的晶片，以便使用图9的蚀刻系统来制造半导体功率器件。另外，图2所示的磨削步骤的周期通常短于图4中所示的蚀刻步骤的周期。因此，与单独使用蚀刻步骤的情况相比较，磨削步骤与蚀刻步骤的结合能够缩短半导体基片15的制造工艺的时间。
如图4所示，利用贴附在前表面1a上的胶粘带4使晶片1设置在蚀刻罐8中的预定位置处。因此，即使在蚀刻步骤期间凹槽11的底部到达切槽6并且晶片1破裂，由于晶片1是由胶粘带4支承的，因此也能够防止晶片1分离。
如图10所示，对蚀刻工艺进行监测，以利用厚度检测器39检测蚀刻结束时刻，因此与根据蚀刻速度确定蚀刻结束时刻的情况相比，能够更准确地对晶片1进行蚀刻。
如图11所示，作为竖直型功率器件的每一半导体基片15均包括一个半导体元件层2。半导体元件层2位于n+-型或p--型半导体层200的表面上。每一半导体元件层2均包括一个n-一型漂移层40，该漂移层通过外延生长形成于半导体层200的表面。在n-一型漂移层40的表面上，设有一p-型基极层41。在p-型基极层41的表面，设有一个n+型源区。每一半导体基片15均具有一个沟槽43，该沟槽从源区42的表面通过源区42和基极层41延伸至漂移层40，如图11所示。在限定了沟槽43的表面上设置一个门一绝缘膜44。由掺杂多晶硅制成的门电极45位于沟槽43中的门-绝缘膜44上。
门电极45、基极层41以及源区42由层间绝缘膜46覆盖，该层间绝缘膜由硼磷硅玻璃(BPSG)制成。通过在层间绝缘膜46中形成的接触孔46a，源电极47与基极层41和源区42形成电接触。虽然未作说明，但是应在前表面1中设置一个与门电极45形成电接触的门金属膜以及一个由聚酰亚胺树脂制成的表面保护膜。漏极12位于后表面1b上。在进行图1C的蚀刻步骤后，形成漏极12。
在图4所示的蚀刻方法中，晶片1在边缘10处比在凹槽11底部厚得多。因此，在使晶片1变薄时，能够防止晶片1翘曲或破裂。因此，利用图4所示的蚀刻方法，能够使晶片变得非常薄，同时在蚀刻之后的步骤中能够防止晶片1破裂或翘曲。另外，如下面将详细描述的那样，通过利用图4所示的蚀刻方法使晶片1变薄，能够降低半导体层200和漏极电极12之间的高接触电阻。结果是，能够提供具有非常低的接通电阻的竖直型功率器件。
如图12所示，半导体层和漏极电极之间的接触电阻取决于晶片的变薄方法。为了测量图12中的接触电阻，将具有电阻率为0.001至0.006Ωcm的n-型晶片用作所述半导体层，以钛(Ti)形成漏极。所采用的变薄方法为：(I)仅磨削，(II)磨削以及在磨削后利用包括氢氟酸和硝酸的蚀刻剂进行蚀刻，以及(III)磨削以及在磨削后利用包括氢氟酸、硝酸和硫酸的蚀刻剂进行蚀刻。
如图12所示，仅包括磨削的方法(I)提供的接触电阻远高于包括蚀刻的方法(II)和(III)所提供的接触电阻。当磨削晶片时，会在磨削表面上形成由无定形硅组成且厚度为几百毫微米的损坏层。即，在损坏层中会损坏晶片的晶格。所以，通过半导体层和漏极之间的界面处的损坏层阻碍电流。因此，半导体层和漏极之间的接触电阻在仅包括磨削的方法(I)中增大。另一方面，通过在包括蚀刻的方法(II)，(III)中进行蚀刻能够消除损坏层，以便在不会产生损坏层的情况下，可在晶体硅上形成漏极。因此，通过结合使用磨削和蚀刻，能够降低半导体层和漏极之间的接触电阻。
另外，当利用具有粗糙度为#2000的砂轮磨光晶片时，磨光表面的粗糙度Ra为大约10nm。与之相对照，当利用包括氢氟酸、硝酸和硫酸的蚀刻剂蚀刻晶片时，被蚀刻的表面的粗糙度Ra大约为150nm。即，通过结合磨削和蚀刻可增大粗糙度Ra。当粗糙度Ra增大时，会增大半导体层和漏极电极之间的实际接触电阻。因此，通过结合磨削和蚀刻能同时增大半导体层和漏极电极之间的附着性能。
顺便说一下，不是必须使用包括蚀刻罐8的图9中所示的罐蚀刻系统来蚀刻在周边形成有边缘10的晶片1。代替图9中所示的罐蚀刻系统，可以使用如旋转蚀刻系统这样的其它蚀刻系统，只要这类蚀刻系统能够对晶片进行蚀刻以在其周边形成边缘10即可。
第二实施例
图13的半导体晶片16为一种竖直型功率器件，并在以下方面不同于图11的半导体基片15。图11中的半导体层200具有较高的杂质浓度。另一方面，图13中的半导体层201为n--型，且具有较低的杂质浓度。虽然未说明，但是图13中的半导体层201是利用切克劳斯基(CZ)方法形成的。在图13的半导体层201的后表面1b中，设有高杂质浓度层48或n+-型偏移层48，其杂质浓度高于半导体层201。
除了n+－型偏移层48外，图13的半导体层16以与图11中的半导体基片15相同的方式形成。首先，制备一晶片1。晶片1包括一个为n-－型且利用CZ方法形成的半导体层201，以及一个位于半导体层201上的半导体元件层2。晶片1具有前表面1a，在其侧面设有所述半导体元件层2；以及后表面1b，该后表面与前表面1a相对且在其侧面设有半导体层201。之后，以与图2所示相同的方式，利用砂轮3从后表面1b磨光晶片1。随后，以与图3所示相同的方式，在后表面1b上贴附一条胶粘带4，利用刀具5在元件层2中形成多个切槽6，每一个切槽均具有距离前表面1a的预定深度。
接着，以与图4所示相同的方式，在前表面1a上贴附一条胶粘带4，且将晶片1设置在蚀刻罐8中的预定位置处，以便在晶片1的蚀刻期间，除了由垫圈9掩蔽的后表面1b的周边以外，使后表面1b暴露于蚀刻剂7。随后，利用蚀刻剂7从后表面1b对晶片1进行蚀刻，以在蚀刻期间，在晶片1的周边(在该处晶片1被掩蔽)形成边缘10。通过蚀刻，在晶片1中形成由边缘10限定的凹槽11。
随后，如图13所示，在后表面1b形成具有较高杂质浓度的n+型偏移层48。随即，通过利用真空蒸发、溅射、CVD等方法对金属进行蒸镀，在整个后表面1b上形成漏极12。随后，如图5所示，支承晶片1和位于前表面1a上的胶粘带4，以便前表面1a向下，并通过压制辊14压制晶片1，以使其弯曲。通过弯曲变形，晶片1沿切槽6破裂，并分离为多个半导体器件16或半导体基片16。最后，如图6所示，从胶粘带4收集每个晶片16，并使其固定在预定的位置处。
在图13的半导体基片16的制造工艺中，直接利用外延生长技术在半导体层201上形成一个p-型基极层41，所述半导体层为n-－型，且具有较低的杂质浓度。相反，在图11的半导体基片15的制造工艺中，利用外延生长技术在半导体层200上形成n-－型漂移层40和p-型基极层41。因此，图13中的半导体基片16的制造成本低于图11中半导体基片15的制造成本。另外，在图13中的半导体基片16中，具有较高杂质浓度的n+型漂移层48位于具有较低杂质浓度的半导体层201和漏极12之间。因此，通过n+-型漂移层48可降低n-－型半导体层201和漏极12之间的高接触电阻。
如果在磨削且不进行蚀刻之后，在晶片1的后表面1b上形成n+－型漂移层48，那么在磨削晶片1时在后表面1b中产生的损坏层会降低n+型漂移层48中载体的迁移率。结果是，n+－型漂移层48和漏极电极12之间的接触电阻较高，尽管n+－型漂移层48会降低半导体层201和漏极12之间的高接触电阻。
但是，可通过以与图4中步骤相同的方式进行蚀刻，从而使晶片1变薄。因此，通过蚀刻能够消除在后表面1b中的损坏层，并且n+－型漂移层48具有相对较高的质量。结果是，通过n+－型漂移层48能够有效地减小半导体层201和漏极电极12之间的高接触电阻。
在形成n+－型漂移层48之前对后表面1b进行蚀刻时，优选地，被蚀刻的后表面1b具有足够小的表面粗糙度，从而形成为一个镜面。其原因在于：形成n+－型漂移层48以具有均匀的杂质浓度，并且如果掺入杂质并使其扩散到成为镜面的后表面1b内，那么n+－型漂移层48和漏极12之间的接触电阻则是均匀的。可以利用包括硝酸、氢氟酸、硫酸和磷酸的蚀刻剂对后表面1b进行蚀刻，以形成镜面。
可以按以下方式对用于制造图11和13的半导体基片15，16的上述方法进行改进。
在上述方法中，当在蚀刻罐8中蚀刻每一晶片1时，除了后表面1b的周边被垫圈9掩蔽以外，每一个后表面1b均暴露于蚀刻剂中，以便每一个晶片1均具有边缘10以及凹槽11，如图1C所示。但是，可以利用垫圈和已知的掩蔽材料并以其它形状掩蔽每一后表面1b。例如，如图14所示，通过与每一后表面1b交叉的掩模在每一凹槽内可形成梁50。每一凹槽11的较薄底部均由梁50加强，因此，除了边缘10以外，通过形成梁50能够进一步防止每一晶片1的翘曲或破裂。利用梁50更易于加大每一晶片1的尺寸，以提高半导体基片15，16的生产率。如图15所示，梁50可以栅格的形状形成。
在利用图9所示的罐蚀刻系统进行蚀刻时，应对蚀刻过程进行监测，以准确地探测蚀刻结束时刻，如图10所示。但是，如果基片15，16的厚度的要求允许，则可根据每一晶片1的蚀刻速率确定蚀刻结束时刻。
在图2所示的磨削方法中，每一晶片1被变薄至250μm。但是，厚度不应局限于250μm，并可以使每一晶片1变薄至任意厚度，只要在包括有磨削的基片15，16的制造步骤中，在每一晶片1上施加任意力时，每一晶片1能够避免翘曲或破裂即可。
在利用图9所示的罐蚀刻系统进行蚀刻时，每一晶片1被蚀刻至在凹槽11的底部具有100μm的厚度。但是，可以将每一晶片1蚀刻至任意厚度，只要在制造步骤中处理晶片1时，例如在从蚀刻罐8除去晶片1时，能够避免每一晶片1破裂即可。
在半导体基片15，16的制造工艺中，图2和3所示的步骤在顺序上可互换。即，可在形成距离前表面1a均具有预定深度的每一切槽6后，利用砂轮3从后表面1b磨削每一晶片1，以便晶片1具有预定厚度。无论采用哪一顺序，每一晶片1均通过磨削均匀地变薄。因此，通过利用图9所示的罐蚀刻系统进行蚀刻，可很容易地进一步使晶片1变薄。
在图5所示的方法中，每一晶片1均会沿由如图3所示的刀具5形成的切槽6破裂，并且每一晶片1通过利用压制辊14对晶片1进行压制而分离为多个半导体基片15，16。但是，在不形成图3所示的切槽6的情况下，并代替图5所示的压制辊14，也可利用图3所示的刀具5使每一晶片1分离为多个半导体基片15，16。在这种情况下，通过用刀具5从前表面1a切削晶片1，可以使每一晶片1分离为多个半导体基片15，16。
图11和13所示的半导体基片15，16为n沟道金属氧化物半导体场效应进体管(MOSFET)。但是，用于制造半导体基片15，16的方法同样可适用于竖直式双极晶体管、竖直式IGBT等。
在图13的半导体基片16的制造过程中，在晶片1的后表面1b中形成n+－型漂移层48，以减小半导体层20和漏极20之间的接触电阻。但是，为了减小接触电阻，所形成的层不应局限于n+型漂移层48。如图16A所示，代替n+－型漂移层48，可以形成p+－型并具有高杂质浓度的p+－型漏极层49，以使其位于半导体层201的后表面1b中。
作为可选择的方案，如图16B和16C所示，可以结合形成n+－型漂移层48和p+－型漏极层49。在图16B中，n+－型漂移层48和p+－型漏极层49采用层叠结构。在图16C中，n+型漂移层48和p+型漏极层49位于半导体层201和漏极12之间。
在图13所示的半导体基片16的制造过程中，采用了利用切克劳斯基(CZ)方法制造的晶片。但是，取而代之，可以采用利用浮区法(FZ)形成的晶片。
在半导体基片15，16中，n-－型漂移层40、p-型基极层41、n+－型源区、半导体层200，201以及n+－型漂移层48中的每一个的导电类型均可相反。
在图11的半导体基片15的制造过程中，通过外延生长在具有较高杂质浓度的半导体层200上形成n-－型漂移层40。取而代之，可以通过使n-－型或p+－型杂质扩散至n-－型晶片内形成层40，200。
第三实施例
就采用了图9所示的罐蚀刻系统的蚀刻方法而言，JP-A-2000-124166披露了这样一种方法，即在利用后表面磨削机预先使晶片变薄至大约300μm之后，利用罐蚀刻系统和KOH水溶液使晶片变薄至5～100μm。作为可选择的方案，JP-A-2000-91307披露了一种利用例如重量百分比为22％的四甲基氢氧化铵(TMAH)水溶液蚀刻硅晶片的方法。
在采用了图9所示的罐蚀刻系统的蚀刻方法中，在蚀刻期间，如图7A和7B所示，通过以垫圈9掩蔽晶片1的周边，在第一和第二实施例的晶片1的每一周边处形成边缘10。因此，虽然每一晶片1的厚度在凹槽11的底部为100μm，但是，每一晶片1在其周边处由边缘10加强，在所述边缘10处，每一晶片1的厚度均为250μm。因此，能够防止晶片1破裂或翘曲。但是，在图17A-17B所示的机加工步骤中，能够进一步确保防止晶片1发生破裂。
例如，如下所述，图11中的沟槽-门型竖直式功率MOSFET15是利用图17A-17F所示的步骤制造的。如图17A所示，利用已知的半导体制造方法形成一晶片101，其厚度为625μm，且包括多个半导体元件区域210以及一个半导体层200。晶片101具有前表面1a以及与前表面1a相对的后表面1b。特别地，按如下方式形成每一区域。首先，通过外延生长在半导体层200的表面上形成n-－型漂移层40和p-型基极层41。随后，在每一区域210的p-型基极层41的表面中形成n+－型源区42。
形成沟槽43，其从源区42的前表面经源区42和基极层41竖直延伸至漂移层40。随后，在限定了沟槽43的表面上形成门-绝缘膜44，且在沟槽43中的门－绝缘膜44上形成由掺杂多晶硅制成的门电极45。形成一个层间绝缘膜46，并且在层间绝缘膜46中形成接触孔46a。
随后，如图17B所示，按照以下方式，在每一区域210上形成一个源电极47，该源电极包括一个作为阻挡层金属的Ti/TiN膜220，该膜包括一个钛膜和一个氮化钛膜，以及一个加强膜或铝合金膜230。首先，通过溅射形成钛层和氮化钛层，以具有300nm的总厚度。在氮化钛层上形成厚度为5μm的铝合金层。例如，可以使用一种包括铝和硅的合金以及另一种包括铝、硅和铜的合金作为铝合金膜230。接着，每一Ti/TiN膜220和每一铝合金膜230均利用光刻法和蚀刻法由钛、氮化钛和铝合金层同时进行图案形成。随后，在还原气氛下，以大约450℃烧结每一Ti/TiN膜220和每一铝合金膜230。
接着，如图17所示，按下面所述方式，在每一源电极47上形成还起到钝化膜作用的另一加强膜240或聚酰亚胺膜240。首先，利用旋转镀膜机涂敷液态聚酰亚胺，以形成厚度为10μm的聚酰亚胺层。之后，利用光刻法和蚀刻使聚酰亚胺层形成图案。随后，在大约350℃的温度下使形成图案的聚酰亚胺层固化，以使形成图案的聚酰亚胺膜充分进行亚胺化反应，从而完成每一个聚酰亚胺膜240。如后面所描述的那样，晶片101由厚度为5μm的铝合金膜230以及厚度为10μm的聚酰亚胺膜240加强。
当形成聚酰亚胺膜240时，按照下面描述的那样，在围绕着区域210的晶片101的周边处形成止动膜250或较厚的聚酰亚胺边缘250。首先，如图18所示，利用刷子在距离晶片101周缘5mm内的区域中的周边上涂敷预固化的液态聚酰亚胺。随后，在大约350℃的温度下使预固化液态聚酰亚胺固化而形成聚酰亚胺边缘250。该聚酰亚胺边缘250应充分厚，以沿图18的水平方向起到止动器的作用，如后面所说明的那样。
随后，如图17D所示，利用砂轮从后表面1b磨削其中半导体部分200，210的厚度为625μm的晶片101，以便半导体部分200，210具有250μm的厚度。在磨削之前，利用较厚的胶粘膜使晶片101紧贴在前表面1a上，以便保护前表面1a。胶粘膜应足够厚，以防止晶片101在磨削期间因位于晶片101周边的聚酰亚胺边缘250引起的不均匀性而产生破裂。
接着，如图17E所示，从后表面1b蚀刻晶片101，直至半导体部分200，210的厚度在蚀刻区达到100μm，或直至将半导体部分200，210蚀刻掉150μm。将TMAH作为蚀刻剂。下面，将对蚀刻的步骤进行详细说明。首先，如图19A所示，在使环形垫圈320位于圆柱形第一元件300和环形第二元件310之间，利用外螺纹和设置在第二元件310中的对应内螺纹330将第一和第二元件300，310紧固在一起，以使垫圈320在元件300，310之间固定。
随后，如图19B所示，将晶片101置于垫圈320上，以便后表面1b朝向在后表面1b周边处的垫圈320。接着，如图19C所示，将第三元件340连接在第二元件310上，以使晶片101固定在垫圈320和第三元件340之间。随后，通过一条减压通道35对第一和第二元件300，310之间的空间减压，以便第一和第二元件300，310彼此附着，并且晶片101和垫圈320在不产生可能导致蚀刻剂泄漏的间隙的情况下接触。
其后，如图19D所示，使图19C所示的组件倒置并填充一种蚀刻剂360。随后，如图19E所示，利用一个第四元件370覆盖填充有蚀刻剂360的组件。第四元件370包括一个加热器380以及一个搅拌器390，利用加热器380和搅拌器390加热并搅拌蚀刻剂360，与此同时对晶片101进行蚀刻。在经过预定的蚀刻期间之后，从图19E的组件中拆除第四元件370，如图19F所示。排出蚀刻剂360，如图19G所示。随后，将图19G的组件倒置，从图19G的组件中拆除第三元件340，如图19H所示。
接着，如图19I所示，从后表面1b局部并略微向上推动晶片101。随后，如图19J所示，在晶片101周边，通过一对钳子夹住晶片101，在该处晶片101由垫圈320掩蔽且相对较厚，并由图19H所示的组件收集。但是，如图20所示，如果未形成聚酰亚胺边缘250，则晶片101的边缘将易于侵入第一和第二元件300，310之间的间隙，并且在收集晶片101时，晶片101易于破裂。
如图21A所示，晶片101最初在其端部具有斜角边缘，因而在图17D的磨削步骤之前，所述边缘具有较大的角。因此，如果在不磨削的情况下对晶片101进行蚀刻，即使未形成聚酰亚胺边缘250，也不会产生上述问题。但是，在这种情况下，即使使用具有22％浓度的TMAH水溶液作为蚀刻剂，由于晶片101的蚀刻速度较低如为0.8μm/min，因此生产率会降低。所以，从生产率的观点来看，磨削实际上是不可避免的。
如图21B所示，如果未形成聚酰亚胺边缘250，那么在磨削之后晶片101的边缘将会比较尖，并且晶片101的边缘将易于侵入第一和第二元件300，310之间的间隙，如图20所示。但是，在图17C的步骤中，在晶片101的周边形成有聚酰亚胺边缘250，因此所述边缘具有较大的角，且在磨削之后，晶片101在其端部相对较厚，如图21C所示。所以，如图22所示，由于聚酰亚胺边缘250能够起到止动器的作用，因而晶片101的边缘不会侵入第一和第二元件300，310之间的间隙。因此，在收集晶片101时，能够避免晶片101破裂。
如图19J所示，在收集晶片101之后，晶片102位于晶片承载件400中，并且利用去离子水(DIW)对晶片101进行漂洗，如图23所示。此时，通过DIW的液流对晶片101加压并使其变形。但是，晶片101通过具有弹性且厚度为5μm的铝合金膜230以及具有弹性且厚度为10μm的聚酰亚胺膜240被加强。因此，在漂洗期间由DIW的液流使晶片101变形时，能够防止晶片101破裂。
另一方面，利用图24A-24E所示的制造步骤制造具有常规金属电极和钝化膜的沟槽-门型竖直功率MOSFET。首先，如图24A所示，形成包括多个半导体元件区210和一个半导体层200的晶片102。随后，形成一个钛层和一个氮化物层，以具有300nm的总厚度，且在氮化物层上形成一个厚度为2μm的铝合金层。
接着，如图24B所示，利用光刻法和蚀刻工艺，从钛、氮化钛和铝合金层中同时使每一Ti/TiN膜500和铝合金膜510形成图案。随后，在还原气氛下以大约450℃的温度烧结每一Ti/TiN膜500和每一铝合金膜510。之后，通过CVD工艺形成厚度为1.5μm的氮化硅层，利用光刻法和蚀刻工艺从每一铝合金膜510上的氮化硅层中以图案形式形成钝化膜520或氮化硅膜520。随后，如图24D和24E所示，通过磨削机磨削晶片102并对其进行蚀刻。
与图24E的晶片102相比，利用厚度大于铝合金膜510的铝合金膜230以及聚酰亚胺膜240来加强图17E中的晶片101。因此，与图24E的晶片102相比，图17E的晶片101不易破碎。
可以在彼此相邻的两个半导体元件区域210之间的界线上形成聚酰亚胺膜240。但是，当切割晶片101时，由于切割的锯条会与聚酰亚胺膜240的聚酰亚胺树脂粘附，因而被切割的晶片往往带有伤痕。因此，在这种情况下，必须对所述伤痕进行处理。
在图23所示的漂洗步骤之后，通过例如反向溅射洗净晶片101的后表面1b。随后，如图17F所示，按以下顺序在后表面1b上分别涂覆一个钛层、一个镍层以及一个金层，并达到预定的厚度，以形成一个Ti/Ni/Au层12。Ti/Ni/Au层12的一部分成为图11中器件的后表面电极12或漏极12。如图17E所示，晶片101在其周边处具有厚度为250μm的边缘10。因此，其蚀刻区域薄至100μm的晶片101很难翘曲。
结果是，在涂覆步骤期间，防止了晶片101脱离承载晶片101的装载臂。另外，在将晶片101装入晶片承载件内时，防止了晶片101与相邻的晶片101接触。另外，在漂洗晶片101时或在形成Ti/Ni/Au层12时，聚酰亚胺边缘250不会起到不利作用。
在图17F的涂覆步骤之后，将晶片101分割为独立的基片15，以形成薄至100μm的薄型功率器件。
如图25所示，比300nm薄的晶片易于破裂。但是，如图26所示，利用加强膜或止动膜能够使晶片不易破裂。在图26中，显示了关于加强膜和止动膜的六种组合的晶片的破碎率；(I)厚度分别为1μm和900nm的氮化硅膜和铝合金膜，且没有聚酰亚胺边缘，(II)厚度分别为2μm和900nm的聚酰亚胺膜和铝合金膜，且没有聚酰亚胺边缘，(III)厚度分别为2μm和5μm的聚酰亚胺膜和铝合金膜，且没有聚酰亚胺边缘，(IV)厚度分别为10μm和5μm的聚酰亚胺膜和铝合金膜，且没有聚酰亚胺边缘，(V)厚度分别为10μm和5μm的聚酰亚胺膜和铝合金膜，以及聚酰亚胺边缘，及(VI)厚度分别为10μm和900nm的聚酰亚胺膜和铝合金膜，以及聚酰亚胺边缘。
将组合(I)与组合(II)相比，可以推断：与厚度为1μm的聚酰亚胺膜相比，厚度为2μm的聚酰亚胺膜能够更好地防止晶片破裂。将组合(II)与组合(III)相比，可以推断：铝合金膜越厚，晶片越不易破裂。将组合(III)与组合(IV)相比，可以推断：聚酰亚胺膜越厚，晶片越不易破裂。将组合(IV)与组合(V)相比，可以推断：具有聚酰亚胺膜，晶片不易破裂。将组合(V)与组合(VI)相比，可以推断：在与聚酰亚胺膜的组合中铝合金膜越厚，晶片也越不易破裂。
如图27A-27F所示，可以对图17A-17F所示的制造工艺进行改进，其中：不形成任何聚酰亚胺边缘250，且图27A-27F所示的工艺分别对应于图17A-17F。首先，如图27A所示，以与所述图17A中步骤相同的方式形成一个晶片103，其具有多个半导体元件区210和一个半导体层200。随后，如图27B所示，以与所述图17B中步骤相同的方式形成总厚度为300nm的Ti/Ti/N膜600，以及厚度为5μm的铝合金膜610。
随后，如图27C所示，以与所述图17C中聚酰亚胺膜240相同的方式形成也能够起到钝化膜作用的加强膜620或聚酰亚胺膜620。在图27A-27F所示的制造工艺中，在晶片103绕区域210的周边未形成较厚的聚酰亚胺边缘250。在这一方面，图27A-27F所示的制造工艺不同于图17A-17F所示的制造工艺。随后，如图27D和27E所示，以与所述图17D和17E中步骤相同的方式利用一磨削机磨削并蚀刻晶片103。最后，如图27F所示，以与所述图17F中步骤相同的方式形成一个Ti/Ni/Au层12。
按以下所述的那样，可以进一步改进图17A-17F所示的制造工艺。在图17B的步骤中，在每一个区域210上形成厚度为5μm的铝合金膜230。但是，铝合金膜230的厚度可以大于5μm。代替铝合金膜230，可以使用基本上由纯铝制成的膜。在图17C的步骤中，形成厚度为10μm的聚酰亚胺膜240。但是，聚酰亚胺膜240的厚度可大于10μm。在图17A-17F所示的制造工艺中，形成铝合金膜230和聚酰亚胺膜240。但是可仅形成其中的一个膜。另外，可以形成聚酰亚胺边缘250，而不形成铝合金膜230以及聚酰亚胺膜240。

Claims (15)

1.一种用于制造半导体器件(15)的方法，其中，在一个半导体层(200)上设置一个半导体元件层(2)，其特征在于，该方法包括以下步骤：
形成一个半导体晶片(1)，其包括一个半导体层(200)以及一个位于半导体层(200)上的半导体元件层(2)，其中，晶片(1)具有第一表面(1a)，所述半导体元件层(2)位于其侧面，晶片(1)还具有第二表面(1b)，该第二表面与第一表面(1a)相对，且所述半导体层(200)位于其侧面；
从第二表面(1b)将晶片(1)均匀地磨削至预定的厚度；以及
从第二表面(1b)将晶片(1)蚀刻至预定的厚度，同时掩蔽晶片(1)的周边，以使其与蚀刻剂(7)隔离，从而在周边处形成一个边缘(10)。
2.一种用于制造半导体器件(16)的方法，其中，在一个具有较低杂质浓度的半导体层(201)上设置一个半导体元件层(2)，其特征在于，该方法包括以下步骤：
形成一个半导体晶片(1)，其包括一个具有较低杂质浓度的半导体层(201)以及一个位于半导体层(200)上的半导体元件层(2)，其中，晶片(1)具有第一表面(1a)，所述半导体元件层(2)位于其侧面，晶片(1)还具有第二表面(1b)，该表面与第一表面(1a)相对，且半导体层(201)位于其侧面；
从第二表面(1b)将晶片(1)均匀地磨削至预定的厚度；以及
从第二表面(1b)将晶片(1)蚀刻至预定的厚度，同时掩蔽晶片(1)的周边，以使其与蚀刻剂(7)隔离，从而在周边处形成一个边缘(10)；以及
在第二表面(1b)上形成高杂质浓度层(48)，其具有高于半导体层(201)的杂质浓度。
3.根据权利要求1或2所述的方法，其特征在于，蚀刻晶片(1)，同时局部掩蔽位于周边内侧的区域，以在该区域形成一梁(50)。
4.根据权利要求1-3中任意一项所述的方法，其特征在于，根据在蚀刻中所用的蚀刻剂(7)的成分控制蚀刻后的第二表面(1b)的粗糙度。
5.根据权利要求1-4中任意一项所述的方法，其特征在于，还包括在第二表面(1b)上形成一个电极的步骤。
6.根据权利要求1-5中任意一项所述的方法，其特征在于，蚀刻晶片(1)，同时用一防护元件(4)保护第一表面(1a)。
7.根据权利要求1-6中任意一项所述的方法，其特征在于，蚀刻晶片(1)，同时在晶片(1)被蚀刻至预定的厚度时，监控晶片(1)的厚度以停止蚀刻。
8.根据权利要求1-7任意一项所述的方法，其特征在于，在蚀刻过程中，所述预定的厚度小于200μm。
9.一种用于制造半导体晶片(101，103)的方法，其特征在于，该方法包括以下步骤：
形成一个半导体晶片(101，103)，其包括一个半导体层(200)以及一个位于半导体元件层(200)上的半导体元件区(210)，其中，晶片(101，103)具有第一表面(1a)，所述半导体元件区(210)位于其侧面，晶片(101，103)还具有第二表面(1b)，该表面与第一表面(1a)相对，并且所述半导体层(200)位于其侧面；
在第一表面(1a)上形成一个用于加强晶片(101，103)的加强膜(230，240)；
将晶片(101，103)固定在一蚀刻设备(300，310，320，340)中，以便后表面(1b)面对位于后表面(1b)周边处的垫圈(320)；以及
从第二表面(1b)将晶片(101，103)蚀刻至预定的厚度，同时利用垫圈(320)局部掩蔽晶片(101，103)，以使其与蚀刻剂(7)隔离，以形成一个边缘(10)。
10.一种用于制造半导体晶片(101，103)的方法，其特征在于，该方法包括以下步骤：
形成一个半导体晶片(101，103)，其包括一个半导体层(200)以及一个位于半导体元件层(200)上的半导体元件区(210)，其中，晶片(101，103)具有第一表面(1a)，所述半导体元件区(210)位于其侧面，晶片(101，103)还具有第二表面(1b)，该表面与第一表面(1a)相对，且所述半导体层(200)位于其侧面；
在第一表面(1a)上，在晶片(101，103)的周边处形成一个止动膜(250)；
将晶片(101，103)固定在一蚀刻设备(300，310，320，340)中，以便后表面(1b)面对位于晶片(101，103)周边处的垫圈(320)；以及
从第二表面(1b)将晶片(101，103)蚀刻至预定的厚度，同时利用垫圈(320)局部掩蔽晶片(101，103)，以使其与蚀刻剂(7)隔离，以形成一个边缘(10)。
11.一种用于制造半导体晶片(101，103)的方法，其特征在于，该方法包括以下步骤：
形成一个半导体晶片(101，103)，其包括一个半导体层(200)以及一个位于半导体层(200)上的半导体元件区(210)，其中，晶片(101，103)具有第一表面(1a)，所述半导体元件区(210)位于其侧面，晶片(101，103)还具有第二表面(1b)，该表面与第一表面(1a)相对，且所述半导体层(200)位于其侧面；
在第一表面(1a)上形成一用于加强晶片(101，103)的加强膜(230，240)；
在第一表面(1a)上，在晶片(101，103)的周边处形成一个止动膜(250)；
将晶片(101，103)固定在一蚀刻设备(300，310，320，340)中，以便后表面(1b)面对位于晶片(101，103)周边处的垫圈(320)；以及
从第二表面(1b)将对晶片(101，103)蚀刻至预定的厚度，同时利用垫圈(320)局部掩蔽晶片(101，103)，以使其与蚀刻剂(7)隔离，以形成一个边缘(10)。
12.根据权利要求9或11所述的方法，其特征在于，利用从金属膜(230)以及树脂膜(240)中选择的一种膜形成加强膜(230，240)。
13.根据权利要求12所述的方法，其特征在于，利用从铝膜(230)以及铝合金膜(240)中选择的一种膜形成厚度为5μm或更厚的金属膜(230)。
14.根据权利要求12所述的方法，其特征在于，利用聚酰亚胺膜(240)形成厚度为10μm或更厚的树脂膜(240)。
15.根据权利要求10或11所述的方法，其特征在于，用刷子涂覆聚酰亚胺来形成止动膜(250)。
CNB021557314A 2001-12-12 2002-12-09 用于制造半导体功率器件的方法 Expired - Fee Related CN1267970C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP378725/2001 2001-12-12
JP2001378725 2001-12-12
JP2002106327A JP3620511B2 (ja) 2002-04-09 2002-04-09 半導体ウエハの加工方法
JP106327/2002 2002-04-09
JP2002264135A JP3620528B2 (ja) 2001-12-12 2002-09-10 半導体装置の製造方法
JP264135/2002 2002-09-10

Publications (2)

Publication Number Publication Date
CN1426093A true CN1426093A (zh) 2003-06-25
CN1267970C CN1267970C (zh) 2006-08-02

Family

ID=27347942

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021557314A Expired - Fee Related CN1267970C (zh) 2001-12-12 2002-12-09 用于制造半导体功率器件的方法

Country Status (3)

Country Link
US (1) US7148125B2 (zh)
CN (1) CN1267970C (zh)
DE (1) DE10256985B4 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130048A (zh) * 2010-01-18 2011-07-20 半导体元件工业有限责任公司 半导体管芯切单方法
CN102687238A (zh) * 2010-09-16 2012-09-19 住友电气工业株式会社 用于制造半导体器件的方法
CN111799152A (zh) * 2020-07-20 2020-10-20 绍兴同芯成集成电路有限公司 一种晶圆双面金属工艺

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6884717B1 (en) * 2002-01-03 2005-04-26 The United States Of America As Represented By The Secretary Of The Air Force Stiffened backside fabrication for microwave radio frequency wafers
JP3870896B2 (ja) * 2002-12-11 2007-01-24 株式会社デンソー 半導体装置の製造方法およびそれにより製造される半導体装置
JP2005310956A (ja) * 2004-04-20 2005-11-04 Denso Corp 半導体装置の製造方法
US7193295B2 (en) * 2004-08-20 2007-03-20 Semitool, Inc. Process and apparatus for thinning a semiconductor workpiece
US7354649B2 (en) * 2004-08-20 2008-04-08 Semitool, Inc. Semiconductor workpiece
WO2006023753A2 (en) * 2004-08-20 2006-03-02 Semitool, Inc. System for thinning a semiconductor workpiece
US7288489B2 (en) * 2004-08-20 2007-10-30 Semitool, Inc. Process for thinning a semiconductor workpiece
SG126885A1 (en) * 2005-04-27 2006-11-29 Disco Corp Semiconductor wafer and processing method for same
US7433191B2 (en) * 2005-09-30 2008-10-07 Apple Inc. Thermal contact arrangement
DE102006015781A1 (de) * 2006-04-04 2007-10-11 Infineon Technologies Ag Halbleiterscheibe
DE102006040352B3 (de) * 2006-08-29 2007-10-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Aufbringen von elektrischen Kontakten auf halbleitende Substrate, halbleitendes Substrat und Verwendung des Verfahrens
JP2008073740A (ja) * 2006-09-22 2008-04-03 Disco Abrasive Syst Ltd ビアホールの加工方法
US20080242052A1 (en) * 2007-03-30 2008-10-02 Tao Feng Method of forming ultra thin chips of power devices
US7951688B2 (en) * 2007-10-01 2011-05-31 Fairchild Semiconductor Corporation Method and structure for dividing a substrate into individual devices
JP2009096698A (ja) * 2007-10-19 2009-05-07 Toshiba Corp ウェーハ及びその製造方法
US8710568B2 (en) * 2007-10-24 2014-04-29 Denso Corporation Semiconductor device having a plurality of elements on one semiconductor substrate and method of manufacturing the same
US8084335B2 (en) * 2008-07-11 2011-12-27 Semiconductor Components Industries, Llc Method of thinning a semiconductor wafer using a film frame
JP5668270B2 (ja) * 2008-12-11 2015-02-12 富士電機株式会社 半導体素子の製造方法
JP5431777B2 (ja) * 2009-04-20 2014-03-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
FR2953064B1 (fr) * 2009-11-20 2011-12-16 St Microelectronics Tours Sas Procede d'encapsulation de composants electroniques sur tranche
US8633086B2 (en) * 2009-12-31 2014-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Power devices having reduced on-resistance and methods of their manufacture
WO2011154770A1 (en) 2010-06-07 2011-12-15 Telecom Italia S.P.A. Method of manufacturing an ink-jet printhead
JP5556431B2 (ja) 2010-06-24 2014-07-23 富士電機株式会社 半導体装置の製造方法
US8477490B2 (en) 2011-05-02 2013-07-02 Apple Inc. Cooling system for mobile electronic devices
US9125299B2 (en) 2012-12-06 2015-09-01 Apple Inc. Cooling for electronic components
US9223167B2 (en) 2013-06-26 2015-12-29 Apple Inc. Liquid crystal switching barrier thermal control
US9389029B2 (en) 2013-09-30 2016-07-12 Apple Inc. Heat transfer structure
US9589880B2 (en) * 2013-10-09 2017-03-07 Infineon Technologies Ag Method for processing a wafer and wafer structure
JP6366351B2 (ja) * 2014-05-13 2018-08-01 株式会社ディスコ ウェーハの加工方法
US10987039B2 (en) * 2014-12-03 2021-04-27 Stmicroelectronics S.R.L. Microneedle array device and method of making
CN107533963A (zh) * 2015-04-20 2018-01-02 三菱电机株式会社 半导体装置的制造方法
US9674986B2 (en) 2015-08-03 2017-06-06 Apple Inc. Parallel heat spreader
US10147645B2 (en) * 2015-09-22 2018-12-04 Nxp Usa, Inc. Wafer level chip scale package with encapsulant
JP6560147B2 (ja) * 2016-03-07 2019-08-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20200321236A1 (en) * 2019-04-02 2020-10-08 Semiconductor Components Industries, Llc Edge ring removal methods
US20210013176A1 (en) * 2019-07-09 2021-01-14 Semiconductor Components Industries, Llc Pre-stacking mechanical strength enhancement of power device structures

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4898804A (en) * 1988-03-31 1990-02-06 Cornell Research Foundation Self-aligned, high resolution resonant dielectric lithography
US4978421A (en) * 1989-11-13 1990-12-18 International Business Machines Corporation Monolithic silicon membrane device fabrication process
JP2513055B2 (ja) * 1990-02-14 1996-07-03 日本電装株式会社 半導体装置の製造方法
DE4024576A1 (de) * 1990-08-02 1992-02-06 Bosch Gmbh Robert Vorrichtung zum einseitigen aetzen einer halbleiterscheibe
DE4133820A1 (de) * 1991-10-12 1993-04-15 Bosch Gmbh Robert Verfahren zur herstellung von halbleiterelementen
JPH05121384A (ja) 1991-10-25 1993-05-18 Nec Kansai Ltd 半導体装置の製造方法
JP3417008B2 (ja) * 1993-11-04 2003-06-16 株式会社デンソー 半導体ウエハのエッチング方法
US6124179A (en) * 1996-09-05 2000-09-26 Adamic, Jr.; Fred W. Inverted dielectric isolation process
US5807783A (en) * 1996-10-07 1998-09-15 Harris Corporation Surface mount die by handle replacement
WO1998032163A1 (en) * 1997-01-22 1998-07-23 California Institute Of Technology Gas phase silicon etching with bromine trifluoride
JPH11176800A (ja) 1997-10-07 1999-07-02 Denso Corp シリコンウエハのエッチング方法
JPH11186215A (ja) 1997-12-19 1999-07-09 Denso Corp ウェットエッチングのエッチング量検出方法
JP3402168B2 (ja) 1997-12-25 2003-04-28 株式会社デンソー 表面加工装置
US6287885B1 (en) * 1998-05-08 2001-09-11 Denso Corporation Method for manufacturing semiconductor dynamic quantity sensor
US6008070A (en) * 1998-05-21 1999-12-28 Micron Technology, Inc. Wafer level fabrication and assembly of chip scale packages
JP2000091307A (ja) 1998-09-16 2000-03-31 Denso Corp 半導体のエッチング方法
JP3427751B2 (ja) * 1998-10-20 2003-07-22 株式会社デンソー 半導体チップの薄肉加工方法および薄肉加工用エッチング装置
JP3487212B2 (ja) 1999-03-29 2004-01-13 株式会社デンソー 表面処理装置
US6162702A (en) * 1999-06-17 2000-12-19 Intersil Corporation Self-supported ultra thin silicon wafer process
JP4567828B2 (ja) * 1999-09-14 2010-10-20 東京エレクトロン株式会社 終点検出方法
US6277659B1 (en) * 1999-09-29 2001-08-21 Advanced Micro Devices, Inc. Substrate removal using thermal analysis
JP3521819B2 (ja) 1999-11-15 2004-04-26 株式会社デンソー 半導体ウエハの表面処理装置
JP2001185519A (ja) * 1999-12-24 2001-07-06 Hitachi Ltd 半導体装置及びその製造方法
US6426248B2 (en) * 2000-02-15 2002-07-30 International Rectifier Corporation Process for forming power MOSFET device in float zone, non-epitaxial silicon
US6475889B1 (en) * 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
US6335224B1 (en) * 2000-05-16 2002-01-01 Sandia Corporation Protection of microelectronic devices during packaging
GB0015500D0 (en) * 2000-06-23 2000-08-16 Randox Lab Ltd Production of silicon diaphragms by precision grinding
JP3834589B2 (ja) * 2001-06-27 2006-10-18 株式会社ルネサステクノロジ 半導体装置の製造方法
US20030099907A1 (en) * 2001-11-29 2003-05-29 Ming-Ta Tei Process of rectifying a wafer thickness

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130048A (zh) * 2010-01-18 2011-07-20 半导体元件工业有限责任公司 半导体管芯切单方法
CN102130048B (zh) * 2010-01-18 2015-02-11 半导体元件工业有限责任公司 半导体管芯切单方法
CN102687238A (zh) * 2010-09-16 2012-09-19 住友电气工业株式会社 用于制造半导体器件的方法
CN111799152A (zh) * 2020-07-20 2020-10-20 绍兴同芯成集成电路有限公司 一种晶圆双面金属工艺
CN111799152B (zh) * 2020-07-20 2024-05-28 绍兴同芯成集成电路有限公司 一种晶圆双面金属工艺

Also Published As

Publication number Publication date
CN1267970C (zh) 2006-08-02
US7148125B2 (en) 2006-12-12
US20030119281A1 (en) 2003-06-26
DE10256985A1 (de) 2003-06-18
DE10256985B4 (de) 2013-01-10

Similar Documents

Publication Publication Date Title
CN1267970C (zh) 用于制造半导体功率器件的方法
CN1267990C (zh) 压铸的功率器件及其制造方法
CN1145200C (zh) 半导体衬底及其制造方法
US6803294B2 (en) Semiconductor wafer and manufacturing method of semiconductor device
CN1134827C (zh) 具有以锯法完成的台面结构的半导体芯片
CN1841651A (zh) 半导体装置的制造方法
CN1855491A (zh) 半导体装置及其制造方法
JP3620528B2 (ja) 半導体装置の製造方法
JP2009206502A (ja) メサ型半導体装置及びその製造方法
US9870938B2 (en) Semiconductor element producing method by flattening protective tape
TWI783208B (zh) 生產襯底的方法以及生產襯底的系統
CN1841717A (zh) 半导体装置及其制造方法
US10032670B2 (en) Plasma dicing of silicon carbide
JP2006196710A (ja) 半導体素子の製造方法
CN1212654C (zh) 薄膜晶体管的制造方法
JP2005317570A (ja) 半導体素子の製造方法
US11651998B2 (en) Plasma die singulation systems and related methods
KR100422607B1 (ko) 반도체장치및그의제조방법
US4510672A (en) Process for making stacked high voltage rectifiers
JP7135352B2 (ja) 半導体装置の製造方法
EP0070692A2 (en) Semiconductor device passivation
US10522478B2 (en) Semiconductor device with circumferential structure and method of manufacturing
JP4572529B2 (ja) 半導体素子の製造方法
DE102006046788B4 (de) Verfahren zur Herstellung einer Halbleiterschaltungsanordnung
JP2006032598A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060802

Termination date: 20181209