CN1425193A - 闪存技术和locos/sti隔离的氮化隧道氧化物的氮化障壁 - Google Patents

闪存技术和locos/sti隔离的氮化隧道氧化物的氮化障壁 Download PDF

Info

Publication number
CN1425193A
CN1425193A CN00818639A CN00818639A CN1425193A CN 1425193 A CN1425193 A CN 1425193A CN 00818639 A CN00818639 A CN 00818639A CN 00818639 A CN00818639 A CN 00818639A CN 1425193 A CN1425193 A CN 1425193A
Authority
CN
China
Prior art keywords
photo
metal photomask
resistive mask
oxide layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00818639A
Other languages
English (en)
Other versions
CN1196187C (zh
Inventor
杜汪·杜克·泛
马克·T·瑞斯贝
尤·山
张清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN1425193A publication Critical patent/CN1425193A/zh
Application granted granted Critical
Publication of CN1196187C publication Critical patent/CN1196187C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/981—Utilizing varying dielectric thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种改进式闪存装置，在外围区域具有浅沟渠隔离和在核心区域提供LOCOS隔离。首先利用金属遮光膜产生浅沟渠隔离。然后产生LOCOS隔离。之后利用蚀刻移除纵桁。闪存能够使用浅沟渠隔离限制侵蚀。闪存亦具有氮化隧道氧化层。利用金属遮光膜避免栅极氧化层的氮污染。

Description

闪存技术和LOCOS/STI隔离的氮化隧道氧化物的氮化障壁
技术领域
本发明涉及非挥发性内存装置，尤其涉及使用外围和核心堆栈的闪存。
背景技术
如闪存或电可擦可编程只读存储器(EEPROM)等的内存装置已是众所周知。如闪存之内存装置包含有持有电可擦可编程数据的核心堆栈和用于编程此核心堆栈的外围堆栈。最好能够将外围堆栈和核心堆栈制造在相同芯片上，此在先前技艺中已完成。可是，有时候希望在部分的闪存上进行硅的区域氧化(LOCOS)及在闪存的其它部分进行浅沟渠隔离(STI)。
当为外围堆栈使用浅沟渠隔离时，沿着用于外围堆栈的浅沟渠隔离形成角形凹陷，此角形凹陷决定外围堆栈。
除此之外，核心堆栈和外围堆栈需要不同的制造步骤。用于核心堆栈的某些不同处理步骤对外围堆栈是有害的，反之亦然。这些问题的范例之一为有关使用氮掺杂或其它氮化作用方法以便改善核心堆栈的隧道氧化物(tunnel oxide)的功能。在先前技艺中，此氮掺杂易因为污染外围堆栈的栅氧化而降低外围堆栈的栅氧化性能。
希望能在单一芯片上制造外围堆栈和核心堆栈及减少因为制造不同堆栈需要不同程序而对外围堆栈和核心堆栈产生破坏。
除此之外，希望所具有的外围堆栈具有不同的栅极氧化厚度。
发明内容
本发明的目的为在单一芯片上提供多个半导体装置，在此有些装置是利用浅沟渠隔离而分隔，其它装置则是利用硅的区域氧化而分隔。
本发明的另一目的为供供一种闪存装置，具有减少的栅极氧化物污染。
本发明的另一目的为提供闪存装置，具有改进的堆栈隔离。
因此，前述的目的可藉由在形成氮化隧道氧化物之前，在单一芯片上使用提供STI和LOCOS隔离的连续的金属遮光膜(hard mask)且然后藉由使用保护外围用的金属遮光膜在基体上产生闪存装置而完成。
在标题为“具体实施方式”的部分中揭露本发明的其它特性。
附图说明
为了能够更详细地说明本发明，将参考附图，其中：
图1显示在本发明最佳实施例中所使用的半导体基体的截面图；
图2显示在图1中具有沟渠的基体的截面图；
图3显示在图2中具有沟渠氧化物的基体的截面图；
图4显示在图3中具有角形凹陷的基体的截面图；
图5显示在图4中在LOCOS前的基体截面图；
图6显示在图5中具有LOCOS的基体的截面图；
图7显示在图6中在将用于LOCOS的金属遮光膜移除后的基体的截面图；
图8显示在图7中具有金属遮光膜层的基体的截面图；
图9显示在图8中具有隧道氧化物和第一多晶硅层的基体的截面图；
图10显示在图9中具有多晶硅间绝缘材料层的基体的截面图；
图11显示在图10中具有第一栅极氧化物层的基体的截面图；
图12显示在图11中其第一栅极氧化物层已回蚀刻的基体的截面图；
图13显示在图12中其光阻掩膜已移除的基体的截面图；
图14显示在图13中具有薄和厚氧化层的基体的截面图；以及
图15显示在图14中具有外围堆栈和核心堆栈的基体的截面图。
本发明的相同或等效组件在所绘制的图式中从头至尾均以相同参考数字表示。
具体实施方式
图1显示在本发明最佳实施例中所使用的半导体基体10的截面图。在半导体基体10的表面上形成研磨布氧化层(pad oxide layer)12。在研磨布氧化层12上形成1000至2000埃()的第一金属遮光膜层14。在本发明的最佳实施例中，第一金属遮光膜层14选自由氮氧化硅(SiON)、氮化硅(Si3N4)、和多晶硅组成的组。在第一金属遮光膜层14上形成光阻掩膜16。如图1中所显示，将第一金属遮光膜层14上没有覆盖光阻掩膜16的区域蚀刻以便在第一金属遮光膜层14上形成孔18。在此实施例中，孔18仅位于半导体基体10的外围区域和接口区域。
如图2中所显示，将光阻掩膜16移除且对半导体基体10进行蚀刻以便在第一金属遮光膜层14上半导体基体10中的孔18下产生浅沟渠20。在最佳实施例中，浅沟渠20深入基体表面的深度大约为0.15μ至0.35μ。如图3中所显示，在沟渠中形成沟渠氧化物22。
然后如图4所示，对半导体基体10进行蚀刻以便移除第一金属遮光膜层14。在最佳实施例中，对基体10进行清洗步骤且使沟渠氧化物22上所具有的角形凹陷24深度大于50埃。在先前技艺中，此种角形凹陷可能在硅表面下严重延伸。
如图5所示，在最佳实施例中厚度大约为1000至2000埃的第二金属遮光膜层26是形成于沟渠氧化物22和研磨布氧化层12上方。在本发明的最佳实施例中，第二金属遮光膜层26选自由氮氧化硅(SiON)、氮化硅(Si3N4)、和多晶硅组成的组。光阻掩膜是用于在第二金属遮光膜层26中基体10的核心区域和接口区域上形成孔28。然后将光阻掩膜移除。对半导体基体10进行清洗步骤以便移除大于30埃的氧化物。
如图6中所显示，然后对半导体基体10进行大约1050℃的低温氧化以便形成LOCOS氧化物30。如图7中所显示，然后将第二金属遮光膜层26移除，且利用HF步骤对所剩下的氧化物进行清洗步骤以便移除在氧化物中的任何剩余的纵桁(stringer)。半导体基体10在单一基体上具有STI隔离和LOCOS隔离且准备好可在外围和核心堆栈间制造LOCOS氧化物30和沟渠氧化物22。
为了开始制造外围和核心堆栈，如图8中所显示，将100至500埃的第三金属遮光膜层42放置在外围区域和核心区域的研磨布氧化层12上。在本发明的最佳实施例中，第三金属遮光膜层42选自由氮氧化硅(SiON)、氮化硅(Si3N4)、和多晶硅组成的组。在第三金属遮光膜层42之上表面放置光阻层且然后对其进行回蚀刻以便如图8中所显示，形成没有覆盖半导体基体10的核心区域的光阻掩膜44。沟渠氧化物22、研磨布氧化层12、和LOCOS氧化物30并不是以原有尺寸绘制所以可以更详细地显示其特性。
对半导体基体10进行蚀刻处理，如图9中所显示，其移除核心区域上的第三金属遮光膜层42和研磨布氧化层12。其后将光阻掩膜移除。在核心区域形成隧道氧化层46。亦在第三金属遮光膜层42上形成隧道氧化层46。有各种已经知道的方法可用于形成隧道氧化层46，如生长氧化层或沉积氧化层。在最佳实施例中，对隧道氧化层46进行氮化(将氮杂质加至隧道氧化层)。有各种已知可用于对隧道氧化层进行氮化的方法，如在氧化处理期间提供二氧化氮(NO2)或将氮掺杂隧道氧化层或于原位生长NOx，在此x＝整数。在隧道氧化层46上形成第一硅晶层48。将光阻掩膜49放置在核心区域上第一硅晶层48的区域。
对半导体基体10进行蚀刻处理，如图10中所显示，其移除第一硅晶层48和隧道氧化层46。将光阻掩膜移除。在基体10、第三金属遮光膜层42、和第一多晶硅层上形成多晶硅间绝缘材料层50。在最佳实施例中，多晶硅间绝缘材料层50为一氧-氮-氧层(ONO)。在多晶硅间绝缘材料层50的核心区域上形成光阻掩膜52。
然后对半导体基体10进行两个蚀刻步骤，如图11所示，首先移除多晶硅间绝缘材料层50在外围区域上的部分，然后移除第三金属遮光膜层42和其余的研磨布氧化层12。然后将光阻掩膜52移除。之后对半导体基体10进行第一热氧化，其在半导体基体10的外围区域上形成第一栅极氧化层54。在最佳实施例中，第一栅极氧化层54大约为100埃。在外围区域上第一栅极氧化层54的部分和多晶硅间绝缘材料层50上形成光阻掩膜56。
对第一栅极氧化层54未受光阻掩膜56覆盖的部分进行蚀刻，如图12所显示。然后将光阻掩膜56移除，如图13中所示使剩余的第一栅极氧化层54变成厚氧化区58。然后对半导体基体10进行第二热氧化，如图14中所显示，其在基体10的未覆盖区形成薄氧化层60及在厚氧化区58上形成厚氧化层62。在最佳实施例中，薄氧化层60的厚度为40至80埃而厚氧化层62的厚度为100至150埃。将第二多晶硅层64放置在基体10、薄氧化层60、厚氧化层62和多晶硅间绝缘材料层50之上，且如图15中所显示，然后对其进行回蚀刻以便形成具有薄栅极66的外围堆栈、具有厚栅极68的外围堆栈、和核心堆栈70。
之后使用传统的程序以便完成闪存的结构。所发明的方法允许产生具有厚栅极和薄栅极的外围栅极以便提供具有不同临界电压的栅极。除此的外，提供具有氮化隧道氧化层的核心堆栈，且不会污染栅极氧化层并允许在单一芯片上使用STI和LOCOS隔离。
在此所显示和详细说明的讯息能够全部包含本发明之上述目的，可了解的是这是本发明目前的最佳实施例且因此可代表本发明所明白预期的主要目的，本发明的目的充分地包含在对具此方面技艺者而言是显而易见的实施例中，且因此本发明的目的并不受除了所附申请专利范围的外的事项限制，在此对单数的组件的参考并不意谓”唯一的”而是”一个或多个”除非明白地表示及陈述。所有对具此方面技艺者而言为已知且与上述最佳实施例中所描述组件的结构和功能等效的组件将合并于此以供参考并希望能够涵盖在本发明权利要求范围中。再者，不需要为装置或方法提出可以藉由本发明解决的个别问题，因为其均包含在本发明的权利要求范围内。再者，在本发明中提供给大众的所有元素、组件、或方法步骤均是已经在本发明权利要求详细说明的元素、组件、或方法步骤。在此所列举的申请专利组件均是依据35 U.S.C.112第六节的条款，除非此组件明白地使用“装置加功能(means for)”等惯用语。

Claims (13)

1.一种在单一芯片上形成多个半导体装置的方法，包含有下列步骤：
在基体的表面上形成研磨布氧化层；
在研磨布氧化层上形成第一金属遮光膜；
在第一金属遮光膜上形成第一光阻掩膜，其中第一光阻掩膜具有多个孔；
蚀刻在第一光阻掩膜中位于孔下的第一金属遮光膜的部分以便形成在第一金属遮光膜中的孔；
移除第一光阻掩膜；
蚀刻进入到在第一光阻掩膜中位于孔下的基体的沟渠；
以沟渠氧化物填充这些沟渠以便提供浅沟渠隔离；
移除第一金属遮光膜；
在研磨布氧化层和沟渠氧化物上形成第二金属遮光膜；
在第二金属遮光膜上形成第二光阻掩膜，其中第二光阻掩膜具有多个孔；
蚀刻在第二光阻掩膜中位于孔下的第二金属遮光膜的部分以便形成在第二金属遮光膜中的孔；
移除第二光阻掩膜；
氧化在第二金属遮光膜中位于孔下的基体表面以便在第二金属遮光膜中孔下方形成硅隔离的局部氧化；
移除第二金属遮光膜，其中第一和第二金属遮光膜均选自由氮氧化硅、氮化硅、和多晶硅组成的组。
2.如权利要求1所述的方法，还包含有下列步骤：
在研磨布氧化层上形成第三金属遮光膜；
在第三金属遮光膜上形成第三光阻掩膜，其中第三光阻掩膜至少具有一个孔；
蚀刻第三光阻掩膜中第三金属遮光膜和研磨布氧化层在此至少一个的孔下的部分，且留下第三金属遮光膜剩余的部分；和
在第三金属遮光膜的蚀刻部分下基体上形成氮化隧道氧化层。
3.如权利要求2所述的方法，还包含有下列步骤：
在氮化隧道氧化层上形成第一多晶硅层；
在第一多晶硅层上形成具有多个孔的第四光阻遮罩；
蚀刻在第四光阻掩膜中在孔下的隧道氧化层和第一多晶硅层的部分；
移除第四光阻掩膜；和
在第三金属遮光膜、基体、和第一多晶硅层上形成多晶硅间绝缘材料层。
4.如权利要求2所述的方法，还包含有下列步骤：
在第三金属遮光膜的剩余部分上形成具有一个孔的第五光阻掩膜；
蚀刻第三金属遮光膜的剩余部分，其中第三金属遮光膜选自由氮氧化硅、氮化硅、和多晶硅组成的组；
移除第五光阻掩膜；
在基体的表面上形成第一栅极氧化层，其位于第三金属遮光膜的剩余部分下；
在第一栅极氧化层的区域上形成具有多个孔的第六光阻掩膜；
蚀刻在第六光阻掩膜中孔下方的第一栅极氧化层的部分；
移除第六光阻掩膜；和
在基体和第一栅极氧化层的表面上形成第二栅极氧化层以便形成薄栅极氧化区和厚栅极氧化区。
5.如权利要求4所述的方法，还包含有下列步骤：
在厚栅极氧化层、薄栅极氧化层、和多晶硅间绝缘材料层上形成第二多晶硅层；和
蚀刻第二多晶硅层、多晶硅间绝缘材料层、薄栅极氧化层、和厚栅极氧化层的部分以便形成具有薄氧化栅极的外围堆栈、具有厚氧化栅极的外围堆栈和具有氮化隧道氧化的核心堆栈。
6.一种包含有多个半导体装置的半导体芯片，其制造程序包含有下列步骤：
在基体表面形成研磨布氧化层；
在研磨布氧化层上形成第一金属遮光膜，其中第一金属遮光膜选自由氮氧化硅、氮化硅、和多晶硅组成的组；
在第一金属遮光膜上形成第一光阻掩膜，其中第一光阻掩膜具有多个孔；
蚀刻在第一光阻掩膜中位于孔下的第一金属遮光膜的部分以便形成在第一金属遮光膜中的孔；
移除第一光阻掩膜；
蚀刻进入到在第一光阻掩膜中位于孔下的基体的沟渠；
以沟渠氧化物填充这些沟渠以便提供浅沟渠隔离；
移除第一金属遮光膜；
在研磨布氧化层和沟渠氧化物上形成第二金属遮光膜，其中第二金属遮光膜选自由氮氧化硅、氮化硅、和多晶硅组成的组；
在第二金属遮光膜上形成第二光阻掩膜，其中第二光阻掩膜具有多个孔；
蚀刻在第二光阻掩膜中位于孔下的第二金属遮光膜的部分以便形成在第二金属遮光膜中的孔；
移除第二光阻掩膜；
氧化在第二金属遮光膜中位于孔下的基体表面以便在第二金属遮光膜中孔下方形成硅隔离的局部氧化；
移除第二金属遮光膜。
7.如权利要求6所述的半导体芯片，还包含有下列步骤：
在研磨布氧化层上形成第三金属遮光膜；
在第三金属遮光膜上形成第三光阻掩膜，其中第三光阻掩膜至少具有一个孔，其中第三金属遮光膜选自由氮氧化硅、氮化硅、和多晶硅组成的组；
蚀刻第三光阻掩膜中第三金属遮光膜和研磨布氧化层在此至少一个的孔下的部分，且留下第三金属遮光膜剩余的部分；
在基体的第三金属遮光膜的蚀刻部分下形成氮化隧道氧化层；
在氮化隧道氧化层上形成第一多晶硅层；
在第一多晶硅层上形成具有多个孔的第四光阻掩膜；
蚀刻在第四光阻掩膜中孔下方的隧道氧化层和第一多晶硅层的部分；
移除第四光阻掩膜；
在第三金属遮光膜、基体、和第一多晶硅层上形成多晶硅间绝缘材料层；
在第三金属遮光膜的剩余部分上形成具有一个孔的第五光阻掩膜；
蚀刻第三金属遮光膜的剩余部分；
移除第五光阻掩膜；
在基体的表面上形成第一栅极氧化层，其位于第三金属遮光膜的剩余部分下；
在第一栅极氧化层的区域上形成具有多个孔的第六光阻掩膜；
蚀刻在第六光阻掩膜中孔下方的第一栅极氧化层的部分；
移除第六光阻掩膜；和
在基体和第一栅极氧化层的表面上形成第二栅极氧化层以便形成薄栅极氧化区和厚栅极氧化区。
8.如权利要求7所述的半导体芯片，还包含有下列步骤：
在厚栅极氧化层、薄栅极氧化层、和多晶硅间绝缘材料层上形成第二多晶硅层；和
蚀刻第二多晶硅层和多晶硅间绝缘材料层的部分以便形成具有薄氧化栅极的外围堆栈、具有厚氧化栅极的外围堆栈和具有氮化隧道氧化的核心堆栈。
9.一种半导体芯片，包含有；
基体；
在基体表面上的多个半导体装置；
多个沟渠氧化物用于隔离在基体表面上的多个半导体装置的某些个半导体装置；和
多个硅的区域氧化(LOCOS)氧化物，用于隔离在基体表面上的多个半导体装置的某些个半导体装置。
10.如权利要求9所述的半导体芯片，其中此多个半导体装置的某些个为核心内存装置，而此多个半导体装置的某些个为外围内存装置。
11.如权利要求10所述的半导体芯片，其中核心内存装置是由LOCOS氧化物隔离，且其中此外围内存装置是由沟渠氧化物隔离。
12.如权利要求11所述的半导体芯片，其中每个核心内存装置均包含有：
在基体表面上的氮化隧道氧化层；
在氮化隧道氧化层上的第一多晶硅层；
在第一多晶硅层上的多晶硅间绝缘材料层；和
在多晶硅间绝缘材料层的第二多晶硅层。
13.如权利要求12所述的半导体芯片，其中每一个外围内存装置包含有：
在基体表面上的栅极氧化物，其中此栅极氧化物并未氮化且其中基体表面的在栅极氧化物下的部分亦未氮化；
在栅极氧化物上的第一多晶硅层。
CNB008186391A 2000-01-26 2000-12-13 存储器的locos/sti隔离结构 Expired - Fee Related CN1196187C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/491,457 US6509604B1 (en) 2000-01-26 2000-01-26 Nitridation barriers for nitridated tunnel oxide for circuitry for flash technology and for LOCOS/STI isolation
US09/491,457 2000-01-26

Publications (2)

Publication Number Publication Date
CN1425193A true CN1425193A (zh) 2003-06-18
CN1196187C CN1196187C (zh) 2005-04-06

Family

ID=23952302

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB008186391A Expired - Fee Related CN1196187C (zh) 2000-01-26 2000-12-13 存储器的locos/sti隔离结构

Country Status (7)

Country Link
US (2) US6509604B1 (zh)
EP (1) EP1250714A1 (zh)
JP (2) JP2003521121A (zh)
KR (1) KR100717411B1 (zh)
CN (1) CN1196187C (zh)
TW (1) TWI248659B (zh)
WO (1) WO2001056075A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101136365B (zh) * 2006-08-31 2010-11-17 茂德科技股份有限公司（新加坡子公司） 在隔离沟渠具有减少介电质耗损的半导体元件及制造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188291A (ja) * 2001-12-20 2003-07-04 Nec Electronics Corp 不揮発性半導体記憶装置の製造方法
KR100503234B1 (ko) * 2003-02-04 2005-07-22 동부아남반도체 주식회사 비휘발성 메모리 제조 방법
US7358146B2 (en) * 2003-06-24 2008-04-15 Micron Technology, Inc. Method of forming a capacitor
DE10345237B4 (de) * 2003-09-29 2005-11-10 Infineon Technologies Ag Verfahren zur Herstellung von Charge-Trapping-Speicherbauelementen
US7183143B2 (en) * 2003-10-27 2007-02-27 Macronix International Co., Ltd. Method for forming nitrided tunnel oxide layer
US7160771B2 (en) * 2003-11-28 2007-01-09 International Business Machines Corporation Forming gate oxides having multiple thicknesses
US20050130448A1 (en) * 2003-12-15 2005-06-16 Applied Materials, Inc. Method of forming a silicon oxynitride layer
US20050167733A1 (en) * 2004-02-02 2005-08-04 Advanced Micro Devices, Inc. Memory device and method of manufacture
US7153778B2 (en) * 2004-02-20 2006-12-26 Micron Technology, Inc. Methods of forming openings, and methods of forming container capacitors
KR100781033B1 (ko) * 2005-05-12 2007-11-29 주식회사 하이닉스반도체 반도체 소자의 제조방법
US7429538B2 (en) * 2005-06-27 2008-09-30 Applied Materials, Inc. Manufacturing method for two-step post nitridation annealing of plasma nitrided gate dielectric
US7964514B2 (en) * 2006-03-02 2011-06-21 Applied Materials, Inc. Multiple nitrogen plasma treatments for thin SiON dielectrics
US7501648B2 (en) * 2006-08-16 2009-03-10 International Business Machines Corporation Phase change materials and associated memory devices
CN102208334B (zh) * 2011-05-27 2016-03-23 上海华虹宏力半导体制造有限公司 半导体器件局部氧化终止环的制备方法
CN104952734B (zh) * 2015-07-16 2020-01-24 矽力杰半导体技术(杭州)有限公司 半导体结构及其制造方法
CN113488436B (zh) * 2021-09-06 2021-12-21 晶芯成(北京)科技有限公司 一种半导体结构及其制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111288A (ja) 1993-10-12 1995-04-25 Matsushita Electric Ind Co Ltd 素子分離の形成方法
US5591681A (en) * 1994-06-03 1997-01-07 Advanced Micro Devices, Inc. Method for achieving a highly reliable oxide film
JPH08167705A (ja) 1994-12-15 1996-06-25 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP3444687B2 (ja) * 1995-03-13 2003-09-08 三菱電機株式会社 不揮発性半導体記憶装置
DE69528970D1 (de) * 1995-06-30 2003-01-09 St Microelectronics Srl Herstellungsverfahren eines Schaltkreises, der nichtflüchtige Speicherzellen und Randtransistoren enthält, und entsprechender IC
EP0751560B1 (en) 1995-06-30 2002-11-27 STMicroelectronics S.r.l. Process for forming an integrated circuit comprising non-volatile memory cells and side transistors of at least two different types, and corresponding IC
KR100214068B1 (ko) * 1995-11-21 1999-08-02 김영환 반도체 장치의 소자분리막 형성방법
JPH09289298A (ja) * 1996-02-23 1997-11-04 Nippon Steel Corp 半導体装置及びその製造方法
KR100669996B1 (ko) * 1997-03-28 2007-01-16 가부시끼가이샤 르네사스 테크놀로지 불휘발성 반도체 기억장치 및 그 제조방법 및 반도체 장치및 그 제조방법
US5858830A (en) 1997-06-12 1999-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making dual isolation regions for logic and embedded memory devices
JPH1140779A (ja) * 1997-07-17 1999-02-12 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP3967440B2 (ja) * 1997-12-09 2007-08-29 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6080682A (en) * 1997-12-18 2000-06-27 Advanced Micro Devices, Inc. Methodology for achieving dual gate oxide thicknesses
TW374939B (en) * 1997-12-19 1999-11-21 Promos Technologies Inc Method of formation of 2 gate oxide layers of different thickness in an IC
KR100295150B1 (ko) * 1997-12-31 2001-07-12 윤종용 비휘발성메모리장치의동작방법과상기동작을구현할수있는장치및그제조방법
US6004862A (en) 1998-01-20 1999-12-21 Advanced Micro Devices, Inc. Core array and periphery isolation technique
TW480713B (en) * 1998-03-03 2002-03-21 Mosel Vitelic Inc Method for forming different thickness of field oxide in integrated circuit and the structure of the same
US5972751A (en) * 1998-08-28 1999-10-26 Advanced Micro Devices, Inc. Methods and arrangements for introducing nitrogen into a tunnel oxide in a non-volatile semiconductor memory device
US6284602B1 (en) * 1999-09-20 2001-09-04 Advanced Micro Devices, Inc. Process to reduce post cycling program VT dispersion for NAND flash memory devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101136365B (zh) * 2006-08-31 2010-11-17 茂德科技股份有限公司（新加坡子公司） 在隔离沟渠具有减少介电质耗损的半导体元件及制造方法

Also Published As

Publication number Publication date
JP2003521121A (ja) 2003-07-08
CN1196187C (zh) 2005-04-06
US6605511B2 (en) 2003-08-12
JP2010283387A (ja) 2010-12-16
JP5881032B2 (ja) 2016-03-09
WO2001056075A1 (en) 2001-08-02
TWI248659B (en) 2006-02-01
KR100717411B1 (ko) 2007-05-11
KR20020070356A (ko) 2002-09-05
US20030073288A1 (en) 2003-04-17
EP1250714A1 (en) 2002-10-23
US6509604B1 (en) 2003-01-21

Similar Documents

Publication Publication Date Title
CN1196187C (zh) 存储器的locos/sti隔离结构
US6677200B2 (en) Method of forming non-volatile memory having floating trap type device
KR100968404B1 (ko) 반도체 메모리를 위한 다중 두께 유전체
US7732856B2 (en) Charge-trap type non-volatile memory devices and related methods
US20180323314A1 (en) Charge Trapping Split Gate Device and Method of Fabricating Same
WO2006091280A2 (en) Non-volatile electrically alterable memory cell for storing multiple data and manufacturing thereof
US5981341A (en) Sidewall spacer for protecting tunnel oxide during isolation trench formation in self-aligned flash memory core
CN1111466A (zh) 在电可擦编程只读存储器中形成薄隧穿窗口的方法
CN101569006A (zh) 具有高压晶体管、非易失性存储器晶体管及逻辑晶体管的半导体器件的制造方法
US7001812B2 (en) Method of manufacturing semi conductor device
US6787416B2 (en) Non volatile embedded memory with poly protection layer
EP3994731A1 (en) Method of forming split-gate flash memory cell with spacer defined floating gate and discretely formed polysilicon gates
KR100655943B1 (ko) 이중 전압 플래시 집적 회로 제조 방법
CN100468704C (zh) Sonos快闪存储器的制作方法
US6787840B1 (en) Nitridated tunnel oxide barriers for flash memory technology circuitry
US6887756B2 (en) Method of forming flash memory with protruded floating gate
KR20040070650A (ko) 비휘발성 메모리 장치 제조 방법
CN1286165C (zh) 非易失性存储器及其制造方法
US6551899B1 (en) Methods of fabricating memory cells for nonvolatile memory devices
JP2005109485A (ja) メモリコンポーネントを製作する方法
JP3274785B2 (ja) 不揮発性メモリの製造方法
US6808988B1 (en) Method for forming isolation in flash memory wafer
CN101587864A (zh) Nrom器件及其制作方法
CN101192576A (zh) Sonos快闪存储器的制作方法
KR100562742B1 (ko) 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SPANSION CO.,LTD.

Free format text: FORMER OWNER: ADVANCED MICRO DEVICES INC.

Effective date: 20070420

Owner name: SPANSION CO., LTD.

Free format text: FORMER OWNER: SPANSION CO.,LTD.

Effective date: 20070420

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070420

Address after: California, USA

Patentee after: SPANSION LLC

Address before: California, USA

Patentee before: Spanson Co.

Effective date of registration: 20070420

Address after: California, USA

Patentee after: Spanson Co.

Address before: California, USA

Patentee before: ADVANCED MICRO DEVICES, Inc.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160317

Address after: California, USA

Patentee after: CYPRESS SEMICONDUCTOR Corp.

Address before: California, USA

Patentee before: SPANSION LLC

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050406

Termination date: 20151213

EXPY Termination of patent right or utility model