JP2010283387A - フラッシュメモリ技術およびlocos/stiアイソレーションに関する、回路の窒化トンネル酸化物のための窒化バリア - Google Patents
フラッシュメモリ技術およびlocos/stiアイソレーションに関する、回路の窒化トンネル酸化物のための窒化バリア Download PDFInfo
- Publication number
- JP2010283387A JP2010283387A JP2010203354A JP2010203354A JP2010283387A JP 2010283387 A JP2010283387 A JP 2010283387A JP 2010203354 A JP2010203354 A JP 2010203354A JP 2010203354 A JP2010203354 A JP 2010203354A JP 2010283387 A JP2010283387 A JP 2010283387A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- hard mask
- forming
- over
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/981—Utilizing varying dielectric thickness
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
- Local Oxidation Of Silicon (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】まずハードマスクを用いて浅いトレンチアイソレーションを生じさせる。次にLOCOSアイソレーションを生じさせる。次にエッチングを用いてストリンガを取除く。このフラッシュメモリでは、浅いトレンチアイソレーションを用いてエンクローチメントを制限することができる。このフラッシュメモリは窒化されたトンネル酸化物層も有し得る。ハードマスクを用いてゲート酸化物層の窒化物汚染を防ぐ。
【選択図】図15
Description
参照番号は、図面のいくつかの図にわたって、この発明の同じまたは均等の部分を指す。
Claims (13)
- チップ上に複数の半導体デバイスを形成する方法であって、
パッド酸化物層を基板の表面上にわたり形成するステップと、
第1のハードマスク層を前記パッド酸化物層上にわたり形成するステップと、
第1のフォトレジストマスクを前記第1のハードマスク層上にわたり形成するステップとを含み、前記第1のフォトレジストマスクは複数の開口を有し、前記方法はさらに
前記第1のフォトレジストマスクの前記開口下の前記第1のハードマスク層の部分をエッチングで取去り、前記第1のハードマスク層に開口を形成するステップと、
前記第1のフォトレジストマスクを取除くステップと、
前記第1のハードマスク層の前記開口下の前記基板内にトレンチをエッチングするステップと、
前記トレンチをトレンチ酸化物で満たして浅いトレンチアイソレーションを設けるステップと、
前記第1のハードマスク層を取除くステップと、
第2のハードマスク層を前記パッド酸化物層およびトレンチ酸化物の上にわたり形成するステップと、
第2のフォトレジストマスクを前記第2のハードマスク層上にわたり形成するステップとを含み、前記第2のフォトレジストマスクは複数の開口を有し、前記方法はさらに
前記第2のフォトレジストマスクの前記開口下の前記第2のハードマスク層の部分をエッチングで取去り、前記第2のハードマスク層に開口を形成するステップと、
前記第2のフォトレジストマスクを取除くステップと、
前記第2のハードマスク層の開口下の前記基板表面を酸化して、前記第2のハードマスク層の前記開口下にシリコン選択酸化アイソレーションを形成するステップと、
前記第2のハードマスク層を取除くステップとを含み、前記第1および第2のハードマスク層は、シリコンオキシナイトライド、窒化シリコンおよびポリシリコンよりなる群からのものである、方法。 - 第3のハードマスク層を前記パッド酸化物層上にわたり形成するステップと、
第3のフォトレジストマスクを前記第3のハードマスク層上にわたり形成するステップとをさらに含み、前記第3のフォトレジストマスクは少なくとも1つの開口を有し、さらに
前記第3のフォトレジストマスクの前記少なくとも1つの開口下の、前記第3のハードマスク層およびパッド酸化物層の部分をエッチングで取去り、かつ前記第3のハードマスク層の残余の部分を残すステップと、
前記第3のハードマスク層の前記エッチングで取去られた部分の下において、窒化されたトンネル酸化物層を、前記基板上にわたり形成するステップとを含む、請求項1に記載の方法。 - 第1のポリシリコン層を前記窒化されたトンネル酸化物層上にわたり形成するステップと、
複数の開口を備えた第4のフォトレジストマスクを前記第1のポリシリコン層上にわたり形成するステップと、
前記第4のフォトレジストマスクの前記開口下の、前記トンネル酸化物層および第1のポリシリコン層の部分をエッチングで取去るステップと、
第4のフォトレジストマスクを取除くステップと、
インターポリ誘電体層を、前記第3のハードマスク層、基板、および第1のポリシリコン層の上にわたり形成するステップとをさらに含む、請求項2に記載の方法。 - 開口を備えた第5のフォトレジストマスクを前記第3のハードマスク層の前記残余の部分の上にわたって形成するステップと、
前記第3のハードマスク層の前記残余の部分をエッチングで取去るステップとをさらに含み、前記第3のハードマスク層は、シリコンオキシナイトライド、窒化シリコンおよびポリシリコンよりなる群からのものであり、さらに
前記第5のフォトレジストマスクを取除くステップと、
第1のゲート酸化物層を、前記第3のハードマスク層の前記残余の部分の下にあった前記基板の前記表面の上にわたり形成するステップと、
開口を備えた第6のフォトレジストマスクを、前記第1のゲート酸化物層の部分の上にわたって形成するステップと、
前記第6のフォトレジストマスクの前記開口下の前記第1のゲート酸化物層の部分をエッチングで取去るステップと、
前記第6のフォトレジストマスクを取除くステップと、
第2のゲート酸化物層を、前記基板の前記表面と前記第1のゲート酸化物層との上にわたって形成し、厚いゲート酸化物領域および薄いゲート酸化物領域を形成するステップとをさらに含む、請求項2に記載の方法。 - 第2のポリシリコン層を、前記厚いゲート酸化物領域、前記薄いゲート酸化物領域、および前記インターポリ誘電体層の上にわたって形成するステップと、
前記第2のポリシリコン層、前記インターポリ誘電体層、薄いゲート酸化物領域および厚いゲート酸化物領域の部分をエッチングで取去り、薄いゲート酸化物を備えた周辺スタック、厚いゲート酸化物を備えた周辺スタック、および窒化されたトンネル酸化物を備えたコアスタックを形成するステップとをさらに含む、請求項4に記載の方法。 - 複数の半導体デバイスを含む半導体チップであって、
パッド酸化物層を基板の表面上にわたり形成するステップと、
第1のハードマスク層を前記パッド酸化物層上にわたり形成するステップとを含むプロセスにより製造され、前記第1のハードマスク層は、シリコンオキシナイトライド、窒化シリコンおよびポリシリコンよりなる群からのものであり、前記プロセスはさらに
第1のフォトレジストマスクを前記第1のハードマスク層上にわたり形成するステップを含み、前記第1のフォトレジストマスクは複数の開口を有し、前記プロセスはさらに
前記第1のフォトレジストマスクの前記開口部下の前記第1のハードマスク層の部分をエッチングで取去り、前記第1のハードマスク層に開口を形成するステップと、
前記第1のフォトレジストマスクを取除くステップと、
前記第1のハードマスク層の前記開口下の前記基板内にトレンチをエッチングするステップと、
前記トレンチをトレンチ酸化物で満たして浅いトレンチアイソレーションを設けるステップと、
前記第1のハードマスク層を取除くステップと、
第2のハードマスク層を前記パッド酸化物層およびトレンチ酸化物の上にわたり形成するステップとを含み、前記第2のハードマスク層は、シリコンオキシナイトライド、窒化シリコンおよびポリシリコンよりなる群からのものであり、前記プロセスはさらに
第2のフォトレジストマスクを前記第2のハードマスク層上にわたり形成するステップとを含み、前記第2のフォトレジストマスクは複数の開口を有し、前記プロセスはさらに
前記第2のフォトレジストマスクの前記開口下の前記第2のハードマスク層の部分をエッチングで取去り、前記第2のハードマスク層に開口を形成するステップと、
前記第2のフォトレジストマスクを取除くステップと、
前記第2のハードマスク層の前記開口下の前記基板表面を酸化し、前記第2のハードマスク層の前記開口下にシリコン選択酸化アイソレーションを形成するステップと、
前記第2のハードマスク層を取除くステップとを含む、半導体チップ。 - 第3のハードマスク層を前記パッド酸化物層上にわたり形成するステップと、
第3のフォトレジストマスクを前記第3のハードマスク層上にわたり形成するステップとをさらに含み、前記第3のフォトレジストマスクは少なくとも1つの開口を有し、前記第3のハードマスク層はシリコンオキシナイトライド、窒化シリコンおよびポリシリコンよりなる群からのものであり、さらに
前記第3のフォトレジストマスクの前記少なくとも1つの開口下の、前記第3のハードマスク層およびパッド酸化物層の部分をエッチングで取去り、かつ前記第3のハードマスク層の残余の部分を残すステップと、
前記第3のハードマスク層の前記エッチングで取去られた部分の下において、窒化されたトンネル酸化物層を、前記基板上にわたり形成するステップと、
第1のポリシリコン層を前記窒化されたトンネル酸化物層上にわたり形成するステップと、
複数の開口を備えた第4のフォトレジストマスクを前記第1のポリシリコン層上にわたり形成するステップと、
前記第4のフォトレジストマスクの前記開口下の、前記トンネル酸化物層および第1のポリシリコン層の部分をエッチングで取去るステップと、
前記第4のフォトレジストマスクを取除くステップと、
インターポリ誘電体層を、前記第3のハードマスク層、基板および第1のポリシリコン層の上にわたって形成するステップと、
開口を備えた第5のフォトレジストマスクを前記第3のハードマスク層の前記残余の部分の上にわたって形成するステップと、
前記第3のハードマスク層の前記残余の部分をエッチングで取去るステップと、
前記第5のフォトレジストマスクを取除くステップと、
第1のゲート酸化物層を、前記第3のハードマスク層の前記残余の部分の下にあった前記基板の前記表面の上にわたって形成するステップと、
開口を備えた第6のフォトレジストマスクを、前記第1のゲート酸化物層の部分の上にわたって形成するステップと、
前記第6のフォトレジストマスクの前記開口下の前記第1のゲート酸化物層の部分をエッチングで取去るステップと、
前記第6のフォトレジストマスクを取除くステップと、
第2のゲート酸化物層を、前記基板の前記表面と前記第1のゲート酸化物層との上にわたって形成し、厚いゲート酸化物領域および薄いゲート酸化物領域を形成するステップとを含む、請求項6に記載の半導体チップ。 - 第2のポリシリコン層を、前記厚いゲート酸化物領域、前記薄いゲート酸化物領域、および前記インターポリ誘電体層の上にわたって形成するステップと、
前記第2のポリシリコン層および前記インターポリ誘電体層の部分をエッチングで取去り、薄いゲート酸化物を備えた周辺スタック、厚いゲート酸化物を備えた周辺スタック、および窒化されたトンネル酸化物を備えたコアスタックを形成するステップとをさらに含む、請求項7に記載の半導体チップ。 - 基板と、
前記基板の表面上の複数の半導体デバイスと、
前記基板の前記表面上の前記複数の半導体デバイスのいくつかを分離する複数のトレンチ酸化物と、
前記基板の前記表面上の前記複数の半導体デバイスのいくつかを分離する複数のLOCOS酸化物とを含む、半導体チップ。 - 前記複数の半導体デバイスのいくつかはコアメモリデバイスであり、前記複数の半導体デバイスのいくつかは周辺メモリデバイスである、請求項9に記載のフラッシュメモリデバイス。
- 前記コアメモリデバイスはLOCOS酸化物により分離され、前記周辺メモリデバイスはトレンチ酸化物により分離される、請求項10に記載のフラッシュメモリデバイス。
- 前記コアメモリデバイスの各コアメモリデバイスは、
前記基板の前記表面上の窒化されたトンネル酸化物層と、
前記窒化されたトンネル酸化物層上の第1のポリシリコン層と、
前記第1のポリシリコン層上のインターポリ誘電体層と、
前記インターポリ誘電体層上の第2のポリシリコン層とを含む、請求項11に記載のフラッシュメモリデバイス。 - 前記周辺メモリデバイスの各周辺メモリデバイスは、
前記基板の前記表面上のゲート酸化物層を含み、前記ゲート酸化物層は窒化されず、前記ゲート酸化物層の下にある前記基板表面の部分は窒化されず、前記各周辺メモリデバイスはさらに
前記ゲート酸化物層上にわたる第1のポリシリコン層を含む、請求項12に記載のフラッシュメモリデバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/491,457 US6509604B1 (en) | 2000-01-26 | 2000-01-26 | Nitridation barriers for nitridated tunnel oxide for circuitry for flash technology and for LOCOS/STI isolation |
US09/491,457 | 2000-01-26 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001555131A Division JP2003521121A (ja) | 2000-01-26 | 2000-12-13 | フラッシュメモリ技術およびlocos/stiアイソレーションに関する、回路の窒化トンネル酸化物のための窒化バリア |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010283387A true JP2010283387A (ja) | 2010-12-16 |
JP5881032B2 JP5881032B2 (ja) | 2016-03-09 |
Family
ID=23952302
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001555131A Pending JP2003521121A (ja) | 2000-01-26 | 2000-12-13 | フラッシュメモリ技術およびlocos/stiアイソレーションに関する、回路の窒化トンネル酸化物のための窒化バリア |
JP2010203354A Expired - Lifetime JP5881032B2 (ja) | 2000-01-26 | 2010-09-10 | フラッシュメモリ技術およびlocos/stiアイソレーションに関する、回路の窒化トンネル酸化物のための窒化バリア |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001555131A Pending JP2003521121A (ja) | 2000-01-26 | 2000-12-13 | フラッシュメモリ技術およびlocos/stiアイソレーションに関する、回路の窒化トンネル酸化物のための窒化バリア |
Country Status (7)
Country | Link |
---|---|
US (2) | US6509604B1 (ja) |
EP (1) | EP1250714A1 (ja) |
JP (2) | JP2003521121A (ja) |
KR (1) | KR100717411B1 (ja) |
CN (1) | CN1196187C (ja) |
TW (1) | TWI248659B (ja) |
WO (1) | WO2001056075A1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003188291A (ja) * | 2001-12-20 | 2003-07-04 | Nec Electronics Corp | 不揮発性半導体記憶装置の製造方法 |
KR100503234B1 (ko) * | 2003-02-04 | 2005-07-22 | 동부아남반도체 주식회사 | 비휘발성 메모리 제조 방법 |
US7276409B2 (en) * | 2003-06-24 | 2007-10-02 | Micron Technology, Inc. | Method of forming a capacitor |
DE10345237B4 (de) * | 2003-09-29 | 2005-11-10 | Infineon Technologies Ag | Verfahren zur Herstellung von Charge-Trapping-Speicherbauelementen |
US7183143B2 (en) * | 2003-10-27 | 2007-02-27 | Macronix International Co., Ltd. | Method for forming nitrided tunnel oxide layer |
US7160771B2 (en) * | 2003-11-28 | 2007-01-09 | International Business Machines Corporation | Forming gate oxides having multiple thicknesses |
US20050130448A1 (en) * | 2003-12-15 | 2005-06-16 | Applied Materials, Inc. | Method of forming a silicon oxynitride layer |
US20050167733A1 (en) * | 2004-02-02 | 2005-08-04 | Advanced Micro Devices, Inc. | Memory device and method of manufacture |
US7153778B2 (en) * | 2004-02-20 | 2006-12-26 | Micron Technology, Inc. | Methods of forming openings, and methods of forming container capacitors |
KR100781033B1 (ko) * | 2005-05-12 | 2007-11-29 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
US7429538B2 (en) * | 2005-06-27 | 2008-09-30 | Applied Materials, Inc. | Manufacturing method for two-step post nitridation annealing of plasma nitrided gate dielectric |
US7964514B2 (en) * | 2006-03-02 | 2011-06-21 | Applied Materials, Inc. | Multiple nitrogen plasma treatments for thin SiON dielectrics |
US7501648B2 (en) * | 2006-08-16 | 2009-03-10 | International Business Machines Corporation | Phase change materials and associated memory devices |
US7355239B1 (en) * | 2006-08-31 | 2008-04-08 | Promos Technologies Pte. Ltd. | Fabrication of semiconductor device exhibiting reduced dielectric loss in isolation trenches |
CN102208334B (zh) * | 2011-05-27 | 2016-03-23 | 上海华虹宏力半导体制造有限公司 | 半导体器件局部氧化终止环的制备方法 |
CN104952734B (zh) * | 2015-07-16 | 2020-01-24 | 矽力杰半导体技术(杭州)有限公司 | 半导体结构及其制造方法 |
CN113488436B (zh) * | 2021-09-06 | 2021-12-21 | 晶芯成(北京)科技有限公司 | 一种半导体结构及其制造方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08167705A (ja) * | 1994-12-15 | 1996-06-25 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JPH08167664A (ja) * | 1994-06-03 | 1996-06-25 | Advanced Micro Devices Inc | 酸化膜を形成する方法、改良された酸化膜を形成する方法、高品質の酸化膜を形成する方法、ならびにトンネルおよびゲート酸化膜を形成する方法 |
JPH08250610A (ja) * | 1995-03-13 | 1996-09-27 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JPH09172007A (ja) * | 1995-11-21 | 1997-06-30 | Hyundai Electron Ind Co Ltd | 半導体装置の素子分離膜形成方法 |
JPH09289298A (ja) * | 1996-02-23 | 1997-11-04 | Nippon Steel Corp | 半導体装置及びその製造方法 |
WO1998044567A1 (fr) * | 1997-03-28 | 1998-10-08 | Hitachi, Ltd. | Dispositif de memoire remanente a semi-conducteur, dispositif a semi-conducteur et procedes de fabrication associes de ceux-ci |
US5858830A (en) * | 1997-06-12 | 1999-01-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making dual isolation regions for logic and embedded memory devices |
JPH1140779A (ja) * | 1997-07-17 | 1999-02-12 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
JPH11177047A (ja) * | 1997-12-09 | 1999-07-02 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
JPH11204763A (ja) * | 1997-12-31 | 1999-07-30 | Samsung Electron Co Ltd | 不揮発性メモリ装置並びにその作動方法及び製造方法 |
US6004862A (en) * | 1998-01-20 | 1999-12-21 | Advanced Micro Devices, Inc. | Core array and periphery isolation technique |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07111288A (ja) | 1993-10-12 | 1995-04-25 | Matsushita Electric Ind Co Ltd | 素子分離の形成方法 |
EP0751560B1 (en) | 1995-06-30 | 2002-11-27 | STMicroelectronics S.r.l. | Process for forming an integrated circuit comprising non-volatile memory cells and side transistors of at least two different types, and corresponding IC |
EP0751559B1 (en) * | 1995-06-30 | 2002-11-27 | STMicroelectronics S.r.l. | Process for forming an integrated circuit comprising non-volatile memory cells and side transistors and corresponding IC |
US6080682A (en) * | 1997-12-18 | 2000-06-27 | Advanced Micro Devices, Inc. | Methodology for achieving dual gate oxide thicknesses |
TW374939B (en) * | 1997-12-19 | 1999-11-21 | Promos Technologies Inc | Method of formation of 2 gate oxide layers of different thickness in an IC |
TW480713B (en) * | 1998-03-03 | 2002-03-21 | Mosel Vitelic Inc | Method for forming different thickness of field oxide in integrated circuit and the structure of the same |
US5972751A (en) * | 1998-08-28 | 1999-10-26 | Advanced Micro Devices, Inc. | Methods and arrangements for introducing nitrogen into a tunnel oxide in a non-volatile semiconductor memory device |
US6284602B1 (en) * | 1999-09-20 | 2001-09-04 | Advanced Micro Devices, Inc. | Process to reduce post cycling program VT dispersion for NAND flash memory devices |
-
2000
- 2000-01-26 US US09/491,457 patent/US6509604B1/en not_active Expired - Fee Related
- 2000-12-13 EP EP00984473A patent/EP1250714A1/en active Pending
- 2000-12-13 KR KR1020027009517A patent/KR100717411B1/ko not_active IP Right Cessation
- 2000-12-13 JP JP2001555131A patent/JP2003521121A/ja active Pending
- 2000-12-13 WO PCT/US2000/034213 patent/WO2001056075A1/en not_active Application Discontinuation
- 2000-12-13 CN CNB008186391A patent/CN1196187C/zh not_active Expired - Fee Related
-
2001
- 2001-01-29 TW TW090101702A patent/TWI248659B/zh not_active IP Right Cessation
-
2002
- 2002-11-15 US US10/295,738 patent/US6605511B2/en not_active Expired - Fee Related
-
2010
- 2010-09-10 JP JP2010203354A patent/JP5881032B2/ja not_active Expired - Lifetime
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08167664A (ja) * | 1994-06-03 | 1996-06-25 | Advanced Micro Devices Inc | 酸化膜を形成する方法、改良された酸化膜を形成する方法、高品質の酸化膜を形成する方法、ならびにトンネルおよびゲート酸化膜を形成する方法 |
JPH08167705A (ja) * | 1994-12-15 | 1996-06-25 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
JPH08250610A (ja) * | 1995-03-13 | 1996-09-27 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JPH09172007A (ja) * | 1995-11-21 | 1997-06-30 | Hyundai Electron Ind Co Ltd | 半導体装置の素子分離膜形成方法 |
JPH09289298A (ja) * | 1996-02-23 | 1997-11-04 | Nippon Steel Corp | 半導体装置及びその製造方法 |
WO1998044567A1 (fr) * | 1997-03-28 | 1998-10-08 | Hitachi, Ltd. | Dispositif de memoire remanente a semi-conducteur, dispositif a semi-conducteur et procedes de fabrication associes de ceux-ci |
US5858830A (en) * | 1997-06-12 | 1999-01-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making dual isolation regions for logic and embedded memory devices |
JPH1140779A (ja) * | 1997-07-17 | 1999-02-12 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
JPH11177047A (ja) * | 1997-12-09 | 1999-07-02 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
JPH11204763A (ja) * | 1997-12-31 | 1999-07-30 | Samsung Electron Co Ltd | 不揮発性メモリ装置並びにその作動方法及び製造方法 |
US6004862A (en) * | 1998-01-20 | 1999-12-21 | Advanced Micro Devices, Inc. | Core array and periphery isolation technique |
Also Published As
Publication number | Publication date |
---|---|
WO2001056075A1 (en) | 2001-08-02 |
US6509604B1 (en) | 2003-01-21 |
CN1196187C (zh) | 2005-04-06 |
US20030073288A1 (en) | 2003-04-17 |
JP2003521121A (ja) | 2003-07-08 |
KR100717411B1 (ko) | 2007-05-11 |
KR20020070356A (ko) | 2002-09-05 |
TWI248659B (en) | 2006-02-01 |
US6605511B2 (en) | 2003-08-12 |
JP5881032B2 (ja) | 2016-03-09 |
CN1425193A (zh) | 2003-06-18 |
EP1250714A1 (en) | 2002-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5881032B2 (ja) | フラッシュメモリ技術およびlocos/stiアイソレーションに関する、回路の窒化トンネル酸化物のための窒化バリア | |
US6642125B2 (en) | Integrated circuits having adjacent P-type doped regions having shallow trench isolation structures without liner layers therein therebetween and methods of forming same | |
US6165846A (en) | Method of eliminating gate leakage in nitrogen annealed oxides | |
US7445994B2 (en) | Methods of forming non-volatile memory devices using selective nitridation techniques | |
US6787419B2 (en) | Method of forming an embedded memory including forming three silicon or polysilicon layers | |
TW558828B (en) | Semiconductor device and method of fabricating the same | |
JP2000349164A (ja) | 素子分離絶縁膜を有する半導体装置の製造方法 | |
JP5517628B2 (ja) | 高電圧トランジスタ、不揮発性メモリトランジスタ、およびロジックトランジスタを備えた半導体デバイスを製造する方法 | |
US6818514B2 (en) | Semiconductor device with dual gate oxides | |
WO2024078335A1 (zh) | 半导体结构的制作方法及半导体结构 | |
JP2003163289A (ja) | 半導体メモリの製造方法、及び該半導体メモリを含む半導体装置の製造方法 | |
US6534363B2 (en) | High voltage oxidation method for highly reliable flash memory devices | |
US7556999B2 (en) | Method for fabricating non-volatile memory | |
US6787840B1 (en) | Nitridated tunnel oxide barriers for flash memory technology circuitry | |
US6794263B1 (en) | Method of manufacturing a semiconductor device including alignment mark | |
JP2008084975A (ja) | 半導体装置、およびその製造方法 | |
JP2005109485A (ja) | メモリコンポーネントを製作する方法 | |
US6887757B2 (en) | Method of manufacturing flash memory | |
KR100343137B1 (ko) | 불휘발성 메모리 장치 및 그 제조방법 | |
TWI794887B (zh) | Finfet堆疊閘記憶體 | |
KR100555476B1 (ko) | 불휘발성 메모리 소자의 트렌치 소자분리 방법 | |
KR100521378B1 (ko) | 반도체 장치의 게이트 절연막 및 그 형성 방법 | |
JP2005093816A (ja) | 半導体装置の製造方法および半導体装置 | |
KR100823694B1 (ko) | 불휘발성 메모리 장치의 플로팅 게이트 구조물의 형성 방법 | |
KR100751685B1 (ko) | 게이트 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100927 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100927 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130610 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130613 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130719 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140626 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140715 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20141003 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150824 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151023 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20160118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20160118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5881032 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |