CN1417797A - 薄膜压电体元件及其制造方法 - Google Patents

薄膜压电体元件及其制造方法 Download PDF

Info

Publication number
CN1417797A
CN1417797A CN02150611A CN02150611A CN1417797A CN 1417797 A CN1417797 A CN 1417797A CN 02150611 A CN02150611 A CN 02150611A CN 02150611 A CN02150611 A CN 02150611A CN 1417797 A CN1417797 A CN 1417797A
Authority
CN
China
Prior art keywords
film
substrate
electrode film
counter electrode
piezoelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02150611A
Other languages
English (en)
Other versions
CN1282189C (zh
Inventor
内山博一
小川裕子
喜多弘行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1417797A publication Critical patent/CN1417797A/zh
Application granted granted Critical
Publication of CN1282189C publication Critical patent/CN1282189C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/20Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/206Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using only longitudinal or thickness displacement, e.g. d33 or d31 type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/08Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S29/00Metal working
    • Y10S29/001Method or apparatus involving adhesive
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S29/00Metal working
    • Y10S29/016Method or apparatus with etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/42Piezoelectric device making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/4981Utilizing transitory attached element or associated separate material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Supporting Of Heads In Record-Carrier Devices (AREA)
  • Moving Of The Head To Find And Align With The Track (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)

Abstract

这是在第1基板及第2基板上分别形成具有规定形状的主电极膜、压电体薄膜及对向电极膜,然后在使对向电极膜间对向接合的同时,在外周部形成绝缘性树脂膜,接着,进行第2基板的除去、绝缘性树脂膜的腐蚀加工及形成连接电极片等,然后,除去第1基板,从而得到完全分离的薄膜压电体元件的制造方法。依此,提供可改善形状再现性及防止夹持压电体薄膜的电极间的短路不良、无压电特性偏差、高成品率的薄膜压电体元件及其制造方法。

Description

薄膜压电体元件及其制造方法
技术领域
本发明涉及用作决定微小位置的调节器或传感器的薄膜压电体元件及其制造方法。
技术背景
近年来,微型调节器等的机械的电气元件崭露头角。这类元件不仅能实现小型、高精度的机构部件,在其制造中由于可采用半导体工艺,使生产率大大改善。特别是,采用压电体元件的微型调节器的开发,用于扫描型隧道显微镜的微小变位及决定磁盘记录再生装置(以下称为磁盘驱动装置)的磁头滑杆的微小位置等场合。
以往,磁盘驱动装置中,对于磁盘进行信息的记录再生的磁头被搭载在磁头滑杆、安装在调节器支臂上。通过音圈马达(VCM)使这个调节器支臂摇动,使定位于磁盘上的规定的跟踪位置,用磁头进行记录再生。但是,在记录密度提高的同时,单用这种以往的VCM定位是不能确保充分的精度的。为此,在采用VCM的定位手段以外,还通过使用压电体元件的微小位置定位手段使磁头滑杆作微小驱动、以推进高速、高精度的定位的技术开发。
如此,压电体元件被种种用途所期待。为此,以小型、可低电压驱动、且产生大变位量的压电体元件被需求,进行以薄膜制造方法的制作研究。在这种薄膜制造方法方面,主要有二个课题。第1个课题是,为了得到具有良好压电体特性的压电体薄膜,必须在硅单结晶基板等基板上成膜。还有,为了得到大的压电变位量,必须迭合压电体薄膜。因此,采用2块基板,用以下的方法制作。先在各自的基板上形成压电体薄膜,然后将压电体薄膜间粘结贴合。而后,如将一方的基板腐蚀除去,使露出贴合迭合的压电体薄膜。对这个露出的压电体薄膜进行腐蚀形成规定的压电体图案后,再对另一方的基板进行腐蚀除去,以制作薄膜压电体元件。但是,迭合的压电体薄膜,由于它的膜厚厚,导致腐蚀非常困难,容易发生短路不良等。
第2个课题,如上所述,制作的薄膜压电体元件在最终使用时,导致在与成膜的基板完全分离的状态下使用的情况。即,由于按制造方法制作的薄膜压电体元件较薄,要在基板与薄膜压电体元件分离时无损伤地实装到别的基板上是困难的,这就不能进行成批量地组装调节器。
对于第2个课题,在日本特许公开公报1999-26733号中,展示石英基板及耐热玻璃基板上制作由特性良好的薄膜晶体管固体电路等的薄膜固体电路组合元件构成的被改写层后,实现以低价在耐冲击性良好的基板上轻轻改写这个被改写层、难分割、且便宜的液晶显示装置的制造方法。为了把在这种石英基板及耐热玻璃基板上形成的薄膜固体电路组合元件改写到别的基板上,为了容易地将薄膜固体电路组合元件从石英基板及耐热玻璃基板上分离,在这个基板上首先应形成分离层。但是,如果采用形成这样的分离层的基板,就有在压电体薄膜的场合难以产生与膜面垂直的配向、不能得到良好压电特性的课题。
发明内容
本发明是为了解决上述课题而提出的。在制作由二层压电体薄膜构成的薄膜压电体元件时,以谋求腐蚀加工压电体薄膜时的形状的再现性的改善和夹住压电体薄膜的电极间的短路等不良发生的防止、提供无压电特性偏差、便宜、且高合格率的薄膜压电体元件的制造方法为目的。
本发明的薄膜压电体元件的制造方法,包括以下工序:
在第1基板上,以第1主电极膜与第1对向电极膜夹住第1压电体薄膜,配置在所述第1基板侧的所述第1主电极膜的至少一部分在所述第1基板上形成多个具有比所述第1压电体薄膜及所述第1对向电极膜大的形状的第1薄膜图案,
在第2基板上,以第2主电极膜与第2对向电极膜夹住第2压电体薄膜,所述第2压电体薄膜、所述第2主电极膜及所述第2对向电极膜在所述第2基板上形成多个具有与所述第1压电体薄膜实质上同样形状的第2薄膜图案,
使所述第1薄膜图案与所述第2薄膜图案相互对向重合地进行定位接合、以形成一体化的多个构造体及保护所述构造体的绝缘性树脂膜,
仅对第2基板作有选择的除去,使以所述绝缘性树脂膜连接的多个所述构造体露出,
对所述绝缘性树脂膜进行腐蚀加工,使形成覆盖除去所述第1主电极膜的一部分的所述构造体的外周部的形状,
形成用来将所述第1主电极膜、所述第1对向电极膜、所述第2主电极膜及所述第2对向电极膜与外部设备连接的连接电极片,
仅对第1基板作有选择的除去。
按照这种制造方法,以形成于第1基板与第2基板上的状态将主电极膜及压电体薄膜加工成规定形状是分别各自进行的。因此,即使浸湿腐蚀,也能以好的再现性形成压电体薄膜。又,浸湿腐蚀时可避免出现在干腐蚀时容易生成的侧壁部的附着物,能实现不易生成电极间短路不良、特性稳定的薄膜压电体元件。一方面,即使是干腐蚀,比之以2层迭合压电体薄膜的状态腐蚀压电体薄膜的场合,由于只腐蚀1层就可以了,所以不仅能改善图案形状的再现性,腐蚀时产生的侧壁附着物也大幅减少,可实现减低短路不良及压电体特性的稳定化。
附图说明
图1表示以本发明第1实施形态的制造方法制作的薄膜压电体元件做成一对调节器的平面图。
图2表示沿图1中的X-X线的剖视图。
图3A到图3D表示在第1基板上,第1压电体薄膜3、第1主电极膜2及第1对向电极膜4的成膜、以及将它们加工成规定形状的主要工序的工序说明图。
图4A到图4D表示在第2基板上,同样成膜、以及加工成规定形状的主要工序的工序说明图。
图5A表示以相同实施形态的制造方法,使第1薄膜图案与第2薄膜图案对向接合的工序的工序说明图。
图5B表示以相同实施形态的制造方法,有选择地除去第2基板的工序的工序说明图。
图5C表示以相同实施形态的制造方法,将绝缘性树脂膜与粘结剂层腐蚀成规定形状的工序的工序说明图。
图6A表示以相同实施形态的制造方法,在第1基板上使薄膜压电体元件完成的工序的工序说明图。
图6B表示以相同实施形态的制造方法,有选择地除去第1基板并使薄膜压电体元件分离的工序的工序说明图。
图7A表示以本发明第2实施形态的制造方法,在第1基板上形成第1薄膜图案的工序的工序说明图。
图7B表示以相同实施形态的制造方法,在第2基板上形成第2薄膜图案的工序的工序说明图。
图7C表示以相同实施形态的制造方法,使第1薄膜图案与第2薄膜图案对向接合的工序的工序说明图。
图7D表示以相同实施形态的制造方法,充填绝缘性树脂并形成绝缘性树脂膜的工序的工序说明图。
图8A表示以相同实施形态的制造方法,为腐蚀绝缘性树脂膜而形成绝缘性树脂膜图案用保护层的工序的工序说明图。
图8B表示以相同实施形态的制造方法,在第1基板上使薄膜压电体元件完成的工序的工序说明图。
图8C表示以相同实施形态的制造方法,有选择地除去第1基板并使薄膜压电体元件分离的工序的工序说明图。
标号说明
1第1基板
2第1主电极膜
2a,12a,标志
3第1压电体薄膜
4,40,第1对向电极膜
5,15,150绝缘性树脂膜
6粘结剂层
11第2基板
12第2主电极膜
13第2压电体薄膜
14,140第2对向电极膜
25,250绝缘膜
26连接电极膜
28连接电极片
30第1压电体图案用保护层
32第1下层膜图案用保护层
32a第1标志用保护层
34第2压电体图案用保护层
36第2下层膜图案用保护层
36a第2标志用保护层
38,380绝缘性树脂膜图案用保护层
41第1下层膜
42第1上层膜
44,440第1薄膜图案
48,480第2薄膜图案
45金属接合层
50,500构造体
54,540薄膜压电体元件
58粘结树脂层
60实装基板(薄片)
61滑杆保持部
62磁头电极片
63磁头电极配线
64压电体电极片
65压电体电极配线
67导线
70透孔
141第2下层膜
142第2上层膜
具体实施方式
以下,就本发明的实施形态用附图进行说明。又,对于同构成要素带同样的符号。
实施例1
图1表示把以第1实施形态的制造方法制作的薄膜压电体元件做成一对调节器的平面图。这个调节器在磁盘驱动装置中,用来将磁头滑杆高精度地微小定位于磁盘上的规定的跟踪位置。这个调节器具有2个薄膜压电体元件54,这些元件54以长度方向的线段A-A线的对称形状形成。图2是沿图1中的X-X线的断面构造。以下,用这些图对其构成进行说明。
如图2所示,2个压电体元件54的构造相同,将夹在第1主电极膜2与第1对向电极膜4间的第1压电体薄膜3以及夹在第2主电极膜12与第2对向电极膜14间的第2压电体薄膜13以粘结剂层6接合,又,绝缘性树脂膜5、15被设置于侧面部,形成后述的构造体。在这个构造体中的图示的位置上形成透孔70。通过这个透孔70,形成用来将第1对向电极膜4与第2对向电极膜14经绝缘膜25引出到薄膜压电体元件54的表面的连接电极膜26,以构成薄膜压电体元件54。
通过在这个薄膜压电体元件54的第1主电极膜2面上形成的粘结树脂层58被接合固定在实装基板的薄片上。又,例如将连接电极膜26延伸到绝缘膜25表面形成的连接电极片28与薄片60上设置的压电体电极片64用导线67连接,以构成用来对磁头进行微小定位的调节器。
又,在图2中,未将连接电极膜26形成于第1主电极膜2的连接电极片28,虽然将第1主电极膜2自身做成连接电极片28,但把连接电极膜26形成于这部分也可以。又,绝缘膜25只形成于第2主电极膜12区域上,但薄膜压电体元件的外周部、即,绝缘树脂膜5、15形成的区域部形成的构成也是可以的。
如图1所示,薄片60,具有用来将磁头滑杆(为图示)固定在从薄膜压电体元件54被接合的区域到延伸的区域的滑杆保持部61。在这个滑杆保持部61上设置着用来与搭载于磁头滑杆(未图示)的磁头(未图示)的配线部连接的磁头电极片62。从这个磁头电极片62,磁头电极配线63被拉回薄膜压电体元件54间的薄片60,与从压电体连接电极片64拉回的压电体电极配线65同样被拉回到与外部设备(未图示)连接的连接片(未图示)。
这个调节器,如在一对薄膜压电体元件54上分别加上反向电压,由于一方伸长另一方收缩,滑杆保持部61受到这个力而在左右方向(Y-Y线的方向)上发生微小变位,可将磁头高精度地定位于磁盘(未图示)上的规定的跟踪位置。
以下,就这个薄膜压电体元件54的制造方法参照图3A~图6B进行说明。又,在图3A~图6B的工序说明图中,展示出沿图1中的Z-Z线的断面部。
图3A~图3D表示在第1基板上,第1压电体薄膜3、第1主电极膜2及第1对向电极膜4的成膜、以及将它们加工成规定形状的主要工序的工序说明图。
又,图4A~图4D表示在第2基板上,同样成膜、以及加工成规定形状的主要工序的工序说明图。
首先,关于第1基板1上的膜形成与加工,用图3A~图3D进行说明。图3A展示的是:在第1基板1上,迭合第1主电极膜2与第1压电体薄膜3,为了将这个第1压电体薄膜3加工成如图1所示的形状,形成第1压电体图案用保护层30的状态。
为了得到具有良好压电特性的第1压电体薄膜3,例如采用作为第1基板的氧化镁单结晶基板(MgO基板),作为第1主电极膜2,将C轴配向的白金膜(Pt膜)喷涂在这MgO基板上形成,也可以在这Pt膜上喷涂钛酸锆酸铅(PZT)膜形成。在形成这PZT膜时,如MgO基板的温度约600℃时成膜,可得到配向在与膜面垂直方向的PZT膜。
又,作为第1基板,不仅可用MgO基板,钛酸锶基板,蓝宝石基板,或硅单结晶基板(Si基板)都可以用。又,作为第1主电极膜2,可以使用白金(Pt)、金(Au)、铱(Ir)、铑(Rh)、钌(Ru)、银(Ag)、铼(Re)、钼(Mo)、鉭(Ta)、及钯(Pd)中的任何一种金属,或者它们的氧化物。又,作为含这些的多层构成的膜也可以。在从这些中选择的材料构成的第1主电极膜2上,形成具有PZT及钛酸锆酸镧酸铅(PLZT)等的压电性的膜,然后进行规定的热处理也可得到压电特性。
将第1压电体图案用保护层30进行掩蔽再对第1压电体薄膜3腐蚀,这腐蚀无论干腐蚀、浸湿腐蚀都可以。特别是湿腐蚀,由于装置简单、时间短、所以有能提高产量的优点。在对PZT膜进行浸湿腐蚀时,可以使用氟酸与硝酸的混合液、氟酸与硝酸与砟酸的混合液或这些混合液中加水的稀释液。第1压电体薄膜3的厚度约为3μm,无论干腐蚀还是浸湿腐蚀,其腐蚀的断面形状一般呈梯形。但是,由于只腐蚀第1压电体薄膜3,所以,这个过程中腐蚀的控制比较容易,侧面腐蚀不大,可大幅度改善形状再现性。
这样,对第1压电体薄膜3进行腐蚀后,为了将第1主电极膜2加工成规定形状,通过光刻工艺形成如图3B所示的第1下层电极图案用保护层32。此时,使第1基板1与第2基板11上形成的图案间定位的第1标志用保护层32a也同时形成。以别的方法定位时有时不形成这个标志32a。第1主电极膜2,由于将它的一部分作为连接电极片28使用,有必要通过第1压电体薄膜3使它露出,使之成为与第1压电体薄膜3不同的形状。又,在除去第1基板1时的药液中,为了使第1压电体薄膜3露出、一部分分不被腐蚀,将第1的主电极膜2的幅度做得比第1的压电体薄膜3的宽是有效手段之一。按照这一点,第1电极图案用保护层32,作为整体比第1压电体薄膜3大,且如图1及图2所示,连接电极片28的区域部被做成比第1压电体薄膜3更充分露出的图案形状。
将第1下层电极图案用保护层32进行掩蔽,对第1主电极膜2进行腐蚀的形状如图3C所示。在对第1主电极膜2进行腐蚀时,由于它的膜厚比压电体薄膜薄,干腐蚀或浸湿腐蚀时都没有特别的问题,可根据电极膜材料进行自由选择。
又,如图3D所示,在第1压电体薄膜3上形成第1对向电极膜4,制作第1薄膜图案44。又,形成的绝缘性树脂膜5的厚度实质上与到这个第1对向电极膜4的高度相同。作为第1对向电极膜4,可以采用与第1主电极膜2同样的材料,可以是铬化镍(NiCr)、鉭(Ta)、或铬(Cr)等的金属单层膜,在这些材料上迭合Pt、Au、Ag或Cu等材料构成也可以。
又,绝缘性树脂膜5,例如用专门工具涂布聚酰胺,干涉燥后加热到350℃左右,聚酰亚胺膜也可以。涂布其他的有机树脂、使之加热硬化形成的膜也可以。从图3D中可看出,这个绝缘性树脂膜5,由于与第1主电极膜2、第1压电体薄膜3及第1对向电极膜4的任一个接触,所以,不仅对电气绝缘性有很高要求,对可腐蚀材料也有要求。又,这个绝缘性树脂膜5,在第2对向电极膜14上形成一部分也没有特别的问题。
在包含这样的绝缘性树脂膜5及第1对向电极膜4的整个面上形成粘结剂层6,在第1基板1上的必要的加工便告结束。这个粘结剂层6,可以是接合后无粘弹性的材料,一般使用的有机、无机系粘结剂都可以用,也可以使用有粘结性的有机树脂及光刻保护层。
又,在第2基板上,对于第2压电体薄膜13、第2主电极膜12及第2对向电极膜14的成膜、并将它们加工成规定形状的工序,我们通过图4A~图4D进行说明。
图4A展示的是:与图3A一样,在第2基板11上迭合形成第2主电极膜12、第2压电体薄膜13后,将第2压电体薄膜13加工成规定形状,成为形成第2压电体图案用保护层34的状态。第2基板11、第2主电极膜12及第2压电体薄膜13,可以采用与图3A所示的第1基板1、第1主电极膜2及第1压电体薄膜3同样的材料及成膜方式来形成。又,这个第2压电体图案用保护层34,与第1压电体图案用保护层30的形状相同,又,第2压电体薄膜13的腐蚀也采用与第1压电体薄膜3同样的方法进行。这个结果,能够把第1压电体薄膜3和第2压电体薄膜13的形状做得实质上一样。
把第2压电体薄膜13加工成规定形状后,通过光刻和腐蚀对第2主电极膜12进行加工。形成为此用的第2下层电极图案用保护层36的状态被展示于图4B。又,腐蚀加工后的形状被展示于图4C。我们从图4B可以看出,第2下层电极图案用保护层36与第2压电体薄膜13比较,其形状实质上相同、或者大些。这样,在采用湿腐蚀除去第2基板11时,容易保护第2压电体薄膜13以防护药液。又,用来制作用于使第1基板1与第2基板11对向、定位的标志的第2标志用保护层36a也被形成。
又,当不使用这样的标志36a对第1基板1与第2基板11进行定位的场合,可以照样使用第2压电体图案用保护层34对第2主电极膜12进行腐蚀。
如图4A~图4C所示的第2基板11上的加工,与第1基板1上的场合的不同之点在于,如上所述,第2主电极膜12与第2压电体薄膜13的形状实质上相同,而且,与第1压电体薄膜3的形状也实质上相同。又,当采用用作定位的标志时,形成于第1基板1与第2基板11上的标志的形状自然也是不同的。
在第2压电体薄膜13上形成第2对向电极膜14以制作第2薄膜图案48。然后,与图3D同样地在第2基板11上形成绝缘性树脂膜15,接着在包含这些的整个面上形成粘结剂层6。将它展示于图4D。这样,第2基板11上的必要的加工便告完成。
利用图5A~图6B,对用如图3D与图4D所示的基板、进行粘结剂层6间的接合、以制作薄膜压电体元件的工序进行说明。图5A展示的是,用图3D与图4D所示的基板、使第1薄膜图案44与第2薄膜图案48对向并通过粘结剂层6接合的形状。此时,粘结剂层6成为使两者一体化、由单一层构成的粘结剂层6。这样接合时,采用标志12a与2a进行定位,使压电体薄膜间正确重合。又,通过使用的粘结剂可以只在一方的基板上形成粘结剂层6。
作为第1基板1及第2基板11,在使用MgO基板时,由于透明,所以能用显微镜经基板进行定位。在不透明基板场合,可以采用在设定位置固定一个镜子,在对着镜子分别定位后,除去镜子,使基板间接近,再用粘结剂层进行接合等的定位方式。又,也可以完全不用标志、以压电体薄膜的形状为基准进行定位。这样,以粘结剂层6将夹在上下电极层间的压电体薄膜进行迭合、以制作一体化的多个构造体50。在本实施例中,将这个构造体以2个为一对使用,所以称之为双构造体。
多个构造体50形成以绝缘性树脂膜5,15包围的形状后,如图5B所示,仅对第2基板11作有选择的除去。这一除去方法,可以通过腐蚀、研磨、或研磨到规定厚度后再用腐蚀等方法进行。
对第2基板11除去后,为了把以绝缘性树脂膜5,15连接的多个构造体50分离,对绝缘性树脂膜5,15及粘结剂层6进行腐蚀。图5C,展示形成绝缘性树脂膜图案用保护层38后,对绝缘性树脂膜5,15及粘结剂层6腐蚀后的形状。又,在对绝缘性树脂膜5,15及粘结剂层6腐蚀时,在图1及图2所示位置形成透孔。
接着,除去绝缘性树脂膜图案用保护层38,也包含透孔(未图示)部分、在第2主电极膜12上形成绝缘膜25及连接电极膜(未图示),又,将这些腐蚀成规定形状,制作连接电极片(未图示),以完成如图1与图2所示形状的薄膜压电体元件54。第1基板1上完成的状态的薄膜压电体元件54被展示于图6A。
用石蜡等树脂(未图示)将这样形成的薄膜压电体元件54保护后,对第1基板1作腐蚀除去。又,如果溶解除去粘附于薄膜压电体元件54表面的石蜡等树脂,就可得到与第1基板1与第2基板11完全分离形状的薄膜压电体元件54。
在本实施例的制造方法中,以形成第1薄膜图案与第2薄膜图案的状态形成绝缘性树脂膜,所以,对绝缘性树脂膜中产生的气泡及灰尘等缺点也容易检查,可确实地保护构造体。又,按照本实施例的制造方法,以各自基板1,11上形成的压电体薄膜3、13,主电极膜2、12及对向电极膜4、14在各自基板1、11上形成的时点加工成规定形状,所以,可使各自基板1、11上的图案形状相同。因此,可使迭合后各自的压电体薄膜3、13的形状相同。即,这个薄膜压电体元件54的断面,其各自的压电体薄膜3、13从各自的主电极膜2、12至各自的对向电极膜4、14呈窄幅的锥形,各自的对向电极膜4、14间贴合,且绝缘性树脂膜5、15在粘结剂层6旁边形成较厚的形状。进而成为以粘结剂层6接合的面作为基准的实质上对称的形状。这一结果,如对第1压电体薄膜3及第2压电体薄膜13加上同电压,则加在各自压电体薄膜3、13的电场强度相等。因此,各自的压电体薄膜3、13的变位量相同,所以不会产生不要的弯曲变形,只能使单纯的伸缩动作发生,从而实现高精度的调节器动作。
又,由于能以湿腐蚀将压电体薄膜3、13及主电极膜2、12加工成规定形状,干腐蚀时容易产生的侧壁附着物完全不产生,可确实防止电极间短路导致的不良。从这点看,按照本实施例的制造方法,能够防止因压电体薄膜3、13的形状差异导致电特性偏差及电极间短路的发生,从而能够制造高可靠性的薄膜压电体元件54。
又,在本实施例中,绝缘性树脂膜5、15与粘结剂层6用不同材料分别形成,在第1基板与第2基板的至少一方的面上形成具有粘结特性的绝缘性树脂膜后,也可以采用使第1薄膜图案与第2薄膜图案定位接合的方法。
实施例2
图7A~图8C,是用来说明第2实施例的制造方法的主要工序的工序说明图。在本实施例的制造方法中,以作为如图1与图2所示的调节器使用的一对薄膜压电体元件为例进行说明。
图7A,展示与第1实施例的制造方法同样地将第1基板1上形成的第1主电极膜2及第1压电体薄膜3腐蚀成规定形状后,形成第1对向电极膜40,制作第1薄膜图案440的形状。这个第1对向电极膜40,由第1下层膜41及第1上层膜42的二层构造构成。又,图7B,展示同样地将第2基板11上形成的第2主电极膜12及第2压电体薄膜13腐蚀成规定形状后,形成第2对向电极膜140,制作第2薄膜图案480的形状。这个第2对向电极膜140,由第2下层膜141及第2上层膜142的二层构造构成。从图7A与图7B看出,在本实施例中,对于形成于各自基板上的第1主电极膜2、第2主电极膜12、第1压电体薄膜3、第2压电体薄膜13、第1对向电极膜及第2对向电极膜,由于可采用与第1实施例中说明的同样的成膜方式、利用光刻及腐蚀进行的加工方式,因此,对它们的说明从略。
本实施例具有以下特征:第1对向电极膜40与第2对向电极膜140都是二层构造,其各自表面侧的第1上层膜42及第2上层膜142的材料,一方由Au、Ag、或Cu构成,另一方由Sn或Cd构成的组合。关于第1下层膜41及第2下层膜141,如果对各自的压电体薄膜及上述的材料的薄膜具有密着性,就没有特别制约,例如可采用第1实施例中说明的材料。又,作为本实施例的第1对向电极膜40及第2对向电极膜140,只要求它们的表面侧的第1上层膜42与第2上层膜142应取上述材料组合,并不限定于上述的二层构造,根据必要可做成三层构造或四层构造。又,第1上层膜42及第2上层膜142的材料,如果是以低于400℃的温度能够进行金属接合的材料组合,则对上述的组合的材料不作限定。
第1上层膜42与第2上层膜142如果使以上述材料构成的对向电极膜间接触加热,第1上层膜42与第2上层膜142可间合金化接合。例如,第1上层膜42为Au,第2上层膜142为Sn,在除去它们表面的污物后如加热至280℃以上,Au和Sn产生共晶反应,成为一体化的金属接合层45。这样接合的形态展示于图7C。又,这样接合时,通过标志12a、2a进行定位也与第1实施例同样。
这样,在第1基板1与第2基板11间,可得到由2个压电体薄膜接合的形状的区域及其他空间区域部构成的形态。在这个空间区域部充填树脂,形成绝缘性树脂膜150。充填这个绝缘性树脂膜150的状态展示于7D。这样就可制作包含形成规定图案的第1主电极膜2、第1压电体薄膜3、第1对向电极膜40的第1上层膜41、金属接合层45、第2主电极膜12、第2压电体薄膜13及第2对向电极膜140的第2下层膜141,与第1实施例同样的多个构造体500。
这里,该构造体500的厚度约为10μm,需要在夹于2块基板间的大约10μm的空间区域部充填树脂,适当地选择树脂的粘结度就能借助毛细管现象进行渗透。另外,从一方吸引进行更加强制的渗透也可以。
通过充填绝缘性树脂膜150,除去与第1主电极膜2及第2主电极膜12的各自的基板的接触部的构造体500的外周部,只被绝缘性树脂膜150覆盖。此后,腐蚀除去第2基板11。构造体500用绝缘性树脂膜150完全保护,腐蚀液不会到达构造体500,构造体500不受该腐蚀液的影响。腐蚀除去第2基板11的方法可与第1实施例中所述方法相同。
当除去第2基板11,多个构造体500以绝缘性树脂膜150连接的状态就露出。其次,对绝缘性树脂膜150进行腐蚀,将多个构造体500分离。同时,为了从各构造体500连接到外部设备(未图示),形成透孔(未图示)与连接电极膜。图8A展示出形成用于腐蚀绝缘性树脂膜150的绝缘性树脂膜图案用保护层380的状态。这个绝缘性树脂膜图案用保护层380,比之第1压电体薄膜3、第1对向电极膜40的第1下层膜41、金属接合层45、第2对向电极膜140的第2下层膜141及第2压电体薄膜13,至少幅度要宽。形成这样的图案,可以只腐蚀绝缘性树脂膜150、将各自的构造体500分离,腐蚀条件变得简单。又,在这种形状完成的状态下,用绝缘性树脂膜保护电极膜及压电体薄膜,所以,在作为薄膜压电体元件使用的场合耐湿性也很好,压电特性的劣化也少。
图8B,展示出腐蚀除去绝缘性树脂膜150、又进行透孔(未图示)的加工、进行绝缘膜250及连接电极膜(未图示)的形成与加工、在第1基板1上做成薄膜压电体元件540的形态。透孔的加工,可以在腐蚀绝缘性树脂膜150时同时进行,又,绝缘性树脂膜150的腐蚀与透孔的腐蚀加工也可分别进行。在透孔的侧面部与第2主电极膜12部分形成绝缘膜250,加工成规定形状后,关于形成连接电极膜(未图示)、形成连接电极片(未图示)的方法,可以通过与第1实施例同样的工序进行制作。制作的薄膜压电体元件540,在如图1及图2所示的第1实施例的薄膜压电体元件54中,只有将粘结剂层6改成金属接合层45这一点不同,透孔的加工及形状等是一样的。
采用石蜡等树脂(未图示)对这样形成的薄膜压电体元件540表面进行保护后。对第1基板1腐蚀除去,如再把粘附在薄膜压电体元件540表面的石蜡等树脂溶解除去,就得到了与基板完全分离形态的薄膜压电体元件540。它被展示于图8C。
这样制作的薄膜压电体元件540的断面,其各自的压电体薄膜3、13从各自的主电极膜2、12至各自的对向电极膜40、140呈窄幅的锥形,各自的对向电极膜40、140间贴合,且绝缘性树脂膜150在金属接合层45旁边形成较厚的形状。进而成为以金属接合层45面作为基准的实质上对称的形状。因此,如对第1压电体薄膜3及第2压电体薄膜13加上同电压,则加在各自压电体薄膜3、13上加的电场强度相等。因此,压电体薄膜3、13的变位量相同,所以不会产生不要的弯曲变形,实现单纯的伸缩动作。
又,在形成金属接合层45时,由于一次融化,此时也可以进行自整合校准。这样,即使对向电极膜40,140面间定位时精度不高,也能以融化时的自身校准进行高精度的定位接合。
又,通过使对向电极膜间合金化来进行第1薄膜图案与第2薄膜图案的接合,将第1对向电极膜与第2对向电极膜作电气短路,使得用来从这些电极膜取出连接电极片的透孔加工简单化。又,第1薄膜图案与第2薄膜图案间的接合是金属接合,所以,可提高作为压电体元件的刚性,且,变位量也不变化。又,这个接合完全不用熔剂等就能进行,所以极少产生接合不良部,在使用中也不会产生气体。又,构造体可由绝缘性树脂膜确实保护,而且只要腐蚀绝缘性树脂膜,所以能以良好的再现性加工。
又,在第2实施例中,形成于对向电极膜40、140表面侧的第1上层膜与第2上层膜通过间合金化接合,在第1对向电极膜40与第2对向电极膜140的至少一方的面上只形成粘结剂层后,可进行定位粘结接合。此时,只在第1对向电极膜40与第2对向电极膜140间通过粘结接合,如在夹于第1基板1与第2基板11间的空间区域部注入树脂,可制作只在绝缘性树脂膜150覆盖构造体500的构成。采用这种方法时,以只在对向电极膜部分形成的粘结剂层进行第1薄膜图案与第2薄膜图案的接合,粘结形成的构造体只以单一材料的绝缘性树脂膜进行保护。又,第1对向电极膜与第2对向电极膜的材料选择的自由度变大。又,减低用来接合的加热温度、或者可在常温下接合,所以能够抑制压电体薄膜的特性劣化。
又,在第1实施例及第2实施例中,在第1基板与第2基板上进行主电极膜及压电体薄膜的成膜、加工成规定形状后,形成对向电极膜,在进行主电极膜、压电体薄膜及对向电极膜的成膜后再加工成规定形状的方法也可以采用。
又,在第1实施例及第2实施例中,对于以2个薄膜压电体元件作为一对使用的调节器的场合进行了说明,但本发明并不限定于此。在用1个或者3个的场合也可用同样方法制造。又,不仅作为调节器利用、就是作为压电传感器利用场合,也可采用同样的制造方法和构造。
实施例3
第3实施例的薄膜压电体元件的制造方法,与第1实施例及第2实施例比较,在第1基板上及第2基板上的成膜与腐蚀加工方法不同。即,在第1基板上依次对第1主电极膜、第1压电体薄膜及第1对向电极膜迭合成膜。然后,成批量地进行光刻和腐蚀加工,使第1对向电极膜及2第1压电体薄膜成为规定形状。另外,第1主电极膜的至少一部分要腐蚀加工成比第1压电体薄膜及第1对向电极膜大的形状。这样,多个第1薄膜图案被形成于第1基板上,形成的第1薄膜图案的形状与第1实施例及第2实施例相同。
又,在第2基板上依次对第2主电极膜、第2压电体薄膜及第2对向电极膜迭合成膜。然后,将这些膜腐蚀加工成与第1压电体薄膜实质上同样的形状,在第2基板上形成多个第2薄膜图案。以下的工序,可以与第1实施例及第2实施例一样,所以说明从略。
对于这种制造方法,由于在各自的基板上连续形成主电极膜、压电体薄膜及对向电极膜后,再加工成规定的形状,特别是,它能确实地防止对向电极膜与压电体薄膜间的图案位置偏差。又,由于能连续地形成主电极膜、压电体薄膜、及对向电极膜,所以可实现以连续的成膜装置高效率的成膜工艺。又,这些薄膜的形状加工是在各自的基板上进行的,所以,即使是如上所述那样的湿腐蚀或者干腐蚀,都能获得再现性好的形状。
实施例4
第4实施例的薄膜压电体元件的制造方法是在包含第1基板的第1薄膜图案的第1基板表面及包含第2基板的第2薄膜图案的第2基板表面的至少一方的表面上,用具有粘结性的树脂材料形成绝缘性树脂膜。由于采用这样的材料,第1薄膜图案及第2薄膜图案间的接合和绝缘性树脂膜的形成都是以同一材料同时进行的。因此,工作效率可大大改善。又,作成薄膜压电体元件时,在绝缘性树脂膜间,不用象第1实施例那样把不同材质的粘结剂层夹在当中,由于是完全的单一层,不仅可提高作为保护膜的特性,还能实现再现性好的腐蚀加工。

Claims (11)

1.一种薄膜压电体元件的制造方法,其特征在于,包括以下工序:
在第1基板上,以第1主电极膜与第1对向电极膜夹住第1压电体薄膜,配置在所述第1基板侧的所述第1主电极膜的至少一部分在所述第1基板上形成多个具有比所述第1压电体薄膜及所述第1对向电极膜大的形状的第1薄膜图案,
在第2基板上,以第2主电极膜与第2对向电极膜夹住第2压电体薄膜,所述第2压电体薄膜、所述第2主电极膜及所述第2对向电极膜在所述第2基板上形成多个具有与所述第1压电体薄膜实质上同样形状的第2薄膜图案,
使所述第1薄膜图案与所述第2薄膜图案相互对向重合地进行定位接合、以形成一体化的多个构造体及保护所述构造体的绝缘性树脂膜,
仅对第2基板作有选择的除去,使以所述绝缘性树脂膜连接的多个所述构造体露出,
对所述绝缘性树脂膜进行腐蚀加工,使形成覆盖除去所述第1主电极膜的一部分的所述构造体的外周部的形状,
形成用来将所述第1主电极膜、所述第1对向电极膜、所述第2主电极膜及所述第2对向电极膜与外部设备连接的连接电极片,以及
仅对第1基板作有选择的除去。
2.如权利要求1所述的薄膜压电体元件的制造方法,其特征在于,
在所述第1基板上形成多个所述第1薄膜图案的工序以及在所述第2基板上形成多个第2薄膜图案的工序,包括以下工序:
将所述第1主电极膜与所述第1压电体薄膜依次迭合在所述第1基板上,将所述第1主电极膜的至少一部分加工得比所述第1压电体薄膜大的形状后,再把所述第1压电体薄膜上形成所述第1对向电极膜的第1薄膜图案在所述第1基板上形成多个,以及
将所述第2主电极膜与所述第2压电体薄膜依次迭合在所述第2基板上,在将所述第2主电极膜与所述第2压电体薄膜加工成与所述第1压电体薄膜实质上相同形状后,再把所述第2压电体薄膜上形成所述第2对向电极膜的第2薄膜图案在所述第2基板上形成多个。
3.如权利要求1所述的薄膜压电体元件的制造方法,其特征在于,
在所述第1基板上形成多个所述第1薄膜图案的工序以及在所述第2基板上形成多个第2薄膜图案的工序,包括以下工序:
将所述第1主电极膜、所述第1压电体薄膜及所述第1对向电极膜依次迭合在所述第1基板上,将所述第1主电极膜的至少一部分加工成比所述第1压电体薄膜及所述第1对向电极膜大的形状的第1薄膜图案在所述第1基板上形成多个,以及
将所述第2主电极膜、所述第2压电体薄膜及所述第2对向电极膜依次迭合在所述第2基板上,将所述第2主电极膜、所述第2压电体薄膜及所述第2对向电极膜加工成实质上与所述第1压电体薄膜同样形状的第2薄膜图案在所述第2基板上形成多个。
4.如权利要求1所述的薄膜压电体元件的制造方法,其特征在于,
形成多个所述构造体及保护所述构造体的绝缘性树脂膜的工序,包括以下工序:
在形成所述第1基板上的所述第1薄膜图案的所述第1基板表面及形成所述第2基板上的所述第2薄膜图案的所述第2基板表面上,分别形成与所述第1薄膜图案及与所述第2薄膜图案厚度相同的绝缘性树脂膜,以及
在所述第1基板上的所述绝缘性树脂膜的表面与所述第1薄膜图案的表面、以及所述第2基板上的所述绝缘性树脂膜的表面与所述第2薄膜图案的表面的至少一方形成粘结剂层后,使所述第1薄膜图案与所述第2薄膜图案对向重合定位、并通过所述粘结剂层接合。
5.如权利要求1所述的薄膜压电体元件的制造方法,其特征在于,
形成多个所述构造体及保护所述构造体的绝缘性树脂膜的工序,包括以下工序:
在包含所述第1基板的所述第1薄膜图案的所述第1基板表面及包含所述第2基板的所述第2薄膜图案的所述第2基板表面的至少一方的表面上形成有粘性的绝缘性树脂膜后,使所述第1薄膜图案与所述第2薄膜图案相互对向重合并进行定位接合,同时进行与所述绝缘性树脂膜的形成的接合。
6.如权利要求1所述的薄膜压电体元件的制造方法,其特征在于,
形成多个所述构造体及保护所述构造体的绝缘性树脂膜的工序,包括以下工序:
使所述第1薄膜图案的所述第1对向电极膜与所述第2薄膜图案的所述第2对向电极膜相互对向重合并进行定位,通过所述第1对向电极膜与所述第2对向电极膜间的金属接合进行接合、以形成多个所述构造体,以及
在以所述多个构造体的厚度决定的所述第1基板与所述第2基板间的空间区域部充填树脂、形成所述绝缘性树脂膜。
7.如权利要求1所述的薄膜压电体元件的制造方法,其特征在于,
形成多个所述构造体及保护所述构造体的绝缘性树脂膜的工序,包括以下工序:
在所述第1薄膜图案的所述第1对向电极膜与所述第2薄膜图案的所述第2对向电极膜的至少一方的膜上形成粘结剂层,
使所述第1薄膜图案与所述第2薄膜图案相互对向重合并进行定位,通过粘结剂层使所述第1对向电极膜与所述第2对向电极膜接合、形成多个所述构造体,以及
在以多个所述构造体的厚度决定的第1基板与第2基板间的空间区域部充填树脂、形成所述绝缘性树脂膜。
8.如权利要求6所述的薄膜压电体元件的制造方法,其特征在于,
所述第1薄膜图案的所述第1对向电极膜与所述第2薄膜图案的所述第2对向电极膜分别由多层构造的膜形成,一方的对向电极膜的表面层是从金(Au)、银、(Ag)或铜(Cu)中选出的一种,另一方的对向电极膜的表面层则是锡(Sn)或镉(Cd),使设置于表面层的所述金属膜间作合金化接合。
9.如权利要求7所述的薄膜压电体元件的制造方法,其特征在于,
所述粘结剂层具有导电性。
10.一种薄膜压电体元件,其特征在于,包括
以主电极膜与对向电极膜夹住、面对膜面配向于垂直方向的一对压电体薄膜被接合于所述对向电极膜之间、各自的分极方向作为所述对向电极膜方向的构造体,
将所述构造体的外周部覆盖形成的绝缘性树脂膜,以及
在所述构造体的一方的面侧形成用来将所述主电极膜及所述对向电极膜分别与外部设备连接的连接电极片,
所述构造体为所述压电体薄膜从所述主电极膜旁边至所述对向电极膜旁边成为窄幅的锥形断面形状的一对在所述对向电极膜间接合的形状。
11.一种薄膜压电体元件,其特征在于,包括
以主电极膜与对向电极膜夹住、面对膜面配向于垂直方向的一对压电体薄膜被接合于所述对向电极膜之间、各自的分极方向作为所述对向电极膜方向的构造体按2个一组形成的双构造体,
将所述双构造体的各所述构造体覆盖形成的绝缘性树脂膜,以及
在所述双构造体的同一面侧各自形成用来将所述主电极膜及所述对向电极膜分别与外部设备连接的连接电极片,
所述双构造体具有相对于长度方向线对称的形状、而且各自的所述构造体,所述压电体薄膜从所述主电极膜旁边至所述对向电极膜旁边成为窄幅的锥形断面形状的一对具有以所述对向电极膜间接合的形状。
CNB021506116A 2001-11-05 2002-11-05 薄膜压电体元件及其制造方法 Expired - Fee Related CN1282189C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001339109 2001-11-05
JP2001339109A JP3846271B2 (ja) 2001-11-05 2001-11-05 薄膜圧電体素子およびその製造方法

Publications (2)

Publication Number Publication Date
CN1417797A true CN1417797A (zh) 2003-05-14
CN1282189C CN1282189C (zh) 2006-10-25

Family

ID=19153508

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021506116A Expired - Fee Related CN1282189C (zh) 2001-11-05 2002-11-05 薄膜压电体元件及其制造方法

Country Status (5)

Country Link
US (2) US6817073B2 (zh)
JP (1) JP3846271B2 (zh)
CN (1) CN1282189C (zh)
HK (1) HK1053535A1 (zh)
SG (1) SG107621A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1245768C (zh) * 2001-09-07 2006-03-15 松下电器产业株式会社 薄膜压电体元件及其制造方法并致动器
US7089635B2 (en) * 2003-02-25 2006-08-15 Palo Alto Research Center, Incorporated Methods to make piezoelectric ceramic thick film arrays and elements
US7064401B2 (en) * 2003-03-06 2006-06-20 Matsushita Electric Industrial Co., Ltd. Thin film piezoelectric element, method of manufacturing the same, and actuator
US7017245B2 (en) * 2003-11-11 2006-03-28 General Electric Company Method for making multi-layer ceramic acoustic transducer
JP4496091B2 (ja) * 2004-02-12 2010-07-07 株式会社東芝 薄膜圧電アクチュエータ
JP4113143B2 (ja) * 2004-03-15 2008-07-09 Tdk株式会社 薄膜圧電体素子、サスペンション、及びハードディスク装置
JP4585223B2 (ja) * 2004-04-22 2010-11-24 東芝ストレージデバイス株式会社 圧電アクチュエータ及び圧電アクチュエータを用いたヘッドサスペンション装置
JP4670495B2 (ja) * 2004-09-06 2011-04-13 Tdk株式会社 電子デバイス及びその製造方法
JP4770251B2 (ja) * 2005-04-25 2011-09-14 パナソニック株式会社 成分分離デバイスおよびこれを用いた成分の分離方法
US7528529B2 (en) * 2005-10-17 2009-05-05 Semiconductor Energy Laboratory Co., Ltd. Micro electro mechanical system, semiconductor device, and manufacturing method thereof
CN101356729B (zh) * 2006-04-28 2011-02-09 株式会社村田制作所 电子部件及其制造方法
DE102006025960B4 (de) * 2006-06-02 2011-04-07 Infineon Technologies Ag Verfahren zur Herstellung einer integrierten Halbleitereinrichtung
US20080158725A1 (en) * 2006-12-29 2008-07-03 Toshiki Hirano Vibration damping utilizing a patterned visco-elastic polymer
JP4844750B2 (ja) * 2007-03-20 2011-12-28 セイコーエプソン株式会社 圧電素子、インクジェット式記録ヘッド、およびインクジェットプリンター
JP4424520B2 (ja) * 2007-08-27 2010-03-03 セイコーエプソン株式会社 圧電素子およびその製造方法、アクチュエータ、並びに、液体噴射ヘッド
US20090061632A1 (en) * 2007-08-28 2009-03-05 Texas Instruments Incorporated Methods for cleaning etch residue deposited by wet etch processes for high-k dielectrics
JP5032949B2 (ja) * 2007-11-14 2012-09-26 エイチジーエスティーネザーランドビーブイ マイクロアクチュエータ、ヘッド・ジンバル・アセンブリ及びディスク・ドライブ装置
US20100327699A1 (en) * 2008-02-05 2010-12-30 Muhammed Hassanali Encapsulation coating to reduce particle shedding
US8085508B2 (en) 2008-03-28 2011-12-27 Hitachi Global Storage Technologies Netherlands B.V. System, method and apparatus for flexure-integrated microactuator
JP4567775B2 (ja) * 2008-08-26 2010-10-20 富士通メディアデバイス株式会社 弾性表面波デバイスおよびその製造方法
JP4665025B2 (ja) * 2008-12-16 2011-04-06 Tdk株式会社 圧電素子の製造方法
JP5549913B2 (ja) * 2009-09-01 2014-07-16 株式会社リコー 電気機械変換素子の製造方法
KR101740692B1 (ko) * 2009-09-30 2017-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 축전 장치용 전극의 제작 방법 및 축전 장치의 제작 방법
WO2011118420A1 (en) * 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Secondary battery and method for forming electrode of secondary battery
KR101320138B1 (ko) * 2011-11-30 2013-10-23 삼성전기주식회사 지문 인식 센서 및 그 제조 방법
JP5808262B2 (ja) * 2012-01-23 2015-11-10 株式会社サイオクス 圧電体素子及び圧電体デバイス
US11205449B2 (en) 2013-03-18 2021-12-21 Magnecomp Corporation Multi-layer PZT microacuator with active PZT constraining layers for a DSA suspension
US9741376B1 (en) * 2013-03-18 2017-08-22 Magnecomp Corporation Multi-layer PZT microactuator having a poled but inactive PZT constraining layer
US10607642B2 (en) 2013-03-18 2020-03-31 Magnecomp Corporation Multi-layer PZT microactuator with active PZT constraining layers for a DSA suspension
US10128431B1 (en) 2015-06-20 2018-11-13 Magnecomp Corporation Method of manufacturing a multi-layer PZT microactuator using wafer-level processing
JP6601174B2 (ja) * 2015-11-13 2019-11-06 セイコーエプソン株式会社 圧電アクチュエーター、積層アクチュエーター、圧電モーター、ロボット、ハンド及び送液ポンプ
CN113851577B (zh) * 2021-09-23 2024-02-20 业成光电(深圳)有限公司 压电传感器的制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60189307A (ja) * 1984-03-09 1985-09-26 Toshiba Corp 圧電薄膜共振器およびその製造方法
JPH01277011A (ja) * 1988-04-28 1989-11-07 Toko Inc 表面弾性波共振器の製造方法
JP2738706B2 (ja) * 1988-07-15 1998-04-08 株式会社日立製作所 積層型圧電素子の製法
JP2986706B2 (ja) 1995-03-03 1999-12-06 日立金属株式会社 圧電素子及びそれを用いた圧電アクチュエータ
US5692279A (en) * 1995-08-17 1997-12-02 Motorola Method of making a monolithic thin film resonator lattice filter
EP1758169A3 (en) * 1996-08-27 2007-05-23 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
US5923115A (en) * 1996-11-22 1999-07-13 Acuson Corporation Low mass in the acoustic path flexible circuit interconnect and method of manufacture thereof
JPH1126733A (ja) 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置,アクティブマトリクス基板、液晶表示装置および電子機器
US6351057B1 (en) * 1999-01-25 2002-02-26 Samsung Electro-Mechanics Co., Ltd Microactuator and method for fabricating the same
DE19913271A1 (de) * 1999-03-24 2000-09-28 Bosch Gmbh Robert Piezoelektrischer Aktor
DE10007577C1 (de) * 2000-02-18 2001-09-13 Infineon Technologies Ag Piezoresonator
JP4387623B2 (ja) * 2000-12-04 2009-12-16 キヤノン株式会社 圧電素子の製造方法
US6476536B1 (en) * 2001-04-27 2002-11-05 Nokia Corporation Method of tuning BAW resonators
JP3820922B2 (ja) * 2001-06-14 2006-09-13 ブラザー工業株式会社 圧電アクチュエータ及びそれを用いたインクジェットヘッド

Also Published As

Publication number Publication date
SG107621A1 (en) 2004-12-29
US20030155845A1 (en) 2003-08-21
US20050029907A1 (en) 2005-02-10
US6903497B2 (en) 2005-06-07
CN1282189C (zh) 2006-10-25
US6817073B2 (en) 2004-11-16
JP2003142749A (ja) 2003-05-16
HK1053535A1 (en) 2003-10-24
JP3846271B2 (ja) 2006-11-15

Similar Documents

Publication Publication Date Title
CN1282189C (zh) 薄膜压电体元件及其制造方法
CN100350644C (zh) 薄膜压电元件及其制造方法和使用该压电元件的执行元件
CN1251228C (zh) 薄膜压电体元件及其制造方法以及使用该薄膜压电体元件的致动器装置
CN1251227C (zh) 薄膜压电体元件和其制造方法以及使用该元件的致动器装置
CN100353579C (zh) 薄膜压电元件及其制造方法与执行元件
CN1505177A (zh) 薄膜压电体元件和其制造方法以及使用其的驱动器
CN1471161A (zh) 半导体器件及其制造方法
CN1241259C (zh) 电路装置的制造方法
CN1505150A (zh) 半导体装置及其制造方法
CN1347078A (zh) 磁头致动件及相关万向架组件、其制法及相关磁盘驱动器
CN1220774A (zh) 半导体装置、薄膜载带及其制造方法
CN1826688A (zh) 半导体器件的制造方法
CN1722430A (zh) 电路模块以及电路模块的制造方法
CN1812082A (zh) 半导体器件
CN1241021C (zh) 加速度传感器及其制造方法
CN1909237A (zh) 半导体摄像装置及其制造方法
CN1260608C (zh) 有源矩阵基片、具有该基片的液晶显示装置及其制造方法
TWI295499B (en) Chip structure and fabricating process thereof
CN1835188A (zh) 微移动器件及使用湿蚀刻的制造方法
TWI353013B (en) Semiconductor device and the manufacturing method
CN1254856C (zh) 电路装置的制造方法
CN1805136A (zh) 电路装置及携带设备
CN1700467A (zh) 半导体器件
CN1897268A (zh) 半导体装置
CN1254860C (zh) 电路装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: TDK CORP.

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20140618

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140618

Address after: Tokyo, Japan

Patentee after: TDK Corp.

Address before: Japan Osaka

Patentee before: Matsushita Electric Industrial Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061025

Termination date: 20171105