CN1394356A - 晶片形状评价法、装置及器件制造法,晶片及晶片挑选法 - Google Patents

晶片形状评价法、装置及器件制造法,晶片及晶片挑选法 Download PDF

Info

Publication number
CN1394356A
CN1394356A CN01803299A CN01803299A CN1394356A CN 1394356 A CN1394356 A CN 1394356A CN 01803299 A CN01803299 A CN 01803299A CN 01803299 A CN01803299 A CN 01803299A CN 1394356 A CN1394356 A CN 1394356A
Authority
CN
China
Prior art keywords
wafer
shape
zone
surface characteristic
evaluation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01803299A
Other languages
English (en)
Other versions
CN1193409C (zh
Inventor
小林诚
松川和人
山本秀和
前岛伸六
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Mitsubishi Electric Corp
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, Shin Etsu Handotai Co Ltd filed Critical Mitsubishi Electric Corp
Publication of CN1394356A publication Critical patent/CN1394356A/zh
Application granted granted Critical
Publication of CN1193409C publication Critical patent/CN1193409C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B21/00Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant
    • G01B21/30Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring roughness or irregularity of surfaces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length Measuring Devices With Unspecified Measuring Means (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供一种新的晶片形状评价方法及晶片形状评价装置,它在晶片内以规定的间隔测量晶片的形状,由该测量的晶片形状、在晶片面内设定为算出基准线或者基准面的第1区域(W1),算出在该第1区域(W1)的基准线(10a)或者基准面(10b),在该第1区域外设定准备评价的第2区域(W2),将该基准线(10a)或者基准面(10b)外插到该第2区域(W2),分析该第2区域的形状和在该第2区域内的该基准线或者基准面的差、算出表面特性,由此,得到比现有的SFQR等更能正确的评价晶片外周部的晶片形状。

Description

晶片形状评价法、装置及器件制造法,晶片及晶片挑选法
技术领域
本发明涉及以硅晶片为代表的晶片的形状评价方法及晶片形状评价装置。还有,本发明还涉及提高半导体器件制造方法、特别是使用曝光机的器件工序中的成品率的晶片及晶片挑选方法。
背景技术
现在,作为半导体衬底材料使用的硅晶片的制造方法一般要经过使用切克劳斯基法(Czochralski;CZ)、浮区熔融法(Floationg Zone;FZ)等制造单晶晶锭的结晶生长工序和将该单晶晶锭切片、至少将一个主面加工成镜面状的晶片加工工序。更详细的说,晶片加工工序包含:将单晶晶锭切割得到薄圆板状的晶片的切割工序;为防止由该切割工序得到的晶片产生裂缝、缺口将晶片的外周部倒角的倒角工序;将晶片平坦化的研磨工序;将在倒角工序及研磨工序中残留在晶片上的加工畸变除去的腐蚀工序;将晶片表面镜面化的研磨工序(Polishing);将研磨过的晶片洗净、去除附着在晶片上的研磨剂及异物的洗净工序。所述晶片加工工序示出的是主要的工序,再加上热处理工序等工序、工序顺序会有所改变。
近年来,随着半导体器件技术的飞跃进步、半导体器件的高集成化十分显著,随着这些进步对半导体晶片品质的要求也更加严格。半导体器件的制造使用的是经过这样单晶制造工序、晶片加工工序得到的镜面磨抛晶片。在器件制造工序中,通常要进行20~30次的感光胶图形形成工序。最近,半导体集成电路的高集成化更加迅速,与此相伴要求电路图形进一步微细化。以DRAM(dynamic random access memory)为例,现在批量生产的64M位DRAM的感光胶图形是0.25μm~0.20μm,在它的照相制版工序中所使用的光源,使用最多的是紫外光的KrF准分子激光(波长=248nm)。还有,随着图形的微细化对图形的尺寸精度、套准精度的要求也进一步提高。随着这些进步,对作为器件基础的硅晶片品质要求也更加严格。
就是说,半导体器件的高集成化招来了器件尺寸的缩小化,在硅晶片上存在微小起伏的情况时,在光刻工序中器件图形上就产生误差。还有,为了有效的利用晶片,要求直到晶片主面的最外周(紧挨倒角部分)晶片都是平坦的。
对这样的硅晶片要求的重要品质特性之一是硅晶片的形状品质问题。晶片的形状品质特性有:直径、厚度、平行度、平坦度、弯曲及被称为弓形、倾斜等较长周期的凹凸和数mm周期的凹凸的波纹度、表面粗糙度等各种各样的参数。最近,作为平坦度的指标用称作背面基准或者表面基准的整体性平面度或者部位平面度的品质来评价的情况很多。
特别是,作为平坦度的指标、背面基准的整体性平面度称为GBIR(Global Back Ideal Range),普通定义为:在晶片内具有一个基准面,对这一基准面的最大、最小位置变化的宽度,相当于现有惯例规格的TTV(全厚度偏差)。
还有,背面基准的部位平面度称为SBIR(Site Back Ideal Range),相当于过去相当频繁使用的LTV。以晶片背面作基准面、进一步在各部位中、将包含部位中心点的平面作为焦点平面时,以从各部位的焦点平面起+侧、-侧各自最大变位量的绝对值的和评价各部位。通常,在8英寸晶片等中,部位的大小是在20mm×20mm程度的范围评价的值。该部位的大小是随口径或者规格而变化的。
此外,表面基准的部位平面度称为SFQR(Site Front Least SquaresRange),它是用在设定的部位内的数据、由最小二乘法算出的部位内平面作为基准平面、从该平面的+侧、-侧各自最大变位量的绝对值的和,用来评价每一个部位。
进一步,称为毫微地形(Nanotopography)的品质也受到重视。毫微地形(也称作毫微地志(Nanotopology))是波长从0.1mm到20mm、振幅从数nm到100nm的凹凸,该评价法是在一边从0.1mm到10mm程度的正方形或者直径从0.1mm到10mm的圆形的区域范围(该范围称作窗口尺寸(WINDOW SIZE))的区域上,评价晶片表面的凹凸的高低差(PV值;peak to valley)。该PV值也称作Nanotopography Height等。作为毫微地形特别希望评价过的晶片面内存在的凹凸的最大值要小。通常是以10mm的正方形进行多个区块范围的评价,以它的PV值的最大值来评价,该值小于60nm是优良品。
在器件工序中,设计标准直到0.18μm时是以上述指标评价的,用满足它的规格的晶片制造器件是足够的,但是,近年来随着设计标准达到0.15μm甚至0.13μm的规格,即使满足这些规格,在实际的器件制造中使用时有时也发生成品率下降的问题。因此,用上述指标以外的因子规定晶片,即使在严格的设计标准的规格下也不成问题的晶片制造及评价方法是十分必要的。
特别是,在上述的GBIR、SBIR、SFQR等中,即使基片内侧部分的平坦度能够精度良好的评价,但是,基片的外周部、特别是倒角部和基片主面的边界附近有时没有正确的评价。
例如,在器件制造工序中使用多个曝光机等处理装置,用在各装置中的基片保持用卡具和基片形状间的相容性成为问题。这样的卡具的波纹度和外周的形状与基片的波纹度和外周形状的匹配就十分重要,但是,在现有的GBIR、SBIR、SFQR等的指标中不能评价。
各器件制造工序、更细微的说能够正确的评价与各处理装置的卡具的相容性的指标成为必要的。特别是,在设计标准严格的规格中,更正确的进行基片外周部的评价是必要的。
特别是,对掩膜图形(掩膜原版图形)的投影像反复步进曝光的Stepper(步进式投影曝光机的通称)中使用的晶片的形状用SFQR等的指标不能很好的选别晶片。在扫描式曝光机中也一样。
发明内容
鉴于所述问题,本发明的目的是:以与现有的SFQR等不同的观点评价晶片的形状品质,提供能更正确的评价晶片外周部,制造在各器件制造工序中的晶片,能够提高器件制造工序以下生产效率的晶片形状评价方法及晶片形状评价装置。
进一步,本发明的目的是:由采用所述的评价方法及评价装置、从与SFQR等不同的观点评价,正确的评价晶片表面的波纹度及晶片外周部,供给在各器件制造工序、特别是在用曝光机的工序中的晶片,提供能够提高器件制造工序以下生产效率的器件制造方法及晶片和晶片选择方法。
为解决所述课题,本发明的晶片形状评价方法第1种形态的特征是:在晶片面内以规定的间隔测量晶片形状,由这个被测量的晶片形状在晶片面内设定为算出基准线或者基准面的第1区域,算出在该第1区域的基准线或者基准面,在该第1区域以外的区域上设定准备评价的第2区域,将该基准线或者基准面外插到该第2区域,分析第2区域的形状和在该第2区域内的该基准线或者基准面的差,作为表面特性算出。
其特征是,在从所述第1区域的边界线到边缘部的范围上设置所述第2区域,分析在该第2区域内的任意多个位置上的形状(实测值)与在这些位置上的所述基准线或者基准面(基准值)的差(实测值—基准值),将这个值的最大值(正的最大变位量或者正的最大厚度)作为表面特性(突起,rise)A算出。(此外,也将该表面特性(突起)A称作A参数。)
其特征是,将在从所述第1区域边界线到边缘部范围上设置所述第2区域,分析在该第2区域内的任意多个位置的形状(实测值)和在这些位置上的基准线或者基准面(基准值)的差(实测值—基准值),将这个值的最小值(负的最大值)作为表面特性(塌边,sag)B算出。(此外,表面特性(塌边)B也称作B参数)。
本发明晶片形状评价方法的第2形态的特征是:在晶片面内以规定的间隔测量晶片的形状,由这些被测量的晶片形状在晶片面内设定为算出基准线或者基准面的第1区域,算出在第1区域的基准线或者基准面,在该第1区域内求出该基准线或者基准面(基准值)和实测值的差(实测值—基准值),将这些差的标准偏差σ作为表面特性(波纹度,undulation)C算出。(此外,该表面特性(波纹度)C也称作C参数)。
这里,所谓在所述晶片面内以规定的间隔测量的晶片形状是对晶片表面垂直方向的变位(高度、粗度)或者晶片厚度。这样,用对晶片表面垂直方向的变位评价的话,能够成为表面基准性的评价。还有,以晶片厚度评价的话能够是背面基准性的评价。
读入从所述晶片的中心部到边缘部的形状剖面图(就是说,求出形状剖面图),在所述第1区域内作成从所述晶片中心部到该第1区域的边界线的所述基准线是合适的。
最好由读入从所述晶片中心部到边缘部的在晶片面内多个地方的形状剖面图,用其平均值分析表面特性。
由读入从所述晶片的中心部到边缘部的多个地方的形状剖面图,从各自的形状剖面图分析表面特性,也能够从已分析的多个表面特性求出它的平均值。
最好读入从所述晶片中心部到边缘部的广范围的晶片面内的数据,由这些数据作成基准面。
以往,SFQR等是分割成20mm方块程度的区域(Site:部位),在该区域内作成基准面进行评价的,由于是在狭窄的区域内作成基准面的,在面内就被平均化了,有时不能正确的评价实际的形状的恶化等。特别是,在这种评价方法中不能正确的评价晶片外周部的形状。
在本发明方法中,如图1所示的那样是在为了从晶片形状的基本的形状算出基准线或者基准面的整体的(广范围)的区域(第1区域)上作成基准线或者基准面的,将该基准线或者基准面外插到晶片外周部等准备评价的区域(第2区域),分析该第2区域的表面特性,或者在第1区域使用,分析该区域的表面特性。取该基准线或者基准面和实际的形状的差,将最大值作为突起(图1的A),最小值作为塌边(图1的B),将第1区域的粗糙度的偏差(图1的C)作为波纹度进行评价。本发明的波纹度是与现有的波纹度从不同的观点评价·定量化的。
就是说,本发明的方法至少是在比现在的SFQR等评价的部位(site)大的区域的晶片的广范围的特定区域(第1区域)内作成基准线或者基准面,将在该第1区域或者该第1区域以外的准备评价的区域(第2区域)的表面特性用在广范围的特定区域(第1区域)内决定的基准线或者基准面作基准评价的。
作为评价基准,虽然作为基准面取二维的也好,或者作为基准线取直线或者曲线也好,但是作出代表全体性的(整体性的)晶片形状的值是必要的。
本发明的晶片形状评价装置的特征是:它具备在晶片面内相隔规定的间隔测量晶片形状的形状测量单元;将由该形状测量单元测量的形状数据顺序输入保存的存储单元;由该存储单元读入从晶片中心部到边缘部的形状数据、计算在从晶片中心部任意区域的基准线或者基准面,接着,分析该基准线或者基准面和任意位置的差,作为表面特性算出的表面特性计算单元。
作为所述形状测量单元最好是:在晶片面内测量装载在试验台上的晶片表面的对该试验台垂直方向的变位的变位测量单元,或者是在晶片面内测量保存在晶片夹具上的晶片厚度的厚度测量单元。本发明装置适用于本发明方法的实施。
本发明的器件制造方法的特征是:当在晶片上使用曝光机形成器件时,由所述评价方法及装置计算表面特性(突起)A,使用该表面特性(突起)A小于150nm的晶片制造器件。
这样,在用曝光机的器件制造工序中晶片外周部的突起特别影响,用所述那样的评价方法得到的表面特性(突起)A的值越小越好,特别是,使用具有A=150nm以下形状的晶片、用曝光机制造器件为好。由于虽然该突起成分越小越好、过分塌边的话也并不好,作为下限是-20nm程度。
进一步,当用曝光机形成器件时,由所述评价方法及装置计算出表面特性(塌边)B,该表面特性(塌边)B-300nm以下,特别是最好使用-300nm~-900nm程度的晶片制造器件。
虽然在曝光机中使用的晶片形状在外周部上没有突起是最重要的,但是过分塌边也是不好的。最好是有稍微程度的塌边。这样,像所述那样的指标-300nm~-900nm程度,特别是如果是-500nm~-600nm程度的晶片对于器件制造是最好的。
本发明晶片的特征是:该表面特性(突起)A是150nm以下,该表面特性(塌边)B是-300nm以下。
就是说,在使用曝光机的器件工序中所用的晶片最好是表面特性(突起)A、表面特性(塌边)B为A=150nm以下、B=-300nm以下。
在以往的晶片中,由于没有以这样的指标评价过,在许多晶片中外周塌边多。例如,所述的A参数是负值(-200nm以下)及B参数是-700nm以下。还有,在解除塌边的情况下,它的晶片容易成为突起形状,所述A参数成为200nm以上。
此外,由于在通常的研磨中难于满足上述品质,在本发明中,特别注意外周部的研磨,制造在所述参数范围内的晶片。
作为那种方法有种种考虑,例如:为了调节工件周边部的研磨速度在周边部分形成由研磨速度比工件慢的材质组成的涂覆膜的研磨方法;或者在工件的保持方法上下工夫,就是说,在工件保持盘的大小上下工夫,或者是工件保持区域的中央部分由硬质、外周部分用软质而且将外周部分吸附固定的研磨方法;用在工件背面上形成背面涂覆膜、通过这个背面涂覆膜保持工件、研磨工件表面的方法,改变在外周部和中心部背面涂覆膜的厚度等改变外周部的研磨压力来控制外周塌边。
还有,使1次研磨前的晶片直径大于制品直径,由进行1次研磨后的缩径倒角加工,控制外周部的塌边的方法;在研磨头上下工夫,将工件周边部分的按压力从中央部分独立出来进行控制的研磨方法;还有,作为完全不同的技术、仅仅将研磨后的周边部由等离子刻蚀控制外周形状的方法。
但是,即使像所述那样的晶片制造方法注意的进行研磨,不能制造确实满足所述A、B参数的晶片的情况很多。
因此,要在制造器件之前选择已制造好的晶片。就是说,本发明的晶片选择方法的特征是:它是为选择在晶片上使用曝光机形成器件的晶片选择方法,用所述评价方法评价所述表面特性(突起)A,选择表面特性(突起)A为150nm以下的晶片。
同样,就参数B也进行评价选择。就是说,它是选择为在晶片上使用曝光机形成器件的晶片选择方法,是用所述评价方法评价表面特性(塌边)B,选择该表面特性(塌边)B为-300nm以下的晶片。
这样,由在晶片加工工序中选择晶片,能够得到更适于器件工序的晶片,因而能够更加提高成品率。
此外,被称为毫微外形的晶片表面的微小凹凸也渐渐成为问题。与该品质同样的信息也能够用本评价法的表面特性(波纹度)C进行评价,如果表面特性(波纹度)C是20nm以下的话,就成为良质表面状态的晶片。此外,所述表面特性的值是第1区域和第2区域的边界线(任意的位置X)位在从晶片外周部30mm的位置上,还有,晶片形状的测量是用将外周1mm除外(除去倒角部)的数据评价的值。
附图说明
图1是模式性显示在本发明的晶片形状评价方法中的基准线和第1区域及第2区域的立体关系的说明图。
图2是显示在本发明的晶片形状评价方法中的第1区域和第2区域的说明图。
图3是显示在本发明的晶片形状评价方法中的一维的评价区域的一个例子的说明图。
图4是显示在本发明的晶片形状评价方法中的二维的评价区域的一个例子的说明图。
图5是显示在本发明的晶片形状评价方法中的二维的评价区域的其他例子的说明图。
图6是显示与本发明的晶片形状评价方法相关的晶片形状评价装置关键部位结构的一个例子的侧面的概略说明图。
图7是显示与本发明的晶片形状评价方法相关的晶片形状评价装置关键部位结构的其他例子的侧面的概略说明图。
图8是显示本发明的器件制造方法工序顺序的一个例子的流程图。
图9是显示在实施例1的种种制造工序中的表面特性A的评价结果的图表。
具体实施方式
以下,参照附图详细说明与本发明相关的晶片形状评价方法及实施该方法的装置的实施方式。
图2示出晶片W的形状的模式图。一般说,为防止晶片W的碎片在晶片W的外周部上实施倒角,形成倒角部Wm。通常,是无视倒角部分Wm对晶片形状进行评价的,因此它成为测量对象外的部分。
还有,形状评价多是对从晶片W的主面Wn的倒角部分Wm 3mm或者2mm程度以外的区域进行评价的。但是,近年来,也有希望评价到1mm或者晶片主面和倒角的边界很近的地方的要求。考虑到测量精度从现状看评价区域最好到从倒角起除1mm以外的区域。
图1是模式性显示晶片W的表面厚度的变位。本发明方法的晶片形状评价的主要目的是定量化在周边10mm(从倒角部分10mm)程度的区域上容易发生的突起和塌边。
在本发明的晶片形状评价方法中,如图1所示那样,从晶片W的基本形状在为计算出晶片面内的基准线或者基准面的广范围的区域(第1区域)W1内,作成基准线10a或者基准面10b,将该基准线10a或者基准面10b外插使用到晶片外周部的准备评价的区域(第2区域)W2上,分析该第2区域W2的表面特性,或者,在第1区域W1内使用,分析该区域W2或者W1的表面特性。
取该基准线10a或者基准面10b和实际形状的差,将最大值作为突起A、最小值作为塌边B、第1区域W1的粗糙度的偏差C作为波纹度评价。此外,在图1中,Wc是晶片的中心部、We是晶片边缘部、X是第1区域W1和第2区域W2的边界线,形成在任意的位置上。
作为作成基准线进行晶片W形状评价的方法,按规定的间隔测量晶片形状,顺序存储所述测量的形状,由该存储的形状像图3所示那样的读入从晶片W的中心部Wc到边缘部We的形状剖面图,计算从中心部(晶片径向的)到设在任意位置上的第1区域W1的边界线X的基准线,接着,分析在(晶片厚度方向的)任意位置的形状和在该位置的基准线10a的值的差,算出表面特性。
虽然基准线最好用最能反映晶片W的中央部的形状的直线或者曲线近似,但由于晶片的中央部分通常研磨成很高的平坦度、以直线近似是充分的。
这里,成为第1区域W1和第2区域W2的边界线的任意位置X最好是晶片W的径向的任意位置,最好设定在晶片的外周不引起塌边和突起的范围(尽量广范围)上。例如,因为通常塌边等发生在从晶片外周10mm程度外侧,任意的位置(边界线)X设定在从晶片外周30mm程度为好。是8英寸晶片(直径200mm)的话在从中心部70mm的位置、12英寸晶片(直径300mm)的话在从中心部起的120mm处作成基准线或者基准面为好。但是,该设定位置可因晶片的尺寸等任意变更,设定最能正确的评价晶片品质的值。
作为作成基准线算出评价的具体的表面特性的方法,读入从晶片W的中心部Wc到边缘部We的形状剖面图,计算从中心部Wc到任意位置X的基准线。接着,分析从任意位置X到边缘部We的范围的任意位置的形状(实测值)和在该位置的基准线(基准值)的差[任意的位置形状(实测值)—在任意位置的基准线(基准值)],将该值的最大值(通常、正的最大变位量或者最大厚度差)作为表面特性(突起)A算出。该表面特性A定量的示出晶片外周部的跳起的形状。
还有,读入从晶片W的中心部Wc到边缘部We的形状剖面图,计算从中心部到任意位置X的基准线,接着分析从任意位置X到边缘部We的范围内在任意位置的形状(实测值)和在该位置的基准线(基准值)的差[任意的位置形状(实测值)—在任意位置的基准线(基准值)],将该值的最小值(通常是负的最大值)作为表面特性(塌边)B算出。该表面特性B定量的示出晶片外周部的塌下形状。
进一步,读入从晶片中心部Wc到边缘部We(除去倒角部Wm)的形状剖面图,计算从中心部到任意位置X的基准线,接着,求出该基准线(基准值)和从晶片中心部到任意位置X的形状(实测值)的差,将这个偏差作为表面特性(波纹度)C算出。该表面特性C定量的示出晶片中央部的波纹度形状和平坦度。
如果是用一维的分析来做晶片全体的评价的话,如图3的虚线所示那样、以多个地方的放射状的测量位置做对象,也可以由晶片面内的所述多个地方读入从这些晶片中心部Wc到边缘部We(除去倒角部Wm)的形状剖面图、以他的平均值分析表面特性。就是说,也可以读入晶片面内的多个形状剖面图,预先求出这些形状剖面图的平均值(平均形状剖面图),从那些平均形状剖面图分析表面特性。还有,也可以在由晶片中心部Wc到边缘部We的形状剖面图分析了表面特性后、求出他的平均值。由这样的评价方法,也能够除去晶片的圆锥成分等多余的噪音。分析在晶片面内以400条(1°间隔程度)放射状形状剖面图,能够更正确的评价晶片全面的信息。
作为作成基准面10b、评价晶片形状的方法,像图4所示那样的将晶片W的全面分解成4分割程度的区域,在各区域的每一个上在晶片中央部的广范围的第1区域W1a、W1b、W1c、W1d(方块也可扇形也好什么都可以)上作成基准面,分析该基准面和任意的面(准备评价的第2区域W2a、W2b、W2c、W2d,方块也可外周全体也可、不管形状)的形状的差,算出表面特性。在图4中,例示出各种各样的区域的取法(4个图形)。还有,除4分割以外,也可以像图5所示那样的区分成薄长方形的区域,设置第1区域W1及第2区域W2,分析形状的差,评价表面形状。
与在基准线10a的分析同样,在作成基准面10b评价的情况下,也是读入从晶片W的中心部Wc到边缘部We的广范围的第1区域的数据,计算从中心部到任意面积的的基准面,接着,分析在晶片W的外周部的准备评价的第2区域上的与所述基准面10b的差(任意的位置形状—在任意位置的基准面),将该值的最大值(通常是正的最大变位量或者最大厚度差)作为表面特性(突起)A算出。同样的,将第2区域的最小值(通常是负的最大值)作为表面特性(塌边)B算出。进一步,将在晶片中央部的广范围的第1区域的粗糙度的基准面的偏差作为表面特性(波纹度)C算出。
在晶片面内规定的测量间隔最好是1mm测量间隔以内。当然,测量间隔要超过0mm,尽可能的以小的间隔进行评价能够定量化正确的形状。
利用这样的表面特性,能够比现有的晶片形状评价更准确的评价晶片特性,能够提高以后工序的成品率。
接着,说明为进行所述分析的评价装置。图6是显示与本发明相关的晶片评价装置第1实施方式的关键构成的概略说明图。图6所示的晶片形状评价装置20是晶片W表面位移量的测量、分析装置,由试验台22、由具备激光谐振器和自动聚焦装置的位移计24组成的位移测量方法26及计算机28等构成,将从预先校准过的基准点的距离偏差作为位移、用光学方法测量。在图6的实施方式的情况下,位移测量方法26是作为形状测量方法起作用的。
所述试验台22是承载被测量对象物的硅晶片W的台子。位移计24是将激光以规定的间隔照射在装载在所述试验台22上的硅晶片W的表面上的装置,激光用的是HeNe激光器等。该位移计24具备自动聚焦装置(图示省略),该自动聚焦装置具备CCD(Charge Coupled Device)相机(图示省略)、自动聚焦电路(图示省略),能够将从激光谐振器照射的激光从硅晶片的反射像的焦点自动的对准。
所述位移计24将由所述自动聚焦装置焦点对准时从基准点的位移作为位移测量出来,输入到所述计算机28上。
所述计算机28具备CPU(Central Processing Unit)、RAM(RandomAccess Memory)、ROM(Read Only Memory)等。而且,所述计算机28输入从所述位移计24输出的位移数据,将RAM作为工作区域读出内藏于ROM中的规定的分析程序,从输入的所述位移数据在CPU中算出作为本发明品质的表面特性A、B、C。该表面特性特别是评价晶片外周部的参数。
就是说,所述计算机28具备:将由所述位移测量方法(形状测量方法)26测量的形状数据顺序输入保存的存储方法;由该存储方法读入从晶片W的中心部到边缘部的形状数据、计算在从中心部任意位置的基准线或者基准面,接着,分析该基准线或者基准面与任意位置的差、算出表面特性的表面特性算出方法。
图7是显示与本发明相关的晶片形状评价装置第2实施方式的关键构成的概略说明图。作为晶片表面形状评价装置的另一形态,不是晶片表面的位移量,也可以由静电电容式的平面度测量仪测量厚度。静电电容式的平面度测量仪如图7所示,由上下两枚夹持晶片W的传感器32a、32b组成厚度计32,用它作为厚度测量方法34,由分别测量各个传感器32a、32b与晶片W的上下面的各自的距离,测量厚度。作为静电电容式的平坦度测量仪能够使用市售的非接触式晶片厚度、平坦度、BOW/WARP测量装置,例如,ADE公司制的Ultra gauge 9900等。
图7所示的晶片形状评价装置30由保持晶片W的晶片支持架36、所述厚度测量方法34及计算机28构成,测量晶片W的厚度。在图7的实施方式的情况下,厚度测量方法34发挥着作为形状测量方法的功能。
这样,只要是能够细密的、精度良好的评价晶片W的形状(凹凸)的评价装置,就能够没有特别限定的使用。
如上所述,以测量的位移或者厚度为基础评价表面特性A、B、C。具体的说,基准线或者基准面是使用必须作成基准的区域全点的数据,由最小二乘法算出的线或者面。因此,取样的数据间隔越细越好。具体的说,1mm以下是适当的范围。
其次,说明由所述本发明的晶片形状评价装置实际算出的用表面特性A、B、C的形状评价。图1示出在规定的晶片上的表面特性A、B、C的值和这时的切断面的形状剖面图。作为表面特性算出方法的分析程序是将求表面特性A、B、C的公式编程的软件。
在分析程序中,作为表面特性A是读入从已镜面研磨的硅晶片的中心部向边缘部方向、以任意的间隔(约1mm)的所述硅晶片的厚度数据,接着,用该厚度,在广范围的第1区域上用最小二乘法作成基准线(或者基准面),算出该基准线(基准值)和准备评价的第2区域的形状(实测值)的差(实测值—基准值),分析在该面积内的最大值。
表面特性B是读入从已镜面研磨的硅晶片的中心部向着边缘部方向以任意的间隔(约1mm)的所述硅晶片的厚度数据,接着,用这个厚度,由最小二乘法作成在广范围的第1区域的基准线(或者基准面),算出该基准线(基准值)和准备评价的第2区域内的形状(实测值)的差(实测值—基准值),分析在那个面积内的最小值。
表面特性C是读入从已镜面研磨的硅晶片的中心部向着边缘部方向以任意的间隔(约1mm)的所述硅晶片的厚度数据,接着,用这个厚度,由最小二乘法作成在广范围的第1区域的基准线(或者基准面),分析在该第1区域的基准线(基准值)和实测值的差(实测值—基准值)的标准偏差。
采用以上说明的与本发明相关的晶片形状评价装置,将用激光测量的位移或者用静电电容式厚度测量仪测量的厚度数据读入计算机,进行分析算出表面特性A、B、C。
如上所述,采用本发明,能够用与现有的SFQR等不同的观点确切的判定晶片的表面形状,特别是,能够以一定的基准确切的判定晶片的外周部。还有,由于能够评价比现有的晶片形状评价更有效的信息,能够提高器件制造工序等以后工序的成品率。还有,该表面特性也能够活用作各种各样的试验数据的分析用参数。
此外,当评价硅晶片的形状时,除所述表面特性A、B、C外,与现有的SFQR等的平坦度、表面粗糙度等其他的评价参数组合,能够得出更完全的硅晶片形状评价。
以下,参照图8详细说明与本发明相关的器件制造方法。图8是显示本发明的器件制造方法的工序顺序的一个例子的流程图。如该图所示,本发明的器件制造方法概略的说由单晶制造工序100、晶片加工工序102、晶片选择工序104及器件制造工序106构成。
在所述的半导体集成电路的器件制造工序106中,对硅晶片等半导体衬底(不仅是未处理的半导体衬底,也包含在半导体工艺中途的已施加加工、处理的衬底)进行刻蚀或者离子注入等,选择性的施加各种各样的处理。
这时,为了选择性的保护作为施加了处理的底层的硅晶片,在衬底上形成对紫外线、X线、电子线等放射线有感光性的组成物、即所谓的感光性胶(以下称为感光胶)的被膜后,用所述放射线曝光(不仅是可见光,是暴露在紫外线、电子线等的放射线上的广泛的意思),进行图形化。就是说,通过照相制版过程在半导体衬底上形成感光胶图形。
一般最常用的感光胶图形形成方法是采用水银灯的g线(波长=436nm)、i线(波长=365nm)、或者KrF准分子激光(波长=248nm)作光源,用缩小投影曝光机(Stepper)进行曝光的方法。这时,将光刻掩膜版装载在缩小投影曝光机上进行曝光。光刻掩膜版又称掩膜原版,是在玻璃衬底上用铬(Cr)等的遮蔽膜将必须复印的图形(例如布线图形)作为掩膜图形描画而成。当曝光的时候,光刻掩膜和已经形成在半导体衬底上的电路图形之间进行精密的位置调整(套准)。
描画在光刻掩膜上的掩膜图形由光源发出的光(不仅是可见光,也包含紫外线等,记载为「光」)投影,进一步,投影光线通过缩小投影曝光机具备的透镜。由此,掩膜图形缩小、复印在涂敷在半导体衬底上的感光胶上,然后,对感光胶进行显影处理形成感光胶图形。感光胶有正性胶和负性胶。正性胶是被照射部分被显影液溶解、未被照射的部分不溶解的感光胶,负性胶是照射部分不被显影液溶解、未照射部分被溶解的感光胶。
在器件制造过程106中,形成感光胶图形的工序通常要进行20次~30次。但是,在器件制造过程106中并不特别限定于上述例子。
在本发明的器件制造方法中,在使用这样的曝光机的器件制造过程106中使用的晶片是规定的晶片,用所述的评价方法算出表面特性(突起)A,用A值小于150nm的晶片制造器件。
在用曝光机的器件制造工序中,晶片外周部的突起影响特别大,用所述评价法得到的表面特性(突起)A的值小最好,尤其是使用具有A=150nm以下形状的晶片,使用曝光机制造器件为好。
进一步,使用表面特性(塌边)B值在-300nm以下,特别是在-300nm~-900nm,最好是控制在-500nm~-600nm晶片时,能提高器件制造的成品率。虽然在曝光机中使用的晶片形状在外周部没有突起是最重要的,但是,塌边过大也不好。最好是有稍微一点的塌边。在所述指标中如果是-300nm~-900nm程度的晶片,对器件制造是很好的晶片。
虽然晶片的制造方法不是特定的,但应注意晶片外周部的形状进行加工。
下面示出一例具体的硅晶片的加工方法。首先,使用切克劳斯基法(Czochralski;CZ)等制造单晶锭(单晶制造工序100)。将该单晶锭切割、至少一主面加工成镜面状。更详细的显示晶片加工工序102时,它具有以下工序:在晶片加工工序102中由内圆刀、钢丝锯等切割单晶锭得到薄圆板状晶片的切割工序;为防止由该切割工序得到的晶片裂纹、碎片将它的外周部倒角的倒角工序;将晶片平坦化的磨片、平面研削工序;去除残留在晶片上的加工畸变的腐蚀工序;将晶片表面镜面化的研磨(抛光)工序;将研磨过的晶片洗净、去除附着在晶片上的研磨剂、异物的洗净工序。所述晶片加工工序102显示的是主要的工序,此外也有加入热处理工序等工序、改换工序的顺序、将同一工序多段实施的情况。
这样,在一连串的加工工序中虽然各种工序中采用什么方法都可以,对最终得到的晶片形状要注意。因此,在研磨工序中要特别注意研磨条件以得到理想的晶片。在研磨工序中也有各种各样的加工方法,控制加在晶片外周部的压力和研磨速度进行研磨,控制晶片的形状、特别是外周部的形状。此外,并不是仅限于这样的晶片加工工序,在本发明所示的评价方法中,只要是A、B参数进入本发明范围的制造方法没有特别的限定。
按所述方法做的话,能够以高的几率制造晶片外周塌边少、A、B参数在A=150nm~-20nm,B=-300nm~-900nm程度的晶片。此外,所述表面特性的值是用将第1区域和第2区域的边界线(任意的位置X)位在从晶片外周30mm的位置,还有,晶片形状的测量是将外周1mm除外(除去倒角部)的地方得到的数据评价得到的值。
但是,因为并非一定是得到上述范围的晶片,用于本发明的器件制造工序106的晶片要进行所述那样的评价,在晶片选择工序104中进一步进行晶片的选择。
就是说,如图8所示,在本发明的器件制造方法中经过制造晶锭的单晶制造工序100、为得到镜面研磨晶片的晶片加工工序102后,实施由A、B、C参数选择晶片的晶片选择工序104,然后,在器件制造工序106中进行器件制造。此外,在本发明的评价方法中,也有因将任意位置X及晶片形状的测量区域设在哪个地方所得值变化的情况。在使用曝光机的器件制造工序中所用的晶片及晶片的选择中,本发明的评价方法的任意位置X是从晶片外周部30mm的位置,还有晶片形状的测量使用除去外周1mm(除去倒角部)的数据进行评价能得到稳定的评价。但是,现在的晶片是高平坦度的,任意的位置X即使有若干偏差所得值也没有太大变化。但是,因为将位置设定在从晶片外周10mm程度时得到的变化很大,所以,最好设定在20mm程度中心一侧。还有,这些对不同直径的晶片也是同样的。即使晶片的直径不同任意位置X最好设定在从晶片外周部起30mm程度的位置上。
实施例
以下列举实施例进一步具体的说明本发明,当然,这些实施例是例示性显示的,不是限定性的解释。
(实施例1)
用本发明的评价方法评价了用各种制造工序(6种类)制造的8英寸镜面研磨晶片(直径200mm的晶片,外周0.5mm是倒角部)。
6类的晶片加工工序(工序S1~S6)是变更腐蚀工序及平面研削工序等的工序条件。在器件制造工序中的成品率是在所述制造工序按S5>S6>S1>S4>S2>S3的顺序,S5最好,用S3的晶片加工工序制造的晶片最不好。
为了改善所述器件制造工序的成品率,究竟什么样的形状好?利用本发明的评价方法进行评价。分析是利用作成基准线进行晶片形状评价的方法进行评价分析的。在晶片面内分析了400条的形状剖面图。
各自的分析是以0.95mm的间隔测量晶片全面(除去倒角部外周0.5mm)的晶片厚度,将所述测量的晶片厚度顺序存储,由这些存储的形状、读入图1所示那样的从晶片的中心部到边缘部(从中心部的98.5mm)的形状剖面图,用从中心部(晶片径向)到任意位置X(70mm)的值,用最小二乘法计算基准线,接着,分析在任意位置的厚度和在那个位置上的基准线的值(假想的厚度)的差算出表面特性。就是说,表面特性A、B是在70mm~98.5mm的准备评价的第2区域的最大值及最小值。表面特性C是从中心部到70mm的广范围的第1区域内的偏差。
评价的结果示于表1及图9。这些分别是从晶片中心部到边缘部的形状剖面图,首先算出表面特性,然后,求出放射状评价的400条表面特性的平均值。
                                                表1
制造工序 表面特性A(突起)μm 表面特性B(塌边)μm   表面特性A-Bμm 表面特性C(波纹度)μm   成品率顺序(从好的开始)
    S1     0.0089   -0.5377   0.5466   0.0060     3
    S2     -0.0215   -0.8108   0.7893   0.0118     5
    S3     0.3791   -0.2452   0.6244   0.0205     6
    S4     0.1519   -0.5161   0.6679   0.0213     4
    S5     0.1367   -0.5947   0.7314   0.0198     1
    S6     0.0650   -0.8287   0.8937   0.0158     2
从表1可以看到用成品率低的工序S3制造的晶片虽然塌边成分(本发明评价方法的表面特性B)小很好,但是,如表1及图9所示那样突起成分(本发明评价方法的表面特性A)与用其他制造方法制造的晶片相比显著的坏。这样,可以明白在本发明的评价方法中能够更正确的评价晶片的品质。
在该器件制造过程中,可以明白与晶片形状的塌边相比更容易受突起的影响,使用没有突起的晶片成品率就提高。还有,在该实施例中,具有表1所示制造工序S5程度的塌边及突起的值的晶片是最好的。
该器件制造工序是使用曝光机的工序,由表1可知,在使用曝光机的器件制造工序中最好的晶片是没有突起成分的,A参数0.150μm(150nm)以下的晶片。因为当是0以下时,与其说突起成分实际上成为了塌边大的形状,最好是-20nm~150nm。B参数对曝光机的成品率的影响没有A参数的大,为使成品率好最好是A参数是0.150μm(150nm)以下、进一步B参数是-300nm~-900nm,特别是在-500nm~-600nm。C参数最好是20nm以下。这种倾向在各种曝光机中是一样的。
在各器件制造过程中(进一步各处理装置)用本发明评价方法规定合适的塌边及突起的范围,能够制造在各器件制造过程中最好的晶片。
此外,本发明的评价方法不是仅限定于所述实施例1。例如,在作成基准线或者基准面的情况下,虽然是用从晶片中心部到任意位置X的范围的数据计算的,但即使不是从中心部起的位置也可以。虽然用从中心部起的数据更正确,通常、由于晶片的中央部分被高平坦度研磨,从中心部也可以有一定程度的偏离。
例如,在8英寸晶片中测量从中心部23mm~98.5mm的位移及厚度,以从中心部23mm的位置为始点,然后用(任意位置)70mm(从晶片外周部起30mm)的形状剖面图作成基准线或者基准面,也能得到几乎相同的结果。
还有,在上述实施例1中主要看到表面特性A的不同,如表1所示那样,表面特性B、C及求表面特性A和表面特性B的差评价晶片形状,将这些评价指标适当组合进行晶片评价,能够更正确的评价晶片形状。虽然评价镜面研磨的晶片是最重要的,但是、评价对象的晶片不仅限于镜面研磨晶片,切割后或者腐蚀后、平面研削后等的晶片也是评价对象。
(实施例2)
其次,为了进一步确认从表1得到的认识,一面控制A、B、C参数一面制造晶片,再用本发明的评价方法选择晶片,准备一定范围内的晶片。评价方法与实施例1相同。
就是说,一面控制晶片外周部一面进行研磨,准备A参数-20nm~150nm,B参数-300nm~-900nm的晶片,用该晶片制造器件。器件工序虽然有各种工序,在使用曝光机特别是在使用缩小投影曝光机的工序中实施。
晶片用先前的评价方法评价时,使用了A参数为80nm~150nm、B参数为-400nm~-700nm的晶片(晶片群WS1)及A参数为-20nm~80nm、B参数为-300nm~-800nm的晶片(晶片群WS2)。就A参数说那一种都在150nm以下。此外,晶片的C参数全在20nm以下。
下面,显示用缩小投影曝光机的器件制造过程,特别是在感光胶图形形成工序中的制造方法。在该例中,首先,在用本发明选择的晶片上涂敷厚度为500nm程度的市售正性感光胶,然后,在100℃下进行90秒的前烘。由此,使液体的正性感光胶固化。
其次,将描画有各种各样节距的图形(例如布线图形)的掩膜原版(光刻掩膜)装载在以KrF准分子激光(波长=248nm)为光源的缩小投影曝光机上进行曝光。其结果是使描画在掩膜原版上的图形复印到正性感光胶上。
接着,在110℃下,进行90秒的PEB(曝光后的烘烤;Post ExposureBaking),然后,用2.38重量%的四甲基铵氢氧化物(TMAH:tetra methylammonium hydroxide)水溶液显影60秒。其结果,得到与描画在掩膜原版上的图形相对应的感光胶图形。这样用缩小投影曝光机制造器件。
用感光胶图形的改变(曝光不良)来评价用缩小投影曝光机的器件工序的成品率。有图形改变的晶片作为不良品计算成品率。评价了100枚晶片。
结果是,WS1晶片的成品率是99%,与它相比WS2晶片的成品率就低一些,是95%。与现有的相比成品率大大改善。
(比较例1)
对于A参数150nm~400nm、B参数-200nm~-800nm、C参数20nm以下的晶片(晶片群)WS3,与实施例2同样制造器件,确认它的成品率。
结果是与晶片WS1、WS2相比,成品率仅52%显著变坏。特别是在晶片外周部上发生很多图形改变。这样就明白在A参数(突起成分)大的晶片中器件工序的成品率坏。
顺便说一下,从以往某晶片的制造中没有由A、B参数进行晶片选择就制造器件时成品率是70%程度。这样就明白,采用进入本发明的规格内的晶片,成品率就能大大提高。
这样就明白,在用投影曝光机的器件制造工序中,与晶片形状的塌边相比更容易受突起的影响,使用没有突起的晶片成品率就能够提高。
晶片表面的波纹度成分的C参数与毫微地志学关系密切,20nm以下是良好的表面状态。
产业上利用的可能性
如果就本发明的代表性的效果进行说明的话,用位移或者厚度的测量方法按规定的间隔测量位移或者厚度,由表面特性算出方法能够比现有的SFQR等显示平坦度指标更正确的规定晶片形状。特别是能够定量的评价被称为突起和塌边的晶片的外周部形状,由此,能够用一定的基准准确的判别。
在本发明的评价方法中,能够对迄今为止不能准确评价的品质、特别是对晶片外周部的品质进行定量的评价,能够规定对光刻及CMP最合适的晶片形状。
利用由本发明的方法得到的表面特性,能够比现有的晶片形状评价更准确的评价晶片的形状,能够提高下一工序以后的成品率。还有,由于这些数据的蓄积,就能够容易的把握制造工序的能力、能够稳定的供给晶片。
特别是,在使用曝光机的器件工序中,能够确认只要A、B、C参数进入一定的规格范围内在器件工序中的成品率就能大大提高。因此,由使A、B、C参数进入所述规格那样的进行晶片的制造、选择、使用于器件工序等能够提高成品率。

Claims (27)

1.一种晶片形状评价方法,其特征在于:
在晶片面内以规定的间隔测量晶片的形状,由该测量的晶片形状、在晶片面内设定为算出基准线或者基准面的第1区域,算出在该第1区域的基准线或者基准面,在该第1区域外设定准备评价的第2区域,将该基准线或者基准面外插到该第2区域,分析该第2区域的形状和在该第2区域内的基准线或者基准面的差,算出表面特性。
2.根据权利要求1所述的晶片形状评价方法,其特征在于:
在从所述第1区域的边界线到边缘部的范围内设置所述第2区域,分析在该第2区域内的任意多个位置的形状和在这些位置上的所述基准线或者基准面的差,将该值的最大值作为表面特性(突起)A算出。
3.根据权利要求1所述的晶片形状评价方法,其特征在于:
在从所述第1区域的边界线到边缘部的范围内设置所述第2区域,分析在该第2区域内的任意多个位置的形状和在这些位置上的所述基准线或者基准面的差,将该值的最小值作为表面特性(塌边)B算出。
4.根据权利要求1~3中任何一项所述的晶片形状评价方法,其特征在于:
在所述晶片面内以规定的间隔测量的晶片形状是对晶片表面垂直方向的位移或者晶片厚度。
5.根据权利要求1~4中任何一项所述的晶片形状评价方法,其特征在于:
读入从所述晶片中心部到边缘部的形状剖面图,算出在所述第1区域内由晶片中心部附近到该第1区域边界线为止的所述基准线。
6.根据权利要求5所述的晶片形状评价方法,其特征在于:
由读入晶片面内多个地方的从所述晶片中心部到边缘部的形状剖面图用它的平均值分析表面特性。
7.根据权利要求5所述的晶片形状评价方法,其特征在于:
读入从所述晶片中心部到边缘部的形状剖面图,从各自的形状剖面图分析表面特性,从分析的多个表面特性求出它的平均值。
8.根据权利要求1~4中任何一项所述的晶片形状评价方法,其特征在于:
所述第1区域的基准面是读入从晶片中心部到边缘部的晶片面内的数据、由这些数据算出的。
9.一种晶片形状评价方法,其特征在于:
在晶片面内以规定的间隔测量晶片的形状,由测量的晶片形状,在晶片面内设定为算出基准线或者基准面的第1区域,算出在第1区域内的基准线或者基准面,在该第1区域内求出该基准线或者基准面和实测值的差,将这些差的标准偏差σ作为表面特性(波纹度)C算出。
10.根据权利要求9所述的晶片形状评价方法,其特征在于:
在所述晶片面内以规定间隔测量的晶片形状是对晶片表面垂直方向的位移或者厚度。
11.根据权利要求9或10所述的晶片形状评价方法,其特征在于:
读入从所述晶片中心部到边缘部的形状剖面图,算出在所述第1区域内从晶片中心部到该第1区域边界线的所述基准线。
12.根据权利要求11所述的晶片形状评价方法,其特征在于:
由读入在晶片面内的多个地方的从所述晶片中心部到边缘部的形状剖面图、用它的平均值分析表面特性。
13.根据权利要求11所述的晶片形状评价方法,其特征在于:
读入从所述晶片中心部到边缘部的多个地方的形状剖面图,从各自的形状剖面图分析表面特性,从分析的多个表面特性求其平均值。
14.根据权利要求9或10所述的晶片形状评价方法,其特征在于:
读入从晶片中心部到边缘部的晶片面内的数据,由这些数据算出所述第1区域的基准面。
15.根据权利要求1~14中任何一项所述的晶片形状评价方法,其特征在于:
所述规定的测量间隔是1mm以内的间隔。
16.一种晶片形状评价装置,其特征在于:
它具备:在晶片面内按规定的间隔测量晶片形状的形状测量单元;将由该形状测量单元测量的形状数据顺序输入保存的存储单元;由该存储单元读入从晶片中心部到边缘部的形状数据,计算从晶片中心部的任意区域上的基准线或者基准面,接着,分析该基准线或者基准面和任意位置的差,算出表面特性的表面特性计算单元。
17.根据权利要求16所述的晶片形状评价装置,其特征在于:
所述形状测量单元是在晶片面内测量装载在试验台上的晶片表面与该试验台表面垂直方向的位移的位移测量单元,所述形状数据是位移数据。
18.根据权利要求16所述的晶片形状评价装置,其特征在于:
所述形状测量单元是在晶片面内测量保持在晶片夹具上的晶片的厚度的厚度测量单元,所述形状数据是厚度数据。
19.一种器件制造方法,其特征在于:
当在晶片上使用曝光机形成器件时,用权利要求2、4~8及15中的任何一项所述的评价方法评价时,使用所述表面特性(突起)A是150nm以下的晶片制造器件。
20.根据权利要求19所述的器件制造方法,其特征在于:
当在晶片上使用曝光机形成器件时,进一步用权利要求3~8及15中任何一项所述的评价方法评价时,使用所述表面特性(塌边)B是一300nm以下的晶片制造器件。
21.根据权利要求19或20所述的器件制造方法,其特征在于:
当在晶片上使用曝光机形成器件时,进一步用权利要求9~15中任何一项所述评价方法评价时,使用所述表面特性(波纹度)C是20nm以下的晶片制造器件的。
22.一种晶片,其特征在于:
根据权利要求2~8及15中任何一项所述的评价方法评价时,所述表面特性(突起)A是150nm以下、所述表面特性(塌边)B是-300nm以下。
23.根据权利要求22所述的晶片,其特征在于:
所述表面特性(突起)A是-20nm~-150nm、所述表面特性(塌边)B是-300nm~-900nm。
24.根据权利要求22或23所述的晶片,其特征在于:
进一步,用权利要求9~15中任何一项所述评价方法评价时、所述表面特性(波纹度)C是20nm以下。
25.一种晶片选择方法,其特征在于:
它是为在晶片上使用曝光机形成器件的晶片选择方法,当用权利要求2、4~8及15中任何一项所述评价方法评价时,选择所述表面特性(突起)A是150nm以下的晶片。
26.根据权利要求25所述的晶片选择方法,其特征在于:
进一步,当用权利要求3~8及15中任何一项评价方法评价时,选择所述表面特性(塌边)B是-300nm以下的晶片。
27.根据权利要求25或26所述的晶片选择方法,其特征在于:
进一步,当用权利要求9~15所述评价方法评价时,选择所述表面特性(波纹度)C是20nm以下的晶片。
CNB018032990A 2000-11-16 2001-11-15 晶片形状评价方法 Expired - Lifetime CN1193409C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000350151 2000-11-16
JP350151/2000 2000-11-16
JP280501/2001 2001-09-14
JP2001280501 2001-09-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100683442A Division CN100339969C (zh) 2000-11-16 2001-11-15 晶片形状评价法、装置及器件制造法,晶片及晶片挑选法

Publications (2)

Publication Number Publication Date
CN1394356A true CN1394356A (zh) 2003-01-29
CN1193409C CN1193409C (zh) 2005-03-16

Family

ID=26604113

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2004100683442A Expired - Lifetime CN100339969C (zh) 2000-11-16 2001-11-15 晶片形状评价法、装置及器件制造法,晶片及晶片挑选法
CNB018032990A Expired - Lifetime CN1193409C (zh) 2000-11-16 2001-11-15 晶片形状评价方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB2004100683442A Expired - Lifetime CN100339969C (zh) 2000-11-16 2001-11-15 晶片形状评价法、装置及器件制造法,晶片及晶片挑选法

Country Status (7)

Country Link
US (1) US6828163B2 (zh)
EP (1) EP1335420B1 (zh)
JP (1) JP3924784B2 (zh)
KR (1) KR100533528B1 (zh)
CN (2) CN100339969C (zh)
TW (1) TWI276188B (zh)
WO (1) WO2002041380A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113227706A (zh) * 2018-12-27 2021-08-06 胜高股份有限公司 半导体晶片的评价方法及半导体晶片的制造方法
CN113518686A (zh) * 2019-03-28 2021-10-19 东京毅力科创株式会社 处理装置和处理方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3838341B2 (ja) * 2001-09-14 2006-10-25 信越半導体株式会社 ウェーハの形状評価方法及びウェーハ並びにウェーハの選別方法
JP3982270B2 (ja) 2002-01-29 2007-09-26 信越半導体株式会社 半導体ウエーハの製造方法および半導体ウエーハ製造の受注方法ならびに半導体ウエーハ製造の受注システム
US6768965B2 (en) * 2002-04-18 2004-07-27 Seh America, Inc. Methods and computer program products for characterizing a crystalline structure
JP4464033B2 (ja) 2002-06-13 2010-05-19 信越半導体株式会社 半導体ウエーハの形状評価方法及び形状評価装置
US7485962B2 (en) 2002-12-10 2009-02-03 Fujitsu Limited Semiconductor device, wiring substrate forming method, and substrate processing apparatus
JP3769262B2 (ja) 2002-12-20 2006-04-19 株式会社東芝 ウェーハ平坦度評価方法、その評価方法を実行するウェーハ平坦度評価装置、その評価方法を用いたウェーハの製造方法、その評価方法を用いたウェーハ品質保証方法、その評価方法を用いた半導体デバイスの製造方法、およびその評価方法によって評価されたウェーハを用いた半導体デバイスの製造方法
US7324917B2 (en) * 2004-07-02 2008-01-29 Kla-Tencor Technologies Corporation Method, system, and software for evaluating characteristics of a surface with reference to its edge
US7150673B2 (en) * 2004-07-09 2006-12-19 Ebara Corporation Method for estimating polishing profile or polishing amount, polishing method and polishing apparatus
JP5072204B2 (ja) * 2005-08-31 2012-11-14 信越半導体株式会社 ウエーハの表面のナノトポグラフィを改善する方法及びワイヤソー装置
JP4764693B2 (ja) * 2005-09-29 2011-09-07 信越半導体株式会社 半導体ウェーハの製造方法及び両頭研削装置
JP4784401B2 (ja) * 2006-05-30 2011-10-05 株式会社Sumco シリコン単結晶の育成プロセスにおける融液の液面位置監視装置
DE102006037267B4 (de) * 2006-08-09 2010-12-09 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben mit hochpräzisem Kantenprofil
KR100774558B1 (ko) * 2006-11-10 2007-11-08 주식회사 실트론 나노토포그래피 측정방법
US7853429B2 (en) * 2007-04-23 2010-12-14 Kla-Tencor Corporation Curvature-based edge bump quantification
JP5343409B2 (ja) * 2008-06-06 2013-11-13 株式会社Sumco 半導体ウェーハの湾曲判定方法、膜付きウェーハの製造方法
JP2010028011A (ja) * 2008-07-24 2010-02-04 Sumco Corp エピタキシャル層の膜厚測定方法、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ製造工程管理方法
JP5504606B2 (ja) * 2008-10-22 2014-05-28 株式会社Sumco 半導体ウェーハの品質検査装置
US8628376B2 (en) * 2008-11-07 2014-01-14 Applied Materials, Inc. In-line wafer thickness sensing
JP2011044554A (ja) * 2009-08-20 2011-03-03 Toshiba Corp 露光制御装置および半導体デバイスの製造方法
US8340801B2 (en) 2009-12-29 2012-12-25 Memc Electronic Materials, Inc. Systems for generating representations of flatness defects on wafers
US8165706B2 (en) * 2009-12-29 2012-04-24 Memc Electronic Materials, Inc. Methods for generating representations of flatness defects on wafers
US8594975B2 (en) * 2010-03-04 2013-11-26 Kla-Tencor Corporation Systems and methods for wafer edge feature detection and quantification
US20130144421A1 (en) * 2011-12-01 2013-06-06 Memc Electronic Materials, Spa Systems For Controlling Temperature Of Bearings In A Wire Saw
KR101333374B1 (ko) * 2011-12-09 2013-12-02 명지대학교 산학협력단 실리콘 관통 전극 프로파일 평가 방법 및 장치
KR102070086B1 (ko) * 2013-02-13 2020-01-29 삼성전자주식회사 타겟 값을 보정하여 공정을 수행하는 방법 및 공정 시스템
US9245768B2 (en) * 2013-12-17 2016-01-26 Applied Materials, Inc. Method of improving substrate uniformity during rapid thermal processing
CN105373072A (zh) * 2014-09-01 2016-03-02 富泰华工业(深圳)有限公司 高精度平面加工系统及方法
CN104576462B (zh) * 2015-01-21 2018-03-02 太仓思比科微电子技术有限公司 可视化自动空跳晶圆挑粒机及其操作方法
JP2018083266A (ja) * 2016-11-25 2018-05-31 株式会社ディスコ 研削装置及び粗さ測定方法
JP6819451B2 (ja) * 2017-05-08 2021-01-27 信越化学工業株式会社 大型合成石英ガラス基板並びにその評価方法及び製造方法
JP6711327B2 (ja) * 2017-07-18 2020-06-17 株式会社Sumco シリコンウェーハ製造工程の評価方法およびシリコンウェーハの製造方法
JP6750592B2 (ja) * 2017-08-15 2020-09-02 信越半導体株式会社 シリコンウエーハのエッジ形状の評価方法および評価装置、シリコンウエーハ、ならびにその選別方法および製造方法
KR102518971B1 (ko) * 2018-04-13 2023-04-05 가부시키가이샤 사무코 반도체 웨이퍼의 평가 방법 및 반도체 웨이퍼의 제조 방법
JP7081544B2 (ja) * 2019-03-22 2022-06-07 株式会社Sumco ワークの両面研磨方法及びワークの両面研磨装置
DE102019207719A1 (de) * 2019-05-27 2020-12-03 Siltronic Ag Verfahren zum Abtrennen einer Vielzahl von Scheiben von Werkstücken während einer Anzahl von Abtrennvorgängen mittels einer Drahtsäge und Halbleiterscheibe aus einkristallinem Silizium
CN114026672A (zh) * 2019-06-13 2022-02-08 住友电气工业株式会社 碳化硅衬底和碳化硅衬底的制造方法
KR102413432B1 (ko) * 2020-08-28 2022-06-27 에스케이실트론 주식회사 웨이퍼 및 그 형상 분석 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4510176A (en) * 1983-09-26 1985-04-09 At&T Bell Laboratories Removal of coating from periphery of a semiconductor wafer
DE4224395A1 (de) * 1992-07-23 1994-01-27 Wacker Chemitronic Halbleiterscheiben mit definiert geschliffener Verformung und Verfahren zu ihrer Herstellung
US5420796A (en) * 1993-12-23 1995-05-30 Vlsi Technology, Inc. Method of inspecting planarity of wafer surface after etchback step in integrated circuit fabrication
US5835225A (en) * 1994-11-30 1998-11-10 Micron Technology, Inc. Surface properties detection by reflectance metrology
US5618461A (en) * 1994-11-30 1997-04-08 Micron Technology, Inc. Reflectance method for accurate process calibration in semiconductor wafer heat treatment
JP3658454B2 (ja) * 1996-03-29 2005-06-08 コマツ電子金属株式会社 半導体ウェハの製造方法
JP3884163B2 (ja) * 1998-03-31 2007-02-21 信越半導体株式会社 半導体基板の表面形状計測装置及び半導体基板の表面形状判定方法
JPH11351857A (ja) 1998-06-08 1999-12-24 Kuroda Precision Ind Ltd 薄板の表面形状測定方法および薄板の表面形状測定装置
JP2000005982A (ja) * 1998-06-22 2000-01-11 Enya System:Kk スライスドウエ−ハの基準面形成方法
JP2000146569A (ja) * 1998-09-11 2000-05-26 Showa Denko Kk 半導体基板の周辺ダレの測定方法
JP2000227326A (ja) * 1998-12-02 2000-08-15 Nikon Corp 平坦度測定装置
DE19905737C2 (de) * 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
US6057170A (en) * 1999-03-05 2000-05-02 Memc Electronic Materials, Inc. Method of measuring waviness in silicon wafers
JP2000258144A (ja) * 1999-03-05 2000-09-22 Horiba Ltd ウェーハの平坦度および厚み測定装置
JP3404318B2 (ja) 1999-04-02 2003-05-06 黒田精工株式会社 表面形状測定方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113227706A (zh) * 2018-12-27 2021-08-06 胜高股份有限公司 半导体晶片的评价方法及半导体晶片的制造方法
CN113227706B (zh) * 2018-12-27 2022-11-11 胜高股份有限公司 半导体晶片的评价方法及半导体晶片的制造方法
CN113518686A (zh) * 2019-03-28 2021-10-19 东京毅力科创株式会社 处理装置和处理方法
CN113518686B (zh) * 2019-03-28 2023-05-26 东京毅力科创株式会社 处理装置和处理方法

Also Published As

Publication number Publication date
EP1335420B1 (en) 2015-01-07
US20030023402A1 (en) 2003-01-30
US6828163B2 (en) 2004-12-07
JP3924784B2 (ja) 2007-06-06
JPWO2002041380A1 (ja) 2004-03-25
TWI276188B (en) 2007-03-11
EP1335420A4 (en) 2010-05-26
WO2002041380A1 (en) 2002-05-23
CN100339969C (zh) 2007-09-26
CN1193409C (zh) 2005-03-16
KR100533528B1 (ko) 2005-12-05
EP1335420A1 (en) 2003-08-13
KR20020063225A (ko) 2002-08-01
CN1599050A (zh) 2005-03-23

Similar Documents

Publication Publication Date Title
CN100339969C (zh) 晶片形状评价法、装置及器件制造法,晶片及晶片挑选法
JP4464033B2 (ja) 半導体ウエーハの形状評価方法及び形状評価装置
JP3838341B2 (ja) ウェーハの形状評価方法及びウェーハ並びにウェーハの選別方法
CN103791836B (zh) 基于激光扫描共聚焦技术的数控刀具刃口测量方法
US8231430B2 (en) Wafer production method
JPH08339947A (ja) 半導体装置の製造方法およびそれに使用される半導体ウエハ並びにその製造方法
US11348844B2 (en) Semiconductor wafer including silicon carbide wafer and method for manufacturing silicon carbide semiconductor device
JP2008042213A (ja) 極めて正確なエッジプロフィルを備えた半導体ウェハ及びこれを製造する方法
CN1761914A (zh) 中间掩模用基板及其制造方法,以及光刻掩模板及其制造方法
CN1211834C (zh) 半导体集成电路器件的制造方法
JP4400331B2 (ja) ウエーハの形状評価方法及び管理方法
JP3982336B2 (ja) 半導体ウエーハの加工方法及びプラズマエッチング装置
CN1545723A (zh) 半导体晶片
CN1305112C (zh) 半导体装置的制造方法
JP7327575B1 (ja) 半導体ウェーハの鏡面面取り加工時の研磨代の評価方法
JP4207827B2 (ja) 半導体ウェーハの形状判定方法及び装置
JP2024534046A (ja) フロントエンド処理されたウェハの形状測定基準を用いて半導体ウェハを処理するためのシステムおよび方法
JP2006049740A (ja) 半導体ウェーハの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHINETSU HANDOTAI KK

Free format text: FORMER OWNER: SHINETSU HANDOTAI KK; MITSUBISHI ELECTRIC CO., LTD.

Effective date: 20051209

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20051209

Address after: Tokyo, Japan

Patentee after: SHIN-ETSU HANDOTAI Co.,Ltd.

Address before: Tokyo, Japan

Co-patentee before: Missubishi Electric Co., Ltd.

Patentee before: SHIN-ETSU HANDOTAI Co.,Ltd.

CX01 Expiry of patent term

Granted publication date: 20050316

CX01 Expiry of patent term