JP5343409B2 - 半導体ウェーハの湾曲判定方法、膜付きウェーハの製造方法 - Google Patents

半導体ウェーハの湾曲判定方法、膜付きウェーハの製造方法 Download PDF

Info

Publication number
JP5343409B2
JP5343409B2 JP2008149926A JP2008149926A JP5343409B2 JP 5343409 B2 JP5343409 B2 JP 5343409B2 JP 2008149926 A JP2008149926 A JP 2008149926A JP 2008149926 A JP2008149926 A JP 2008149926A JP 5343409 B2 JP5343409 B2 JP 5343409B2
Authority
JP
Japan
Prior art keywords
measurement
wafer
reference line
semiconductor wafer
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008149926A
Other languages
English (en)
Other versions
JP2009295889A (ja
Inventor
亮 中島
靖行 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2008149926A priority Critical patent/JP5343409B2/ja
Publication of JP2009295889A publication Critical patent/JP2009295889A/ja
Application granted granted Critical
Publication of JP5343409B2 publication Critical patent/JP5343409B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、半導体ウェーハの一面における全体的な湾曲傾向を判定する半導体ウェーハの湾曲判定方法、およびこの湾曲判定方法によって判定した半導体ウェーハを用いた膜付きウェーハの製造方法に関する。
半導体デバイスの素材として用いられるシリコン等の半導体ウェーハは、半導体インゴットからウェーハを切り出すスライス工程、ウェーハを平坦化する研削工程、およびウェーハの表面を鏡面化する研磨工程などを経て製造される。さらに、この半導体ウェーハの一面にエピタキシャル膜を成膜することにより、エピタキシャルウェーハが製造される。
また、ウェーハの仕様によっては研磨工程前にCVD膜を成膜する場合がある。
半導体ウェーハの一面側にエピタキシャル膜やCVD膜を成膜すると、このような膜を成膜しない他面側との間で応力差が生じる。この半導体ウェーハの一面と他面との間の応力差によって、膜付きウェーハに反り、湾曲が生じることがある。ウェーハが湾曲すると、表面にデバイス等の素子を形成する際の障害となる。このため、ウェーハの湾曲(反り)は規定の範囲内に収める必要がある。
こうした膜付きウェーハの湾曲(反り)を低減する方法として、半導体ウェーハの一面または他面のうち、膜の成膜によって湾曲する方向と逆の方向に湾曲している面に膜を成膜する方法がある。即ち、まず膜の成膜を行う前の半導体ウェーハの湾曲(半導体ウェーハの厚み方向において、半導体ウェーハが反っている方向)を測定する。そして、膜の成膜によって湾曲する方向とは反対の方向に湾曲している面に膜を成膜する。これによって、膜の成膜によって生じる湾曲が、成膜前の半導体ウェーハの湾曲と相殺され、得られた膜付きウェーハの湾曲を抑制することが可能になる(例えば、特許文献1参照)。
このようなウェーハの湾曲は、半導体インゴットからウェーハをスライスする工程で発生し、ここで生じた湾曲形状(湾曲方向、反り方向)はその後膜を成膜する段階までそのままの形で残ると従来より考えられていた。しかし、実際にはスライス工程で生じたウェーハの湾曲は、その後のラッピングを兼ねた研削加工によって、その湾曲形状(湾曲方向、反り方向)が大きく変化することが知られるようになった。このため、両面研削加工によって生じた歪層を除去してから湾曲形状(湾曲方向、反り方向)を測定し、より正確にエピタキシャル膜の成膜によるウェーハの湾曲を防止する方法が提案されている(例えば、特許文献2参照)。
半導体ウェーハの湾曲形状(湾曲方向、反り方向)を測定する方法として、従来は、BOWやWARPといった測定方法が広く用いられている。BOWは、ウェーハを吸着固定しない状態で、ウェーハ中心基準面からウェーハの中点における中心面までの変位量、つまりウェーハ中心点の高さを示す数値である。また、WARPは、ウェーハを測定装置に吸着固定しない状態で、指定された基準面から中心面までの最大変位値と最小変位値の差を示す数値である。この時の基準面の算出方法は、ウェーハ全表面の凹凸形状測定値から最小二乗により決定し、最大値と最小値の差が最小となるようにする。
特開平06−112120号公報 特開2002−231665号公報
上述したBOWやWARPといったウェーハの測定方法では、一方向に単調に湾曲した(反った)形状のウェーハでは的確に凹凸の判定ができる。しかしながら、ウェーハの測定面の一部領域では突出し、また他の領域では凹んでいるような、複雑に湾曲したウェーハの場合、BOWやWARPといった従来のウェーハの測定方法のみでは、測定面全体として見た場合に、突出しているのが凹んでいるのかを正確に判定することが難しい。そして、スライス工程、研削工程を経たウェーハは、一方向に単調に湾曲していることは少なく、実際には、一部は突出し、また別な一部は凹んでいるといった複雑な湾曲をしていることが殆どである。
このため、膜の成膜によって湾曲する方向と逆の方向に湾曲している面を正確に判定することが難しいという課題があった。BOWやWARPといった従来のウェーハの測定方法では、しばしば測定面全体として見た場合に、膜の成膜によって湾曲する方向と同じ方向に湾曲している面を膜の成膜面として判定してしまうことがあった。
また、BOWやWARPといった従来のウェーハの測定方法においては、湾曲(反り)の測定精度を確保するために、ウェーハの中心点を通る測定線を測定面上に何本も設定し、これら全ての測定線に沿って湾曲を測定していた。そのため、1本の測定線に沿って湾曲(反り)の測定を行い、次に別な角度の測定線に沿って湾曲(反り)の測定を行うといった工程を繰り返すことになり、ウェーハの測定面の湾曲(反り)を判定するまでに多くの時間が掛かってしまい、生産性の面からも課題があった。
本発明は、上記事情に鑑みてなされたものであって、複雑に湾曲したウェーハの測定面が、全体としてウェーハの一面側または他面側に向けて湾曲しているかを正確に、かつ短時間で判定可能な半導体ウェーハの湾曲判定方法を提供する。
また、複雑に湾曲したウェーハの測定面が、全体としてウェーハの一面側または他面側に向けて湾曲しているかを正確に判定し、膜を成膜した際にウェーハの湾曲、反りを抑制することが可能な膜付きウェーハの製造方法を提供する。
上記課題を解決するために、本発明は次のような半導体ウェーハの湾曲判定方法を提供した。
すなわち、本発明の半導体ウェーハの湾曲判定方法は、半導体ウェーハの一面に設定した測定領域において、該測定領域の周縁上の任意の二点間を結ぶ測定基準線を設定し、該測定基準線に沿って前記半導体ウェーハの一面の凹凸を連続して測定して、前記測定基準線における凹凸の断面形状を示す測定線を作成し、前記測定線の両端位置を結んだ直線を基準線としてこの基準線と前記測定線とを重ね合わせ、前記基準線を境界として前記基準線と前記測定線とで囲まれた領域の面積を、前記基準線の上側と下側とで個別に算出し、前記上側の領域の面積と前記下側の領域の面積との面積比に基づいて、前記半導体ウェーハの一面における全体的な湾曲傾向を判定することを特徴とする。
また、本発明は、前記測定基準線は、半導体インゴットをスライスして前記半導体ウェーハを切り出す際の切断方向と合致していることができる。
本発明の膜付きウェーハの製造方法は、上記の半導体ウェーハの湾曲判定方法によって判定した、前記半導体ウェーハの一面における全体的な湾曲傾向に基づいて、半導体ウェーハに成膜する膜(エピタキシャル膜、CVD膜など)の成膜面を、半導体ウェーハの一面または他面のいずれにするかを決定することが可能である。
本発明は、前記基準線の上側で前記基準線と前記測定線とで囲まれた領域の面積が、前記基準線と前記測定線とで囲まれた全ての領域の面積の51%以上を占める場合には、半導体ウェーハの他面(下面)に膜(エピタキシャル膜、CVD膜など)を成膜することがある。
前記基準線の上側で前記基準線と前記測定線とで囲まれた領域の面積が、前記基準線と前記測定線とで囲まれた全ての領域の面積の51%以上を占める場合には、半導体ウェーハの下面にポリシリコン膜を成膜することがある。
本発明の半導体ウェーハの湾曲判定方法によれば、測定領域に設定した測定基準線に沿ってウェーハの湾曲(反り)を測定し、ウェーハを平面視してこの基準線の位置におけるウェーハ厚さ方向の基準面に基づいて設定される基準線を境にして、この基準線よりも上側で基準線と測定線とで囲まれた面積と、基準線よりも下側で基準線と測定線とで囲まれた面積との面積比を求めることよって、半導体ウェーハの全体的な湾曲傾向を正確に把握することができる。ここで、基準線は、前記測定線の両端位置を結んだ直線とする。
また、本発明の膜付きウェーハの製造方法によれば、測定領域に設定した測定基準線に沿ってウェーハの湾曲(反り)を測定し、ウェーハを平面視してこの基準線の位置におけるウェーハ厚さ方向の基準面に基づいて設定される基準線を境にして、この基準線よりも上側で基準線と測定線とで囲まれた面積と、基準線よりも下側で基準線と測定線とで囲まれた面積との面積比を求め、半導体ウェーハの全体的な湾曲傾向を正確に把握することで、ウェーハの湾曲傾向を相殺するように膜を成膜し、湾曲(反り)が極めて少ない膜付きウェーハを得ることができる。ここで、基準線は、前記測定線の両端位置を結んだ直線とする。
本発明の半導体ウェーハの湾曲判定方法は、半導体ウェーハの一面に設定した測定領域において、該測定領域の周縁上の任意の二点間を結ぶ測定基準線を設定し、該測定基準線に沿って前記半導体ウェーハの一面の凹凸を連続して測定して、前記測定基準線における凹凸の断面形状を示す測定線を作成し、前記測定線の両端位置を結んだ直線を基準線としてこの基準線と前記測定線とを重ね合わせ、前記基準線を境界として前記基準線と前記測定線とで囲まれた領域の断面方向の面積を、前記基準線の上側と下側とで個別に算出し、前記上側の領域の面積と前記下側の領域の面積との面積比に基づいて、前記半導体ウェーハの一面における全体的な湾曲傾向を判定することを特徴とする。
一般的に、エピタキシャル膜の成膜を行うと、成膜面側に向かって突出する(凸形状となる)ように湾曲する。従って、この成膜面側と反対の方向に向かって全体的に湾曲している面側に、エピタキシャル膜の成膜を行えば、エピタキシャル膜の成膜後にウェーハの湾曲(反り)を抑制できる。
本発明では、
1.測定領域に設定した測定基準線に沿ってウェーハの湾曲(反り)、つまりウェーハ表面形状を測定する。
2.測定した測定線の始点と終点の間で引いた直線を基準線とし、測定線の終始点と基準線との一端および他端とをそれぞれ重ね合わせる。
3.基準線を境にして、基準線よりも上側において、基準線と測定線とで囲まれた領域の面積を算出する。
4.同様に、基準線を境にして、基準線よりも下側において、基準線と測定線とで囲まれた領域の面積を算出する。
5.こうして算出された基準線よりも上側の面積と下側の面積との面積比を求める。
6.この面積比を上側の面積/(上側と下側の面積の和)×100(%)として算出し、この値が50%より大きいときに、ウェーハが上側に反っていると判断し、この値が50より小さい場合に、ウェーハが下側に反っていると判断する。
という工程によって、半導体ウェーハの全体的な湾曲傾向を正確に把握することが可能になる。
前記測定基準線は、半導体インゴットをスライスして前記半導体ウェーハを切り出す際の切断方向と合致していればよい。ウェーハの測定面における湾曲(反り、凹凸)は特に切断方向で大きくなる。このため、測定面全体として湾曲方向(反り方向)を判定する際には、この切断方向に沿って測定の測定基準線を設定することで、より正確に全体として見た湾曲傾向(反り傾向)を判定できる。
また、本発明は次のような膜付きウェーハの製造方法を提供した。
すなわち、本発明の膜付きウェーハの製造方法は、前記半導体ウェーハの湾曲判定方法によって判定した、前記半導体ウェーハの一面における全体的な湾曲傾向に基づいて、半導体ウェーハに成膜する膜の成膜面を、半導体ウェーハの一面または他面のいずれにするかを決定することを特徴とする
このような膜付きウェーハの製造方法によれば、膜の成膜面の判定方法として、
1.測定領域に設定した測定基準線に沿ってウェーハの湾曲(反り)を測定する。
2.測定した測定線の始点と終点との間を結ぶ直線を基準線とし、測定線の始点と終点を基準線の一端と他端にそれぞれ重ね合わせる。
3.基準線を境にして、基準線よりも上側において、基準線と測定線とで囲まれた領域の面積を算出する。
4.同様に、基準線を境にして、基準線よりも下側において、基準線と測定線とで囲まれた領域の面積を算出する。
5.こうして算出された基準線よりも上側の面積と下側の面積との面積比を求める。
6.この面積比を上側の面積/(上側と下側の面積の和)×100(%)として算出し、この値が50%より大きいときに、ウェーハが上側に反っていると判断し、この値が50%より小さい場合に、ウェーハが下側に反っていると判断する。
という工程によって、半導体ウェーハの全体的な湾曲傾向を正確に把握し、反っていると判断したのと反対側の面に膜を成膜することによって、膜成長工程前に生じていた湾曲(反り)を低減し、湾曲(反り)が極めて少ない平面度の向上した膜付きウェーハを得ることができる。
前記基準線の上側で前記基準線と前記測定線とで囲まれた領域の面積が、前記基準線と前記測定線とで囲まれた全ての領域の面積の60%以上を占める場合には、半導体ウェーハの他面に膜を成膜するのが好ましい。
これにより膜を成膜することによって生じる湾曲を相殺する方向に湾曲した面を正確に把握して、湾曲(反り)が極めて少ない膜付きウェーハを得ることができる。
以下、本発明に係る半導体ウェーハの湾曲判定方法の最良の形態について、図面に基づき説明する。なお、本実施形態は発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。
図1は、本発明の半導体ウェーハの湾曲判定方法を示すウェーハ平面図、図2は測定されたウェーハ断面プロファイルを示すグラフである。半導体ウェーハの湾曲判定方法では、まず、半導体インゴット(例えば、シリコンインゴット)からスライスされ、ラッピング研削、エッチング、および、研磨加工などの必要な成形および表面処理工程を経た半導体ウェーハ(シリコンウェーハ)の一面側(主面のうち表裏面の一方側)に、測定領域を設定する。この測定領域は、例えば、ウェーハの周縁から数ミリ内側(中心点方向)に入った円形の領域であればよい。測定領域は後工程でウェーハ表面にデバイス等の素子が形成される領域と同じか、あるいはそれよりも広く設定されるのが好ましい。また、測定領域は、ウェーハの周縁部までを含むウェーハの一面全域であってもよい。
次に、この測定領域における周縁上の任意の二点間を結ぶ測定基準線(測定時のセンサを走査させる線)を設定する。この測定基準線は、ウェーハの中心点を通る線であっても、通らない線であっても良いが、特に、ウェーハの中心点を通る線であることが好ましい。ここで、ウェーハ中心点を通るとは、実際にウェーハ中心点そのものでなくとも、ウェーハの凹凸(反り)が判定できる程度にウェーハ全面の状態が判定可能であればよく、測定基準線の長さをウェーハ径寸法に対して90%以上、好ましくは95%以上、あるいは98%以上、より好ましくは100%とすることができる。
測定基準線は、特に、ウェーハのスライス時の切断方向と合致する方向であることが好ましい。これは、ウェーハの測定面における湾曲(反り、凹凸)が特に切断方向で大きくなるため、測定面全体として湾曲方向(反り方向)を判定する際には、この切断方向に沿って測定基準線を設定することで、より正確に全体として見た湾曲傾向(反り傾向)を判定できるためである。ここで、スライス時の切断方向とは、ワイヤソー等で単結晶インゴットをスライスする際に、この単結晶インゴットと、単結晶インゴットと接触する複数本のワイヤソーとを相対的に移動させる方向、例えば、ワイヤソーの張られた方向と単結晶インゴットの引き上げ軸方向に直交する方向とされることができる。
また、測定基準線は1本でなく、測定面に沿って互いに角度を変えて複数本設定し、その本数分だけ湾曲の測定を行っても良い。例えば、図1では、ウェーハの測定面に沿って角度を変えた4本の測定基準線S1〜S4を設定している。しかし、本発明では、切断方向に沿った1本の測定基準線S1に沿って1回だけ湾曲の測定を行うだけで、十分に正確な測定面全体として湾曲方向(反り方向)を判定できる。このため、測定時間を短縮して迅速に湾曲方向(反り方向)の判定を可能にするという観点からも、測定基準線は1本だけ設定することも好ましい。
こうしてウェーハの測定領域上に設定した測定基準線S1(または測定基準線S2〜S4)に沿って、ウェーハを吸着固定しない状態で、湾曲(反り、凹凸)を連続して測定する。測定にあたっては、例えば、静電容量型変位計を用いて、センサ部を設定した基準線に沿って移動させ、測定基準線におけるウェーハの断面方向の湾曲(反り、凹凸)を測定する。ウェーハとセンサとの間に形成される静電容量は、ウェーハとセンサとの距離に応じて変化するので、この静電容量の変化を連続して測定することによって、測定基準線に沿ったウェーハの断面方向の湾曲状態を示した測定線が作成される。
作成された測定線は、ウェーハの一面に設定した測定領域における周縁上の任意の二点間において、ウェーハの断面方向の湾曲状態(反り、凹凸)を示す連続した線を示している。なお、こうしたウェーハの湾曲の測定には、上述した静電容量型変位計以外にも、例えば、レーザ干渉計などが挙げられ、ウェーハの表面形状が必要な精度で得られるものであれば他の方法も可能である。
続いて、得られた測定線に基づいて、設定した測定領域が、全体としてウェーハの一面側(表面側)か、あるいは他面側(裏面側)のいずれの方向に向かって湾曲しているか(反っているか)を判定する。
判定にあたっては、次の手順によって行う。
1.図2に示すように測定した測定線Rの始点R1と終点R2との間を結ぶ直線を基準線Sとする。
2.基準線Sを境にして、基準線Sよりも上側において、基準線Sと測定線Rとで囲まれた領域の面積Atを算出する。
3.同様に、基準線Sを境にして、基準線Sよりも下側において、基準線Sと測定線Rとで囲まれた領域の面積Abを算出する。
4.こうして算出された面積Atと面積Abとを数1に当てはめ、基準線Sを境にした上側の領域の面積と下側の領域の面積との面積比ARを算出する。
Figure 0005343409
なお、数1では、基準線Sと測定線Rとで囲まれた全領域の面積に対する、基準線Sよりも上側の領域の面積を面積比ARとして示している。
このようにして得られた面積比ARの算出結果に基づいて、半導体ウェーハの一面側(表面側、測定面側)か、または他面側(裏面側)のいずれの側にエピタキシャル膜を成膜するかを判定する。具体的には、面積比ARの値が50%を超えた場合には、ウェーハの反り状態が上側に凸であると判断し、測定面と反対側である他面側(裏面)にエピタキシャル膜を成膜することとし、面積比ARの値が50%を下まわった場合には、ウェーハの反り状態が下側に凸であると判断し、測定面側(表面)にエピタキシャル膜を成膜することとする。
先にも述べたが、半導体ウェーハの一面側にエピタキシャル膜を成膜すると、エピタキシャル膜を成膜しない他面側との間で応力差が生じる。この半導体ウェーハの一面と他面との間の応力差によって、エピタキシャルウェーハに反り、湾曲が生じる。エピタキシャルウェーハの湾曲(反り)を低減する方法として、半導体ウェーハの一面または他面のうち、エピタキシャル膜の成膜によって湾曲する方向と逆の方向に湾曲している面にエピタキシャル膜を成膜し、成膜前の半導体ウェーハの湾曲と相殺して、得られたエピタキシャルウェーハの湾曲を抑制する。
一般的に、エピタキシャル膜の成膜を行うと、成膜面側に向かって突出する(凸形状となる)ように湾曲する。従って、この成膜面側と反対の方向に向かって全体的に湾曲している面側に、エピタキシャル膜の成膜を行えば、エピタキシャル膜の成膜後にウェーハの湾曲(反り)を抑制できる。
例えば、前述した数1によって得られた基準線Sと測定線Rとで囲まれた全領域の面積に対する、基準線Sよりも上側の領域の面積を面積比ARが、50%以上あるいは60%以上である場合には、ウェーハの湾曲を測定した測定面側(一面側)と反対の面側(他面側、裏面側)に反転させて、エピタキシャル膜の成膜を行えば、エピタキシャル膜の成膜後にウェーハの湾曲(反り)を抑制することが可能になる。
図1に示した例に拠れば、最も湾曲が大きくなるスライス時の切断方向に沿って設定した基準線Sにおけるウェーハの湾曲(反り、凹凸)を示す、面積比ARが19.43%となっている。これは、このウェーハの測定領域における全体的な湾曲の傾向(反りの傾向)が測定面(一面)と反対の他面(下側)に向かって全体的に大きく突出(湾曲)していることを示している。
従って、図1に示した測定例においては、ウェーハの上面側(表側)にエピタキシャル膜を成膜すれば、成膜前のウェーハの湾曲と、エピタキシャル膜の成膜に伴う湾曲とが相殺され、エピタキシャル膜の成膜後のウェーハの湾曲(反り)を抑制することが可能になる。
図3、図4は、図1に示したウェーハを用いて、従来の判定方法であるBOWによってエピタキシャル膜の成膜面の判定を行った例を示している。従来のBOWによるエピタキシャル膜の成膜面の判定方法では、Bow-bfの値が0以上である時は、ウェーハの測定領域における全体的な湾曲の傾向(反りの傾向)が測定面(一面側、上側)に向かって全体的に大きく突出(湾曲)していると判断していた。従って、図3,図4に示す例では、Bow-bfの値が+2.17μmなので、ウェーハの測定面側(表面)に向かって全体的に湾曲していると判断され、ウェーハを反転させて、測定面(一面)と反対の他面(下側)にエピタキシャル膜を成膜させていた。BOWを用いた方法では、図3に示すように、ウェーハ中心を通る8方向の測定基準線S01〜S08を設定して測定したウェーハ全表面の凹凸形状測定値から、最小二乗により最大値と最小値の差が最小となるように算出したウェーハ中心基準面からウェーハの中点における中心面までの変位量、つまりウェーハ中心点の高さを示す数値であるBow-bfを求める。しかし、図4に示すように、ウェーハ全表面の凹凸データを測定すると、この例のウェーハでは、全体的な反りの状態はBow-bfの値とは異なり、上に凸となっているが、Bow-bfの数値だけでは、判断ができないことになる。
しかし、実際には、図1ないし図4に示したウェーハは、全体的な湾曲の傾向(反りの傾向)が測定面(一面)とは反対の他面(下側)に向かって全体的に大きく突出(湾曲)している。従って、従来の判定方法であるBOWでは、エピタキシャル膜の成膜に伴う湾曲と同じ方向に湾曲した面にエピタキシャル膜の成膜していることとなり、全体的な湾曲が更に酷くなる事例が存在していた。本発明では、上述したように、基準線Sを境にして上側と下側に分割し、それぞれ基準線Sと測定線Rとで囲まれた面積を算出してから、基準線Sの上側と下側との面積比に基づいて測定面の湾曲(反り)を判定するので、ウェーハの測定面の全体的な湾曲傾向(反り傾向)を正確に判定することができる。
また、図3に示した従来の判定方法であるBOWによってウェーハを用いて、測定面の湾曲(反り)を判定する際には、測定を行う基準線を複数設定して測定精度を確保する必要がある。例えば、図3では、ウェーハの測定面に沿って角度を変えた1〜8の8本の基準線S01〜S08を設定している。このように、測定する基準線が増えると、測定時間が大幅に増加する。図1に示す本発明の湾曲判定方法では、測定する基準線が少なくても正確に測定面の湾曲(反り)が測定できるので、測定時間が短縮され、エピタキシャルウェーハの製造効率の向上にも寄与する。
図5に、エピタキシャルウェーハのWARP不良率の変化を示した測定例を示す。WARP不良率とは、ウェーハの凹凸判定(湾曲判定)をおこなった後に、エピタキシャル膜を成膜したウェーハ(エピタキシャルウェーハ)の表面状態の測定結果をWARPを用いて判別し、1000枚以上である所定枚数毎にその不良率を表したものである。
この図5において、測定開始から39回目までは、図3に示すような、従来の湾曲判定方法であるBowによって、エピタキシャル膜の成膜面を判定し、エピタキシャル膜を成膜した後のエピタキシャルウェーハ表面をWARPにより測定した不良率である。一方、図5において、39回目以降は、図1に示す本発明の湾曲判定方法によって、エピタキシャル膜の成膜面を判定し、製造したエピタキシャルウェーハの不良率である。
ここで、WARPは、ウェーハを測定装置に吸着固定しない状態で、指定された基準面から中心面までの最大変位値と最小変位値の差を示す数値であり、基準面の算出方法は、ウェーハ全表面の凹凸形状測定値から最小二乗により決定し、最大値と最小値の差が最小となるようにするものである。また、WARPによる良不良の判定は、WARPの値が40μm以上を不良とした。
図5によれば、従来の湾曲判定方法であるBowによってエピタキシャル膜の成膜面を判定していた1回目〜39回目までは、WARP不良率は平均で0.73%であった。しかし、本発明の湾曲判定方法によって、エピタキシャル膜の成膜面の判定を行った40回目〜56回目においては、WARP不良率は平均で0.02%まで低下した。本発明の湾曲判定方法によって、より正確にウェーハの全体的な湾曲方向(湾曲傾向、反り方向)が判定できるようになり、エピタキシャル膜の成膜後のエピタキシャルウェーハの湾曲を効果的に抑えられることが確認された。
また、本発明の湾曲判定方法とBOWによる湾曲判定結果の比較を図6,7に示す。
図6(a)は、本発明の湾曲判定方法によって湾曲を判定した後、エピタキシャル膜を成膜したウェーハ表面を測定したWARP−bfの値の分布であり、(b)は同様にBOWのみによる従来の結果である。横軸はWARP−bfの値(μm)であり、縦軸は各WARP−bfの値ごとの枚数の割合である。また、図7は、図6の結果を縦軸がWARP−bfの値として分布させたものである。
図6,図7の結果から、従来の湾曲判定方法に比べて、本発明の方法によれば、WARP−bfの値が40μm以上の不良ウェーハが激減していることがわかる。
同様に、図6,7に示した結果を、BOWによる不良分布の改善として示したものを図8に示す。この結果からも、BOWの値が±6μm以上の不良判定ウェーハが減少していることがわかる。
本発明のエピタキシャルウェーハの製造方法では、上述した半導体ウェーハの湾曲判定方法に基づいて、ウェーハにエピタキシャル膜を成膜する面を決定し、エピタキシャル膜を成膜する方法
本発明の半導体ウェーハの湾曲判定方法を説明するウェーハ平面図である。 本発明の半導体ウェーハの湾曲判定方法において、測定されたウェーハ表面プロファイルを示すグラフである。 従来の半導体ウェーハの湾曲判定方法を説明するウェーハ平面図である。 図1、図3に示したウェーハの表面形状を示す3次元グラフである。 エピタキシャルウェーハのWARP不良率の変化を示した測定例を示すグラフである。 半導体ウェーハのWARPの値毎に、その分布割合を示すグラフである。 半導体ウェーハのWARPの値の分布を示すグラフである。
符号の説明
S 基準線、R 測定線

Claims (5)

  1. 半導体ウェーハの一面に設定した測定領域において、該測定領域の周縁上の任意の二点間を結ぶ測定基準線を設定し、該測定基準線に沿って前記半導体ウェーハの一面の凹凸を連続して測定して、前記測定基準線における凹凸の断面形状を示す測定線を作成し、前記測定線の両端位置を結んだ直線を基準線としてこの基準線と前記測定線とを重ね合わせ、前記基準線を境界として前記基準線と前記測定線とで囲まれた領域の面積を、前記基準線の上側と下側とで個別に算出し、前記上側の領域の面積と前記下側の領域の面積との面積比に基づいて、前記半導体ウェーハの一面における全体的な湾曲傾向を判定することを特徴とする半導体ウェーハの湾曲判定方法。
  2. 前記測定基準線は、半導体インゴットをスライスして前記半導体ウェーハを切り出す際の切断方向と合致していることを特徴とする請求項1に記載の半導体ウェーハの湾曲判定方法。
  3. 請求項1に記載の半導体ウェーハの湾曲判定方法によって判定した、前記半導体ウェーハの一面における全体的な湾曲傾向に基づいて、半導体ウェーハに成膜する成膜面を、半導体ウェーハの一面または他面のいずれにするかを決定することを特徴とする膜付きウェーハの製造方法。
  4. 前記基準線の上側で前記基準線と前記測定線とで囲まれた領域の面積が、前記基準線と前記測定線とで囲まれた全ての領域の面積の51%以上を占める場合には、半導体ウェーハの下面にエピタキシャル膜を成膜することを特徴とする請求項3に記載の膜付きウェーハの製造方法。
  5. 前記基準線の上側で前記基準線と前記測定線とで囲まれた領域の面積が、前記基準線と前記測定線とで囲まれた全ての領域の面積の51%以上を占める場合には、半導体ウェーハの下面にポリシリコン膜を成膜することを特徴とする請求項3に記載の膜付きウェーハの製造方法。

JP2008149926A 2008-06-06 2008-06-06 半導体ウェーハの湾曲判定方法、膜付きウェーハの製造方法 Active JP5343409B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008149926A JP5343409B2 (ja) 2008-06-06 2008-06-06 半導体ウェーハの湾曲判定方法、膜付きウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008149926A JP5343409B2 (ja) 2008-06-06 2008-06-06 半導体ウェーハの湾曲判定方法、膜付きウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2009295889A JP2009295889A (ja) 2009-12-17
JP5343409B2 true JP5343409B2 (ja) 2013-11-13

Family

ID=41543792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008149926A Active JP5343409B2 (ja) 2008-06-06 2008-06-06 半導体ウェーハの湾曲判定方法、膜付きウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP5343409B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02220431A (ja) * 1989-02-21 1990-09-03 Nippon Telegr & Teleph Corp <Ntt> 半導体基板の形成法
JP3274190B2 (ja) * 1992-09-26 2002-04-15 株式会社東芝 半導体エピタキシャル基板の製造方法
JP3884163B2 (ja) * 1998-03-31 2007-02-21 信越半導体株式会社 半導体基板の表面形状計測装置及び半導体基板の表面形状判定方法
JP3924784B2 (ja) * 2000-11-16 2007-06-06 信越半導体株式会社 ウェーハの形状評価方法及び装置並びにデバイスの製造方法、ウェーハ及びウェーハの選別方法
JP2004214505A (ja) * 2003-01-07 2004-07-29 Sumitomo Heavy Ind Ltd 表面形状の測定方法、表面形状の測定プログラム及び記録媒体
JP4606231B2 (ja) * 2005-04-08 2011-01-05 信越半導体株式会社 半導体ウエーハの評価方法及び評価装置並びに半導体ウエーハの製造方法
JP4991229B2 (ja) * 2006-09-22 2012-08-01 信越半導体株式会社 切断方法およびエピタキシャルウエーハの製造方法

Also Published As

Publication number Publication date
JP2009295889A (ja) 2009-12-17

Similar Documents

Publication Publication Date Title
US8231430B2 (en) Wafer production method
JP6132621B2 (ja) 半導体単結晶インゴットのスライス方法
KR100887269B1 (ko) 고정밀 에지 프로파일을 갖는 반도체 웨이퍼 및 반도체웨이퍼의 제작 방법
KR102047814B1 (ko) 웨이퍼 연마 방법
JP3838341B2 (ja) ウェーハの形状評価方法及びウェーハ並びにウェーハの選別方法
WO2014010166A1 (ja) 半導体ウェーハの評価方法及び製造方法
JP5326888B2 (ja) エピタキシャルウェーハの製造方法
JP4606231B2 (ja) 半導体ウエーハの評価方法及び評価装置並びに半導体ウエーハの製造方法
JP5343409B2 (ja) 半導体ウェーハの湾曲判定方法、膜付きウェーハの製造方法
JP6230112B2 (ja) ウェハの製造方法およびウェハの製造装置
CN114467007B (zh) 晶圆形状的测量方法
JP2019507027A (ja) ポリッシング測定装置およびその研磨時間の制御方法、ならびにそれを含んだポリッシング制御システム
JP5074845B2 (ja) 半導体ウェハの研削方法、及び半導体ウェハの加工方法
JP2010219353A (ja) 半導体用ウエハーの研磨方法
JP6443520B1 (ja) 半導体ウェーハの評価方法および該方法を用いた半導体ウェーハの製造方法
JP7135531B2 (ja) 炭化珪素半導体装置の製造方法
JP5505334B2 (ja) 半導体ウェーハ及びその製造方法
TW200405450A (en) Semiconductor wafer
KR100999361B1 (ko) 웨이퍼 제조 방법
CN109755145B (zh) 晶片以及用于分析该晶片形状的方法
EP4276890A1 (en) System and method for processing silicon wafers
JP2012231079A (ja) 化合物半導体単結晶基板およびその製造方法
JP2010010358A (ja) 半導体ウェーハの製造方法
WO2023203035A1 (en) System and method for processing silicon wafers
JP2010247284A (ja) 平坦化加工方法、平坦化加工量算出方法およびその算出プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130729

R150 Certificate of patent or registration of utility model

Ref document number: 5343409

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250