WO2002041380A1 - Wafer shape evaluating method and device and device producing method, wafer and wafer selecting method - Google Patents

Wafer shape evaluating method and device and device producing method, wafer and wafer selecting method Download PDF

Info

Publication number
WO2002041380A1
WO2002041380A1 PCT/JP2001/009981 JP0109981W WO0241380A1 WO 2002041380 A1 WO2002041380 A1 WO 2002041380A1 JP 0109981 W JP0109981 W JP 0109981W WO 0241380 A1 WO0241380 A1 WO 0241380A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
shape
area
reference line
evaluated
Prior art date
Application number
PCT/JP2001/009981
Other languages
English (en)
French (fr)
Inventor
Makoto Kobayashi
Kazuhito Matsukawa
Hidekazu Yamamoto
Shinroku Maejima
Original Assignee
Shin-Etsu Handotai Co.,Ltd.
Mitsubishi Denki Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co.,Ltd., Mitsubishi Denki Kabushiki Kaisha filed Critical Shin-Etsu Handotai Co.,Ltd.
Priority to JP2002543686A priority Critical patent/JP3924784B2/ja
Priority to US10/203,882 priority patent/US6828163B2/en
Priority to EP01996881.7A priority patent/EP1335420B1/en
Publication of WO2002041380A1 publication Critical patent/WO2002041380A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B21/00Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant
    • G01B21/30Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring roughness or irregularity of surfaces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a method for evaluating a shape of a wafer, such as a silicon wafer, and a device for evaluating a shape of a wafer.
  • the present invention also relates to a method for manufacturing a semiconductor device, and more particularly, to an aera that improves the yield in a device process using an exposure machine, and a method for selecting the same.
  • a method for manufacturing a silicon wafer used as a semiconductor substrate material generally includes manufacturing a single crystal ingot using a Czochralski (CZ) method, a floating zone melting (FZ) method, or the like.
  • a crystal growth step and a wafer processing step of slicing this single crystal ingot and processing at least one principal surface into a mirror surface are performed.
  • the wafer processing step includes a slicing step of slicing a single crystal ingot to obtain a thin disk-shaped wafer, and preventing cracking and chipping of the wafer obtained by the slicing step.
  • the main processing steps are the main ones, and other steps such as heat treatment were added or the order of the steps was changed.
  • One of the important quality characteristics required for such a silicon wafer is a problem of the shape quality of the silicon wafer.
  • shape quality of wafers diameter, thickness, parallelism, flatness, warpage, bow and warp, etc. Although there are various parameters such as In many cases, it is evaluated with a quality called semi- or surface-based global flatness or site flatness.
  • the global flat ideal of the back surface is called GBIR (Global Back Ideal Range).
  • It has one reference surface within the aerial surface, and the width of the maximum and minimum position displacement with respect to this reference surface. It is usually defined as, and corresponds to the conventional customary specification of TTV (total thickness deviation).
  • the site flatness based on the back surface is called SBIR (Site Back Ideal Range), which is equivalent to LTV that has been used quite frequently in the past.
  • SBIR Site Back Ideal Range
  • the back surface of the wafer is the reference plane and the plane including the center point of the site is the focal plane at each site, the sum of the absolute values of the maximum displacements on the + side and one side from the focal plane within the site Is evaluated for each site.
  • the value is evaluated in a region where the size of the site is about 20 mm ⁇ 20 mm. The size of this site varies depending on the bore size or specifications.
  • the site-based site flatness is called SF QR (Site Front Least Squares Range), and the plane inside the site calculated by the least-squares method within the set site is used as the reference plane. The sum of the absolute values of the maximum displacements on the + side and one side from the plane, respectively, is evaluated for each site.
  • SF QR Site Front Least Squares Range
  • Nanotopography refers to unevenness with a wavelength of about 0.1 to 20 mm and an amplitude of about several nm to about 100 nm. In the area of a square block of about 1 mm to 10 mm or a circle with a diameter of about 1 mm to about 10 mm (this range is called WINDOW SIZE, etc.). PV value; peak to valley) is evaluated. This PV value is also called Nanotopography Height or the like. As a nano topography In particular, it is desired that the maximum value of the unevenness existing in the e-ha plane, which was evaluated, is small.
  • the shape of the wafer used in a stepper that repeatedly steps and exposes the wafer to the projected image of the mask pattern (reticle pattern) selects the wafers that are not necessarily preferred by indices such as SFQR. I could't do it.
  • a scanning type exposure machine Disclosure of the invention
  • the present invention has been made in view of the above circumstances.Evaluating the shape and quality of the wafer from a viewpoint different from that of the conventional SFQR, etc., enables more accurate evaluation of the wafer outer peripheral portion to achieve the respective devices.
  • a first aspect of the wafer shape evaluation method of the present invention is to measure the shape of the wafer at predetermined intervals in the plane of the wafer, and from the measured wafer shape, A first area for calculating a reference line or a reference plane is set within the e-plane, a reference line or a reference plane in the first area is calculated, and a first area to be evaluated outside the first area is calculated.
  • the second area is set, the reference line or the reference plane is extrapolated to the second area, and the difference between the shape of the second area and the reference line or the reference plane in the second area is analyzed. And is calculated as surface characteristics.
  • the second area is provided in a range from the boundary of the first area to the edge, and the shapes (measured values) at arbitrary plural positions in the second area and the reference at these positions Analyze the difference between the line or the reference surface (reference value) (actual measurement value, one reference value) and determine the maximum value of this value (positive maximum displacement or positive maximum thickness difference) as the surface characteristic (splash) A. Is calculated. (Note that This surface characteristic (splash) A is sometimes called the A parameter.
  • the second region is provided in a range from the boundary line of the first region to the edge, and the shapes (actually measured values) at a plurality of arbitrary positions in the second region and the shape at the plurality of positions are determined.
  • the wafer shape is measured at predetermined intervals within the wafer surface, and a reference line or a reference surface is determined from the measured wafer shape.
  • a first area for calculation is set in the wafer plane, a reference line or reference plane in the first area is calculated, and the reference line or reference plane (reference value) is calculated in the first area.
  • the difference between the measured value and the measured value (measured value-reference value) is calculated, and the standard deviation ⁇ of these differences is calculated as the surface characteristic (undulation) C.
  • the surface property (undulation) C is sometimes called the C parameter.
  • the wafer shape measured at a predetermined interval in the wafer surface is a displacement (height, roughness) or a wafer thickness in a direction perpendicular to the wafer surface. This can be evaluated on a surface basis by evaluating the displacement in the direction perpendicular to the wafer surface. In addition, the evaluation based on the wafer thickness enables evaluation based on the back surface.
  • the shape profile applied to the edge portion from the center of the wafer is read (that is, the shape profile is obtained), and the portion from the vicinity of the wafer center to the boundary line of the first region in the first region is read. It is preferable to create the above-mentioned reference line.
  • the profile profile from the center of the wafer to the edge is read from multiple locations on the wafer and the average value is used to analyze the surface characteristics. Preferably.
  • a reference line or a reference plane is created in a global (wide-area) area (first area) for calculating a reference line or a reference plane from the basic shape of the wafer shape.
  • the reference line or reference plane is extrapolated to the area (second area) to be evaluated, such as the outer periphery of the wafer, and the surface characteristics of the second area are analyzed. It is used in the area of, and analyzes the surface characteristics of that area.
  • the maximum value is the splash (A in Fig. 1)
  • the minimum value is the sag (B in Fig. 1)
  • the roughness of the first area (Fig. C) is evaluated as swell.
  • the swell of the present invention is evaluated and quantified from a viewpoint different from the conventional swell.
  • a reference line or a reference plane is created within a wide specific area (first area) of the eha, which is at least an area larger than the site size evaluated by conventional SFQR or the like.
  • the surface characteristics of the area to be evaluated within the area or outside the first area (the second area) are determined by the reference line or reference plane determined within the wide specific area (the first area). The evaluation is based on
  • the evaluation criterion may be two-dimensional as the reference plane or linear or curved as the reference line, but it is necessary to set the value so that it represents the overall (global) wafer shape It is.
  • the wafer shape evaluation device of the present invention comprises: a shape measuring means for measuring the shape of the wafer at predetermined intervals in the plane of the wafer; and a shape data measured by the shape measuring means sequentially.
  • a storage unit for inputting and storing, and reading the shape data from the center of the wafer to the edge from the storage unit, calculating a reference line or a reference surface in an arbitrary region from the center of the wafer, Surface characteristic calculating means for analyzing a difference between a reference line or a reference surface and an arbitrary position and calculating the characteristic as surface characteristics.
  • a displacement measuring means for measuring a displacement of a wafer surface placed on a test table in a direction perpendicular to the surface of the test table in the wafer surface or an wafer holder is provided.
  • a thickness measuring means for measuring the thickness of the wafer in the wafer plane is preferable.
  • the device of the present invention is suitably used for carrying out the method of the present invention.
  • the surface property (splash) A is calculated by the above-described evaluation method and apparatus, and the surface property (splash) A is 150 nm or less.
  • a device is manufactured using a wafer.
  • the surface characteristic (sag) B is calculated by the above-described evaluation method and the apparatus, and the surface characteristic (sag) B is ⁇ 30 O nm or less, particularly 30 O nm. It is preferable to manufacture the device using a wafer having a thickness of about 190 nm.
  • the wafer of the present invention is characterized in that the surface characteristic (splash) A is 15 O nm or less and the surface characteristic (sag) B is _300 nm or less.
  • the above A parameter was a negative value (less than 200 nm) and the B parameter was less than _700 nm.
  • the wafer was likely to have a spatter shape, and the A parameter was 200 nm or more.
  • the outer peripheral portion of the wafer is polished with particular care, and the above-mentioned parameter range of 18 is reduced. To manufacture.
  • a method of forming a coat film made of a material having a lower polishing rate than the work in order to adjust the polishing speed of the work peripheral part A method of forming and polishing the peripheral part, and a method of holding the work In other words, the size of the work holding plate is devised, or the center of the work holding area is hardened.
  • Polishing method such as fixing and adhering the outer peripheral part by softening the outer surface of the work, or forming a back coat on the back surface of the work, holding the work through this back coat, and polishing the outer surface of the work Even if the polishing pressure at the outer peripheral portion is changed by changing the thickness of the back coat film between the central portion and the central portion, the outer peripheral sag can be controlled.
  • the wafer diameter before the primary polishing is made larger than the product diameter, and the outer peripheral portion is controlled by sagging after the primary polishing.
  • the method for selecting wafers according to the present invention is a method for selecting wafers for forming devices using an exposure machine on the wafers. It is characterized by selecting wafers having a surface characteristic (splash) A of 150 nm or less.
  • the B parameter is evaluated and selected.
  • this is a method of selecting wafers for forming depises on wafers by using an exposure machine.
  • the surface characteristics (sag) B are evaluated by the above-described evaluation method, and the surface characteristics (sag) B are reduced to ⁇ 30. Select a wafer of 0 nm or less.
  • the same information as this quality can be evaluated by using the surface property (undulation) C of this evaluation method. If the surface property (undulation) C is set to 20 nm or less, a good surface state can be obtained. ⁇ eha.
  • the value of the above surface property is obtained by setting the boundary (arbitrary position X) between the first region and the second region to a position 30 mm from the outer peripheral portion of the wafer, and measuring the outer shape of the wafer shape. It is a value evaluated using the data excluding lmm (excluding the chamfered part).
  • FIG. 1 is an explanatory diagram schematically showing a three-dimensional relationship between a reference line and a first area and a second area in the wafer shape evaluation method of the present invention.
  • FIG. 2 is an explanatory diagram showing a first area and a second area in the shape evaluation method of the present invention.
  • FIG. 3 is an explanatory diagram showing an example of a one-dimensional evaluation area in the wafer shape evaluation method of the present invention.
  • FIG. 4 is an explanatory diagram showing an example of a two-dimensional evaluation area in the wafer shape evaluation method of the present invention.
  • FIG. 5 is an explanatory diagram showing another example of the two-dimensional evaluation area in the wafer shape evaluation method of the present invention.
  • FIG. 6 is a schematic side view showing an example of a main configuration of a wafer shape evaluation apparatus according to the wafer shape evaluation method of the present invention.
  • FIG. 7 is a schematic side view showing another example of the configuration of the main part of the wafer shape evaluation device according to the wafer shape evaluation method of the present invention.
  • FIG. 8 is a flowchart showing an example of the order of steps of the method for producing depiice of the present invention.
  • FIG. 9 is a graph showing the evaluation results of the surface characteristics A in various manufacturing steps of Example 1.
  • Fig. 2 shows a schematic diagram of the wafer W shape.
  • the outer peripheral portion of the wafer W is chamfered in order to prevent the force of the wafer W and the like, and a chamfered portion Wm is formed.
  • the ⁇ uha shape of this chamfered part W m is ignored and evaluated, and is not measured.
  • the shape evaluation is often performed in an area excluding about 3 mm or 2 mm from the chamfered portion Wm of the main surface Wn of the wafer W.
  • evaluation may be required up to 1 mm or just below the boundary between the wafer main surface and the chamfer. In consideration of measurement accuracy and the like, it is currently preferable to evaluate in an area excluding 1 mm from the chamfered portion Wm.
  • Fig. 1 schematically shows the thickness displacement of the surface of wafer W.
  • the main purpose of evaluating the shape of a wafer by the method of the present invention is to quantify a honey-drop which is likely to occur in an area of about 10 mm (10 mm from a chamfered portion) around the periphery.
  • a reference line 10a or reference surface 10b is created within 1, and the reference line 10a or reference surface 10b is used to evaluate the outer periphery of the wafer (second region) up to W2 Extrapolated and used to analyze the surface properties of the second area W2, or used within the first area W1 to analyze the surface properties of the area W2 or W1.
  • the wafer shape is measured at predetermined intervals, the measured shapes are sequentially stored, and the stored shape is used as shown in FIG.
  • the shape profile applied to the edge portion W e from the center portion W c of the wafer W is read, and the reference from the center portion to the boundary X of the first region W 1 provided at an arbitrary position (in the radial direction of the wafer) calculate the line, then analyzes the difference between the value of the reference line 1 0 a in shape as this position in (Ueha the thickness direction) any position, c reference line is calculated as surface properties, Ueha W It is sufficient to approximate with a straight line or a curve that most reflects the shape of the center of the wafer. However, since the center of the wafer W is polished to a very high flatness, it is sufficient to approximate with a straight line.
  • an arbitrary position X which is a boundary line between the first region W 1 and the second region W 2 is an arbitrary position in the radial direction of the e-aerator W, in a range where the outer peripheral drape of the e-aer does not occur ( It is preferable to set it as wide as possible. For example, since dripping usually occurs from the outer periphery of the wafer at about 10 mm, the arbitrary position (boundary line) X should be set to about 3 Om m from the outer periphery of the wafer.
  • the reference line and reference plane are placed at 70 mm from the center, and for 12-inch wafers (diameter of 300 mm), at 120 mm from the center. Just create it.
  • this setting position is arbitrarily changed according to the size of the wafer, etc., and is set to a value that can be accurately evaluated even with the wafer quality.
  • the method of calculating the specific surface characteristics to create and evaluate the reference line is as follows: ⁇ Read the shape profile from the center Wc of the wafer W to the edge We, and read the reference from the center Wc to any position X. Calculate the line, then. 4 The difference between the shape (actual value) at any position and the reference line (reference value) at this position in the range from the arbitrary position X to the edge portion We (arbitrary position shape (actual value) The reference line at the position (reference value)] is analyzed, and the maximum value of this value (usually, the maximum positive displacement or the maximum thickness difference) is calculated as the surface characteristic (splash) A. This surface characteristic A quantitatively indicates the rebound shape of the outer peripheral portion of the wafer.
  • the shape profile applied to the edge We from the center Wc of the wafer W is read, a reference line from the center to any position X is calculated, and then from the arbitrary position X to the edge We The difference between the shape at any position (actual measurement value) and the reference line (reference value) at this position [arbitrary position shape
  • the surface characteristic (sag) B quantitatively indicates the sag shape of the outer periphery of the wafer. Further, the shape profile applied to the edge portion We (excluding the chamfered portion Wm) from the center portion Wc of the wafer is read, and a reference line from the center portion to an arbitrary position X is calculated. The difference between the (reference value) and the shape (actually measured value) from the center of the wafer to an arbitrary position X is determined, and this variation is calculated as the surface characteristic (undulation) C. This surface characteristic C quantitatively indicates the undulation shape and flatness at the center of the wafer.
  • the entire wafer is to be evaluated by one-dimensional analysis, multiple radial measurement positions are targeted as shown by the dotted lines in Fig. 3, and from the wafer center Wc to the edge We. It is also possible to read the profile of the shape profile (excluding the chamfered portion Wm) from the above-mentioned plurality of locations on the e-plane and analyze the surface characteristics with the average value. That is, a plurality of shape profiles in the wafer surface are read, an average value (average shape profile) of these shape profiles is obtained in advance, and surface characteristics are analyzed from the average shape profile. 5 is also good. Alternatively, the surface characteristics may be analyzed from the shape profile from the wafer center portion Wc to the edge portion We, and then the average value thereof may be obtained.
  • the entire surface of the wafer W as shown in Fig. 4 is decomposed into approximately four divided areas, and each area is divided into a wide area at the center of the wafer.
  • a reference plane is created in the first area W la, W lb, W lc, Wld (which may be square or fan-shaped), and this reference plane and an arbitrary plane (the second area W 2 a to be evaluated) , W2b, W2c, W2d, which may be square or the entire outer circumference, regardless of shape), and calculate the surface characteristics.
  • Fig. 4 shows examples of how to take various areas (4 patterns).
  • a first area W1 and a second area W2 are provided by dividing into strip-shaped areas as shown in FIG. 5, and a difference in shape is analyzed to evaluate a surface shape. Is also good.
  • the data of the first area over a wide area from the center Wc of the wafer W to the edge We is read.
  • a reference plane from the center to an arbitrary area is calculated, and then the difference from the reference plane 10b in the second area where the outer periphery of the wafer W is to be evaluated (arbitrary position-arbitrary shape) Analyze the reference plane at the position) and calculate the maximum value of this value (usually the maximum positive displacement or maximum thickness difference) as the surface characteristic (splash) A.
  • the minimum value (usually the negative maximum value) of the second area is calculated as the surface characteristic (sag) B.
  • the predetermined measurement interval in the wafer plane is preferably within 1 mm. Although it is natural that the interval exceeds 0 mm, more accurate shapes can be quantified by evaluating the interval as small as possible.
  • FIG. 6 is a schematic explanatory view showing a configuration of a main part of the first embodiment of the wafer shape evaluation apparatus according to the present invention.
  • the wafer shape evaluation device 20 shown in Fig. 6 is a device that measures and analyzes the amount of displacement of the surface of the wafer W. It has a test table 22 and a displacement device equipped with a laser oscillator and an automatic focusing mechanism. It is composed of a displacement measuring means 26 composed of a total 24 and a computer 28, etc., and optically measures a displacement of a distance from a reference point calibrated in advance as a displacement. In the embodiment of FIG. 6, the displacement measuring means 26 acts as the shape measuring means.
  • the test table 22 is a table on which a silicon wafer W to be measured is placed.
  • the displacement meter 24 is a device for irradiating the surface of the silicon wafer W mounted on the test table 22 with laser light at a predetermined interval.
  • As the laser light for example, a HeNe laser or the like is used.
  • the displacement meter 24 includes an autofocus mechanism (not shown).
  • the autofocus mechanism includes, for example, a CCD (Charge Coupled Device) camera (not shown), an autofocus circuit (not shown), and the like.
  • the laser beam emitted by the laser oscillator can be automatically focused on the reflection image from the silicon wafer.
  • the displacement meter 24 measures a displacement from a reference point when the focusing is performed by the automatic focusing mechanism as a displacement, and inputs the displacement to the computer 28.
  • the computer 28 includes a CPU (Central Processing Unit), a RAM (Random Access Memory), a ROM (Read Only Memory), and the like. Then, the computer 28 inputs the displacement data output from the displacement meter 24, reads out a predetermined analysis program stored in the ROM using the RAM as a work area, and reads the displacement data inputted from the ROM.
  • the surface properties A, B, and C which are the quality of the invention, are calculated by the CPU. This surface characteristic is a parameter for evaluating especially the outer peripheral portion of the wafer.
  • the computer 28 is a storage means for sequentially inputting and storing the shape data measured by the displacement measuring means (shape measuring means) 26, and the shape of the shape applied to the edge portion from the center of the wafer W by the storage means.
  • a surface characteristic calculating means for reading data, calculating a reference line or a reference surface in an arbitrary region from the center, and analyzing a difference between the reference line or the reference surface and an arbitrary position and calculating as a surface characteristic; , And.
  • FIG. 7 is a schematic explanatory view showing a main configuration of a wafer shape evaluation apparatus according to a second embodiment of the present invention.
  • the thickness may be measured by a capacitance type flatness measuring device instead of the amount of displacement of the aerial surface.
  • the capacitance-type flatness measuring instrument is a thickness gauge composed of two upper and lower capacitive sensors 3 2a and 3 2b sandwiching ⁇ - ⁇ W. The thickness is measured by measuring the distance between each of the sensors 32a and 32b and the upper and lower surfaces of the wafer W.
  • the capacitance-type flatness measuring device a commercially available non-contact measuring device for measuring the thickness, flatness, and BOW / WARP of the wafer, for example, an ultra gauge 9900 manufactured by ADE can be used.
  • the wafer shape evaluation device 30 shown in FIG. 7 is composed of a wafer holder 36 for holding the wafer W, the thickness measuring means 34 and the computer 28. ⁇ Measure the thickness of wafer W.
  • the thickness measuring means 34 functions as a shape measuring means.
  • any evaluation device capable of finely and accurately evaluating the shape (irregularity) of the wafer W can be used without particular limitation.
  • the surface properties A, B, and C are evaluated based on the displacement or thickness measured as described above.
  • the reference line or the reference plane is a line or a plane calculated by the least square method or the like using data of all points in the area where the reference is to be created. Therefore, the smaller the data sampling interval, the better. Specifically, an appropriate range is 1 mm or less.
  • FIG. 1 is a diagram showing the values of the surface characteristics A, B, and C at a predetermined wafer and the profile of the cut surface at this time.
  • the analysis program which is the surface property calculation means, is software in which the calculation formulas for calculating the surface properties A, B, and C are programmed.
  • the thickness data of the silicon wafer is read at arbitrary (about lmm) intervals from the center of the mirror-polished silicon wafer toward the edge portion, and then the thickness is used.
  • a reference line (or reference plane) is created by the least-squares method in the wide first area, and the reference line (reference value) and the shape (measured value) in the second area to be evaluated Calculate the difference (actual measurement value-standard value) and analyze the maximum value in the area.
  • the surface characteristic B is obtained by reading the thickness data of the silicon wafer at an arbitrary (about lmm) interval from the center of the mirror-polished silicon wafer toward the edge, and using this thickness, A reference line (or reference plane) is created by the least squares method in the area of Calculate the difference (actual measured value-standard value) of the shape (actual measured value) in the second area where the valency is 9 and analyze the minimum value in that area.
  • the surface characteristic C is obtained by reading the thickness data of the silicon wafer at an arbitrary (about lmm) interval from the center of the mirror-polished silicon wafer toward the edge, and then using this thickness, A reference line (or reference plane) is created in the area by the least squares method, and the standard deviation of the difference between the reference line (reference value) and the measured value (actual measured value-reference value) in the first area is analyzed.
  • the displacement measured using one laser beam or the thickness data measured by a capacitance-type thickness measuring instrument is read into a computer and analyzed. Calculate surface properties A, B, C.
  • the present invention it is possible to reliably determine the surface shape of the wafer, particularly the outer periphery of the wafer, from a viewpoint different from the conventional SFQR and the like based on a certain standard. In addition, it is possible to evaluate more effective information than the conventional wafer shape evaluation, and it is possible to improve the yield after the next step such as a device manufacturing process.
  • This surface property can also be used as an analysis parameter for various experimental data.
  • FIG. 8 is a flowchart showing an example of the order of steps of the device manufacturing method of the present invention.
  • the device manufacturing method of the present invention generally includes a single crystal manufacturing process 100, a wafer processing process 102, a wafer sorting process 104, and device manufacturing.
  • Process 1 It consists of 06.
  • semiconductor substrates such as silicon wafers (not only unprocessed semiconductor substrates, but also those that have already been processed and processed in the middle of the semiconductor process) are used. ) Are selectively subjected to various processes such as etching or ion implantation.
  • a composition having sensitivity to radiation such as ultraviolet rays, X-rays, and electron beams
  • a so-called photosensitive resist After a film of “resist” is formed on a substrate, it is exposed using the above-mentioned radiation (exposure to not only visible light but also radiation such as ultraviolet rays and electron beams). ), Pattern jung is performed. That is, a resist pattern is formed on a semiconductor substrate through a photolithography process.
  • the photomask is also called a reticle, and is drawn on a glass substrate with a shielding film of chromium (Cr) or the like as a pattern to be transferred (for example, a wiring pattern) and a mask pattern.
  • precise alignment is performed between the photomask and the circuit pattern already formed on the semiconductor substrate.
  • the mask pattern drawn on the photomask is projected by the light emitted from the light source (not only visible light, but also “light” including ultraviolet rays, etc.), and the projected light passes through the lens provided on the stepper. I do. Therefore, The mask pattern is reduced and transferred onto the resist applied on the semiconductor substrate. Thereafter, the resist is subjected to a development process, whereby a resist pattern is formed.
  • the positive type is a resist in which the irradiated part dissolves in the developing solution and the unirradiated part does not dissolve.
  • the negative type is a resist in which the irradiated part does not dissolve in the developing solution and the unirradiated part dissolves.
  • a process force S for forming a resist pattern is usually performed about 20 to 30 times.
  • the depiice manufacturing step 106 is not particularly limited to the above example.
  • the wafer used in the device manufacturing step 106 using such an exposure machine is defined, and the surface characteristic (splash) A is calculated by the evaluation method described above.
  • the device is manufactured using a wafer whose value is less than 150 nm.
  • surface characteristics (sag) B value is less than 300 nm, especially less than 300 nm
  • the yield of device manufacturing is improved. It is most important for the wafer shape used in the exposure machine that there is no splash on the outer periphery, but it is not preferable that the sag is too droopy. Slight dripping is preferred.
  • a wafer with a value of about 300 nm 900 nm according to the above index is a very preferable wafer for device manufacturing.
  • the method of manufacturing the wafer is not particularly limited, but the wafer is processed with attention to the shape of the outer peripheral portion of the wafer.
  • An example of a specific silicon wafer processing method will be described.
  • a single crystal ingot is manufactured using a Czochralski (CZ) method or the like (single crystal manufacturing process 100).
  • This single crystal ingot is sliced, and at least one principal surface is processed into a mirror surface.
  • the wafer processing step 102 shows that in the wafer processing step 102, a single crystal ingot is sliced by an inner peripheral blade, a wire saw, or the like to obtain a thin disk-shaped wafer.
  • the above e-wafer processing step 102 shows the main steps. Other steps such as a heat treatment step may be added, the inclination of the steps may be changed, or the same step may be performed in multiple stages.
  • the value of the above-mentioned surface properties is obtained by setting the boundary (arbitrary position X) between the first area and the second area from the outer periphery of the wafer. The measurement of the wafer shape at the position of 3 O mm and the wafer shape was evaluated using data excluding the outer circumference of 1 mm (excluding the chamfered portion).
  • the wafer used in the device manufacturing step 106 of the present invention is evaluated as described above, and further in the wafer sorting step 104. Sort out. That is, as shown in FIG. 8, in the device manufacturing method of the present invention, after passing through a single crystal manufacturing step 100 for manufacturing an ingot and a wafer processing step 102 for obtaining a mirror-polished wafer. The wafer selection step 104 based on the A, B, and C parameters is performed, and then the device is manufactured in the device manufacturing step 106. In the evaluation method of the present invention, the value may change depending on where the arbitrary position X and the measurement area of the wafer shape are set.
  • an arbitrary position X in the evaluation method of the present invention was set at a position 30 mm from the outer periphery of the wafer, and the shape of the wafer was measured at the outer periphery 1.
  • the evaluation was performed using data excluding mm (excluding the chamfered portion)
  • stable evaluation was performed.
  • the current wafer has a high flatness, and the value does not change much even if the arbitrary position X is slightly shifted.
  • the distance is set to about 10 mm from the outer periphery of the wafer, the obtained value often changes greatly. Therefore, it is preferable to set the distance from about 20 mm to the center. These were the same even when the diameters of the wafers were different. Even if the diameter of the wafer is different, it is preferable that the arbitrary position X is set to a position about 30 mm from the outer periphery of the wafer.
  • Example 1 The 8-inch mirror-polished wafers (200 mm in diameter, 0.5 mm in outer circumference, and 0.5 mm in the outer circumference, chamfered parts) manufactured in various manufacturing steps (six types) were evaluated by the evaluation method of the present invention.
  • steps S1 to S6 are obtained by changing the conditions of steps such as an etching step and a surface grinding step.
  • S5> S6> S1> S4> S2> S3 was the best in the above manufacturing process, and S5 was the best in the order of S3.
  • S5 was the best in the order of S3.
  • the wafer thickness of the entire wafer (excluding the outer periphery of 0.5 mm, which is a chamfered portion) is measured at an interval of 0.95 mm, and the measured wafer thicknesses are sequentially stored.
  • the profile from the center of the wafer to the edge (9.85 mm from the center) as shown in Fig. 1 is read from the shape and the arbitrary position (in the radial direction of the wafer) from the center
  • the surface characteristics A and B are 70 mn! ⁇
  • Table 1 shows that wafers manufactured with S3, which have a low yield, have a small drip component (the surface property B of the evaluation method of the present invention) and are good, but have a drip component (the present invention) as shown in Table 1 and FIG.
  • the surface characteristics A) of the evaluation method were remarkably worse than that of ewa manufactured by another manufacturing method. Thus, it can be seen that the evaluation method of the present invention more accurately evaluates the quality of the wafer.
  • This device manufacturing process is more susceptible to splash than wafer-shaped sagging, and it can be seen that the yield can be improved by using a wafer without splash.
  • a wafer having a value of sag and splash of about manufacturing step S5 shown in Table 1 is preferable.
  • This device process is a process using an exposure machine.
  • the A parameter is 0.150 ⁇ (1 5 0 ⁇ ) or less (If it is less than 0, it will actually have a dripping shape rather than a splash component. Therefore, it is preferably from 120 nm to 150 nm.
  • the B parameter does not affect the yield of the exposure machine much more than the A parameter, but in order to improve the yield, the A parameter is 0.15 ⁇ (1550 ⁇ ) or less and the It is preferably from about 0 O nm to about 190 nm, particularly preferably from about 500 nm to about 160 nm.
  • the C parameter is preferably 2 O nm or less. This tendency was similar in various exposure machines.
  • a preferred wafer can be manufactured for each device manufacturing process by defining the optimum range of sag and splash by the evaluation method of the present invention.
  • the evaluation method of the present invention is not limited to Example 1 described above.
  • a reference line or a reference plane is created, calculation is performed using data in a range from the wafer center to an arbitrary position X, but this need not necessarily be the position from the center.
  • the center of the wafer is usually polished to a very high degree of flatness and may be slightly offset from the center.
  • a displacement or thickness of 23 mm to 98.5 mm is measured from the center, a position 23 mm from the center is set as a starting point, and then (arbitrary position) 70 shape up opening files mm (3 0 mm from Ueha outer peripheral portion), almost the same results by creating a reference line or a reference plane is obtained (also differ mainly above in example 1, surface characteristics a As shown in Table 1, surface properties B and C and differences between surface properties A and B were determined, and wafer shapes were evaluated. These evaluated indices were appropriately combined.
  • Mirror polishing ⁇ Evaluation of wafers is the most important, but wafers to be evaluated are not limited to mirror polished wafers, but after lapping or etching After that, it is also possible to use wafers after surface grinding. (Example 2)
  • polishing is performed while controlling the outer periphery of the wafer, and the A parameter is 1 2 0 ⁇ !
  • a wafer having a thickness of about 15 O nm and a B parameter of ⁇ 300 nm 90 O nm was prepared, and a device was manufactured using the wafer.
  • the device process has various processes, it was performed using an exposure machine, particularly a process using a stepper.
  • the B parameter is _ 400 nm 700 nm, the wafer ( ⁇ WS group WS 1), and the A parameter is between 20 nm and 80 nm.
  • the A parameter was less than 15 O nm.
  • the C parameter indicates a device manufacturing process using a stepper, particularly a manufacturing method in a resist pattern forming process, where t is a wafer of 20 nm or less.
  • a commercially available positive type resist is applied to the wafer selected in the present invention so as to have a thickness of about 500 nm.
  • pre-baking is performed at 100 ° C. for 90 seconds. Is performed. This solidifies the liquid positive resist.
  • the yield of the device process using a stepper was evaluated by the displacement of the resist pattern (exposure failure). Yields were calculated for wafers with pattern deviations as defective products. Eha evaluated 100 sheets.
  • the wafer yield of WS1 was 99%. Compared to that, the yield of the WS 2 e-has dropped slightly to 95%. The yield was much better than before.
  • the A parameter is 150 nm to 400 nm
  • the B parameter is ⁇ 200 nm to 180 nm
  • the C parameter is 20 nm or less.
  • a device was manufactured in the same manner as in Example 2, and the yield was confirmed.
  • the yield power S 52% was significantly worse than that of Aeha WS 1 and WS 2.
  • many pattern shifts occurred around the periphery of the wafer.
  • the yield of the device process is poor especially with the ⁇ -Aha, where the parameter A (splash component) is large.
  • the yield is about 70% when the device is manufactured without the conventional manufacturing of a wafer and the selection by A and B parameters. It can be seen that the yield is greatly improved by using an aerial wafer which falls within the standard of the present invention.
  • the C parameter which is the waviness component on the wafer surface, was closely related to nanotopography, and the surface condition was good when it was less than 20 nm.
  • the displacement or thickness measured at a predetermined interval by the displacement or thickness measuring means indicates the flatness of the conventional SFQR or the like by the surface property calculating means.
  • the wafer shape can be specified more accurately than the index.
  • the evaluation method of the present invention it is possible to quantitatively evaluate the quality that has not been able to be evaluated accurately up to now, especially the quality of the outer peripheral portion of the wafer, and to specify the optimum wafer shape for the lithography CMP.
  • the yield in the device process can be greatly improved if the A, B, and C parameters are within specified standards. Therefore, it is possible to improve the yield by manufacturing the wafer so that the A, B, and C parameters fall within the above-mentioned standards, and further selecting the wafer and using the wafer in the depressing process.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length Measuring Devices With Unspecified Measuring Means (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

明 細 書 ゥエーハの形状評価方法及び装置並びにデバイスの製造方法、 ゥエーハ 及びゥエーハの選別方法 技術分野
本発明はシリコンゥユーハに代表されるゥユーハの形状評価方法及び ゥエーハの形状評価装置に関する。 また本発明は半導体デバイスの製造 方法、 特に露光機を用いたデバイス工程での歩留りを向上するゥエーハ 及びその選別方法に関する。 背景技術
従来、 半導体基板材料として用いられるシリコンゥ ーハの製造方法 は、 一般にチヨクラルスキー (Czochralski; C Z ) 法や浮遊帯域溶融 ( Floationg Zone; F Z ) 法等を使用して単結晶インゴッ トを製造す る結晶成長工程と、 この単結晶インゴッ トをスライスし、 少なく とも一 主面が鏡面状に加工されるゥ ーハ加工工程を経る。 更に詳しくそのェ 程を示すと、 ゥヱーハ加工工程は、 単結晶インゴッ トをスライスして薄 円板状のゥヱーハを得るスライス工程と、 該スライス工程によって得ら れたゥヱーハの割れ、 欠けを防止するためにその外周部を面取りする面 取り工程と、 このゥエーハを平坦化するラッピング工程と、 面取り及び ラッビングされたゥエーハに残留する加工歪みを除去するエッチングェ 程と、 そのゥヱーハ表面を鏡面化する研磨 (ポリ ツシング) 工程と、 研 磨されたゥ ーハを洗浄して、 これに付着した研磨剤や異物を除去する 洗浄工程を有している。 上記ゥ: 3 —ハ加工工程は、 主な工程を示したも ので、 他に熱処理工程等の工程が加わったり、 工程順が入れ換えられた りする。
近年、 半導体デバイス技術の飛躍的な進歩による半導体デバイスの高 集積化が著しく、 この進歩に伴い、 シリ コンゥエーハ等に対する品質要 求もより厳しくなつている。 半導体デバイスの製造は、 このような単結 晶製造工程、 ゥヱーハ加工工程を経た鏡面研磨ゥ: ^ーハを用い製造され ている。 デバイス製造工程では、 レジス トパターンを形成する工程が、 通常 2 0回〜 3 0回程度行われる。 最近では、 半導体集積回路の高集積 ィ匕 · 高性能化がますます進んでおり、 これに伴って回路パターンの一層 の微細化が要求されてレ、る。 D R A M ( dynamic random access memory) を例にとると、 現在量産が行われている 6 4 Mビッ ト D R A Mでは、 0 . 2 5 μ η!〜 0 . 2 0 mのレジス トパターンが描かれる。 その写真製版工程においては、 光源として、 紫外線である K r Fエキシ マレーザ光 (波長 = 2 4 8 n m ) が最も多く利用されている。 また、 パ ターンの微細化にともなって、 寸法精度、 および、 重ね合わせ精度につ いても、 その向上が要求されている。 この進歩に伴い、 デバイスのベー スとなるシリコンゥエーハ等に対する品質要求もより厳しくなつている c つまり、 半導体デバイスの高集積化は、 デバイス寸法の縮小化を招来 し、 例えば、 シリ コンゥエーハにわずかなうねり等があった場合に、 フ ォ トリ ソグラフイエ程等においてデバイスパターンに誤差が生じてしま うからである。 また、 ゥエーハの有効利用の為、 ゥエーハ主面の最外周 (面取り部分ぎりぎり) まで平坦なゥエーハが要求されている。
かかるシリコンゥヱーハに要求される重要品質特性の一つとして、 シ リコンゥヱーハの形状品質の問題がある。 ゥヱーハの形状品質といって も、 直径、 厚さ、 平行度、 平坦度、 そり、 及ぴバウ、 ワープ等といわれ る比較的長周期な凹凸や数 m m周期の凹凸であるうねり、 表面粗度とい つた様々なパラメータがあるが、 最近では、 平坦度の指標として裏面基 準又は表面基準のグローバルフラッ トネスまたはサイ トフラッ トネスと 言われる品質で評価されるケースが多い。
特に平坦度の指標として、 裏面基準のグロ一パルフラッ トネスは、 G B I R (Global Back Ideal Range) と言われ、 ゥエーハ面内に 1つの 基準面を持ち、 この基準面に対する最大、 最小の位置変位の幅と定義さ れるのが普通で、 従来からの慣例の仕様である TTV (全厚さ偏差) に 相当する。
また、 裏面基準のサイ トフラッ トネスは、 S B I R ( Site Back Ideal Range) と言われ、 過去にかなり賴繁に使用された L T Vに相当 する。 ゥヱーハ裏面を基準面とし、 更に各サイ トにおいて、 サイ ト中心 点を含む平面を焦点平面とした時、 サイ ト内の焦点平面から +側、 一側、 各々最大変位量の絶対値の和で、 各サイ ト毎に評価される。 通常 8イン チウエーハ等ではサイ トの大きさが 2 0 mm X 2 0 mm程度の領域で評 価される値である。 このサイ トの大ききは口径又は仕様により変化する。
その他にも表面基準のサイ トフラッ トネスは、 S F QR (Site Front Least Squares Range) と言われ、 設定されたサイ ト内でデータを最小 二乗法にて算出したサイ ト内平面を基準平面とし、 この平面からの +側、 一側、 各々最大変位量の絶対値の和であり各サイ ト毎に評価される。
更には、 ナノ トポグラフィーと言われる品質も重要視されている。 ナ ノ トポグラフィー (ナノ トポロジーとも言われる) は、 波長が 0. l m mから 2 0 mm程度で振幅が数 n mから 1 0 0 n m程度の凹凸のことで あり、 その評価法としては 1辺が 0. 1 mmから 1 0 mm程度の正方形、 または直径が◦ . 1 mmから 1 0 mm程度の円形のプロック範囲 (この 範囲は WINDOW SIZE等と呼ばれる) の領域で、 ゥエーハ表面の凹凸 の高低差 ( P V値 ; peak to valley) を評価する。 この P V値は Nanotopography Height 等とも呼ばれる。 ナノ トポグラフィ一として は、 特に評価したゥエーハ面内に存在する凹凸の最大値が小さいことが 望まれている。 通常 1 0 m mの正方形で複数のプロック範囲を評価しそ の P V値の最大値で評価し、 この値が 6 0 n m以下であれば良品である。 デバイス工程でのデザインルールが 0 . 1 8 μ πιまでは、 上記のよう な指標で評価し、 その規格を満足するゥ ーハを製造する事で十分であ つたが、 近年デザインルールが 0 . 1 5 111ゃ更に 0 . 1 3 μ πι仕様と 厳しくなるにつれ、 これらの規格を満足しても、 実際にデバイス製造で 使用した場合、 歩留り等の低下が起こる事があった。 従って、 上記指標 以外の因子でゥエーハを規定し、 厳しいデザィンルールでの仕様でも問 題とならないゥ ーハの製造及び評価方法が必要となってきた。
特に、,上記のような G B I Rや S B I R、 S F Q R等ではゥエーハ内 側部分の平坦度は、 精度良く評価するもののゥユーハ外周部、 特に面取 り部とゥエーハ主面の境界付近は正確に評価されていない事がある。 例えば、 デバイス製造工程では、 多くの露光機等の処理装置が用いら れ、 各装置に用いられているゥヱーハ保持用のチャックとゥエーハの形 状の相性が問題になりつつある。 このようなチヤックのうねりや外周形 状とゥエーハのうねり と外周形状のマッチングが重要であるが、 従来の G B I Rや S B I R、 S F Q R等の指標では評価できない。
各デパイス製造工程、 更に細かくは各処理装置のチヤックとの相性等 を正確に評価できる指標が必要となってきた。 特にデザインルールが厳 しい仕様では、 ゥエーハ外周部の評価をより正確に行う必要がある。 特に、 マスクパターン (レチクルパターン) の投影像に対しゥエーハ を繰り返しステップし露光するステツパ (ステップ式投影露光機の通 称) で使用するゥエーハの形状は、 S F Q R等の指標では必ずしも好ま しいゥヱーハを選別する事ができなかった。 スキャンニング式の露光機 でも同様である。 発明の開示
本発明は、 上記事情に鑑みなされたものであって、 ゥエーハの形状品 質を従来の S F Q R等とは違う観点から評価する事により、 ゥ ーハ外 周部をより的確に評価して各デバイス製造工程にあったゥエーハを製造 し、 デパイス製造工程以降の生産効率を高めることが可能なゥエーハの 形状評価方法及ぴゥエーハの形状評価装置を提供することを目的とする c 更には、 上記のような評価方法及び装置を用い S F Q R等とは違う観 点から評価する事により、 ゥエーハ表面のうねり及びゥユーハ外周部を より的確に評価して各デパイス製造工程、 特に露光機を用いた工程にあ つたゥエーハを供給し、 デバイス製造工程以降の生産効率を高めること が可能なデパイ ス の製造方法及ぴゥエーハ並びにゥエーハの選別方法を 提供することを目的とする。
上記課題を解決するため、 本発明のゥ ーハの形状評価方法の第 1の 態様は、 ゥエーハの面内で所定の間隔をおいてゥエーハの形状を測定し, この測定されたゥエーハ形状より、 基準線又は基準面を算出するための 第 1の領域をゥエーハ面内に設定し、 該第 1の領域における基準線又は 基準面を算出し、 該第 1の領域外に評価をしよう とする第 2の領域を設 定し、 該基準線又は基準面を該第 2の領域まで外挿し、 第 2の領域の形 状と該第 2の領域内における該基準線又は基準面との差を解析し、 表面 特性として算出することを特徴とする。
上記第 1の領域の境界線からエッジ部までの範囲に上記第 2の領域を 設け、 該第 2の領域内における任意の複数の位置での形状 (実測値) と これらの位置での上記基準線又は基準面 (基準値) との差 (実測値一基 準値) を解析し、 この値の最大値 (正の最大変位量又は正の最大厚さ 差) を表面特性 (ハネ) Aと して算出することを特徴とする。 (なお、 この表面特性 (ハネ) Aについては Aパラメータと言う事がある。 ) 上記第 1の領域の境界線からエッジ部までの範囲に上記第 2の領域を 設け、 該第 2の領域内における任意の複数の位置での形状 (実測値) と これらの位置での上記基準線又は基準面 (基準値) との差 (実測値一基 準値) を解析し、 この値の最小値 (負の最大値) を表面特性 (ダレ) B として算出することを特徴とする。 (なお、 この表面特性 (ダレ) Bに ついては Bパラメータと言う事がある。 )
本発明のゥエーハの形状評価方法の第 2の態様は、 ゥェ一ハの面内で 所定の間隔をおいてゥエーハの形状を測定し、 この測定されたゥエーハ 形状より、 基準線又は基準面を算出するための第 1の領域をゥ ーハ面 内に設定し、 第 1の領域における基準線又は基準面を算出し、 該第 1の 領域内で、 該基準線又は基準面 (基準値) と実測値の差 (実測値一基準 値) を求め、 これらの差の標準偏差 σ を表面特性 (うねり) Cとして 算出することを特徴とする。 (なお、 この表面特性 (うねり) Cについ ては Cパラメータと言う事がある。 )
ここで、 上記ゥエーハ面内で所定の間隔で測定するゥェ一ハ形状とは. ゥヱーハ表面に対して垂直な方向の変位 (高さ、 粗さ) 又はゥヱーハ厚 さである。 これはゥエーハ表面に対して垂直な方向の変位で評価すると 表面基準的な評価ができる。 また、 ゥ ーハ厚さで評価すると裏面基準 的な評価ができる。
上記ゥヱーハの中心部よりエッジ部にかけた形状プロファイルを読み 込み (つまり、 形状プロファイルを求めて) 、 上記第 1の領域内におい てゥ ーハ中心部付近より該第 1の領域の境界線までの上記基準線を作 成するのが好適である。
上記ゥエーハの中心部からエッジ部までの形状プロファイルをゥエー ハ面内の複数箇所より読み込み、 平均した値を用いて表面特性を解析す るのが好ましい。
上記ゥヱーハの中心部からエッジ部までの複数箇所より形状プロファ ィルを読み込み、 それぞれの形状プ口ファイルから表面特性を解析し、 解析した複数の表面特性からその平均値を求めることもできる。
上記ゥヱーハの中心部よりエッジ部にかけた広範囲なゥヱーハ面内の データを読み込み、 このデータより基準面を作成するのが好ましい。 従来、 S F Q R等は 2 0 m m角程度の領域 (サイ ト) に区切り、 その 領域内で基準面を作成し評価することがあつたが、 これでは狭い領域で 基準面を作成している為、 面内で平均化してしまい、 実際の形状の悪さ 等を正確に評価できない事がある。 特にこの評価方法ではゥエーハ外周 部の形状は正確に評価する事ができなかった。
本発明方法では図 1に示すようにゥエーハ形状の基本的形状から基準 線又は基準面を算出するためのグローバル (広範囲) な領域 (第 1の領 域) で基準線又は基準面を作成し、 その基準線又は基準面をゥ ーハ外 周部等の評価をしょう とする領域 (第 2の領域) まで外挿して使用し、 その第 2の領域の表面特性を解析し、 .又は第 1の領域内で使用し、 その 領域の表面特性を解析するものである。 この基準線又は基準面と実際の 形状との差をとり、 最大値をハネ (図 1の A ) 、 最小値をダレ (図 1の B ) 、 第 1の領域の粗さのパラツキ (図 1の C ) をうねり として評価す る。 本発明のうねりは従来のうねり とは異なる観点から評価 ·定量化し ている。
つまり、 本発明方法は、 少なく とも従来の S F Q R等で評価するサイ トサイズより大きなエリァであるゥエーハの広範囲な特定領域 (第 1の 領域) 内で基準線又は基準面を作成し、 その第 1の領域内における、 又 はその第 1の領域外の評価をしょう とする領域 (第 2の領域) の表面特 性を広範囲な特定領域 (第 1の領域) 内で決められた基準線又は基準面 を基準にし評価するものである。
評価基準としては、 基準面として 2次元的にとっても良く、 また基準 線として直線又は曲線的に取っても良いが、 全体的な (グローバルな) ゥエーハ形状を代表するような値にすることが必要である。
本発明のゥ ーハの形状評価装置は、 ゥエーハの面内で所定の間隔を おいてゥ ーハの形状を測定する形状測定手段と、 該形状測定手段によ り測定された形状データを順次入力保存する記憶手段と、 該記憶手段よ り ゥエーハの中心部よりエッジ部にかけた形状データを読み込み、 ゥェ ーハ中心部より任意の領域での基準線又は基準面を計算し、 次いで、 該 基準線又は基準面と任意の位置の差を解析し表面特性として算出する表 面特性算出手段と、 を備えたことを特徴とする。
上記形状測定手段としては、 試験台に載置されたゥ ーハ表面の該試 験台表面に対して垂直な方向の変位をゥエーハ面内で測定する変位測定 手段又はゥエーハ保持具に保持されたゥ ーハの厚さをゥ ーハ面内で 測定する厚さ測定手段が好ましい。 本発明装置は本発明方法の実施に好 適に用いられる。
本発明のデバイス製造方法は、 ゥエーハ上に露光機を用いデパイスを 形成するにあたり、 上記評価方法及び装置により表面特性 (ハネ) Aを 算出し、 該表面特性 (ハネ) Aが 1 5 0 n m以下のゥヱーハを用いデバ イスを製造することを特徴とする。
このように、 露光機を用いるデバイスの製造工程ではゥヱーハの外周 部のハネが特に影響し、 上記のような評価法で得られた表面特性 (ハ ネ) Aの値が小さい方が好ましい、 特に A = 1 5 0 n m以下である形状 を有するゥヱーハを用い、 露光機を用いてデバイスを製造すると良い。 このハネ成分が小さければ好ましいがダレ過ぎていても好ましくないの で下限としては一 2 0 n m程度である。 更に露光機を用いデバイスを形成するにあたり、 上記評価方法及ぴ装 置により表面特性 (ダレ) Bを算出し、 該表面特性 (ダレ) Bがー 3 0 O nm以下、 特に一 3 0 O nm〜一 9 0 O n m程度のゥエーハを用いデ パイスを製造する事が好ましい。
露光機で用いるゥエーハ形状は外周部にハネがないことが一番重要で あるが、 更にダレ過ぎていても好ましくない。 わずかなダレ程度が好ま しい。 このように上記のような指標で一 3 0 0 nm〜一 9 0 0 n m程度、 特に一 5 0 0 nm〜― 6 0 0 n m程度のゥエーハであれば、 デバイス製 造に大変好ましいゥヱーハである。
本発明のゥエーハは、 該表面特性 (ハネ) Aが 1 5 O nm以下、 該表 面特性 (ダレ) Bが _ 3 0 0 nm以下であることを特徴とする。
つまり、 露光機を用いたデバイス工程で用いるゥヱーハは、 表面特性 (ハネ) A、 表面特性 (ダレ) Bが A= 1 5 0 nm以下、 B = _ 3 0 0 n m以下であるゥエーハが好ましい。
従来のゥエーハでは、 このような指標で評価されていなかった事から. その多くのゥエーハで外周ダレが多かった。 例えば上記 Aパラメータで 負の値 (一 2 0 0 nm以下) 及ぴ Bパラメータで _ 7 0 0 n m以下のも のであった。 また、 ダレを解消した場合、 そのゥエーハはハネ形状にな り易く、 上記 Aパラメータで 2 0 0 nm以上となっていた。
なお、 通常の研磨では上記品質を満たす事が困難であるため、 本発明 では、 ゥヱーハの外周部を特に注意して研磨して、 上記のようなパラメ ータの範囲であるゥヱ一八を製造する。
その方法としては、 種々考えられるが例えば、 ワーク周辺部の研磨速 度を調節するためにワークより研磨速度が遅い材質からなるコート膜を. 周辺部分に形成し研磨する方法や、 ワークの保持方法を工夫し、 つまり ワーク の保持盤の大きさを工夫したり、 ワーク保持領域の中央部分が硬 0 質、 外周部分が軟質かつ外周部を吸着固定する等して研磨する方法や、 ワーク裏面に背面コートを形成させ、 この背面コートを介してワークを 保持し、 ワーク表面を研磨する方法で外周部と中心部で背面コート膜の 厚さを変える等して外周部での研磨圧力が変化するようにしても外周ダ レが制御できる。
また、 1次研磨前のゥエーハ径を製品径より大きく し、 1次研磨後縮 径面取り加工を行うことにより外周部のダレを制御する方法や、 研磨へ ッ ドを工夫し、 ワーク周辺部の押圧力を中央部分から独立し制御して研 磨する方法、 また全く違った技術として研磨後周辺部のみプラズマェッ チングすることにより外周形状を制御する方法等がある。
しかし上記のようにゥ ーハの製造方法に注意し研磨しても、 必ずし も確実に上記 A , Bパラメータを満たすゥヱーハは製造できない場合が 多レヽ。
従って、 デバイスを製造する前に製造したゥヱーハを選別する。 つま り、 本発明のゥエーハの選別方法は、 ゥエーハ上に露光機を用いデバィ スを形成する為のゥ ーハを選別する方法であって、 前記表面特性 (ハ ネ) Aを前記評価方法で評価し、 該表面特性 (ハネ) Aが 1 5 0 n m以 下のゥヱーハを選択することを特徴とする。
同様に、 Bパラメータについても評価し選別する。 つまり ゥヱーハ上 に露光機を用いデパイスを形成する為のゥ ーハを選別する方法であつ て、 表面特性 (ダレ) Bを前記評価方法で評価し、 該表面特性 (ダレ) Bがー 3 0 0 n m以下のゥヱーハを選択する。
このようにゥエーハ加工工程で研磨されたゥヱーハを選別する事で、 よりデバイス工程に好ましいゥヱーハを得る事ができ歩留りを更に向上 できる。
なお、 ナノ トポグラフィ一といわれるゥエーハ表面の微小な凹凸も問 題になりつつある。 この品質と同様な情報を、 本評価法の表面特性 (う ねり) Cを用いても評価する事が可能であり、 表面特性 (うねり) Cを 2 0 n m以下とすれば、 良質な表面状態のゥエーハとなる。 なお、 上記 表面特性の値は、 第 1の領域と第 2の領域の境界線 (任意の位置 X ) を ゥユーハ外周部から 3 0 m mの位置に、 またゥ ーハの形状の測定は外 周 l m mを除外 (面取り部を除く) したデータを用い評価した値である 図面の簡単な説明
図 1は、 本発明のゥ ーハの形状評価方法における基準線と第 1の領 域及び第 2の領域との立体的な関係を模式的に示す説明図である。
図 2は、 本発明のゥエー八の形状評価方法における第 1の領域と第 2 の領域とを示す説明図である。
図 3は、 本発明のゥエーハの形状評価方法における 1次元的な評価領 域の 1例を示す説明図である。
図 4は、 本発明のゥエーハの形状評価方法における 2次元的な評価領 域の 1例を示す説明図である。
図 5は、 本発明のゥ ーハの形状評価方法における 2次元的な評価領 域の他の例を示す説明図である。
図 6は、 本発明のゥ ーハの形状評価方法に係るゥエーハの形状評価 装置の要部構成の 1例を示す側面的概略説明図である。
図 7は、 本発明のゥ ーハの形状評価方法に係るゥ ーハの形状評価 装置の要部構成の他の例を示す側面的概略説明図である。
図 8は、 本発明のデパイスの製造方法の工程順の 1例を示すフローチ ヤー トである。
図 9は、 実施例 1の種々の製造工程における表面特性 Aの評価結果を 示すグラフである。 2
発明を実施するための最良の形態
以下、 本発明に係るゥエーハの形状評価方法及びこの方法を実施する 装置の実施の形態を添付図面を参照して詳細に説明する。
ゥヱーハ Wの形状の模式図を図 2に示す。 一般にゥヱーハ Wの外周部 にはゥヱーハ Wの力ケ等を防止するため面取りが施され、 面取り部 W m が形成されている。 通常この面取り部分 W mのゥユーハ形状は無視され 評価されるものであり、 測定対象外となっている。
また、 形状評価は、 ゥエーハ Wの主面 W nの面取り部分 W mより 3 m m、 又は 2 m m程度除外した領域で評価される事が多い。 しかし、 近年. 1 m m又はゥ ーハ主面と面取りの境界ぎりぎりまで評価が要望される こともある。 測定精度等を考慮に入れると現状では面取り部分 W mより 1 m m除外した領域で評価することが好ましい。
ゥヱーハ Wの表面の厚さ変位を模式的に示したものが図 1である。 本 発明方法によるゥエーハの形状評価は、 周辺 1 0 m m (面取り部分より 1 0 m m ) 程度の領域におこりやすいハネゃダレを定量化することが主 な目的である。
本発明のゥエーハの形状評価方法においては、 図 1に示すように、 ゥ エーハ wの基本的形状からゥエーハ面内の基準線又は基準面を算出する ための広範囲な領域 (第 1の領域) W 1内で基準線 1 0 a又は基準面 1 0 bを作成し、 その基準線 1 0 a又は基準面 1 0 bをゥヱーハ外周部の 評価をしょう とする領域 (第 2の領域) W 2まで外挿して使用し、 その 第 2の領域 W 2の表面特性を解析し、 又は第 1の領域 W 1内で使用し、 その領域 W 2又は W 1の表面特性を解析する。 .
この基準線 1 0 a又は基準面 1 0 b と実際の形状の差をと り、 最大値 をハネ A、 最小値をダレ: B、 第 1の領域 W 1の粗さのバラツキ Cをうね 3 り として評価する。 なお、 図 1において、 W cはゥエーハ中心部、 W e はゥヱーハエッジ部、 Xは第 1の領域 W 1 と第 2の領域 W 2との境界線 で、 任意の位置に形成される。
基準線を作成しゥエーハ Wの形状評価を行う方法としては、 所定の間 隔でゥエーハ形状を測定し、 前記測定された形状を順次記憶し、 この記 憶された形状より、 図 3に示すようなゥヱーハ Wの中心部 W cよりエツ ジ部 W eにかけた形状プロファイルを読み込み、 中心部より (ゥエーハ 径方向の) 任意の位置に設けられる第 1の領域 W 1の境界線 Xまでの基 準線を計算し、 次いで、 (ゥエーハ厚さ方向の) 任意の位置での形状と この位置での基準線 1 0 aの値の差を解析し、 表面特性として算出する c 基準線は、 ゥエーハ Wの中央部の形状を最も反映するような直線又は 曲線で近似すれば良いが、 通常、 ゥエーハ Wの中央部分は、 たいへん高 平坦度に研磨されているため、 直線で近似すれば十分である。
ここで、 第 1の領域 W 1 と第 2の領域 W 2の境界線となる任意の位置 Xは、 ゥエーハ Wの径方向の任意の位置で、 ゥエーハの外周ダレゃハネ の起こっていない範囲 (なるべく広範囲) に設定する事が好ましい。 例 えば、 通常ダレ等はゥヱーハ外周部 1 0 m m程度から外側で起こるので. 任意の位置 (境界線) Xはゥ ーハ外周より 3 O m m程度に設定すると よい。 8ィンチウエーハ (直径 2 0 0 m m ) であれば中心部より 7 O m mの位置、 1 2インチウエーハ (直径 3 O O m m ) であれば中心部より 1 2 0 m mの位置で基準線や基準面を作成すれば良い。 但し、 この設定 位置はゥヱーハのサイズ等により任意に変更し、 ゥヱーハ品質をもつと も的確に評価できる値に設定する。
基準線を作成し評価する具体的な表面特性を算出する方法としては、 ゥエーハ Wの中心部 W cよりエッジ部 W eにかけた形状プロファイルを 読み込み、 中心部 W cより任意の位置 Xまでの基準線を計算し、 次いで. 4 任意の位置 Xからエツジ部 W eまでの範囲で任意の位置での形状 (実測 値) とこの位置での基準線 (基準値) との差 〔任意の位置形状 (実測 値) 一任意の位置での基準線 (基準値) 〕 を解析し、 この値の最大値 (通常、 正の最大変位量又は最大厚さ差) を表面特性 (ハネ) Aとして 算出する。 この表面特性 Aは、 ゥエーハ外周部の撥ね上がり形状を定量 的に示すものである。
また、 ゥエーハ Wの中心部 W cよりエツジ部 W eにかけた形状プロフ アイルを読み込み、 中心部より任意の位置 Xまでの基準線を計算し、 次 いで、 任意の位置 Xからエッジ部 W eまでの範囲で任意の位置での形状 (実測値) と この位置での基準線 (基準値) との差 〔任意の位置形状
(実測値) 一任意の位置での基準線 (基準値) 〕 を解析し、 この値の最 小値 (通常、 負の最大値) を表面特性 (ダレ) Bとして算出する。 この 表面特性 Bは、 ゥエーハ外周部のダレ形状を定量的に示すものである。 更に、 ゥエーハの中心部 W c よりエッジ部 W e (面取り部 W mは除 く) にかけた形状プロファイルを読み込み、 中心部より任意の位置 Xま での基準線を計算し、 次いで、 該基準線 (基準値) とゥ ーハ中心部よ り任意の位置 Xまでの形状 (実測値) の差を求め、 このパラツキを表面 特性 (うねり) Cとして算出する。 この表面特性 Cは、 ゥ ーハ中央部 のうねり形状や平坦度を定量的に示すものである。
1次元的な解析でゥエーハ全体の評価をするのであれば、 図 3の点線 で示すように複数箇所の放射状の測定位置を対象とし、 これらのゥ ー ハ中心部 W cからエッジ部 W eまで (面取り部 W mは除く) の形状プロ ファイルをゥエーハ面内の前記複数箇所より読み込み平均した値で表面 特性を解析してもよレ、。 つまり、 ゥエーハ面内の複数の形状プロフアイ ルを読み込み、 これらの形状プロファイルの平均値 (平均形状プロファ ィル) を予め求め、 その平均形状プロファイルから表面特性を解析して 5 も良い。 またゥヱーハ中心部 W cからエツジ部 W eまでの形状プロファ ィルから表面特性を解析してから、 その値の平均値を求めてもよい。 こ のような評価の仕方により、 ゥヱーハのテーパ成分等の余計なノイズを 除去する事もできる。 ゥ ーハ面内で 4 0 0本程度 ( 1° 間隔程度) で 放射状に形状プロファイルを解析するとゥエーハ全面の情報がより正確 に評価できる。
基準面 1 0 bを作成しゥ ーハの形状を評価する方法としては、 図 4 に示すようなゥエーハ Wの全面を 4分割程度の領域に分解し、 各領域毎 にゥヱーハ中央部の広範囲な第 1の領域 W l a、 W l b、 W l c、 Wl d (四角でも扇状でもなんでもよい) で基準面を作成し、 この基準面と 任意の面 (評価をしょう とする第 2の領域 W 2 a、 W2 b、 W2 c、 W 2 d、 四角でも外周全体でもよく、 形状は問わない) との形状の差を解 析し、 表面特性として算出する。 図 4では様々な領域の取り方 (4パタ ーン) について例示した。 また、 4分割以外に、 図 5に示すような短冊 状の領域に区切って第 1の領域 W 1及ぴ第 2の領域 W 2を設け、 形状の 差を解析し、 表面形状を評価しても良い。
基準線 1 0 aでの解析と同様に基準面 1 0 bを作成し評価する場合で も、 ゥエーハ Wの中心部 W cよりエツジ部 W eにかけた広範囲な第 1の 領域のデータを読み込み、 中心部より任意のェリァまでの基準面を計算 し、 次いで、 ゥエーハ Wの外周部の評価をしょう とする第 2の領域で前 記基準面 1 0 b との差 (任意の位置形状一任意の位置での基準面) を解 析し、 この値の最大値 (通常、 正の最大変位量又は最大厚さ差) を表面 特性 (ハネ) Aとして算出する。 同様に第 2の領域の最小値 (通常、 負 の最大値) を表面特性 (ダレ) Bとして算出する。 更に、 ゥエーハ中央 部の広範囲な第 1の領域での粗さの基準面からのバラツキを表面特性 (うねり) Cとして算出する。 6 ゥエーハ面内における所定の測定間隔は、 1 m m間隔以内であること が好ましい。 0 m mを越える間隔であることは当然であるが、 できるだ け細かい間隔で評価する事でより正確な形状を定量化できる。
この表面特性を利用することによって、 従来のゥエーハの形状評価よ りもより確実な評価をすることができることとなって、 次工程以降の歩 留り向上が図れる。
続いて、 上記した解析を行うための評価装置について説明する。 図 6 は、 本発明に係るゥエーハの形状評価装置の第 1の実施形態の要部構成 を示す概略説明図である。 図 6に示したゥヱーハの形状評価装置 2 0は、 ゥ ーハ Wの表面の変位量を測定し、 解析する装置であって、 試験台 2 2と、 レーザー発振器や自動焦点機構を備えた変位計 2 4からなる変位 測定手段 2 6及びコンピュータ 2 8等により構成され、 予め校正された 基準点からの距離のずれを変位として光学的に測定する。 図 6の実施形 態の場合は、 変位測定手段 2 6が形状測定手段として作用する。
前記試験台 2 2は、 被測定対象物であるシリ コンゥエーハ Wを載せる 台である。 変位計 2 4は前記試験台 2 2に載置されたシリ コンゥヱーハ Wの表面に所定の間隔でレーザー光を照射させる装置であり、 レーザー 光としては、 例えば、 H e N e レーザー等を用いる。 該変位計 2 4は、 自動焦点機構 (図示省略) を備えており、 この自動焦点機構は、 例えば- C C D ( Charge Coupled Device) カメラ (図示省略) 、 自動焦点回路 (図示省略) 等を備え、 レーザー発振器により照射されたレーザー光の シリコンゥヱーハからの反射像の焦点を自動的に合わせることが出来る ようになつている。
前記変位計 2 4は、 前記自動焦点機構によつて焦点を合わせ.たときの 基準点からの変位を変位として測定し、 前記コンピュータ 2 8に入力す る。 7 前記コンピュータ 2 8は、 C PU (Central Processing Unit) 、 R AM (Random Access Memory) 、 ROM (Read Only Memory) 等を 備えている。 そして、 前記コンピュータ 2 8は、 前記変位計 24から出 力された変位データを入力し、 RAMを作業領域として、 ROMに内蔵 された所定の解析プログラムを読み出して入力された前記変位データか ら本発明の品質である表面特性 A, B, Cを C PUにて算出する。 この 表面特性は、 特にゥエーハ外周部を評価するパラメータである。
つまり、 上記コンピュータ 2 8は、 上記変位測定手段 (形状測定手 段) 2 6により測定された形状データを順次入力保存する記憶手段と、 該記憶手段より ゥエーハ Wの中心部よりエツジ部にかけた形状データを 読み込み、 中心部より任意の領域での基準線又は基準面を計算し、 次い で、 該基準線又は基準面と任意の位置の差を解析し表面特性として算出 する表面特性算出手段と、 を備えている。
図 7は、 本発明に係るゥ ーハの形状評価装置の第 2の実施の形態の 要部構成を示す概略説明図である。 ゥエーハの表面形状評価装置の別の 態様として、 ゥエーハ表面の変位量ではなく、 静電容量式のフラッ トネ ス測定器により厚さを測定しても良い。 静電容量式のフラッ トネス測定 器は、 図 7に示すように、 ゥ -ーハ Wを挟むように上下 2本の静電容量 型センサー 3 2 a、 3 2 bからなる厚さ計 3 2を備えた厚さ測定手段 3 4として用いられ、 それぞれのセンサー 3 2 a、 3 2 b とゥエーハ Wの 上下面の各々の距離を測定する事により厚さを測定する。 静電容量式の フラッ トネス測定器としては、 市販の非接触ゥエーハ厚み、 平坦度、 B OW/WA R P測定装置、 例えば AD E社製ウルトラゲージ 9 9 0 0等 が使用できる。
図 7に示したゥヱーハの形状評価装置 3 0は、 ゥエーハ Wを保持する ゥエーハ保持具 3 6と、 上記厚さ測定手段 34及びコンピュータ 2 8か ら構成され、 ゥエーハ Wの厚さを測定する。 図 7の実施形態の場合は、 厚さ測定手段 3 4が形状測定手段として機能する。
このように、 ゥエーハ Wの形状 (凹凸) を細かく精度良く評価できる 評価装置であれば特に限定することなく使用する事ができる。
以上のように測定した変位または厚さを基に表面特性 A, B , Cを評 価する。 具体的に基準線又は基準面は、 基準を作成すべき領域全点のデ ータを用い、 最小二乗法等にて算出された線又は面である。 従って、 デ ータをサンプリングする間隔は細かければ細かいほど好ましい。 具体的 には、 1 m m以下が適正範囲である。
次に、 上記した本発明のゥ ーハの形状評価装置により実際に算出し た表面特性 A , B , Cを用いた形状評価について説明する。 図 1は、 所 定のゥエーハにおける表面特性 A , B , Cの値と、 このときの切断面の 形状プロファイルを示した図である。 表面特性算出手段である解析プロ グラムはこの表面特性 A , B , Cを求める算出式がプログラミングされ ているソフトウェアである。
解析プログラムでは、 表面特性 Aとして、 鏡面研磨したシリ コンゥェ ーハの中心部からエッジ部方向に向け任意の (約 l m m ) 間隔で前記シ リコンゥエーハの厚さデータを読み込み、 次いで、 この厚さを用い、 広 範囲な第 1の領域で基準線 (又は基準面) を最小二乗法により作成し、 その基準線 (基準値) と評価をしょう とする第 2の領域内での形状 (実 測値) の差 (実測値一基準値) を算出し、 そのエリア内での最大値を解 析する。
表面特性 Bは、 鏡面研磨したシリ コンゥエーハの中心部からエッジ部 方向に向け任意の (約 l m m ) 間隔で前記シリ コンゥエーハの厚さデー タを読み込み、 次いで、 この厚さを用い、 広範囲な第 1の領域で基準線 (又は基準面) を最小二乗法により作成し、 その基準線 (基準値) と評 9 価をしょう とする第 2の領域内での形状 (実測値) の差 (実測値一基準 値) を算出し、 そのエリア内での最小値を解析する。
表面特性 Cは、 鏡面研磨したシリコンゥヱーハの中心部からエッジ部 方向に向け任意 (約 l m m ) の間隔で前記シリ コンゥエーハの厚さデー タを読み込み、 次いで、 この厚さを用い、 広範囲な第 1の領域で基準線 (又は基準面) を最小二乗法により作成し、 この第 1の領域での基準線 (基準値) と実測値の差 (実測値一基準値) の標準偏差を解析する。
以上説明した本発明に係るゥエーハの形状評価装置によれば、 レーザ 一光を用いて測定した変位、 または静電容量式厚さ測定器で測定した厚 さデータをコンピュータに読み込み、 解析することによって表面特性 A , B , Cを算出する。
上述したように、 本発明によれば、 従来の S F Q R等とは違った観点 からゥエーハの表面形状、 特にゥエーハ外周部を一定の基準で確実に判 定することが出来る。 また、 従来のゥエーハの形状評価よりもより有効 な情報を評価することができることとなって、 デバイス製造工程等次ェ 程以降の歩留り向上も図れる。 また、 この表面特性は種々の実験データ の解析用パラメータと しても活用出来る。 . なお、 シリ コンゥ ーハの形状を評価する際には、 上記した表面特性 A , B , Cの他、 従来の S F Q R等の平坦度、 表面粗さといつた他の評 価パラメータと組み合わせることにより、 より完全なシリ コンゥエーハ の形状評価が出来る。
以下、 本発明に係るデバイスの製造方法について添付図面中、 図 8を 参照して詳細に説明する。 図 8は本発明のデバイスの製造方法の工程順 の 1例を示すフローチャートである。 同図に示されるごとく、 本発明の デバイスの製造方法は、 大略的に言えば、 単結晶製造工程 1 0 0、 ゥェ ーハ加工工程 1 0 2、 ゥエーハ選別工程 1 0 4及ぴデバイス製造工程 1 0 6から構成されている。
上記した半導体集積回路のデバイス製造工程 1 0 6では、 シリ コンゥ エーハ等の半導体基板 (未処理の半導体基板だけでなく、 半導体プロセ スの中途にあって加工、 処理がすでに施されているものをも含む) に対 して、 例えば、 エッチングあるいはイオン注入等、 様々な処理が選択的 に施される。
このとき、 処理が施される下地層としてのシリコンゥエーハ等を選択 的に保護するために、 紫外線、 X線、 電子線等の放射線に対して感性を 有する組成物、 いわゆる感光性レジス ト (以下、 「レジス ト」 と称す る) の被膜が、 基板の上に形成された後、 上記放射線を用いて露光 (可 視光だけでなく、 紫外線、 電子線等の放射線に曝すことを広く意味す る) を行うことにより、 パターンユングされる。 すなわち、 写真製版ェ 程を通じて、 レジス トパターンが半導体基板の上に形成される。
最も一般的に用いられているレジス トパターンの形成方法は、 水銀ラ ンプの g線 (波長 = 4 3 6 n m ) 、 i線 (波長 = 3 6 5 n m ) 、 あるい は、 K r Fエキシマレーザ (波長 = 2 4 8 n m ) を光源とし、 縮小投影 露光機 (ステツパ) を用いて、 露光を行う方法である。 このとき、 ステ ッパにはフォ トマスクが装着された上で、 露光が行われる。 フォ トマス クは、 レチクルとも称され、 ガラス基板の上にクロム (C r ) 等の遮蔽 膜で、 転写すべきパターン (例えば、 配線パターン) 、 マスクパター ンとして描かれたものである。 露光の際には、 フォ トマスクと、 既に形 成されている半導体基板上の回路パターンとの間で、 精密な位置合わせ (重ね合わせ) が行われる。
フォ トマスクに描かれたマスクパターンが、 光源が発する光 (可視光 だけでなく、 紫外線等も含めて 「光」 と記載する) により投影され、 さ らに、 投影光線がステツパに備わるレンズを通過する。 それによつて、 マスクパターンが、 半導体基板上に塗布されたレジス トの上に縮小され て転写される。 その後、 レジス トに対して現像処理が施されることによ つて、 レジス トパターンが形成される。 レジス トにはポジ型とネガ型と がある。 ポジ型は被照射部分が現像液に溶解し、 未照射部分が溶解しな いレジス トであり、 ネガ型は照射部分が現像液に溶解せず、 未照射部分 が溶解するレジス トである。
このデバイス製造工程 1 0 6では、 レジス トパターンを形成する工程 力 S、 通常 2 0回〜 3 0回程度行われる。 但し、 デパイス製造工程 1 0 6 については特に上記例に限定されるものではない。
本発明のデバイス製造方法では、 このような露光機を用いたデバイス 製造工程 1 0 6で使用されるゥエーハを規定したもので、 前記したよう な評価方法で表面特性 (ハネ) Aを算出し、 その値が 1 5 0 nm以下の ゥヱーハを用いデバィスを製造する。
露光機を用いるデバイスの製造工程ではゥエーハの外周部のハネが特 に影響し、 上記のような評価法で得られた表面特性 (ハネ) Aの値が小 さい方が好ましい、 特に A= 1 5 0 n m以下である形状を有するゥエー ハを用い、 露光機を用いデバイスを製造すると良い。
更に表面特性 (ダレ) B値が一 3 0 0 nm以下、 特に一 3 0 0 nm〜
_ 9 0 0 n m、 更に好ましくは一 5 0 0 n m〜一 6 0 0 n mに制御され たゥエーハを用いる事でデバイス製造の歩留りが向上する。 露光機で用 いるゥエーハ形状は外周部にハネがないことが最も重要であるが、 更に ダレ過ぎていても好ましくない。 わずかなダレ程度が好ましい。 上記の ような指標で一 3 0 0 n m 9 0 0 n m程度のゥヱーハであれば、 デ パイス製造に大変好ましいゥヱーハである。
ゥヱーハの製造方法は特に限定するものではないが、 ゥヱーハの外周 部の形状に注意しゥエーハ加工する。 具体的なシリ コンゥエーハの加工方法の一例を示す。 先ずチヨクラル スキー (Czochralski; C Z ) 法等を使用して単結晶インゴッ トを製造 する (単結晶製造工程 1 0 0 ) 。 この単結晶インゴッ トをスライスし、 少なく とも一主面が鏡面状に加工される。 更に詳しく ゥヱーハ加工工程 1 0 2を示すと、 ゥエーハの加工工程 1 0 2では内周刃、 ワイヤーソー 等により単結晶インゴッ トをスライスして薄円板状のゥヱーハを得るス ライス工程と、 該スライス工程によって得られたゥヱーハの割れ、 欠け を防止するためにその外周部を面取りする面取り工程、 このゥエーハを 平坦化するラッビングや平面研削工程、 ゥエーハに残留する加工歪みを 除去するエッチング工程、 そのゥエーハ表面を鏡面化する研磨 (ポリ ツ シング) 工程、 研磨されたゥエーハを洗浄して、 これに付着した研磨剤 や異物を除去する洗浄工程等を有している。 上記ゥエーハ加工工程 1 0 2は、 主な工程を示したもので、 他に熱処理工程等の工程が加わったり . 工程傾が入れ換えられたり、 同じ工程を複数段実施する事もある。
このような、 一連のゥエーハ加工工程の中で種々の工程についてはど のよ うな方法でも良いが、 最終的に得られるゥエーハの形状に注意する c 従って、 特に研磨工程における研磨条件を注意し理想的なゥエーハを得 る。 研磨工程でも種々の加工方法が可能であるが、 ゥエーハ外周部にか かる圧力や研磨速度を制御し研磨し、 ゥエーハの形状、 特に外周部の形 状を制御する。 なお、 このようなゥヱーハ加工工程に限るものではなく, 本発明で示した評価法で、 A, Bパラメータが本発明範囲に入る製造方 法であれば特に限定されない。
このようにすることで、 ゥエーハの外周ダレが少なく A, Bパラメ一 タが A= l 5 0 nm〜一 2 0 nm、 B =— 3 0 0 nm〜一 9 0 0 nm¾ 度のゥエーハが高い確率で製造できる。 なお、 上記表面特性の値は、 第 1の領域と第 2の領域の境界線 (任意の位置 X) をゥエーハ外周部から 3 O m mの位置に、 またゥヱーハの形状の測定は外周 1 m mを除外 (面 取り部を除く) したデータを用い評価した値である。
但し、 必ずしも上記範囲のゥ; π—ハが得られる訳ではないので、 本発 明のデバイス製造工程 1 0 6に用いるゥヱーハについて上記の様な評価 を行い、 ゥヱーハ選別工程 1 0 4において更にゥヱーハを選別する。 つまり、 図 8に示すように、 本発明のデバイスの製造方法においては、 インゴッ トを製造する単結晶製造工程 1 0 0、 鏡面研磨ゥ ーハを得る ためのゥエーハ加工工程 1 0 2を経た後に、 A, B , Cパラメータによ るゥヱーハの選別工程 1 0 4を実施し、 その後デバイス製造工程 1 0 6 においてデバイスの製造を行う。 なお、 本発明の評価方法では、 任意の 位置 X及びゥエーハ形状の測定領域をどこに設定するかで値が変化する こともある。 露光機を用いたデパイス工程に用いるゥヱーハ並びにゥヱ ーハの選別には、 本発明評価方法の任意の位置 Xをゥエーハ外周部から 3 0 m mの位置に、 またゥエーハの形状の測定は外周 1 m mを除外 (面 取り部を除く) したデータを用い評価すると安定した評価が行えた。 し かし現状のゥヱーハは高平坦度であり任意の位置 Xが若干ズレてもそれ ほど値は変化しない。 伹し、 ゥエーハ外周部から 1 0 m m程度に設定す ると得られる値が大きく変化する事が多いので 2 0 m m程度から中心側 に設定した方が好ましい。 また、 これらはゥエーハの直径が異なっても 同様であった。 ゥエーハの直径が異なっても任意の位置 Xはゥエーハ外 周部から 3 0 m m程度の位置に設定することが好ましい。
実施例
以下に実施例をあげて本発明をさらに具体的に説明するが、 この実施 例は例示的に示されるもので限定的に解釈されるものでないことはいう までもない。
(実施例 1 ) 本発明の評価方法で種々の製造工程 ( 6種類) で製造した 8インチ鏡 面研磨ゥエーハ (直径 2 0 0 mmのゥエーハ、 外周 0. 5 mmは面取り 部) を評価した。
6種類のゥエーハ加工工程 (工程 S 1〜S 6 ) は、 エッチング工程及 ぴ平面研削工程等の工程の条件を変更したものである。 デバイス工程で の歩留りについては、 上記製造工程で S 5〉 S 6 > S 1 > S 4 > S 2〉 S 3の順で S 5が最も良く S 3のゥヱーハ加工工程で製造したゥエーハ が最も悪かった。
上記デバイス製造工程の歩留りを良くするには、 どのような形状が好 ましいのかを本発明の評価方法を利用し評価した。 解析は、 基準線を作 成しゥエーハの形状評価を行う方法を利用した。 ゥエーハ面内で 4 0 0 本の形状プロフアイルを解析した。
それぞれの解析は、 0. 9 5 mmの間隔でゥヱーハ全面 (面取り部で ある外周 0. 5 mm除く) のゥエーハ厚さを測定し、 前記測定されたゥ エーハ厚さを順次記憶し、 この記憶された形状より、 図 1に示すような ゥヱーハの中心部よりエッジ部 (中心部より 9 8. 5 mm) までの形状 プロファイルを読み込み、 中心部より (ゥエーハ径方向の) 任意の位置
X ( 7 0 mm) までの値を用い、 最小二乗法で基準線を計算し、 次いで. 任意の位置での厚さとその位置での基準線の値 (仮想的な厚さ) の差を 解析し表面特性として算出した。 つまり、 表面特性 A, Bは 7 0 mn!〜
9 8. 5 mmの評価をしようとする第 2の領域での最大値及び最小値で ある。 表面特性 Cは中心部から 7 0 mmまでの広範囲な第 1の領域での パラツキである。
評価した結果を表 1及ぴ図 9に示す。 これらは、 ゥヱーハ中心部から エッジ部までの形状プロファイルそれぞれで、 はじめに表面特性を算出 し、 その後、 放射状に評価した 4 0 0本の表面特性の平均値を求めたも のである
Figure imgf000027_0001
表 1を見ると歩留りの悪い S 3で製造したゥヱーハは、 ダレ成分 (本 発明評価方法の表面特性 B) は小さく良好なものの、 表 1及ぴ図 9に示 すようにハネ成分 (本発明評価方法の表面特性 A) が他の製造方法で製 造したゥエーハに比べ著しく悪かった。 このように本発明評価方法では. より正確にゥエーハの品質を評価している事がわかる。
このデバイス製造工程ではゥヱーハ形状のダレよりもハネに影響され やすく、 ハネのないゥエーハを使用すると歩留りを向上できる事がわか る。 また、 この実施例では、 表 1に示した製造工程 S 5程度のダレ及ぴ ハネの値を持つゥエーハが好ましい事がわかる。
このデバイス工程は露光機を用いた工程であり、 露光機を用いたデバ イス製造工程に好ましいゥエーハとしては、 表 1より、 ハネ成分のない もので Aパラメータが 0. 1 5 0 μ πι ( 1 5 0 ηηι) 以下のものである ( 0以下であるとハネ成分というより実際はダレの大きな形状になってし まうので、 好ましくは一 2 0 nm〜 1 5 0 nmである。 Bパラメータは Aパラメータより露光機の歩留りに対し大きく影響しないが、 歩留りを 良くするには、 Aパラメータが 0. 1 5 0 μ πι ( 1 5 0 ηιη) 以下で更 に Βノ ラメータが一 3 0 O n m〜一 9 0 O n m、 特に一 5 0 0 n m〜一 6 0 0 n m程度が好ましい。 Cパラメータについては、 2 O n m以下が 好ましい。 この傾向は様々な露光機において同様であった。
各デバイス製造工程 (更には各処理装置) において、 本発明評価方法 により最適なダレやハネの範囲を規定する事によりデバイス製造工程毎 に好ましいゥエーハを製造する事ができる。
なお、 本発明の評価方法は上記実施例 1に限定されるものではない。 例えば、 基準線又は基準面を作成する場合、 ゥ ーハ中心部から任意の 位置 Xまでの範囲のデータで計算しているが、 これは必ずしも中心部か らの位置でなくても良い。 中心部からのデータを用いる方がより正確で あるが、 通常、 ゥヱーハの中央部分は、 たいへん高平坦度に研磨されて いるため、 中心部からある程度ずれていてもよい。
例えば、 8インチウエーハ等では、 中心部より 2 3 mm〜 9 8. 5 m mの変位や厚さを測定し、 中心部から 2 3 mmの位置を始点とし、 それ から (任意の位置) 7 0 mm (ゥエーハ外周部から 3 0 mm) の形状プ 口ファイルで、 基準線又は基準面を作成してもほぼ同じ結果が得られた ( また、 上記実施例 1では表面特性 Aに主に違いが見られたが、 表 1に 示すように表面特性 Bや C及ぴ表面特性 Aと表面特性 Bの差等を求めゥ ーハ形状の評価をしたり、 これら評価された指標を適宜組み合せゥェ ーハを評価する事でより正確にゥエーハの形状を評価できる。 鏡面研磨 ゥエーハを評価することが最も重要であるが、 評価対象ゥ ーハは、 鏡 面研磨ゥエーハに限らず、 ラッピング後又はエッチング後、 平面研削後 等のゥエーハ等でも可能である。 (実施例 2)
次に、 表 1から得られた知見を更に確認するために、 A, B , Cパラ メータを制御しつつゥエーハを製造し、 更に本発明の評価方法により ゥ エーハを選別して、 一定の範囲のゥエーハを準備した。 評価方法は実施 例 1 と同様である。
つまりゥヱーハ外周部を制御しながら研磨し、 Aパラメータが一 2 0 ηπ!〜 1 5 O nm、 更に Bパラメータがー 3 0 0 n m 9 0 O nmの ゥエーハを準備し、 このゥエーハを用いデバイスを製造した。 デバイス 工程は、 様々な工程があるが露光機、 特にステツパを用いた工程で実施 した。
ゥエーハは先の評価方法で評価した時に、 Aパラメータが 8 0 η π!〜
1 5 0 nmで、 Bパラメータは _ 4 0 0 n m 7 0 0 nmであるゥェ ーハ (ゥエーハ群 WS 1 ) 及ぴ、 Aパラメータが一 2 0 n m〜 8 0 n m. Bノ ラメータが一 3 0 0 n m 8 0 0 nmであるゥエーハ (ゥエーハ 群 WS 2) を用いた。 Aパラメータについてはどちらも 1 5 O nm以下 であった。 なお、 Cパラメータはすべて 2 0 n m以下のゥヱーハである t 以下にステツパを用いたデバイス製造工程、 特にレジス トパターン形 成工程での製造方法を示す。 この例では、 まず本発明で選別したゥエー ハ上に市販のポジ型レジス ト 5 0 0 n m程度の厚さとなるように塗布し. その後、 1 0 0 °Cで 9 0秒間のプリべ一キングが行われる。 それにより 液体のポジ型レジス トが固化される。
つぎに、 様々なピッチのパターン (例えば、 配線パターン) が描かれ たレチクル (フォ トマスク) を、 K r Fエキシマレーザ (波長 = 2 4 8 nm) を光源とするステツパへ装着することにより、 露光が行われる。 その結果、 レチクルに描かれたパターンが、 ポジ型レジス トへ転写され る。 つづいて、 1 1 0 °Cで 9 0秒間、 P E B (露光後のベーキング ; Post Exposure Baking) が行われた後、 テトラ · メチル · アンモニゥ ム ' ヒ ドロキシド (TMAH) の 2. 3 8重量0 /0水溶液を用いて、 6 0 秒間の現像が行われる。 その結果、 レチクルに描かれたパターンに対応 したレジス トパターンが得られる。 このようにステツパを用いたデバィ スの製造を行った。
ステツパを用いたデバイス工程の歩留り として、 レジス トパターンの ズレ (露光不良) により評価した。 パターンズレのあるゥヱーハを不良 品とし歩留りを計算した。 ゥエーハは 1 0 0枚評価した。
その結果、 W S 1のゥヱーハの歩留りは 9 9 %であった。 それに比べ. WS 2のゥエーハは若干歩留りは低下し、 9 5 %であった。 従来より遥 かに歩留りは良かった。
(比較例 1 )
ゥエーハ (ゥエーハ群) WS 3 として、 Aパラメータが 1 5 0 n m〜 4 0 0 nm、 Bノ ラメ"タはー 2 0 0 nm〜一 8 0 0 n m、 Cパラメ一 タは 2 0 n m以下のゥエーハについて、 実施例 2と同様にデバイスを製 造し、 その歩留りを確認した。
その結果、 ゥエーハ WS 1 , WS 2に比べ、 歩留り力 S 5 2 %と著しく 悪くなつた。 特にゥエーハ外周部にパターンズレが多く発生していた。 このように特にパラメータ A (ハネ成分) が大きいゥエーハではデバィ ス工程の歩留りが悪い事がわかる。
ちなみに、 従来からあるゥエーハの製造及ぴ A, Bパラメータによる 選別を行わずにデバイスを製造した場合の歩留りは 7 0 %程度である。 本発明の規格内に入るゥエーハを用いる事により歩留りが大きく向上し ている事がわかる。
このようにステツパを用いたデパイス製造工程ではゥエーハ形状のダ レよりもハネに影響されやすく、 ハネのないゥ ーハを使用すると歩留 りを向上できる事がわかる。
ゥエーハ表面のうねり成分である Cパラメータは、 ナノ トポグラフィ 一と大きく関連し 2 0 n m以下であると良質な表面状態であった。 産業上の利用可能性
本発明の代表的な効果について説明すれば、 変位又は厚さ測定手段に よって所定の間隔で測定された変位又は厚さは、 表面特性算出手段によ つて、 従来の S F Q R等の平坦度を示す指標よりより正確にゥヱーハ形 状を規定できる。 特にハネゃダレといったゥエーハ外周部の形状を定量 的に評価することが出来ることとなつて、 一定した基準で確実に判定す ることが出来る。
本発明の評価方法では、 今まで的確に評価できなかった品質、 特にゥ ヱーハ外周部の品質が定量的に評価でき、 リ ソグラフィーゃ C M Pに最 適なゥヱーハ形状を規定することができる。
本発明の方法によって得られる表面特性を利用することによって、 従 来のゥヱーハの形状評価よりもより確実な評価をすることができること となって、 次工程以降の歩留り向上が図れる。 また、 これらデータの蓄 積によって、 製造工程の能力等が容易に把握することが出来ることとな つて、 安定したゥ —ハの供給を行うことが出来る。
特に、 露光機を用いたデバイス工程では、 A, B , Cパラメータがー 定の規格内に入っていればデバイス工程での歩留りを大きく向上できる ことが確認された。 従って、 A , B , Cパラメータが上記規格に入るよ うにゥエーハを製造、 更には選別して、 デパイス工程で用いる事によつ て歩留りを向上できる。

Claims

請 求 の 範 囲
1 . ゥエーハの面内で所定の間隔をおいてゥヱーハの形状を測定し、 こ の測定されたゥエーハ形状より、 基準線又は基準面を算出するための第 1の領域をゥ ーハ面内に設定し、 該第 1の領域における基準線又は基 準面を算出し、 該第 1の領域外に評価をしよう とする第 2の領域を設定 し、 該基準線又は基準面を該第 2の領域まで外挿し、 該第 2の領域の形 状と該第 2の領域内における該基準線又は基準面との差を解析し、 表面 特性として算出することを特徴とするゥ ーハの形状評価方法。
2 . 前記第 1の領域の境界線からエッジ部までの範囲に前記第 2の領域 を設け、 該第 2領域内における任意の複数の位置での形状とこれらの位 置での前記基準線又は基準面との差を解析し、 この値の最大値を表面特 性 (ハネ) Aとして算出することを特徴とする請求項 1記載のゥエーハ の形状評価方法。
3 . 前記第 1の領域の境界線からエッジ部までの範囲に前記第 2の領域 を設け、 該第 2の領域内における任意の複数の位置での形状とこれらの 位置での前記基準線又は基準面との差を解析し、 この値の最小値を表面 特性 (ダレ) Bとして算出することを特徴とする請求項 1記載のゥエー ハの形状評価方法。
4 . 上記ゥエーハ面内で所定の間隔をおいて測定するゥエーハ形状が、 ゥエーハ表面に対して垂直な方向の変位又はゥエーハ厚さであることを 特徴とする請求項 1 〜 3のいずれか 1項記載のゥ ーハの形状評価方法 (
5 . 前記ゥエーハの中心部よりエッジ部にかけた形状プロファイルを読 み込み、 前記第 1の領域内においてゥエーハ中心部付近より該第 1の領 域の境界線までの前記基準線を算出することを特徴とする請求項 1 〜 4 のいずれか 1項記載のゥエーハの形状評価方法。
6 . 前記ゥエーハの中心部からエッジ部までの形状プロフ ァイルをゥェ ーハ面内の複数箇所より読み込み平均した値を用いて表面特性を解析す ることを持徴とする請求項 5記載のゥエーハの形状評価方法。
7 . 前記ゥヱーハの中心部からエッジ部までの複数箇所より形状プロフ アイルを読み込み、 それぞれの形状プロファイルから表面特性を解析し、 解析した複数の表面特性からその平均値を求めることを特徴とする請求 項 5記載のゥ ーハの形状評価方法。
8 . 前記第 1の領域の基準面は、 ゥヱーハ中心部よりエッジ部にかけた ゥエーハ面内のデータを読み込み、 このデータより算出することを特徴 とする請求項 1 〜 4のいずれか 1項記載のゥ ーハの形状評価方法。
9 . ゥヱーハの面内で所定の間隔をおいてゥヱーハの形状を測定し、 こ の測定されたゥ ーハ形状より、 基準線又は基準面を算出するための第 1 の領域をゥエーハ面内に設定し、 第 1 の領域における基準線又は基準 面を算出し、 該第 1の領域内で、 該基準線又は基準面と実測値の差を求 め、 これらの差の標準偏差 σ を表面特性 (うねり) Cとして算出する ことを特徴とするゥ ーハの形状評価方法。
1 0 . 上記ゥエーハ面内で所定の間隔をおいて測定するゥエーハ形状が. ゥヱーハ表面に対して垂直な方向の変位又はゥエーハ厚さであることを 特徴とする請求項 9記載のゥ ーハの形状評価方法。
1 1 . 前記ゥヱーハ中心部よりエッジ部にかけた形状プロファイルを読 み込み、 前記第 1の領域内においてゥヱーハ中心部より該第 1の領域の 境界線までの前記基準線を算出することを特徴とする請求項 9又は 1 0 記載のゥエーハの形状評価方法。
1 2 . 前記ゥエーハの中心部からエッジ部までの形状プロフ ァイルをゥ エーハ面内の複数箇所より読み込み平均した値を用いて表面特性を解析 することを特徴とする請求項 1 1記載のゥエーハの形状評価方法。
1 3 . 前記ゥヱーハの中心部からエッジ部までの複数箇所より形状プロ ファイルを読み込み、 それぞれの形状プロファイルから表面特性を解析 し、 解析した複数の表面特性からその平均値を求めることを特徴とする 請求項 1 1記載のゥエーハの形状評価方法。
1 4 . 前記第 1の領域の基準面は、 ゥヱーハ中心部よりエッジ部にかけ たゥエーハ面内のデータを読み込み、 このデータより算出することを特 徴とする請求項 9又は 1 0記載のゥエーハの形状評価方法。
1 5 . 前記所定の測定間隔は、 1 m m間隔以内であることを特徴とする 請求項 1 〜 1 4のいずれか 1項記載のゥエーハの形状評価方法。
1 6 . ゥエーハの面内で所定の間隔をおいてゥエーハの形状を測定する 形状測定手段と、 該形状測定手段により測定された形状データを順次入 力保存する記憶手段と、 該記憶手段より ゥエーハの中心部よりエッジ部 にかけた形状データを読み込み、 ゥエーハ中心部より任意の領域での基 準線又は基準面を計算し、 次いで、 該基準線又は基準面と任意の位置の 差を解析し表面特性として算出する表面特性算出手段と、 を備えたこと を特徴とするゥ ーハの形状評価装置。
1 7 . 前記形状測定手段が、 試験台に載置されたゥ ーハ表面の該試験 台表面に対して垂直な方向の変位をゥエーハ面内で測定する変位測定手 段であり、 前記形状データが変位データであることを特徴とする請求項 1 6記載のゥ ーハの形状評価装置。
1 8 . 前記形状測定手段が、 ゥ ーハ保持具に保持されたゥエーハの厚 さを、 ゥエーハ面内で測定する厚き測定手段であり、 前記形状データが 厚さデータであることを特徴とする請求項 1 6記載のゥ ーハの形状評
1 9 . ゥエーハ上に露光機を用いデバイスを形成するにあたり、 請求項 2 、 4 〜 8及ぴ1 5のいずれか 1項に記載した評価方法で評価した時、 前記表面特性 (ハネ) Aが 1 5 0 n m以下のゥエーハを用いデバイスを 製造することを特徴とするデバイスの製造方法。
2 0 . ゥヱーハ上に露光機を用いデバイスを形成するにあたり、 更に請 求項 3 〜 8及ぴ 1 5のいずれか 1項に記載した評価方法で評価した時、 前記表面特性 (ダレ) Bがー 3 0 0 n m以下のゥエーハを用いデバイス を製造することを特徴とする請求項 1 9記載のデバイスの製造方法。
2 1 . ゥヱーハ上に露光機を用いデバイスを形成するにあたり、 更に請 求項 9 〜 1 5のいずれか 1項に記載した評価方法で評価した時、 前記表 面特性 (うねり) Cが 2 0 n m以下のゥエーハを用いデバイスを製造す ることを特徴とする請求項 1 9又は 2 0記載のデバイスの製造方法。
2 2 . 請求項 2 〜 8及び 1 5のいずれか 1項に記載した評価方法で評価 した時、 前記表面特性 (ハネ) Aが 1 5 0 n m以下、 前記表面特性 (ダ レ) Bがー 3 0 0 n m以下であることを特徴とするゥヱーハ。
2 3 . 前記表面特性 (ハネ) Aがー 2 0 n m〜 1 5 0 n m、 前記表面特 性 (ダレ) Bが一 3 0 0 n m〜一 9 0 0 n mであることを特徴とする請 求項 2 2記載のゥエーハ。
2 4 . 更に請求項 9 〜 1 5のいずれか 1項に記載した評価方法で評価し た時、 前記表面特性 (うねり) Cが 2 0 n m以下であることを特徴とす る請求項 2 2又は 2 3記載のゥエーハ。
2 5 . ゥエーハ上に露光機を用いデバイスを形成する為のゥエーハを選 別する方法であって、 請求項 2 、 4 〜 8及び 1 ·5のいずれか 1項に記載 した評価方法で評価した時、 前記表面特性 (ハネ) Αが 1 5 0 n m以下 のゥエーハを選択することを特徴とするゥエーハの選別方法。
2 6 . 更に請求項 3 〜 8及び 1 5のいずれか 1項に記載した評価方法で 評価した時、 前記表面特性 (ダレ) Bがー 3 0 0 n m以下のゥエーハを 選択することを特徴とする請求項 2 5記載のゥエーハの選別方法。
2 7 . 更に請求項 9 〜 1 5に記載した評価方法で評価した時、 前記表面 特性 (うねり) Cが 2 0 n m以下のゥエーハを選択することを特徴とす る請求項 2 5又は 2 6記載のゥエーハの選別方法。
PCT/JP2001/009981 2000-11-16 2001-11-15 Wafer shape evaluating method and device and device producing method, wafer and wafer selecting method WO2002041380A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002543686A JP3924784B2 (ja) 2000-11-16 2001-11-15 ウェーハの形状評価方法及び装置並びにデバイスの製造方法、ウェーハ及びウェーハの選別方法
US10/203,882 US6828163B2 (en) 2000-11-16 2001-11-15 Wafer shape evaluating method and device producing method, wafer and wafer selecting method
EP01996881.7A EP1335420B1 (en) 2000-11-16 2001-11-15 Wafer shape evaluating method and device and device producing method, wafer and wafer selecting method

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000-350151 2000-11-16
JP2000350151 2000-11-16
JP2001-280501 2001-09-14
JP2001280501 2001-09-14

Publications (1)

Publication Number Publication Date
WO2002041380A1 true WO2002041380A1 (en) 2002-05-23

Family

ID=26604113

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/009981 WO2002041380A1 (en) 2000-11-16 2001-11-15 Wafer shape evaluating method and device and device producing method, wafer and wafer selecting method

Country Status (7)

Country Link
US (1) US6828163B2 (ja)
EP (1) EP1335420B1 (ja)
JP (1) JP3924784B2 (ja)
KR (1) KR100533528B1 (ja)
CN (2) CN100339969C (ja)
TW (1) TWI276188B (ja)
WO (1) WO2002041380A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7203559B2 (en) 2002-01-29 2007-04-10 Shin-Etsu Handotai Co., Ltd. Method for manufacturing semiconductor wafer, method for receiving order for manufacture of semiconductor wafer, and system for receiving order for manufacture of semiconductor wafer
JP2007095987A (ja) * 2005-09-29 2007-04-12 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法及び研削装置
US7209857B2 (en) 2002-06-13 2007-04-24 Shin-Etsu Handotai Co., Ltd. Method of evaluating shape of semiconductor wafer and apparatus for evaluating shape of semiconductor wafer
US7230680B2 (en) 2002-12-20 2007-06-12 Kabushiki Kaisha Toshiba Wafer flatness evaluation method, wafer flatness evaluation apparatus carrying out the evaluation method, wafer manufacturing method using the evaluation method, wafer quality assurance method using the evaluation method, semiconductor device manufacturing method using the evaluation method and semiconductor device manufacturing method using a wafer evaluated by the evaluation method
US7485962B2 (en) 2002-12-10 2009-02-03 Fujitsu Limited Semiconductor device, wiring substrate forming method, and substrate processing apparatus
JP2009295889A (ja) * 2008-06-06 2009-12-17 Sumco Corp 半導体ウェーハの湾曲判定方法、膜付きウェーハの製造方法
JP2010028011A (ja) * 2008-07-24 2010-02-04 Sumco Corp エピタキシャル層の膜厚測定方法、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ製造工程管理方法
JP2010103258A (ja) * 2008-10-22 2010-05-06 Sumco Corp 半導体ウェーハの品質測定方法
JP2012508454A (ja) * 2008-11-07 2012-04-05 アプライド マテリアルズ インコーポレイテッド インラインウェハ厚さ感知
CN104576462A (zh) * 2015-01-21 2015-04-29 太仓思比科微电子技术有限公司 可视化自动空跳晶圆挑粒机及其操作方法
JP2018083266A (ja) * 2016-11-25 2018-05-31 株式会社ディスコ 研削装置及び粗さ測定方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3838341B2 (ja) * 2001-09-14 2006-10-25 信越半導体株式会社 ウェーハの形状評価方法及びウェーハ並びにウェーハの選別方法
US6768965B2 (en) * 2002-04-18 2004-07-27 Seh America, Inc. Methods and computer program products for characterizing a crystalline structure
WO2006014317A2 (en) * 2004-07-02 2006-02-09 Phase Shift Technology, Inc. Method, system, and software for evaluating characteristics of a surface with reference to its edge
US7150673B2 (en) * 2004-07-09 2006-12-19 Ebara Corporation Method for estimating polishing profile or polishing amount, polishing method and polishing apparatus
JP5072204B2 (ja) * 2005-08-31 2012-11-14 信越半導体株式会社 ウエーハの表面のナノトポグラフィを改善する方法及びワイヤソー装置
JP4784401B2 (ja) * 2006-05-30 2011-10-05 株式会社Sumco シリコン単結晶の育成プロセスにおける融液の液面位置監視装置
DE102006037267B4 (de) * 2006-08-09 2010-12-09 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben mit hochpräzisem Kantenprofil
KR100774558B1 (ko) * 2006-11-10 2007-11-08 주식회사 실트론 나노토포그래피 측정방법
US7853429B2 (en) * 2007-04-23 2010-12-14 Kla-Tencor Corporation Curvature-based edge bump quantification
JP2011044554A (ja) * 2009-08-20 2011-03-03 Toshiba Corp 露光制御装置および半導体デバイスの製造方法
US8340801B2 (en) 2009-12-29 2012-12-25 Memc Electronic Materials, Inc. Systems for generating representations of flatness defects on wafers
US8165706B2 (en) * 2009-12-29 2012-04-24 Memc Electronic Materials, Inc. Methods for generating representations of flatness defects on wafers
US8594975B2 (en) 2010-03-04 2013-11-26 Kla-Tencor Corporation Systems and methods for wafer edge feature detection and quantification
US20130144421A1 (en) * 2011-12-01 2013-06-06 Memc Electronic Materials, Spa Systems For Controlling Temperature Of Bearings In A Wire Saw
KR101333374B1 (ko) * 2011-12-09 2013-12-02 명지대학교 산학협력단 실리콘 관통 전극 프로파일 평가 방법 및 장치
KR102070086B1 (ko) * 2013-02-13 2020-01-29 삼성전자주식회사 타겟 값을 보정하여 공정을 수행하는 방법 및 공정 시스템
US9245768B2 (en) * 2013-12-17 2016-01-26 Applied Materials, Inc. Method of improving substrate uniformity during rapid thermal processing
CN105373072A (zh) * 2014-09-01 2016-03-02 富泰华工业(深圳)有限公司 高精度平面加工系统及方法
JP6819451B2 (ja) * 2017-05-08 2021-01-27 信越化学工業株式会社 大型合成石英ガラス基板並びにその評価方法及び製造方法
JP6711327B2 (ja) 2017-07-18 2020-06-17 株式会社Sumco シリコンウェーハ製造工程の評価方法およびシリコンウェーハの製造方法
JP6750592B2 (ja) * 2017-08-15 2020-09-02 信越半導体株式会社 シリコンウエーハのエッジ形状の評価方法および評価装置、シリコンウエーハ、ならびにその選別方法および製造方法
JP7040608B2 (ja) * 2018-04-13 2022-03-23 株式会社Sumco 半導体ウェーハの評価方法および半導体ウェーハの製造方法
JP7067465B2 (ja) * 2018-12-27 2022-05-16 株式会社Sumco 半導体ウェーハの評価方法及び半導体ウェーハの製造方法
JP7081544B2 (ja) * 2019-03-22 2022-06-07 株式会社Sumco ワークの両面研磨方法及びワークの両面研磨装置
JP7127208B2 (ja) * 2019-03-28 2022-08-29 東京エレクトロン株式会社 処理装置及び処理方法
KR102413432B1 (ko) * 2020-08-28 2022-06-27 에스케이실트론 주식회사 웨이퍼 및 그 형상 분석 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420796A (en) * 1993-12-23 1995-05-30 Vlsi Technology, Inc. Method of inspecting planarity of wafer surface after etchback step in integrated circuit fabrication
US5835225A (en) * 1994-11-30 1998-11-10 Micron Technology, Inc. Surface properties detection by reflectance metrology
JPH11287630A (ja) * 1998-03-31 1999-10-19 Shin Etsu Handotai Co Ltd 半導体基板の表面形状計測装置及び半導体基板の表面形状判定方法
JPH11351857A (ja) * 1998-06-08 1999-12-24 Kuroda Precision Ind Ltd 薄板の表面形状測定方法および薄板の表面形状測定装置
JP2000146569A (ja) * 1998-09-11 2000-05-26 Showa Denko Kk 半導体基板の周辺ダレの測定方法
JP2000292152A (ja) * 1999-04-02 2000-10-20 Kuroda Precision Ind Ltd 厚み測定方法および表面形状測定方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4510176A (en) * 1983-09-26 1985-04-09 At&T Bell Laboratories Removal of coating from periphery of a semiconductor wafer
DE4224395A1 (de) * 1992-07-23 1994-01-27 Wacker Chemitronic Halbleiterscheiben mit definiert geschliffener Verformung und Verfahren zu ihrer Herstellung
US5618461A (en) 1994-11-30 1997-04-08 Micron Technology, Inc. Reflectance method for accurate process calibration in semiconductor wafer heat treatment
JP3658454B2 (ja) * 1996-03-29 2005-06-08 コマツ電子金属株式会社 半導体ウェハの製造方法
JP2000005982A (ja) * 1998-06-22 2000-01-11 Enya System:Kk スライスドウエ−ハの基準面形成方法
JP2000227326A (ja) * 1998-12-02 2000-08-15 Nikon Corp 平坦度測定装置
DE19905737C2 (de) * 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
JP2000258144A (ja) * 1999-03-05 2000-09-22 Horiba Ltd ウェーハの平坦度および厚み測定装置
US6057170A (en) * 1999-03-05 2000-05-02 Memc Electronic Materials, Inc. Method of measuring waviness in silicon wafers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420796A (en) * 1993-12-23 1995-05-30 Vlsi Technology, Inc. Method of inspecting planarity of wafer surface after etchback step in integrated circuit fabrication
US5835225A (en) * 1994-11-30 1998-11-10 Micron Technology, Inc. Surface properties detection by reflectance metrology
JPH11287630A (ja) * 1998-03-31 1999-10-19 Shin Etsu Handotai Co Ltd 半導体基板の表面形状計測装置及び半導体基板の表面形状判定方法
JPH11351857A (ja) * 1998-06-08 1999-12-24 Kuroda Precision Ind Ltd 薄板の表面形状測定方法および薄板の表面形状測定装置
JP2000146569A (ja) * 1998-09-11 2000-05-26 Showa Denko Kk 半導体基板の周辺ダレの測定方法
JP2000292152A (ja) * 1999-04-02 2000-10-20 Kuroda Precision Ind Ltd 厚み測定方法および表面形状測定方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1335420A4 *

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7203559B2 (en) 2002-01-29 2007-04-10 Shin-Etsu Handotai Co., Ltd. Method for manufacturing semiconductor wafer, method for receiving order for manufacture of semiconductor wafer, and system for receiving order for manufacture of semiconductor wafer
US7209857B2 (en) 2002-06-13 2007-04-24 Shin-Etsu Handotai Co., Ltd. Method of evaluating shape of semiconductor wafer and apparatus for evaluating shape of semiconductor wafer
US7485962B2 (en) 2002-12-10 2009-02-03 Fujitsu Limited Semiconductor device, wiring substrate forming method, and substrate processing apparatus
US7704856B2 (en) 2002-12-10 2010-04-27 Fujitsu Limited Semiconductor device, wiring substrate forming method, and substrate processing apparatus
US7648907B2 (en) 2002-12-10 2010-01-19 Fujitsu Limited Semiconductor device, wiring substrate forming method, and substrate processing apparatus
US7365830B2 (en) 2002-12-20 2008-04-29 Kabushiki Kaisha Toshiba Wafer flatness evaluation method, wafer flatness evaluation apparatus carrying out the evaluation method, wafer manufacturing method using the evaluation method, wafer quality assurance method using the evaluation method, semiconductor device manufacturing method using the evaluation method and semiconductor device manufacturing method using a wafer evaluated by the evaluation method
US7474386B2 (en) 2002-12-20 2009-01-06 Kabushiki Kaisha Toshiba Wafer flatness evaluation method, wafer flatness evaluation apparatus carrying out the evaluation method, wafer manufacturing method using the evaluation method, wafer quality assurance method using the evaluation method, semiconductor device manufacturing method using the evaluation method and semiconductor device manufacturing method using a wafer evaluated by the evaluation method
US7230680B2 (en) 2002-12-20 2007-06-12 Kabushiki Kaisha Toshiba Wafer flatness evaluation method, wafer flatness evaluation apparatus carrying out the evaluation method, wafer manufacturing method using the evaluation method, wafer quality assurance method using the evaluation method, semiconductor device manufacturing method using the evaluation method and semiconductor device manufacturing method using a wafer evaluated by the evaluation method
JP2007095987A (ja) * 2005-09-29 2007-04-12 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法及び研削装置
JP2009295889A (ja) * 2008-06-06 2009-12-17 Sumco Corp 半導体ウェーハの湾曲判定方法、膜付きウェーハの製造方法
JP2010028011A (ja) * 2008-07-24 2010-02-04 Sumco Corp エピタキシャル層の膜厚測定方法、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ製造工程管理方法
JP2010103258A (ja) * 2008-10-22 2010-05-06 Sumco Corp 半導体ウェーハの品質測定方法
JP2012508454A (ja) * 2008-11-07 2012-04-05 アプライド マテリアルズ インコーポレイテッド インラインウェハ厚さ感知
US8628376B2 (en) 2008-11-07 2014-01-14 Applied Materials, Inc. In-line wafer thickness sensing
CN104576462A (zh) * 2015-01-21 2015-04-29 太仓思比科微电子技术有限公司 可视化自动空跳晶圆挑粒机及其操作方法
CN104576462B (zh) * 2015-01-21 2018-03-02 太仓思比科微电子技术有限公司 可视化自动空跳晶圆挑粒机及其操作方法
JP2018083266A (ja) * 2016-11-25 2018-05-31 株式会社ディスコ 研削装置及び粗さ測定方法

Also Published As

Publication number Publication date
CN1394356A (zh) 2003-01-29
CN1193409C (zh) 2005-03-16
KR100533528B1 (ko) 2005-12-05
US20030023402A1 (en) 2003-01-30
JP3924784B2 (ja) 2007-06-06
EP1335420A1 (en) 2003-08-13
EP1335420B1 (en) 2015-01-07
KR20020063225A (ko) 2002-08-01
CN1599050A (zh) 2005-03-23
US6828163B2 (en) 2004-12-07
CN100339969C (zh) 2007-09-26
EP1335420A4 (en) 2010-05-26
JPWO2002041380A1 (ja) 2004-03-25
TWI276188B (en) 2007-03-11

Similar Documents

Publication Publication Date Title
JP3924784B2 (ja) ウェーハの形状評価方法及び装置並びにデバイスの製造方法、ウェーハ及びウェーハの選別方法
JP4464033B2 (ja) 半導体ウエーハの形状評価方法及び形状評価装置
JP3838341B2 (ja) ウェーハの形状評価方法及びウェーハ並びにウェーハの選別方法
CN105300663B (zh) 用于制备合成石英玻璃衬底的方法
US9316902B2 (en) Photomask-forming glass substrate and making method
KR100532641B1 (ko) 마스크 기판 및 그 제조 방법
US7794903B2 (en) Metrology systems and methods for lithography processes
US7070888B2 (en) Method of selecting photomask blank substrates
JP4400331B2 (ja) ウエーハの形状評価方法及び管理方法
JP2004119476A (ja) 位置検出方法および位置検出装置
TWI697033B (zh) 遮罩基底用基板之製造方法、遮罩基底之製造方法、轉印用遮罩之製造方法、半導體元件之製造方法、遮罩基底用基板、遮罩基底及轉印用遮罩
KR102167667B1 (ko) 합성 석영 유리 기판의 제조 방법
JP2004158515A (ja) 露光方法、それを用いた半導体装置の製造方法、及び半導体装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

WWE Wipo information: entry into national phase

Ref document number: 1020027007639

Country of ref document: KR

ENP Entry into the national phase

Ref country code: JP

Ref document number: 2002 543686

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 018032990

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2001996881

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020027007639

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10203882

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2001996881

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1020027007639

Country of ref document: KR