CN1371171A - 混相器以及利用该混相器的多相发生器 - Google Patents

混相器以及利用该混相器的多相发生器 Download PDF

Info

Publication number
CN1371171A
CN1371171A CN01140610A CN01140610A CN1371171A CN 1371171 A CN1371171 A CN 1371171A CN 01140610 A CN01140610 A CN 01140610A CN 01140610 A CN01140610 A CN 01140610A CN 1371171 A CN1371171 A CN 1371171A
Authority
CN
China
Prior art keywords
phase
input
mixed
output
inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01140610A
Other languages
English (en)
Other versions
CN1170367C (zh
Inventor
沈大尹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1371171A publication Critical patent/CN1371171A/zh
Application granted granted Critical
Publication of CN1170367C publication Critical patent/CN1170367C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00058—Variable delay controlled by a digital setting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00195—Layout of the delay element using FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00286—Phase shifter, i.e. the delay between the output and input pulse is dependent on the frequency, and such that a phase difference is obtained independent of the frequency

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Networks Using Active Elements (AREA)

Abstract

本发明公开了一种对于存在相位差的第一和第二输入电压,生成存在相位差的输出电压的混相器,以及利用这种混相器的多相发生器。该混相器包括:第一和第二相位延迟单元,分别输出其相位与第一和第二输入电压的相位相对应的第一和第二输出电压;中间相位输出单元,输出具有第一和第二输入电压的中间相位的第三和第四输出电压;和输出选择单元,选择和输出各种输出电压中的两个。所述多相发生器由串联的混相器构成,使得多相发生器中最后一级的混相器输出具有第一和第二输入电压的中间相位的各种输出电压之一。因此,提供了能耗小的多相发生器。

Description

混相器以及利用该混相器的多相发生器
                         技术领域
本发明涉及混相器(phase blender)和利用该混相器的多相发生器(multi-phase generator)，尤其涉及利用存在相位差的输入电压，生成与中间相位相对应的输出电压的混相器，和利用混相器生成具有任意相位差的输出电压的多相发生器。本申请是基于韩国专利申请第2001-8033号的，将它列在这里以供参考。
                         背景技术
为了利用混相模式实现作为时钟发生器的锁相环(PLL)或延迟锁定环(DLL)，要求输入每一个都带有延迟不同量的各种各样相位的信号，或者说，要求能输出相位差比两个输入信号的相位差小的各种信号的混相器，以及利用这样的混相器的多相发生器。
根据存在延迟差的两个输入信号控制输出信号的延迟量被称为“延迟混合(delay mixing)”或“延迟内插(delay interpolation)”，实际的输出信号另外还延迟了整个系统的群延迟那么多。为了获得这样的特性，可以通过控制两个信号的电流源的比率，并附加受控制的比率，生成输出信号，并且可以利用反相器使两个延迟信号碰头(colliding)，获得细抽头(fine-tap)(相关文件：B.W.Garlepp等人的《用于高速CMOS(互补金属氧化物半导体)接口电路的便携式数字DLL》，电气电子工程师学会杂志，《固态电路》，第34卷，632-644页，1999年5月(B.W.Garlepp et al，A portable digital DLL for high-speed CMOS interface circuit，IEEE J.Solid-state Circuits，vol.34，pp.632-644，May 1999)和S.Sidiropoulos的《高性能芯片间信令》，博士论文，作为技术报告CLS-TR-98-760，可从斯坦福大学计算机系统实验室网址http：//elib.stanford.edu获得(S.Sidiropoulos，High-performance interchipsignaling，Ph.D dissertation，Available as Tech.Rep.CLS-TR-98-760 fromhttp：//elib.stanford.edu Computer Systems Lab.，Stanford University))。
混相器根据具有延迟时间Δt的两个输入Vin1和Vin2，输入N个位的选择码(selection code)，并生成带有被除以1/2N的Δt的输出信号。因此，在N-位代码是‘0’的情况下，应该输出延迟时间最短的信号，在2N-1的情况下，应该输出延迟时同最长的信号，和在‘0’与‘2N-1’之间的任意值的情况下，应该输出其线性延迟特性与该值相对应的信号。
图1显示了传统的混相器。图1所述的混相器采取利用CMOS反相器的输出，生成具有中等延迟量的输出信号的模式。详细说明如下(两个相对照的信号存在相位差意味着两者在时间域中存在着与相位差一样大的和与相位差相对应的时间差，因此，相位差和时间差的含义是相同的)。
输入到混相器20的是存在相位差的两个输入电压Vin1和Vin2，混相器20输出相位互不相同的三个输出电压Vout1、Vout2、和Vout3。混相器20含有分别输入第一和第二输入电压Vin1和Vin2的第一和第二相位延迟单元21和22、和输入第一和第二输入电压Vin1和Vin2的中间相位输出单元30。第一和第二相位延迟单元21和22输出其相位分别与第一和第二输入电压Vin1和Vin2的相位相对应的第一和第二输出电压Vout1和Vout2，而中间相位输出单元30输出其相位与第一和第二输入电压Vin1和Vin2的中间相位相对应的第三输出电压Vout3。
中间相位输出单元30含有一对其输出端口相互连接并输入第一和第二输入电压Vin1和Vin2的第一反相器31a和31b、和输入第一反相器31a和31b的输出电压和输出第三输出电压Vout3的第二反相器32。并且，第一相位延迟单元21由一对串联的第三反相器21a和21b构成，和第二相位延迟单元22由一对串联的第四反相器22a和22b构成。
图1所示的每个反相器的详细结构显示在图2中。每个反相器包括串联的PMOS(MP0)(P沟道金属氧化物半导体)晶体管和NMOS(MN0)(N沟道金属氧化物半导体)晶体管。源电压VDD施加到PMOS(MP0)晶体管的源极上，而NMOS(MN0)晶体管的源极接地。并且，PMOS(MP0)晶体管和NMOS(MN0)晶体管的漏极相互连接。将输入信号Vin分别输入到PMOS(MP0)晶体管和NMOS(MN0)晶体管的栅极，并从PMOS(MP0)晶体管和NMOS(MN0)晶体管的漏极，即，连接端输出输出电压Vout。PMOS(MP0)晶体管和NMOS(MN0)晶体管起根据输入信号Vin开关的开关作用。同时，开关模式与下列相同。
    Vin   PMOS(MP0)    NMOS(MN0)     Vout
    高     关     开     低
    低     开     关     高
在上表中，PMOS(MP0)晶体管和NMOS(MN0)晶体管被简单地描述成打开操作或关闭操作，但是，实际上，PMOS(MP0)晶体管和NMOS(MN0)晶体管随着输入电压Vin幅度的变化而改变它们的电阻，以当作从短路状态(short state)(或开路状态(open state))变化到开路状态(或短路状态)的可变电阻器来操作。进一步，从输入电压的角度来看，认为虚电容器C0连接到反相器的输入级。
图3是显示图2所示的反相器的输入电压和输出电压之间的相互关系的图形。根据表中所述的操作，输出输入电压Vin，作为其相位被反相了的输出电压。同时，反相器中PMOS(MP0)晶体管和NMOS(MN0)晶体管的开关操作伴随着一定的时间延迟，使得如图3所示，在预定时间之后才输出相位被反相了的输出电压Vout。
图4是显示图1所示的传统混相器的输入和输出之间的相互关系的图形。
如果将第一输入电压Vin1输入到第一相位延迟单元21，那么，由于第一相位延迟单元21包括两个反相器21a和21b，因此，与第一输入电压Vin1中的波形相同地输出第一输出电压Vout1。同时，输出被两个反相器21a和21b延迟了预定延迟时间的波形。至于第二输入电压Vin2，第二相位延迟单元22输出波形与第二输入电压Vin2相同，但延迟了一定延迟时间的第二输出电压Vout2。因此，第一和第二相位延迟单元21和22输出其相位与第一和第二输入电压Vin1和Vin2的相位相对应的第一和第二输出电压Vout1和Vout2。
如果以某一时间差Δt输入第一和第二输入电压Vin1和Vin2，那么，中间相位输出单元30输出与第一输出电压Vout1相比滞后了1/2Δt，与第二输出电压Vout2相比超前了1/2Δt的第三输出电压Vout3，这是一个在第一和第二输入电压Vin1和Vin2反相点的中点上反相的信号。同时，第三输出电压Vout3具有与第一和第二输出电压Vout1和Vout2相同的延迟时间。因此，输出了其相位与第一和第二输入电压Vin1和Vin2的中间相位相对应的第三输出电压Vout3。
当模拟上述混相器时，在两个输入电压Vin1和Vin2在不同时间上驱动第二反相器32的假设下，使用了用电流源和RC充放电的数学公式逼近上面混相器的方法。因此，当获得一个混相器中的延迟时间时，在第一反相器31a和31b两者的幅度相同的情况下，延迟时间可以不在两个输入电压Vin1和Vin2的边沿的中点上。于是，为了获得中间相位的输入电压Vout3，调整两个反相器31a和31b的幅度。同时，反相器31a和31b的幅度之比约为1.2∶1。
图5是显示利用图1所述的混相器生成多个相位的传统多相发生器的示意图，实际上它显示了有八个相位差的多相发生器。
有一个混相器20a出现在多相发生器的第一级上，两个混相器20b出现在第二级上，和四个混相器20c出现在第三级上。在来自第一级的三个输出电压中，相位延迟单元21和22的输出电压Vout1和Vout2分别输入到第二级的混相器20b，和中间相位输出单元30的输出电压Vout3输入到第二级的所有混相器20b。上述方法同样可应用于前一级的混相器20a或20b和后一级的混相器20a或20b。第三级的输出输入到多路复用器40。
通过按如上所述连接多级中的混相器，在第一级上输出对于输入电压Vin1和Vin2的相位差Δt，具有1/2Δt相位差的电压Vout1、Vout2和Vout3。同理，在第二级上输出具有1/4Δt相位差的电压，和在第三级上输出具有1/8Δt相位差的电压。多路复用器40选择具有这样多个相位的八个输出电压之一，因此，选择和输出了与输入电压Vin1和Vin2的相位差Δt相比，具有1/8Δt相位差的八个电压之一。
但是，在这样的传统结构中，存在着随着含有要在实现多相发生器过程中生成的中间相位的信号的数量不断增加，整个电路的尺寸迅速增大的问题。也就是说，随着多相发生器中的级数不断增多，所需混相器的数量按指数增加。并且，为了生成最后需要的信号，用于多路复用多个中间信号的电路的尺寸也要增大。因此，存在着电路尺寸，以及能耗，按指数增大的问题。
进一步，在模拟与多相发生器中每个小区相对应的混相器的工作的过程中，存在着整个工作依赖于RC滤波的问题。于是，工作特征变成非线性的，因此，对于处理过程、电压和温度的改变，工作的稳定性变得尤为重要。
                       发明内容
本发明就是为了解决上面问题而设计的，因此，本发明的一个目的是提供一种与并行结构的传统多相发生器相比电路尺寸更小的、能够使由于信号的RC滤波引起的非线性效应降到最低的多相发生器。
并且，本发明的另一个目的是提供一种适于实现上面的多相发生器的、新结构的混相器。
为了实现上面的目的，本发明提供了一种包括下列单元的混相器：第一和第二相位延迟单元，用于分别输入相互之间存在一定相位差的第一和第二输入电压，和分别输出其相位与第一和第二输入电压的相位相对应的第一和第二输出电压；中间相位输出单元，含有一对用于分别输入第一和第二输入电压的第一反相器，这对第一反相器的输出端口彼此连接，和一对输入第一反相器的输出电压并分别输出第三和第四输出电压的第二反相器；和输出选择单元，含有有选择地输出第一和第三输出电压的第一多路复用器，和有选择地输出第二和第四输出电压的第二多路复用器。
这里，第一和第二反相器中的每一个都包括PMOS晶体管和NMOS晶体管，这些PMOS晶体管和NMOS晶体管根据输入到它们的栅极的电压的幅度，进行彼此相反的开关操作，并且第一和第二输入电压输入到PMOS晶体管和NMOS晶体管的栅极，从而，第三和第四输出电压具有在第一和第二输出电压的相位之间的中间相位。
根据本发明的优选实施例，混相器包括延迟第一和第二输入电压上升时间的单元。这里，延迟单元可以用尺寸比各个反相器小的、安装在输入第一和第二输入电压的部分上的延迟反相器构成。并且，延迟单元可以是第一和第二输入电压对其充电的电容器，或者是输入端开放的、对于第一和第二输入电压，完成哑电容器的功能的浮置反相器(floating inverter)。
通过这样的延迟单元，两个输入电压的上升时间增加了，使得对于具有大相位差的两个输入电压，可以输出稳定的中间相位。
与此同时，根据本发明的多相发生器包括：第一混相器，用于输入具有一定相位差的第一和第二输入电压，和输出其相位与第一和第二输入电压的相位相对应的至少两个电压和其相位与输入电压的中间相位相对应的电压；和至少一个第二混相器，依次与第一混相器串联，并用于完成与第一混相器相同的功能。如上所述的、根据本发明的混相器可以用作构成多相发生器的每个混相器。根据本发明，提供了电路尺寸和能耗小的多相发生器。
                      附图说明
通过结合附图对本发明的优选实施例进行如下详细描述，本发明的上述目的和其它特征将更加清楚，在附图中：
图1是显示传统混相器的方块图；
图2是显示图1所示的每个反相器的结构的电路图；
图3是显示图2所示的反相器的输入和输出电压之间的相互关系的图形；
图4是显示图1所示的传统混相器的输入和输出电压之间的相互关系的图形；
图5是显示传统多相发生器的方块图；
图6是显示根据本发明实施例的混相器的方块图；
图7是显示图6的中间相位输出单元的电路图；
图8是显示输入到混相器的、具有不同相位差的各个输入电压的波形的图形；
图9是显示图7所示的电路的输入和输出电压之间的相互关系的图形；
图10是显示根据本发明优选实施例的多相发生器的方块图；
图11是显示输入和输出电压之间的相互关系的图形，用于说明为了使混相器能正常工作，输入电压相位差的允许范围；
图12至图14是显示根据本发明其它实施例的多相发生器的示意图；和
图15是显示输入和输出电压之间的相互关系的图形，用于说明根据图12至图14所示实施例的多相发生器的工作。
                       具体实施方式
下文参照附图，更详细地描述本发明。
图6是显示根据本发明实施例的混相器的方块图。混相器120含有第一和第二相位延迟单元121和122，用于分别输入第一和第二输入电压Vin1和Vin2；中间相位输出单元130，用于输入第一和第二输入电压Vin1和Vin2；和输出选择单元140，用于选择四个输出电压Vout1、Vout2、Vout3和Vout4中的两个输出电压。
第一和第二相位延迟单元121和122每个都分别含有一对串联的第三反相器121a、121b、122a和122b。第一和第二相位延迟单元121和122分别输出其相位与第一和第二输入电压Vin1和Vin2的相位相对应的第一和第二输出电压Vout1和Vout2。
中间相位输出单元130含有一对第一反相器131a和131b，用于分别输入第一和第二输入电压Vin1和Vin2，该对第一反相器在它们的输出端上相互连接；和一对第二反相器132a和132b，用于输入第一反相器131a和131b的输出电压和输出第三和第四输出电压Vout3和Vout4。中间相位输出单元130的第二反相器132a和132b输出其相位与第一和第二输入电压Vin1和Vin2的中间相位相对应的第三和第四输出电压Vout3和Vout4。
图6所述的混相器中中间相位输出单元30的详细电路显示在图7中。
第一反相器131a和131b包括PMOS晶体管MP1和MP2，和NMOS晶体管MN1和MN2，此处，晶体管MP1和MN1相互串联，晶体管MP2和MN2相互串联。源极电压VDD分别施加到PMOS晶体管MP1和MP2的源极，PMOS晶体管MP1和MP2和NMOS晶体管MN1和MN2的漏极相互连接，并且，NMOS晶体管MN1和MN2的源极接地。第一输入电压Vin1分别输入到PMOS晶体管MP1和NMOS晶体管MN1的栅极。第二输入电压Vin2分别输入到PMOS晶体管MP2和NMOS晶体管MN2的栅极。在PMOS晶体管MP1和NMOS晶体管MN1的漏极和PMOS晶体管MP2和NMOS晶体管MN2的漏极共接的点上输出中间输出电压Vmid。各个PMOS晶体管MP1和MP2和NMOS晶体管MN1和MN2都起根据输入电压开关的开关作用。同时，开关方法与现有技术所述的相同。
与第一反相器131a和131b一样，第二反相器132a和132b每个都包括PMOS晶体管，其源极连接到源极电压VDD上；和NMOS晶体管，其漏极与PMOS晶体管的漏极相连接，和其源极接地。中间输出电压Vmid输入到第二反相器132a和132b，和与第一反相器131a和131b一样，在第二反相器132a和132b的PMOS和NMOS晶体管的连接点上，即漏极上输出第二反相器132a和132b的各个输出电压Vout3和Vout4。
图8是显示输入到混相器的、具有不同相位差的各个输入电压的波形的图形。如上所述，第一和第二输入电压Vin1和Vin2存在一定的相位差，相位差在时间域中表现为输入时间的不同。当输入电压从‘低’反转为‘高’时，在一定的上升时间tr上实现反转，而不是基本上瞬时的反转。在上面现有技术的描述中，为了简要描述反相器反转输入信号的相位的操作，没有把输入电压Vin1和Vin2的上升时间考虑进去，但是，实际上，由于输入电压Vin1和Vin2存在着一定的上升时间，因此，如果显示的输入波形把上升时间考虑进去，那么，如图8所示，电压Va到Vf具有在上升时间tr上上升的波形。
为了能描述这样的上升时间起见，对图8的显示进行了某些放大。
各个电压Va到Vf与相对于参考电压Va具有不同相位差的电压相对应。例如，Ve表示与Va相比相差上升时间tr(＝Δt)的电压，Vb表示具有与时间差Δt的1/4相对应的1/4Δt时间差的电压，和Vf表示带有比上升时间tr大某一时间ΔtG的时间差的电压。
图9是显示图7所示的中间相位输出单元130的各个反相器的输入和输出电压之间的相互关系的图形。该图形显示了选择Va和Ve作为图8所示的电压波形的第一和第二输入电压Vin1和Vin2的情况，即，具有相差上升时间tr的时间差Δt的情况。
在图9中，第一输入电压Vin1从区段I上升到区段IV，和第二输入电压Vin2从区段V上升到区段VIII。第一输入电压Vin1的值达到大约它最终值的一半的时间被称为t1，和第二输入电压Vin2的值达到大约它最终值的一半的时间被称为t2。可以认为第一和第二输入电压Vin1和Vin2分别在t1和t2的时间上反转，时间差t2-t1成为第一和第二输出电压Vin1和Vin2之间的差值Δt。
在这些区段(区段I到区段VIII)中，第一和第二输入电压Vin1和Vin2不断上升，第一反相器131a和131b的各个CMOS FET(场效应晶体管)MN1、MN2、MP1、和MP2的操作与图9的下部上的表所示的相同。表的详细描述如下。
基本上，在各个CMOS FET MN1、MN2、MP1、和MP2的操作中，‘on(开)’和‘off(关)’的状态不是瞬时反转的，而是经历了一个过渡时期反转的。因此，在该表中，‘off’表示起开关作用的各个CMOS FET MN1、MN2、MP1、和MP2处在‘关’状态，‘w.o’表示处在‘弱开’状态，‘s.o’表示处在‘强开’状态，和‘f.o’表示处在‘全开’状态。
下面首先描述第一反相器131a和131b中，输入第一输入电压Vin1的CMOS FET MN1和MP1的操作。
在MN1到达区段II之前，MN1处在‘off’状态，和MP1处在‘on’状态，然后，由于第一输入电压Vin1上升到它们到达区段II的程度，因此，MN1处在‘ w.o’状态，和MP1处在‘ s.o’状态。在区段III期间，第一输入电压Vin1进一步上升，使得MN1处在‘s.o’状态，和MP1处在‘w.o’状态，和在区段IV期间，MN1处在‘f.o’状态，和MP1处在‘off’状态。这样的过程是因为CMOS的作用类似于其阻值随栅压而改变的电阻。
同理，从区段V到区段VIII，在第一反相器131a和131b中，输入第二输入电压Vin2的CMOS FET MN2和MP2的操作受到第二输入电压Vin2的控制。也就是说，从区段V到区段VIII，MN2从‘off’状态逐渐变成‘f.o’状态，和MP2从f.o’状态逐渐变成‘off’状态。
随着各个CMOS FET MN1、MN2、MP1、和MP2的状态按如上所述改变，输出的中间输出电压Vmid的值如图9所示，从区段III下降到区段VI。同时，在中间输出电压Vmid的初始值下降到大约该初始值的一半的定时的边界上(区段IV和区段V之间的边界定时＝t3)，中间输出电压Vmid反转，因此，第二反相器132a和132b的输出电压Vout3和Vout4在边界定时t3上从‘低’反转成‘高’。实际上，第三和第四输出电压Vout3和Vout4作为中间输出电压Vmid的反转信号，在稍微有一点的上升时间上上升，但是，为了能清楚地表示第三和第四输出电压Vout3和Vout4的反转定时，在图9中显示电压波形并没有考虑上升时间。并且，实际上，输出中间输出电压Vmid和第三和第四输出电压Vout3和Vout4延迟了反相器所致的延迟时间。图8显示波形并没有考虑这样的延迟。
将各个第一和第二输入电压Vin1和Vin2的反转定时t1和t2与第三和第四输出电压Vout3和Vout4的反转定时t3相比较，可以发现，第三和第四输出电压Vout3和Vout4在比第一输入电压Vin1多延迟了输入电压Vin1和Vin2的时间差Δt的一半(1/2Δt)的时间上反转。因此，第三和第四输出电压Vout3和Vout4具有第一和第二输入电压Vin1和Vin2相位的中间相位。
再次参照图6，输出选择单元140包括第一多路复用器141，用于有选择地输出第一和第三输出电压Vout1和Vout3；和第二多路复用器142，用于有选择地输出第二和第四输出电压Vout2和Vout4。因此，当选择第一多路复用器141时，输出其相位与第一输入电压Vin1相对应的第一输出电压Vout1或具有中间相位的第三输出电压Vout3，而当选择第一多路复用器142时，输出其相位与第二输入电压Vin2相对应的第二输出电压Vout2或具有中间相位的第四输出电压Vout4。
多路复用器141和142的每一个都根据一个选择信号sel1进行选择操作。同时，如果选择信号sel1是‘低’的，则第一多路复用器141输出第一输出电压Vout1，和第二多路复用器142输出第四输出电压Vout4。如果选择信号sel1是‘高’的，则第一多路复用器141输出第三输出电压Vout3，和第二多路复用器142输出第二输出电压Vout2。因此，在选择信号sel1是‘低’的的情况下，输出其相位与第一输入电压Vin1相对应的第一输出电压Vout1，和其相位延迟与第一和第二输入电压Vin1和Vin2的相位差的一半相对应的第四输出电压Vout4，并且，如果选择信号sel1是‘高’的，则输出其相位延迟与输入电压Vin1和Vin2的相位差的一半相对应的第三输出电压Vout3，和与第二输入电压Vin2相对应的第二输出电压Vout2。据此，混相器120可以输出一对其相位差与输入电压Vin1和Vin2的相位差的一半相对应的电压。同时，输出电压的相位延迟量可以通过控制输入到多路复用器141和142的选择信号sel1来调整。
尽管图6所示的实施例显示了一个选择信号输入到多路复用器141和142的情况，但是，也可以让不同的选择信号输入到多路复用器141和142。在这样的情况下，第一多路复用器141可以选择第一和第三输出电压Vout1和Vout3之一，和第二多路复用器142可以选择第二和第四输出电压Vout2和Vout4之一。因此，可以选择和输出相位差与输入电压Vin1和Vin2的相位差相同的两个输出电压Vout1和Vout2。
与此同时，电容器C1和C2可以安装在混相器120的输入级上。安装这些如后详述的电容器C1和C2可以纠正存在由于输入电压Vin1和Vin2的时间差过大引起的不稳定操作部分的情况。并且，如后所述，这些电容器可以是由多于一个的浮置反相器构成的哑电容器。
根据本发明实施例的、具有上面结构的混相器120的优点在于，由于第一反相器131a和131b的数量与第二反相器132a和132b的数量相同，因此，与安装一个第二反相器的传统方法相比，可以容易地构造这些反相器。也就是说，传统混相器存在着由于第一和第二反相器的负载不同，因此，要通过实验来调整第一反相器的电容比，以便输出精确的中间相位的问题，但是，在本发明中，电路的构造变得更为方便，这是因为第一反相器131a和131b的负载与第二反相器132a和132b的负载是相同的，从而使所有反相器都具有相同的电容。
并且，根据本发明的混相器120在其中含有多路复用器141和142，从而能够形成如下所述的级联结构的多相发生器。
图10显示了根据本发明实施例的、利用上述混相器的多相发生器。根据本发明的多相发生器含有第一混相器120a和与第一混相器120a串联的第二混相器120b，它们具有与混相器120相同的结构，并且，其它混相器120c和120d依次与第二混相器120b串联。如上所述的两个输入电压Vin1和Vin2输入到第一级的混相器120a，和前级混相器的输出输入到第二级的混相器120b，以及第二级之后各级的混相器120c和120d。
利用具有上述结构的多相发生器，第一级的混相器120a控制驱动其中的多路复用器的选择信号sel1，从而能够输出相位差是输入电压Vin1和Vin2的相位差的一半的两个电压。这两个输出电压输入到第二级的混相器120b，和第二级的混相器120b输出相位差是它的输入电压的相位差的一半的两个电压，从而输出相位差是输入电压Vin1和Vin2的相位差的四分之一的两个电压。
例如，如果图8中的Va和Ve输入到第一混相器120a，那么，第一混相器120a可以输出波形与具有它们的中间相位的Vc相同的电压，并且，Va(或Ve)和Vc再次输入到第二混相器，从而输出波形与Vb(或Vd)相同的电压。
随着在随后各级的混相器120c和120d中不断重复上述操作，最后一级的混相器120d可以选择和输出具有小相位差的各种电压之一。因此，在由N个混相器120a至120d构成的多相发生器的情况中，最后一级的混相器120d可以输出相位差等于1/2NΔt的电压。
同时，混相器120d的输出具有1/2NΔt的相位差，但是，相位延迟的程度可以通过适当地选择各个混相器120a至120d的选择信号sel1至seln来调整。也就是说，例如，如果多相发生器由四个混相器构成，那么，从最后一级的混相器可以输出相位差等于1/16Δt的两个输出电压。同时，如果选择信号sel1至seln被设置成‘0000’，那么，由于两个输出电压变成没有相位延迟量的电压(实际上，由于有四个混相器，还有两个其相位延迟了相位延迟量的输出电压)，因此，多相发生器输出一个其相位对应于第一输入电压Vin1的输出电压，和另一个其相位与上面那个输出电压相比延迟了1/16Δt的输出电压。类似地，如果选择信号sel1至seln被设置成‘1111’，那么，多相发生器输出一个其相位对应于第二输入电压Vin2的输出电压，和另一个其相位与上面那个输出电压相比超前了1/16Δt的输出电压。因此，通过控制选择信号sel1至seln，可以输出具有不同相位延迟量的输出电压。
图10显示了输出电压从最后一级的混相器120d输出的情况，但是，输出电压也可以从中部的混相器120a、120b或120c中取出，这样就能够获得具有不同相位差的、即，相位差大于1/2NΔt的两个输出电压。同时，两个输出电压的相位延迟量也可以通过调整如上所述的各个选择信号来控制。
并且，如上所述，即使在向各个混相器输入两个选择信号和只从最后一级的混相器120d，而不是从混相器120a、120b、或120c中获得输出信号的情况下，也可以通过调整各个混相器120a、120b、120c、和120d的选择信号，与相位延迟量一起控制输出电压的相位差。
与随着级数不断增加，混相器的数量按指数增加的传统多相发生器相比，使用根据本发明的如上所述的多相发生器降低了所需混相器的数量。因此，根据本发明的多相发生器的优点在于，电路的尺寸缩小了，以及能耗也降低了。
图11是显示输入和输出电压之间的相互关系的图形，用于说明为了使图6所述的混相器120能正常工作，输入电压相位差的允许范围。如上所述的混相器120和利用这种混相器120的多相发生器只有在输入电压Vin1和Vin2处在一定的允许范围内的情况下才能正常工作。例如，如图11所示，在图8所示的波形Va和Vf被选为第一和第二输入电压Vin1和Vin2的情况下，由于在Va上升已结束的时间与Vf上升开始的时间之间存在一定的时间差ΔtG，因此，混相器120输出具有在存在时间差/ΔtG的区间内‘高’与‘低’之间的中间幅度的中间输出电压Vmid a-f。因此，由于这种幅度不确定的电压输入到中间相位输出单元130中的第二反相器132a和132b，中间相位输出单元130的输出不能明确地表示‘低’和‘高’中的一个。这样，混相器120会不正常工作。
为了解决上述问题，应该通过使输入电压Vin1和Vin2具有比图8中Va和Ve的上升时间更短的时间差，防止如上所述的不稳定工作区间ΔtG。
图12至图14是显示配备了消除不稳定工作区间ΔtG的单元的多相发生器的其它实施例的示意图。为了解决上述问题，这些实施例提出了延迟输入到第一混相器的第一和第二输入电压Vin1和Vin2的上升时间tr的方法。
在图12中，提出了为了延迟上升时间tr，在供应第一和第二输入电压Vin1和Vin2的部分与第一混相器120a之间插入第一和第二延迟反相器221和222的方法。同时，延迟反相器221和222由CMOS构成，其尺寸小于第一混相器120a中反相器121a、121b、122a、122b、131a、131b、132a、和132b的尺寸。因此，第一混相器120a的负载与各个延迟反相器221和222的负载相比，变得相对较大，使得上升时间tr被拉长了。
在图13中，提出了为了延迟上升时间tr，在第一混相器120a的输入级上安装电容器Cin1和Cin2的方法。第一和第二输入电压Vin1和Vin2对电容器Cin1和Cin2充电，从而使第一和第二输入电压的上升时间延迟了。
在图14中，提出了为了增加上升时间tr，在第一混相器120a的输入级上安装哑电容器231a、231b、232a、和232b的方法。这里，哑电容器231a、231b、232a、和232b安装在第一混相器120a的输入级上，它们可以由在它们的输出端上开放的浮置反相器构成。在将浮置反相器安装在第一混相器120a的输入级上的情况中，浮置反相器起到哑电容器的作用，这个哑电容器实现对于第一和第二输入电压Vin1和Vin2，与电容器相同的性能。这里，如图14所示的、每一个都可以有一个浮置反相器的第一混相器120a的输入级可以有多个浮置反相器。在需要调整上升时间tr的情况下，可以控制电容器或浮置反相器的电容，但是，调整如上所述的浮置反相器的数量也能导致与控制电容器的电容所产生的结果相同的效果，从而使上升时间tr能够得到调整。
图15是显示输入和输出电压之间的相互关系的图形，用于说明根据图12至图14所示实施例的多相发生器的工作。如图11所示，在由于输入电压的输入时间差过大而存在一定程度上的不稳定工作区间ΔtG的情况下，通过降低输入波形的斜率来增加如图15所示的上升时间tr，可以消除不稳定工作区间ΔtG。如果延迟上升时间tr，那么，可以让第二输入电压Vin2的上升在第一输入电压Vin1上升到它的最终值之前就开始，这也可以消除不稳定工作区间ΔtG。在图15所示的电压波形中，虚线的波形表示原始的Va和Vf波形，而实线的波形Va(mod)和Vf(mod)则是增加了如上所述的延迟时间tr之后的波形。因此，在输入增加了延迟时间tr的波形的情况下，中间输出电压Vmida-f(mod)使不稳定工作区间ΔtG得以消除，从而形成正常波形，如图15所示。第二反相器132a和132b的输出Vout a-f(mod)变成相位与中间输出电压Vmid a-f(mod)相反的输出。并且，如果输出电压Vout a-f(mod)在变成最终输出电压值一半的时候，从‘低’状态变换成‘高’状态，那么，最终输出电压与Vout a-f(mod)相同。因此，具有输入电压Va和Vf的时间差的中间时间差1/2Δt的电压被输出。
延迟反相器221和222、电容器Cin1和Cin2、或哑电容器231a、231b、232a、或232b只安装在第一级的混相器120a上。
如果在第一级正常工作，那么，由于在处在第二级之后的混相器120b、120c、和120d上相位差逐渐减少，因此，不存在不稳定工作区间ΔtG。
本发明提供了一种混相器，由于反相器的电容器是相同的，因此，可以容易地构造这种混相器的电路，这种混相器有利于为内置的多路复用器产生中间相位，并能够构造出结构简单的多相发生器。
并且，根据本发明，通过使用数量较少的混相器，可以提供结构简单、能耗小的多相发生器，尤其是，可以提供消除了在输入电压的时间差较大的情况下可能出现的不稳定工作区间的多相发生器。根据本发明的多相发生器使RC滤波引起的非线性效应最小。
虽然已经对本发明的优选实施例作了描述，但是，本领域的普通技术人员应该明白，本发明并不限于所述的优选实施例，而是可以在所附 书所限定的本发明的精神和范围内进行各种各样的改进和调整。

Claims (14)

1.一种混相器，包括：
第一和第二相位延迟单元，用于分别输入相互之间存在一定相位差的第一和第二输入电压，和分别输出其相位与第一和第二输入电压的相位相对应的第一和第二输出电压；
中间相位输出单元，具有一对用于分别输入第一和第二输入电压的第一反相器，这对第一反相器的输出端口彼此连接，并且具有一对输入第一反相器的输出电压并分别输出第三和第四输出电压的第二反相器；和
输出选择单元，含有有选择地输出第一和第三输出电压的第一多路复用器，和有选择地输出第二和第四输出电压的第二多路复用器，
其中，所述第一和第二反相器中的每一个都包括PMOS晶体管和NMOS晶体管，这些PMOS晶体管和NMOS晶体管根据输入到它们的栅极的电压的幅度，进行彼此相反的开关操作，并且，第一和第二输入电压输入到所述PMOS晶体管和NMOS晶体管的栅极，
从而，第三和第四输出电压具有在第一和第二输出电压的相位之间的中间相位。
2.根据权利要求1所述的混相器，其中，所述第一和第二相位延迟单元中的每一个都包括一对相互串联的第三反相器。
3.根据权利要求1所述的混相器，还包括延迟单元，用于延迟第一和第二输入电压的上升时间。
4.根据权利要求3所述的混相器，其中，所述延迟单元是尺寸比各个第一和第二反相器小的、安装在输入第一和第二输入电压的部分上的延迟反相器。
5.根据权利要求3所述的混相器，其中，所述延迟单元是安装在输入第一和第二输入电压的部分上的、第一和第二输入电压对其充电的电容器。
6.根据权利要求3所述的混相器，其中，所述延迟单元是这样一个浮置反相器：它安装在输入第一和第二输入电压的部分上，其输出端开路，并且对于第一和第二输入电压，完成哑电容器的功能。
7.根据权利要求6所述的混相器，其中，对于第一和第二输入电压的每一个，安装多个浮置反相器。
8.一种多相发生器，包括：
第一混相器，用于输入具有一定相位差的第一和第二输入电压，和输出其相位与第一和第二输入电压的相位相对应的至少两个电压和其相位与输入电压的中间相位相对应的电压；和
至少一个第二混相器，依次与第一混相器串联，并用于完成与第一混相器相同的功能。
9.根据权利要求8所述的多相发生器，其中，每个混相器都包括：
第一和第二相位延迟单元，用于分别输入第一和第二输入电压，并且分别输出其相位与第一和第二输入电压的相位相对应的第一和第二输出电压；
中间相位输出单元，具有一对用于分别输入第一和第二输入电压的第一反相器，这对第一反相器的输出端口彼此连接，并且具有一对输入第一反相器的输出电压并分别输出第三和第四输出电压的第二反相器；和
输出选择单元，含有有选择地输出第一和第三输出电压的第一多路复用器，和有选择地输出第二和第四输出电压的第二多路复用器，
其中，所述第一和第二反相器中的每一个都包括PMOS晶体管和NMOS晶体管，这些PMOS晶体管和NMOS晶体管根据输入到它们的栅极的电压的幅度，进行彼此相反的开关操作，并且，第一和第二输入电压输入到所述PMOS晶体管和NMOS晶体管的栅极，
从而，第三和第四输出电压具有在第一和第二输出电压的相位之间的中间相位。
10.根据权利要求9所述的多相发生器，其中，还包括延迟单元，用于延迟输入到第一混相器的第一和第二输入电压的上升时间。
11.根据权利要求10所述的多相发生器，其中，所述延迟单元是尺寸比第一混相器中的第一和第二反相器小的、安装在第一和第二输入电压与第一混相器之间的延迟反相器。
12.根据权利要求10所述的多相发生器，其中，所述延迟单元是安装在第一混相器的输入级上的、第一和第二输入电压对其充电的电容器。
13.根据权利要求10所述的多相发生器，其中，所述延迟单元是这样一个浮置反相器：它安装在第一混相器的输入级，其输出端开路，并且对于第一和第二输入电压，完成哑电容器的功能的。
14.根据权利要求13所述的多相发生器，其中，在第一混相器的每个输入级上安装多个浮置反相器。
CNB011406100A 2001-02-17 2001-09-18 混相器以及利用该混相器的多相发生器 Expired - Fee Related CN1170367C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020010008033A KR100715845B1 (ko) 2001-02-17 2001-02-17 위상혼합기 및 이를 이용한 다중위상 발생기
KR8033/01 2001-02-17
KR8033/2001 2001-02-17

Publications (2)

Publication Number Publication Date
CN1371171A true CN1371171A (zh) 2002-09-25
CN1170367C CN1170367C (zh) 2004-10-06

Family

ID=19705881

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011406100A Expired - Fee Related CN1170367C (zh) 2001-02-17 2001-09-18 混相器以及利用该混相器的多相发生器

Country Status (4)

Country Link
US (1) US6617909B2 (zh)
JP (1) JP3527225B2 (zh)
KR (1) KR100715845B1 (zh)
CN (1) CN1170367C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101145779B (zh) * 2006-09-12 2010-07-07 盛群半导体股份有限公司 相角产生器
CN103633999A (zh) * 2012-08-20 2014-03-12 南亚科技股份有限公司 用于时钟延迟调整的锁相环路以及方法
CN110892641A (zh) * 2017-06-14 2020-03-17 美光科技公司 多相时钟发生器

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505698B1 (ko) * 2003-08-06 2005-08-02 삼성전자주식회사 주파수 변화와 ｐｖｔ 변화에 둔감한 위상 믹서 및 이의제어방법
US7109773B2 (en) * 2004-10-04 2006-09-19 Infineon Technologies Ag Flexible blender
KR100594318B1 (ko) * 2005-01-31 2006-06-30 삼성전자주식회사 위상점프없는 소프트 스위칭을 위한 멀티플렉서 및멀티플렉싱 방법
JP4372713B2 (ja) * 2005-03-31 2009-11-25 株式会社日立国際電気 位相制御方法及び合成受信機
KR100809692B1 (ko) * 2006-08-01 2008-03-06 삼성전자주식회사 작은 지터를 갖는 지연동기 루프 회로 및 이의 지터감소방법
KR100809714B1 (ko) * 2007-01-03 2008-03-06 삼성전자주식회사 멀티 위상 생성 방법 및 이에 적합한 장치
TWI420450B (zh) * 2010-12-23 2013-12-21 Au Optronics Corp 移位暫存器的時脈訊號供應方法與電路
US8451042B2 (en) 2011-06-03 2013-05-28 Texas Instruments Incorporated Apparatus and system of implementation of digital phase interpolator with improved linearity
TWI475807B (zh) * 2011-11-16 2015-03-01 Elite Semiconductor Esmt 延遲線電路
KR101262322B1 (ko) 2011-12-23 2013-05-09 연세대학교 산학협력단 지연 고정 루프
KR101331441B1 (ko) * 2012-06-29 2013-11-21 포항공과대학교 산학협력단 다단 위상믹서 회로

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4308617A (en) * 1977-11-07 1981-12-29 The Bendix Corporation Noiselike amplitude and phase modulation coding for spread spectrum transmissions
US4896374A (en) * 1988-12-09 1990-01-23 Siemens Aktiengesellschaft Broadband monolithic balanced mixer apparatus
US5099202A (en) * 1990-02-26 1992-03-24 General Electric Company Phase shift generator
JPH07122998A (ja) * 1993-10-25 1995-05-12 Hitachi Ltd 周波数シンセサイザ
US5463337A (en) * 1993-11-30 1995-10-31 At&T Corp. Delay locked loop based clock synthesizer using a dynamically adjustable number of delay elements therein
US5672991A (en) * 1995-04-14 1997-09-30 International Business Machines Corporation Differential delay line circuit for outputting signal with equal pulse widths
JP3346224B2 (ja) * 1997-06-13 2002-11-18 日本電気株式会社 クロック信号制御装置
KR100289395B1 (ko) * 1998-04-07 2001-05-02 김영환 기준클럭발생회로
US6393083B1 (en) * 1998-07-31 2002-05-21 International Business Machines Corporation Apparatus and method for hardware implementation of a digital phase shifter

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101145779B (zh) * 2006-09-12 2010-07-07 盛群半导体股份有限公司 相角产生器
CN103633999A (zh) * 2012-08-20 2014-03-12 南亚科技股份有限公司 用于时钟延迟调整的锁相环路以及方法
CN110892641A (zh) * 2017-06-14 2020-03-17 美光科技公司 多相时钟发生器
CN110892641B (zh) * 2017-06-14 2021-11-05 美光科技公司 多相时钟发生器

Also Published As

Publication number Publication date
KR20020067736A (ko) 2002-08-24
US20020140491A1 (en) 2002-10-03
KR100715845B1 (ko) 2007-05-10
CN1170367C (zh) 2004-10-06
US6617909B2 (en) 2003-09-09
JP3527225B2 (ja) 2004-05-17
JP2002314377A (ja) 2002-10-25

Similar Documents

Publication Publication Date Title
CN1170367C (zh) 混相器以及利用该混相器的多相发生器
CN101523730B (zh) 减少组件的数模解码器和方法
US6501325B1 (en) Low voltage supply higher efficiency cross-coupled high voltage charge pumps
CN1158767C (zh) 时间数字转换器以及利用该转换器的锁定电路和方法
CN1295852C (zh) 可编程电荷泵设备
US8130217B2 (en) Display panel driving apparatus
WO2011085138A1 (en) Inverting gate with maximized thermal noise in random number genertion
CN1665138A (zh) 半导体器件
CN1941623A (zh) 可调节延迟单元以及包括该可调节延迟单元的延迟线
CN1200514C (zh) 输出缓冲装置及方法
CN1132314C (zh) 锁相环的电荷泵电路
CN1707949A (zh) 半导体集成电路
CN1716785A (zh) D/a转换器以及使用d/a转换器的驱动电路
CN100344058C (zh) 双边可编程延迟单元和提供这种单元的编程的方法
KR20060122462A (ko) 전하 펌프 및 이를 이용한 저소비전력 직류-직류 변환기
JP2007227990A (ja) タイミング生成回路及びそれを用いたデジタル／アナログ変換器
Cheng et al. A CMOS charge pump for sub-2.0 V operation
US8963605B2 (en) Multi-phase clock signal generation circuits
CN101030774A (zh) 电源起始重置信号产生电路及方法
JP2001127615A (ja) 分割レベル論理回路
Richelli et al. Charge pump architectures based on dynamic gate control of the pass-transistors
JP2004320566A (ja) 擬似断熱的ダイナミック論理回路
CN112470383A (zh) 电荷泵电路装置
CN101043179A (zh) 负升压充电泵电路、lcd驱动ic、液晶显示装置
JP2010028244A (ja) ヒステリシスコンパレータ回路及びそれを用いた遅延回路

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041006

Termination date: 20140918

EXPY Termination of patent right or utility model