CN1336588A - 用动态可重构测试电路来跟踪硬件状态的方法和装置 - Google Patents
用动态可重构测试电路来跟踪硬件状态的方法和装置 Download PDFInfo
- Publication number
- CN1336588A CN1336588A CN01124742A CN01124742A CN1336588A CN 1336588 A CN1336588 A CN 1336588A CN 01124742 A CN01124742 A CN 01124742A CN 01124742 A CN01124742 A CN 01124742A CN 1336588 A CN1336588 A CN 1336588A
- Authority
- CN
- China
- Prior art keywords
- field programmable
- test
- programmable logic
- logic circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/25—Testing of logic operation, e.g. by logic analysers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318516—Test of programmable logic devices [PLDs]
- G01R31/318519—Test of field programmable gate arrays [FPGA]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
Abstract
一种使用动态可重构测试电路来跟踪硬件状态的方法和装置,为实现在现场可编程逻辑阵列(FPGA)中的功能逻辑提供了改进的发现和排除故障能力。为了用FPGA增强系统的发现和排除故障的能力,可以加载特定的测试逻辑构造。寄存器被用来捕捉跟踪程序访问的内部信号的抽点打印,而测试多路复用器被用来提供到外部测试设备使用的测试插脚的实时输出。借助于用其中使用FPGA的系统上运行的跟踪程序取回硬件抽点打印信息,调整了软件和硬件对故障的发现和排除,提供了整个系统性能的高级模式。在测试逻辑构造中实现了特定的测试电路,以便能够检测各种各样的事件和错误。当系统处理器执行达到硬件跟踪点或当事件发生时,计数器被用来捕捉计数值。比较器被用来检测具体数据或地址值,而事件检测器被用来检测发生在功能逻辑中的特定的逻辑值组合。
Description
发明的背景
1.技术领域:
本发明一般涉及到实现在现场可编程门阵列(FPGA)中的内置测试电路,更具体地说是涉及到用来跟踪FPGA中的硬件状态的方法和装置。
2.相关技术的描述:
现场可编程门阵列(FPGA)提供了借助于通过下载二进制信息重构逻辑电路而实现逻辑设计过程中的灵活性。FPGA技术的新近发展已经导致在单个集成电路(IC)封装件中能够得到10万或更多的门的FPGA。
FPGA经常被用在固定于计算机系统的专用外设中,特别是在绘图应用中,其高速和可重构性产生了优点。例如,已经用FPGA技术实现了将位平面信息转换成串行数据流的图形显示器电子学和打印机绘图电子学。由于微处理器和微控制器对于位流的高速串行化/去串行化无效,故专用的超大规模集成(VLSI)电路被用于此目的。VLSI电路通常是门阵列,其掩模一旦设计了就决不修正,直到设计和实现另一种VLSI电路版本。VLSI电路具有高的掩模设计和生产用具的不重复工程(NRE)成本。FPGA提供了一种变通的解决办法,其优点包括设计和修改转向迅速以及可重构性。
由于在设计过程和版本升级过程中FPGA的设计能够被迅速地修正,且由于替换的逻辑结构可以得到支持,故满足实现和调整工艺的短设计周期(许多情况下短于1小时)的方法是所希望的。在可能有借助于修正逻辑而快速解决现场位置问题,但不准备在现场实现新逻辑设计的低水平行为的快速解决办法的情况下,使现场能够调试,也可能是可取的。
由于在目前FPGA中能够实现的电路的复杂性,故对于在FPGA中提供中间信号的测量,但不使用很多来自FPGA的FPGA输入/输出(I/O)插脚,存在着需求。
因此,提供一种用来跟踪FPGA中的逻辑状态的方法和装置,并用FPGA进一步在其实现中提供计算机外设的现场测试和设计调整,可能是可取的。
发明的概述
在一种用动态可重构测试电路来跟踪功能逻辑中的硬件状态的方法和装置中,达到了上述目的。一组或更多组可重构的测试电路被用来发现和排除故障。可以用软件跟踪程序来选择特定的测试电路,并可以用微控制器或微处理器来从测试电路读取测试信息。此信息可以与软件跟踪信息同步,提供软件和硬件的统一的跟踪历史。测试电路可以组合有计数器、事件检测器、比较器、以及使设计工程师或现场服务人员能够更容易地确定功能逻辑或软件中的问题的原因的其它各种各样测试电路。
在下列详细描述中,本发明的上述以及其它的目的、特点、和优点将变得明显。
附图简述
在所附权利要求中提出了被认为是本发明特征的新颖性特点。但结合附图参照示例性实施例的下列详细描述,将最好地理解本发明本身以及优选的使用模式、进一步的目的、及其优点。在这些附图中,相似的参考号表示相似的元件,且:
图1是具有网络兼容打印机的计算机网络的方框图,其中能够实现本发明的优选实施例;
图2是图1的网络兼容打印机的方框图;
图3是图2的网络兼容打印机中的PCI接口和彩色平面存储器模块的方框图;
图4是根据本发明优选实施例的图3的彩色平面存储器模块中的实现控制电路的FPGA的方框图;以及
图5是流程图,说明了根据本发明的优选实施例,用动态可重构测试电路来跟踪硬件状态的方法。
示例性实施例的描述
现参照附图,具体参照图1,示出了具有网络兼容打印机的计算机网络的方框图,其中能够实现本发明的优选实施例。应用服务器12被连接到具有工作站13和打印机14的网络15。应用服务器12可以执行工作站13请求的服务,诸如将对打印机14的打印请求并行联机。
在打印机14中,局部控制台27提供编程等用户接口能力,控制打印机14的工作,包括根据本发明选择和显示特定的测试模式。工作站13也可以通过网络控制测试模式和跟踪格式,且接口16也可以被用来显示本发明的跟踪结果。网络接口16提供了打印机到网络15的连接,并接收打印机命令和图形数据,网络接口16还返回打印机状态并询问网络15上的响应,包括根据本发明实施例的跟踪结果。打印服务器18对网络15起服务器作用,并可以执行所有的并行联机功能以及其它打印支持操作。打印机引擎19包括控制打印工作、转换图形输入数据、控制打印头/激光器位置和打印状态等的打印机14的各个部分。
现参照图2,示出了打印机14的详细方框图。网络接口16将网络15连接到打印服务器18中的处理器23A和23B。处理器23A和23B被连接到存储处理器23A和23B使用的数据和程序指令的存储器24。PCI总线28对处理器23A和23B、存储器24、局部控制台”进行连接。局部控制台17中有用来控制打印机14工作的触摸屏21和键盘22。
打印机引擎19包含根据本发明优选实施例的彩色平接口27A-D。彩色平接口27A-D被PCI接口26A和26B连接到PCI总线28。打印机引擎19控制打印机图形控制器25,以提供用来驱动激光打印机、喷墨打印机等的打印头的图形输出。
现参照图3,示出了图2的PCI接口26A和彩色平接口27A的细节。开始时,由构造ROM32构成PCI接口FPGA31。PCI接口FPGA的加电构造被预先构成,以便分别地从构造ROM 32读取FPGA构造信息。一旦包含在构造ROM 32中的构造信息被加载,PCI接口FPGA就实现PCI总线接口,并可以经由此接口被进一步构造。
彩色平接口27A还包含FPGA33。FPGA33由处理器23A或23B送到PCI接口31的构造图形数据构成。当用构造数据编程时,FPGA33包含测试电路35以及诸如光栅控制器34的功能电路。光栅控制器34经由PCI接口31,将图形/打印机存储器36对接到PCI总线23,使光栅控制器34能够接收图形数据并将其转换成打印机图形控制器25使用的图形/打印机存储器36中的数据。设计成由所需测试能力改变的测试电路,实际上可以被连接到光栅控制器34中的任何信号,使得能够进行新的测试、调试、以及光栅控制器34的监视。
为FPGA33中的信号的实时外部测量提供测试点37,且结果也可以经由PCI总线28上的PCI接口26A返回到处理器23A和23B,用来向用户显示调整的信息。
现参照图4,示出了根据本发明一个实施例的FPGA33的构造。接口29被连接到为PCI接口31连接到光栅控制器34的装置的接口电路4L来自光栅控制器的内部信号50、51和52被连接到测试电路35。这些测试电路可以按需要改变。通过FPGA设计软件产生设计,并产生可以存储在连接到网络15的永久存储器中的嵌入在存储器24的程序码中或选自可选地连接到FPGA33的构造RAM的二进图形文件。依赖于所需的特定测试或调整顺序或所要求的跟踪输出的等级(稀密情况),不同的构造可以被载入FPGA33。
在图4所示的FPGA33的构造中,示出了示例性测试电路35。某些元件可以对所有构造图形是共同的,而其它一些被用于特定的测试和调整操作。在外围设备的调整/设计过程中建立以后可以被用来维护或现场排除故障的这些测试电路库是有帮助的。可以从功能逻辑选择特定的点,并能够在测试电路35中实现特定的电路,使故障排除成为一个顺序过程,以新的构造图形下载到FPGA33,直至能够得到解决特定问题所需的信息。在包含根据本发明的测试电路的产品的生产过程中,提供较少的有关功能逻辑特定部分的测试细节,但提供有关功能逻辑整个工作的一般信息的构造是有用的。
寄存器阵列42中保存的并提供给接口29的信息,也可以根据错误检测而变化。例如,光栅控制器34可以包含用来检测奇偶错误、图形对象顺序错误、和图形对象类型错误的电路。依赖于被检测的错误的类型,不同的内部信号52的子集可以被锁存在寄存器阵列42中。特定信号的选择是根据错误的类型,以便提供此错误类型的最有用的信息,或所有的内部信号52能够被锁存,并改变跟踪程序的格式,以便以协助确定错误原因的形式来显示信息。跟踪程序的输出也能够在网络15上被传送,使得能够远程调试。互联网连接可以被用来提供可从互联网或外连网连接访问的图形或文本接口。
数据选择器44对接来自功能逻辑(光栅控制器34)的直接信号(direct signal)51以及来自寄存器阵列42的数据,这能够提供来自光栅控制器34的静态信号52。数据选择器44也选择来自诸如比较器45、计数器48、以及其它各种各样测试电路49的特定测试电路的数据。比较器45提供用来确定何时出现特定值的装置,例如当特定数据值或地址被光栅控制器34处理时产生一个输出。事件检测器47可以检测来自光栅控制器34的逻辑信号53的特定组合。计数器48能够被构造来计算已经发生了多少能够被事件检测器47检测的事件,或可以计算诸如某些其它时钟信号的转换,例如诸如奇偶错的事件之间的数据选通。计数器对于确定与数据有关的错误的根源也是有用的。例如,可以在测试电路35中实现计数器,以便确定哪个图形对象正被光栅控制器34处理以及错误发生时图形对象中准确地确定哪个数值正被处理。
数据选择器44的输出通过接口41被提供给接口29。于是,可以被数据选择器44选择的数值能够经由PCI接口26A在PCI总线28上被访问,从而被处理器23A和23B使用。
锁存器46被提供来选择测试点信号50,用来经由多路复用器43输出到FPGA33上的物理点。这使得能够从光栅控制器34选择信号的实时输出,用于逻辑分析器、振荡器、或其它设备。多路复用器33也能够被外部插脚连接控制,以控制到测试点信号50的内部节点输出的选择,代替锁存器46馈送的选择信号,或除了锁存器46馈送的选择信号之外,外部插脚能够馈送多路复用器选择信号。
现参照图5,示出了用根据本发明优选实施例的动态可重构测试电路来跟踪硬件状态的方法的流程图。此方法一般体现在打印机14中运行的软件跟踪程序中。
用户或软件程序选择一种输出跟踪格式(调试等级)(步骤60)。与跟踪格式一致地选择FPGA 33的逻辑构造(步骤61),并将此逻辑构造载入FPGA 33(步骤62)。外部测试点37的多路复用器输出被选择(步骤63)以提供调整所需的任何外部信号。当跟踪程序达到转储请求时(决定64),寄存器阵列内容被读取(步骤65),且跟踪程序将它们输出到显示器或作为一个文件或网络数据。若在执行过程中跟踪程序检测到一个错误,为此启动转储请求(决定66),则选定的或所有的寄存器阵列内容被读取(步骤67),并输出到显示器或作为一个文件或网络数据。多路复用器选择53以及硬件跟踪54和56的各个步骤被重复,直至跟踪程序终止或打印机被关闭(步骤68)。
虽然参照具体的实施例已经描述了本发明,但此描述不意味着构成限制。在参照本发明的描述之后,对于本技术领域的熟练人员来说,显然能够对所公开的实施例以及本发明的变通实施例作出各种各样的修正。因此设想能够作出这些修正而不偏离所附权利要求定义的本发明的构思与范围。
Claims (20)
1.一种用动态可重构测试电路来跟踪现场可编程逻辑电路中功能逻辑内的硬件状态的方法,所述方法包含下列步骤:
首先从多个用来跟踪所述功能逻辑工作的测试模式选择一种测试模式;
在选择测试模式的所述步骤之后,第二选择与所述被选择的测试模式一致的所述动态可重构测试电路的多个构造之一;以及
用所述被选择的构造,构成所述现场可编程逻辑电路。
2.根据权利要求1的方法,其中所述方法还包含下列步骤:
执行程序码的跟踪,以产生软件跟踪历史;
周期性地读取所述动态可重构测试电路中的寄存器组,以便响应于达到硬件跟踪请求的所述跟踪步骤而产生硬件跟踪记录;以及
与所述软件跟踪历史同步地记录所述寄存器的内容,以产生完整的跟踪历史。
3.根据权利要求2的方法,其中所述首先选择用来跟踪所述功能逻辑工作的测试模式的步骤,还选择所述硬件跟踪记录的输出格式。
4.根据权利要求2的方法,其中所述方法还包含检测与所述功能逻辑相关的错误的步骤,且其中所述硬件跟踪请求响应于所述检测到的错误而形成。
5.根据权利要求2的方法,其中所述动态可重构测试电路还包含用来对所述功能逻辑中的内部信号转换进行计数的计数器,其中所述方法还包含对内部信号的所述转换进行计数的步骤,且其中所述周期性读取所述寄存器组的步骤还读取所述计数器的值。
6.根据权利要求5的方法,其中所述动态可重构测试电路还包含用来检测所述功能逻辑中发生的事件的事件检测器,其中所述方法还包含检测所述功能逻辑中发生的事件的步骤,且其中所述周期性读取所述寄存器组的步骤还读取所述计数器的值,以确定所述事件之间已经发生的计数的数目。
7.根据地权利要求6的方法,其中所述事件检测器是以来检测所述功能逻辑中发生的错误的错误检测器,且其中所述检测事件的步骤对所述错误进行检测。
8.根据权利要求1的方法,其中所述方法还包含将所述构造图象发送到所述现场可编程逻辑电路,以构成所述动态可重构检测电路的步骤。
9.根据权利要求8的方法,其中所述将所述构造图象发送的步骤,借助于将数据写入到外围总线上的所述现场可编程逻辑电路而执行。
10.根据权利要求1的方法,其中所述方法还包含在所述功能逻辑中选择多个输出到所述现场可编程逻辑电路上的外部测试插脚的节点的步骤。
11.一种具有带功能逻辑的现场可编程逻辑电路的装置,所述装置还包含:
在所述现场可编程逻辑电路中实现的多个测试电路,其中用加载多个构造图象之一的来例示说明所述测试电路;以及
用来存储构成所述现场可编程逻辑电路的所述多个构造图象的存储器。
12.权利要求11的装置,还包含连接到所述现场可编程逻辑电路的用来接收所述构造图象的总线接口。
13.权利要求11的装置,其中所述现场可编程逻辑电路包括用来连接到外部测试设备的外部测试插脚,且其中至少一个所述构造图象构成所述现场可编程逻辑电路,以便从所述功能逻辑中的测试节点输出信号。
14.权利要求13的装置,还包含连接到所述现场可编程逻辑电路的用来接收所述构造图象并用来接收从多个可得到的测试节点中选择所述测试节点的选择字的总线接口。
15.权利要求13的装置,其中所述现场可编程逻辑电路包括构造成用来从多个可得到的测试节点中选择所述测试节点的选择器插脚的外部插脚。
16.权利要求11的装置,其中至少一个所述构造图象将所述现场可编程逻辑电路构造成包括用来提供所述功能逻辑中的信号的状态的寄存器,且其中所述功能逻辑包括连接到所述寄存器的用来对所述寄存器提供外部访问的接口。
17.权利要求13的装置,其中所述功能逻辑包括用来检测所述功能逻辑中发生的错误的错误检测器,且其中至少一个所述构造图象响应于所述错误检测器检测到一个错误而将所述现场可编程逻辑电路构造成包括将信息存储在所述寄存器中的电路。
18.一种用来控制电子设备的系统,它包含:
实现为现场可编程逻辑电路中的构造的功能逻辑;
用来执行程序指令以控制所述电子设备的处理器;以及
用来存储构成所述现场可编程逻辑电路的多个构造文件的存储器,其中所述处理器取回第一个所述多个构造文件,并借助于将所述第一构造文件传送到所述现场可编程逻辑电路而将所述现场可编程逻辑电路构造成包含测试电路。
19.根据权利要求18的系统,其中所述处理器将所述现场可编程逻辑电路构造成具有测试多路复用器,此多路复用器具有到所述现场可编程逻辑电路的用来将所述功能逻辑中的信号连接到被外部测试设备测量的所述外部插脚的连接。
20.根据权利要求18的系统,其中所述程序指令包括用来执行程序码以产生软件跟踪历史的装置、用来周期性地读取所述动态可重构测试电路中的寄存器组以响应于所述跟踪步骤达到硬件跟踪请求而产生硬件跟踪记录的装置、以及用来与所述软件跟踪历史同步地记录所述寄存器的内容以产生完整的跟踪历史的装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/631,130 | 2000-08-02 | ||
US09/631,130 US6542844B1 (en) | 2000-08-02 | 2000-08-02 | Method and apparatus for tracing hardware states using dynamically reconfigurable test circuits |
US09/631130 | 2000-08-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1336588A true CN1336588A (zh) | 2002-02-20 |
CN1201229C CN1201229C (zh) | 2005-05-11 |
Family
ID=24529882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB011247428A Expired - Fee Related CN1201229C (zh) | 2000-08-02 | 2001-08-01 | 用动态可重新配置的测试电路来跟踪硬件状态的方法和装置 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6542844B1 (zh) |
EP (1) | EP1178324B1 (zh) |
KR (1) | KR100420418B1 (zh) |
CN (1) | CN1201229C (zh) |
AT (1) | ATE306084T1 (zh) |
CA (1) | CA2354248C (zh) |
DE (1) | DE60113780T2 (zh) |
GB (1) | GB2368421A (zh) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1313930C (zh) * | 2002-11-22 | 2007-05-02 | 国际商业机器公司 | 虚拟层系统中的故障跟踪的方法和设备 |
CN100367232C (zh) * | 2004-01-08 | 2008-02-06 | 国际商业机器公司 | 通过增强的图形用户界面监视系统性能的方法和装置 |
CN100412801C (zh) * | 2003-09-30 | 2008-08-20 | 三洋电机株式会社 | 备有可重构电路的处理装置、集成电路装置 |
CN100437975C (zh) * | 2002-06-28 | 2008-11-26 | 富士通株式会社 | 集成电路,系统开发方法,和数据处理方法 |
CN100442244C (zh) * | 2004-05-12 | 2008-12-10 | Nxp股份有限公司 | 具有跟踪协处理器的数据处理设备、系统和方法 |
CN1993679B (zh) * | 2004-08-04 | 2010-05-26 | 罗伯特·博世有限公司 | 执行计算机程序的方法、操作系统和计算设备 |
CN101976431A (zh) * | 2010-11-02 | 2011-02-16 | 公安部第三研究所 | 一种基于动态可重构技术的通用图像处理平台及其实现方法 |
CN108388516A (zh) * | 2018-03-14 | 2018-08-10 | 上海微小卫星工程中心 | 可重构fpga软件的专用验证测试系统及方法 |
CN109032850A (zh) * | 2017-06-09 | 2018-12-18 | 横河电机株式会社 | 现场装置调试系统和现场装置调试方法 |
CN113168456A (zh) * | 2018-12-03 | 2021-07-23 | 惠普发展公司,有限责任合伙企业 | 逻辑电路 |
CN113168458A (zh) * | 2018-12-03 | 2021-07-23 | 惠普发展公司,有限责任合伙企业 | 逻辑电路系统 |
Families Citing this family (90)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7266725B2 (en) | 2001-09-03 | 2007-09-04 | Pact Xpp Technologies Ag | Method for debugging reconfigurable architectures |
DE19651075A1 (de) * | 1996-12-09 | 1998-06-10 | Pact Inf Tech Gmbh | Einheit zur Verarbeitung von numerischen und logischen Operationen, zum Einsatz in Prozessoren (CPU's), Mehrrechnersystemen, Datenflußprozessoren (DFP's), digitalen Signal Prozessoren (DSP's) oder dergleichen |
DE19654595A1 (de) | 1996-12-20 | 1998-07-02 | Pact Inf Tech Gmbh | I0- und Speicherbussystem für DFPs sowie Bausteinen mit zwei- oder mehrdimensionaler programmierbaren Zellstrukturen |
EP1329816B1 (de) | 1996-12-27 | 2011-06-22 | Richter, Thomas | Verfahren zum selbständigen dynamischen Umladen von Datenflussprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o.dgl.) |
US6542998B1 (en) | 1997-02-08 | 2003-04-01 | Pact Gmbh | Method of self-synchronization of configurable elements of a programmable module |
US8686549B2 (en) | 2001-09-03 | 2014-04-01 | Martin Vorbach | Reconfigurable elements |
DE19861088A1 (de) | 1997-12-22 | 2000-02-10 | Pact Inf Tech Gmbh | Verfahren zur Reparatur von integrierten Schaltkreisen |
EP1228440B1 (de) | 1999-06-10 | 2017-04-05 | PACT XPP Technologies AG | Sequenz-partitionierung auf zellstrukturen |
US6839894B1 (en) | 1999-11-19 | 2005-01-04 | Oracle International Corporation | Method and apparatus for debugging a software program using dynamic debug patches and copy on write views |
US6671825B1 (en) | 1999-11-19 | 2003-12-30 | Oracle International Corporation | Method and apparatus for debugging a software program |
US6671826B1 (en) | 1999-11-19 | 2003-12-30 | Oracle International Corporation | Fast database state dumps to file for deferred analysis of a database |
US6745344B1 (en) * | 1999-11-19 | 2004-06-01 | Oracle International Corporation | Debug and data collection mechanism utilizing a difference in database state by using consecutive snapshots of the database state |
ATE476700T1 (de) | 2000-06-13 | 2010-08-15 | Richter Thomas | Pipeline ct-protokolle und -kommunikation |
US7595659B2 (en) * | 2000-10-09 | 2009-09-29 | Pact Xpp Technologies Ag | Logic cell array and bus system |
US8058899B2 (en) | 2000-10-06 | 2011-11-15 | Martin Vorbach | Logic cell array and bus system |
US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
US6681354B2 (en) * | 2001-01-31 | 2004-01-20 | Stmicroelectronics, Inc. | Embedded field programmable gate array for performing built-in self test functions in a system on a chip and method of operation |
US20070299993A1 (en) * | 2001-03-05 | 2007-12-27 | Pact Xpp Technologies Ag | Method and Device for Treating and Processing Data |
WO2005045692A2 (en) | 2003-08-28 | 2005-05-19 | Pact Xpp Technologies Ag | Data processing device and method |
US7844796B2 (en) | 2001-03-05 | 2010-11-30 | Martin Vorbach | Data processing device and method |
US7444531B2 (en) | 2001-03-05 | 2008-10-28 | Pact Xpp Technologies Ag | Methods and devices for treating and processing data |
US9037807B2 (en) | 2001-03-05 | 2015-05-19 | Pact Xpp Technologies Ag | Processor arrangement on a chip including data processing, memory, and interface elements |
JP2004533691A (ja) | 2001-06-20 | 2004-11-04 | ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト | データを処理するための方法 |
US7996827B2 (en) | 2001-08-16 | 2011-08-09 | Martin Vorbach | Method for the translation of programs for reconfigurable architectures |
WO2003016549A2 (en) * | 2001-08-17 | 2003-02-27 | Incyte Genomics, Inc. | Nucleic-acid associated proteins |
US7434191B2 (en) | 2001-09-03 | 2008-10-07 | Pact Xpp Technologies Ag | Router |
US8686475B2 (en) | 2001-09-19 | 2014-04-01 | Pact Xpp Technologies Ag | Reconfigurable elements |
US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
US7512931B2 (en) * | 2001-11-13 | 2009-03-31 | National Instruments Corporation | Graphical program nodes for implementing a measurement state model |
US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
US6898703B1 (en) * | 2001-11-19 | 2005-05-24 | Cypress Semiconductor Corporation | System and method for creating a boot file utilizing a boot template |
US7844437B1 (en) | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
US6971004B1 (en) * | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
US6701508B1 (en) * | 2001-11-19 | 2004-03-02 | Cypress Semiconductor Corporation | Method and system for using a graphics user interface for programming an electronic device |
WO2003060747A2 (de) | 2002-01-19 | 2003-07-24 | Pact Xpp Technologies Ag | Reconfigurierbarer prozessor |
TW548419B (en) * | 2002-02-01 | 2003-08-21 | Via Tech Inc | Circuit structure of integrated graphing function chip and its test method |
AU2003214003A1 (en) | 2002-02-18 | 2003-09-09 | Pact Xpp Technologies Ag | Bus systems and method for reconfiguration |
US8914590B2 (en) | 2002-08-07 | 2014-12-16 | Pact Xpp Technologies Ag | Data processing method and device |
US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
KR100445636B1 (ko) * | 2002-06-17 | 2004-08-25 | 삼성전자주식회사 | 에프피지에이와 다수개의 프로그램 가능한 메모리모듈들을 이용한 컴퓨터 시스템 테스트 장치 및 그 테스트방법 |
US7657861B2 (en) | 2002-08-07 | 2010-02-02 | Pact Xpp Technologies Ag | Method and device for processing data |
AU2003286131A1 (en) | 2002-08-07 | 2004-03-19 | Pact Xpp Technologies Ag | Method and device for processing data |
JP4388895B2 (ja) | 2002-09-06 | 2009-12-24 | ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト | リコンフィギュアラブルなシーケンサ構造 |
US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
KR100498451B1 (ko) * | 2002-10-17 | 2005-07-01 | 삼성전자주식회사 | 하드디스크 드라이브의 에러 정보 제공 방법 및 이에적합한 하드디스크 드라이브 그리고 이를 적용한 정보처리 장치 |
US7310728B2 (en) * | 2003-11-24 | 2007-12-18 | Itt Manufacturing Enterprises, Inc. | Method of implementing a high-speed header bypass function |
KR100546764B1 (ko) * | 2003-12-05 | 2006-01-26 | 한국전자통신연구원 | 재구성 데이터 메모리 관리 방법 및 장치 |
US20050188266A1 (en) * | 2004-01-27 | 2005-08-25 | Brian Johnson | System and method using a programmable device for capturing signals from a device during testing |
US7295049B1 (en) | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
US20060015314A1 (en) * | 2004-06-30 | 2006-01-19 | International Business Machines Corporation | Methods, systems and program products for annotating system traces with control program information and presenting annotated system traces |
US8069436B2 (en) | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
US8286125B2 (en) | 2004-08-13 | 2012-10-09 | Cypress Semiconductor Corporation | Model for a hardware device-independent method of defining embedded firmware for programmable systems |
US7817293B2 (en) * | 2005-01-07 | 2010-10-19 | Infoprint Solutions Company, Llc | Trace and debug tool for high speed printer systems |
US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
WO2006089352A1 (en) * | 2005-02-22 | 2006-08-31 | United Electrical Software P/L | Method and system for monitoring computer systems |
US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
US8089461B2 (en) | 2005-06-23 | 2012-01-03 | Cypress Semiconductor Corporation | Touch wake for electronic devices |
US7650539B2 (en) * | 2005-06-30 | 2010-01-19 | Microsoft Corporation | Observing debug counter values during system operation |
EP1974265A1 (de) | 2006-01-18 | 2008-10-01 | PACT XPP Technologies AG | Hardwaredefinitionsverfahren |
US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
US7693257B2 (en) * | 2006-06-29 | 2010-04-06 | Accuray Incorporated | Treatment delivery optimization |
US7737724B2 (en) * | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
US8516025B2 (en) | 2007-04-17 | 2013-08-20 | Cypress Semiconductor Corporation | Clock driven dynamic datapath chaining |
US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
US8065653B1 (en) | 2007-04-25 | 2011-11-22 | Cypress Semiconductor Corporation | Configuration of programmable IC design elements |
US20080276129A1 (en) * | 2007-05-02 | 2008-11-06 | International Business Machines Corporation | Software tracing |
US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
US8296092B2 (en) * | 2008-08-15 | 2012-10-23 | International Business Machines Corporation | Platform specific test for computing hardware |
US20100100786A1 (en) * | 2008-10-17 | 2010-04-22 | International Business Machines Corporation | Serial test mode of an integrated circuit (ic) |
US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
US7969171B1 (en) | 2010-01-06 | 2011-06-28 | General Electric Company | Test circuit and system |
JP6613723B2 (ja) * | 2015-08-27 | 2019-12-04 | 富士ゼロックス株式会社 | 電子機器 |
CN112214373B (zh) * | 2020-09-17 | 2022-04-12 | 上海金仕达软件科技有限公司 | 硬件监控方法、装置及电子设备 |
CN114124389B (zh) * | 2021-11-09 | 2023-08-11 | 国网山东省电力公司电力科学研究院 | 一种基于可重构计算的国密算法fpga部署方法及系统 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5755456A (en) * | 1980-09-19 | 1982-04-02 | Hitachi Ltd | Career recording system |
US4435759A (en) * | 1981-06-15 | 1984-03-06 | International Business Machines Corporation | Hardware monitor for obtaining processor software/hardware interrelationships |
US4510572A (en) * | 1981-12-28 | 1985-04-09 | Data I/O Corporation | Signature analysis system for testing digital circuits |
US4847839A (en) | 1987-08-26 | 1989-07-11 | Honeywell Inc. | Digital registers with serial accessed mode control bit |
US5452231A (en) | 1988-10-05 | 1995-09-19 | Quickturn Design Systems, Inc. | Hierarchically connected reconfigurable logic assembly |
US5109353A (en) | 1988-12-02 | 1992-04-28 | Quickturn Systems, Incorporated | Apparatus for emulation of electronic hardware system |
FR2648916B1 (fr) | 1989-06-27 | 1991-09-06 | Cit Alcatel | Agencement de test de cartes a circuit imprime et son application au test de cartes a circuit imprime formant un equipement de multiplexage-demultiplexage de signaux numeriques |
US5499192A (en) | 1991-10-30 | 1996-03-12 | Xilinx, Inc. | Method for generating logic modules from a high level block diagram |
US5475830A (en) | 1992-01-31 | 1995-12-12 | Quickturn Design Systems, Inc. | Structure and method for providing a reconfigurable emulation circuit without hold time violations |
US5475624A (en) | 1992-04-30 | 1995-12-12 | Schlumberger Technologies, Inc. | Test generation by environment emulation |
JP2746502B2 (ja) | 1992-08-20 | 1998-05-06 | 三菱電機株式会社 | 半導体集積回路装置の製造装置及び製造方法並びに電子回路装置 |
US5497498A (en) * | 1992-11-05 | 1996-03-05 | Giga Operations Corporation | Video processing module using a second programmable logic device which reconfigures a first programmable logic device for data transformation |
US5596742A (en) | 1993-04-02 | 1997-01-21 | Massachusetts Institute Of Technology | Virtual interconnections for reconfigurable logic systems |
DE4415398C2 (de) | 1994-05-03 | 1998-07-02 | Siemens Ag | Testgerät für Schnittstellen |
US5613061A (en) | 1994-09-12 | 1997-03-18 | Verilink Corporation | Network controller with reconfigurable program logic circuits capable of performing both channel service and testing functions |
US5640107A (en) | 1995-10-24 | 1997-06-17 | Northrop Grumman Corporation | Method for in-circuit programming of a field-programmable gate array configuration memory |
US5654650A (en) | 1995-12-11 | 1997-08-05 | Hewlett-Packard Company | High throughput FPGA control interface |
US5991907A (en) | 1996-02-02 | 1999-11-23 | Lucent Technologies Inc. | Method for testing field programmable gate arrays |
US5764079A (en) * | 1996-03-11 | 1998-06-09 | Altera Corporation | Sample and load scheme for observability of internal nodes in a PLD |
US5673198A (en) | 1996-03-29 | 1997-09-30 | Xilinx, Inc. | Concurrent electronic circuit design and implementation |
US5870410A (en) * | 1996-04-29 | 1999-02-09 | Altera Corporation | Diagnostic interface system for programmable logic system development |
GB2318665B (en) | 1996-10-28 | 2000-06-28 | Altera Corp | Work group computing for electronic design automation |
US5946219A (en) | 1996-10-30 | 1999-08-31 | Atmel Corporation | Method and system for configuring an array of logic devices |
US5844917A (en) | 1997-04-08 | 1998-12-01 | International Business Machines Corporation | Method for testing adapter card ASIC using reconfigurable logic |
US5978862A (en) | 1997-08-08 | 1999-11-02 | Toshiba America Information Systems, Inc. | PCMCIA card dynamically configured in first mode to program FPGA controlling application specific circuit and in second mode to operate as an I/O device |
US6286114B1 (en) * | 1997-10-27 | 2001-09-04 | Altera Corporation | Enhanced embedded logic analyzer |
US6016563A (en) * | 1997-12-30 | 2000-01-18 | Fleisher; Evgeny G. | Method and apparatus for testing a logic design of a programmable logic device |
-
2000
- 2000-08-02 US US09/631,130 patent/US6542844B1/en not_active Expired - Fee Related
-
2001
- 2001-04-27 GB GB0110357A patent/GB2368421A/en not_active Withdrawn
- 2001-07-11 DE DE60113780T patent/DE60113780T2/de not_active Expired - Lifetime
- 2001-07-11 EP EP01305974A patent/EP1178324B1/en not_active Expired - Lifetime
- 2001-07-11 AT AT01305974T patent/ATE306084T1/de not_active IP Right Cessation
- 2001-07-20 KR KR10-2001-0043680A patent/KR100420418B1/ko not_active IP Right Cessation
- 2001-07-27 CA CA002354248A patent/CA2354248C/en not_active Expired - Fee Related
- 2001-08-01 CN CNB011247428A patent/CN1201229C/zh not_active Expired - Fee Related
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100437975C (zh) * | 2002-06-28 | 2008-11-26 | 富士通株式会社 | 集成电路,系统开发方法,和数据处理方法 |
CN1313930C (zh) * | 2002-11-22 | 2007-05-02 | 国际商业机器公司 | 虚拟层系统中的故障跟踪的方法和设备 |
CN100412801C (zh) * | 2003-09-30 | 2008-08-20 | 三洋电机株式会社 | 备有可重构电路的处理装置、集成电路装置 |
CN100367232C (zh) * | 2004-01-08 | 2008-02-06 | 国际商业机器公司 | 通过增强的图形用户界面监视系统性能的方法和装置 |
CN100442244C (zh) * | 2004-05-12 | 2008-12-10 | Nxp股份有限公司 | 具有跟踪协处理器的数据处理设备、系统和方法 |
US7707395B2 (en) | 2004-05-12 | 2010-04-27 | Nxp B.V. | Data processing system with trace co-processor |
CN1993679B (zh) * | 2004-08-04 | 2010-05-26 | 罗伯特·博世有限公司 | 执行计算机程序的方法、操作系统和计算设备 |
CN101976431A (zh) * | 2010-11-02 | 2011-02-16 | 公安部第三研究所 | 一种基于动态可重构技术的通用图像处理平台及其实现方法 |
CN109032850A (zh) * | 2017-06-09 | 2018-12-18 | 横河电机株式会社 | 现场装置调试系统和现场装置调试方法 |
CN109032850B (zh) * | 2017-06-09 | 2023-07-21 | 横河电机株式会社 | 现场装置调试系统和现场装置调试方法 |
CN108388516A (zh) * | 2018-03-14 | 2018-08-10 | 上海微小卫星工程中心 | 可重构fpga软件的专用验证测试系统及方法 |
CN108388516B (zh) * | 2018-03-14 | 2021-07-23 | 上海微小卫星工程中心 | 可重构fpga软件的专用验证测试系统 |
CN113168456A (zh) * | 2018-12-03 | 2021-07-23 | 惠普发展公司,有限责任合伙企业 | 逻辑电路 |
CN113168458A (zh) * | 2018-12-03 | 2021-07-23 | 惠普发展公司,有限责任合伙企业 | 逻辑电路系统 |
US11738562B2 (en) | 2018-12-03 | 2023-08-29 | Hewlett-Packard Development Company, L.P. | Logic circuitry |
Also Published As
Publication number | Publication date |
---|---|
DE60113780T2 (de) | 2006-06-22 |
CA2354248A1 (en) | 2002-02-02 |
CN1201229C (zh) | 2005-05-11 |
KR20020011870A (ko) | 2002-02-09 |
EP1178324A2 (en) | 2002-02-06 |
DE60113780D1 (de) | 2005-11-10 |
CA2354248C (en) | 2006-09-19 |
GB2368421A (en) | 2002-05-01 |
ATE306084T1 (de) | 2005-10-15 |
KR100420418B1 (ko) | 2004-03-04 |
EP1178324A3 (en) | 2004-01-07 |
US6542844B1 (en) | 2003-04-01 |
EP1178324B1 (en) | 2005-10-05 |
GB0110357D0 (en) | 2001-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1201229C (zh) | 用动态可重新配置的测试电路来跟踪硬件状态的方法和装置 | |
US3771131A (en) | Operating condition monitoring in digital computers | |
US8140925B2 (en) | Method and apparatus to debug an integrated circuit chip via synchronous clock stop and scan | |
Thompson et al. | Specification-based prototyping for embedded systems | |
US4312066A (en) | Diagnostic/debug machine architecture | |
US5561762A (en) | Malicious fault list generation method | |
US7613954B2 (en) | Test executive with stack corruption detection | |
CN101295173B (zh) | 可编程控制器的模拟装置 | |
US20150234730A1 (en) | Systems and methods for performing software debugging | |
US7185293B1 (en) | Universal hardware device and method and tools for use therewith | |
CN109358975A (zh) | 一种软件运行异常的分析方法、装置、电子设备及存储介质 | |
JP3176482B2 (ja) | 論理シミュレーション装置 | |
US7266791B2 (en) | High level synthesis device, method for generating a model for verifying hardware, method for verifying hardware, control program, and readable recording medium | |
US8060793B2 (en) | Processor operation inspection system and operation inspection circuit | |
CN101784905B (zh) | 用于对片上系统的制造进行控制的设计信息的验证 | |
KR100329253B1 (ko) | 스캔테스트장치 | |
Thompson et al. | An integrated development environment for prototyping safety critical systems | |
US11244096B2 (en) | Simulating operation of an electronic device tracing using port mirroring | |
US11169895B2 (en) | Emulation latch to capture state | |
JP3139738B2 (ja) | 論理回路 | |
JP5937530B2 (ja) | ソフトエラー解析装置、エラー情報作成装置 | |
Boué et al. | Early Experimental Verification of Fault Tolerance: The VHDL-base Fault Injection Tool MEFISTO-L | |
SU1182566A2 (ru) | Устройство дл управлени тренажером операторов систем управлени | |
KR940007834B1 (ko) | 다중처리기 시스템의 하드웨어장치 및 운영체제 신뢰성 시험방법 | |
JP2004302727A (ja) | Fpgaの動作チェック方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050511 Termination date: 20200801 |
|
CF01 | Termination of patent right due to non-payment of annual fee |