KR100420418B1 - 필드 프로그램 가능 로직 회로 내의 기능 로직의 하드웨어 상태 추적 방법 및 전자 장치 제어 시스템 - Google Patents
필드 프로그램 가능 로직 회로 내의 기능 로직의 하드웨어 상태 추적 방법 및 전자 장치 제어 시스템 Download PDFInfo
- Publication number
- KR100420418B1 KR100420418B1 KR10-2001-0043680A KR20010043680A KR100420418B1 KR 100420418 B1 KR100420418 B1 KR 100420418B1 KR 20010043680 A KR20010043680 A KR 20010043680A KR 100420418 B1 KR100420418 B1 KR 100420418B1
- Authority
- KR
- South Korea
- Prior art keywords
- test
- hardware
- field programmable
- programmable logic
- circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/25—Testing of logic operation, e.g. by logic analysers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318516—Test of programmable logic devices [PLDs]
- G01R31/318519—Test of field programmable gate arrays [FPGA]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
본 발명은 동적 재구성 가능 테스트 회로를 사용하여 하드웨어 상태를 추적하는 방법 및 장치에 관한 것으로서 필드 프로그램 가능 로직 어레이(FPGA) 내에서 구현되는 기능 로직(functional logic)에 대해 개선된 디버깅 및 수리 능력을 제공한다. 특정 테스트 로직 구성(special test logic configurations)은 FPGA를 사용하여 시스템의 디버깅을 증진시킬 수 있다. 레지스터는 추적 프로그램에 의한 액세스를 위한 내부 신호의 스냅샷을 포착하기 위해 사용되고, 테스트 멀티플렉서는 외부 테스트 장치와 함께 사용하기 위한 테스트 핀에 실시간 출력을 제공하기 위해 사용된다. FPGA가 사용되는 시스템에서 실행되는 추적 프로그램을 이용하여 하드웨어 스냅샷 정보를 인출함으로써, 소프트웨어 및 하드웨어 디버깅이 조정되어, 전체 시스템 동작의 정교한 모델을 제공하게 된다. 특정 테스트 회로는 특정 테스트 로직 구성 내에서 사용되어 여러 가지 이벤트 및 에러의 검출을 가능하게 한다. 카운터는 시스템 프로세서 실행이 하드웨어 추적 포인트에 도달하거나 이벤트가 발생할 때 카운터 값을 포착하기 위해 사용된다. 비교기는 특정 데이터 또는 어드레스 값을 검출하기 위해 사용되고, 이벤트 검출기는 기능 로직 내에서 발생하는 특정 로직 값의 조합을 검출하기 위해 사용된다.
Description
본 발명은 일반적으로 필드 프로그램 가능 게이트 어레이(FPGA, field programmable gate array) 내에 구현된 내장형 테스트 회로에 관한 것으로, 특히 FPGA 내의 하드웨어 상태를 추적(tracing)하는 방법 및 장치에 관한 것이다.
필드 프로그램가능 게이트 어레이(FPGA)는 2진 정보의 다운로드를 통해 로직 회로를 재구성할 수 있도록 함으로써 로직 설계 구현시의 융통성을 제공한다. 최근의 FPGA 기술 발달은 하나의 집적회로(IC) 패키지 내에 100,000개 이상의 게이트를 갖는 FPGA를 이용 가능하게 하고 있다.
FPGA는 컴퓨터에 장착되는 전용 주변 장치, 특히 고속이며 재구성이 유리한 그래픽 애플리케이션 내에서 종종 사용된다. 예를 들면, 비트 단위 정보(bit-plane information)를 직렬 데이터 스트림으로 변환하는 그래픽 디스플레이 전자 기술과 프린터 그래픽 전자 기술은 FPGA 기술을 사용하여 구현되어 왔다. 마이크로프로세서 및 마이크로컨트롤러는 비트스트림의 고속 직렬화/직렬화 해제(high-speed serialization/de-serialization)에 효과적이지 않기 때문에, 전용 초고밀도 집적 회로(VLSI circuit)가 이 목적을 위해 사용된다. 전형적으로 VLSI 회로는 게이트 어레이로서, 한번 설계되면 VLSI 회로의 다른 버전(version)이 설계되고 검증될 때까지 결코 변경되지 않는 마스크(mask)를 갖는다. VLSI 회로는 마스크 설계와 생산 설비에 대해 높은 비 회귀성 엔지니어링 비용(non-recurring engineering cost : NRE cost)을 갖는다. FPGA는 빠른 설계 및 변형 시간(design and modification turn-around)과 재 구성력을 포함하는 또 다른 솔루션(solution)을 제공한다.
FPGA 설계는 설계 과정 동안 그리고 버전 업그레이드를 위해 신속히 변경될 수 있고 또 다른 로직 구성이 지원될 수 있기 때문에, 검증 및 디버깅 프로세스에 대해 짧은 설계 변환 주기(대부분 1시간 미만)를 갖는 방법이 바람직할 것이다. 또한, 로직을 변경함에 의한 필드 사이트(field site) 문제에 대한 빠른 해결책은 있지만 그 필드에서 새로운 로직 설계의 로우 레벨 동작(low-level behavior)을 검증할 빠른 방법이 없는 경우에는 필드 디버깅을 하도록 하는 것이 바람직하다.
현재 FPGA에서 구현될 수 있는 회로의 복잡성 때문에, FPGA로부터의 수많은 입력/출력 핀(I/O pins)을 사용하지 않고, FPGA 내에서 매개 신호의 측정을 제공할 필요가 있다.
따라서, FPGA내의 로직 상태를 추적하는 방법과 장치를 제공하고, 나아가 이들을 구현하여 FPGA를 사용하는 컴퓨터 주변 장치의 필드 테스팅 및 설계 디버깅을 위한 방법과 장치를 제공하는 것이 바람직하다.
전술한 목적은 동적 재구성 가능한 테스트 회로를 사용하여 기능 로직 내의 하드웨어 상태를 추적하는 방법과 장치로 달성될 수 있다. 하나 이상의 재구성 가능한 테스트 회로 세트는 디버깅과 수리(troubleshooting)를 위한 측정을 하는 데 사용된다. 개개의 테스트 회로는 소프트웨어 추적 프로그램에 의해 선택될 수 있고, 테스트 정보는 마이크로컨트롤러 또는 마이크로프로세서에 의해 테스트 회로로부터 판독될 수 있다. 이 테스트 정보는 소프트웨어 추적 정보와 동기화되어, 단일화된 소프트웨어 및 하드웨어 추적 히스토리(trace history)를 제공한다. 테스트 회로는, 설계 엔지니어 혹은 필드 서비스 업자가 기능 로직 혹은 소프트웨어 내의 문제 원인을 더 빨리 판단할 수 있도록 하는 카운터, 이벤트 검출기(event detectors), 비교기 및 다른 여러 가지 테스트 회로를 포함할 수 있다.
본 발명의 전술한 것뿐만 아니라 부가적인 목적, 특징 및 이점은 후속하는 상세한 설명에서 명백해질 것이다.
도 1은 본 발명의 바람직한 실시예가 구현될 수 있는, 네트워크 공유 프린터를 구비한 컴퓨터 네트워크의 블록도,
도 2는 도 1의 네트워크 공유 프린터의 블록도,
도 3은 도 2의 네트워크 공유 프린터 내의 PCI 인터페이스와 컬러 플레인 모듈(color plane module)의 블록도,
도 4는 본 발명의 바람직한 실시예에 따라 도 3의 컬러 플레인 메모리 모듈 내에서 제어 회로를 구현하는 FPGA의 블록도,
도 5는 본 발명의 바람직한 실시예에 따라 동적 구성가능 제어 회로를 사용하여 하드웨어 상태를 추적(tracing)하는 방법을 도시한 흐름도.
도면의 주요 부분에 대한 부호의 설명
12 : 애플리케이션 서버
13 : 워크스테이션 14 : 프린터
15 : 네트워크 16 : 인터페이스
17 : 로컬 제어 콘솔 18 : 프린터 서버
19 : 프린터 엔진 21 : 터치 스크린
22 : 키패드 23A, 23B : 프로세서
24 : 메모리 25 : 프린터 그래픽 제어기
26A, 26B : PCI 인터페이스
27A 내지 27D : 컬러 플레인 인터페이스
28 : PCI 버스 29 : 인터페이스
31 : PCI 인터페이스 FPGA 32 : 구성 롬
33 : 컬러 플레인 인터페이스 FPGA 34 : 래스터 제어기
35 : 테스트 회로 36 : 그래픽/프린터 메모리
37 : 테스트 포인트 41 : 인터페이스 회로
42 : 레지스터 어레이 43 : 멀티플렉서
44 : 데이터 선택기 45 : 비교기
46 : 래치 47 : 이벤트 검출기
48 : 카운터 49 : 기타 여러가지 테스트 회로
50 : 래스터 제어기로부터의 테스트 포인트 신호
51 : 래스터 제어기로부터의 직류 신호
52 : 래스터 제어기로부터의 정적 신호
53 : 특정 조합의 로직 신호
본 발명의 특징이라 생각되는 새로운 형태가 첨부된 청구항에 나타나 있다. 그러나, 본 발명 자체뿐만 아니라 본 발명의 바람직한 사용 모드, 또 다른 목적 및 이점은 구성 요소를 지칭하는 숫자가 기입된 첨부된 도면과 함께 읽을 때 후속하는 구체적 실시예의 상세한 설명을 참조함으로써 가장 잘 이해될 수 있을 것이다.
도면, 특히 도 1을 참조하면, 본 발명의 바람직한 실시예가 구현되는, 네트워크 공유 프린터를 갖는 컴퓨터 네트워크의 블록도가 도시되어 있다. 애플리케이션 서버(application sever)(12)는 워크스테이션(workstation)(13)과 프린터(14)를 갖는 네트워크(15)에 접속되어 있다. 애플리케이션 서버(12)는 워크스테이션(13)에 의해 요청된 서비스, 가령 프린터에 타겟된(targeted) 프린터 요청의 스풀링(spooling a print request)을 수행할 수도 있다.
프린터(14) 내의 로컬 제어 콘솔(local control console)(17)은 본 발명에 따라 특정 테스트 모드의 선택 및 디스플레이를 포함하여 프린터(14)의 동작을 프로그래밍하거나 제어하는 사용자 인터페이스 기능을 제공한다. 또한, 워크스테이션(13)은 네트워크를 통해 테스트 모드와 추적 포맷을 제어하고, 인터페이스(16)는 본 발명의 추적 결과를 디스플레이하기 위해 사용된다. 네트워크 인터페이스(16)는 네트워크(15)에 프린터 접속을 제공하고 프린터 명령과 그래픽 데이터를 수신하며, 본 발명의 실시예에 따른 추적 결과를 포함하여 프린터 상태와 질의 응답(query response)을 네트워크(15)에 송신한다. 프린터 서버(18)는 네트워크(15)에 대해 서버(server)로서 동작하고 모든 스풀링 기능과 기타 프린터 지원 동작을 수행할 수 있다. 프린터 엔진(19)은 프린트 동작을 제어하고, 그래픽 입력 데이터를 변환하며, 프린터 헤드/레이저 위치 및 프린터 상태 등을 제어하는 프린터(14)의 부분들을 포함한다.
도 2는 프린터(14)의 상세한 블록도를 도시하고 있다. 네트워크 인터페이스(16)는 네트워크(15)를 프린터 서버(18) 내의 프로세서(23A, 24B)에 접속시킨다. 프로세서(23A, 23B)는 프로세서(23A, 24B)가 사용하는 데이터와 프로그램 인스트럭션을 저장하는 메모리(24)에 접속된다. PCI 버스(28)는 프로세서(23A, 23B)와 메모리(24)를 로컬 제어 콘솔(17)에 접속시킨다. 프린터(14) 동작을 제어하는 터치 스크린(21)과 키패드(keypad)(22)는 로컬 제어 콘솔(17) 내에 있다.
프린터 엔진(19)은 본 발명의 바람직한 실시예에 따른 컬러 플레인 인터페이스(27A 내지 27D)를 갖는다. 컬러 플레인 인터페이스(27A 내지 27D)는 PCI 인터페이스(26A, 26B)에 의해 PCI 버스(28)에 접속된다. 프린터 엔진(19)은 프린터 그래픽 제어기(25)를 제어하여 레이저 프린터, 잉크젯 프린터 등의 프린터 헤드를 구동하기 위한 그래픽 출력을 제공한다.
도 3은 도 2의 PCI 인터페이스(26A) 및 컬러 플레인 인터페이스(27A)의 세부를 도시하고 있다. PCI 인터페이스 FPGA(31)는 개시시에 구성 롬(Configuration ROM)(32)에 의해 구성된다. PCI 인터페이스 FPGA의 파워업(power-up) 구성(configuration)은 각각 구성 롬(32)으로부터 FPGA 구성 정보를 판독하기 위해 사전 구성된다(pre-configured). 일단 구성 롬(32) 내에 포함된 구성은 로드(load)되면, PCI 인터페이스 FPGA(31)는 PCI 버스 인터페이스를 구현하며, 그리고 이 인터페이스를 통해 구성될 수도 있다.
또한 컬러 플레인 인터페이스(27A)는 FPGA(33)을 포함한다. FPGA(33)는 프로세서(23A 또는 23B)에 의해 PCI 인터페이스로 전송된 구성 이미지 데이터에 의해 구성된다. 구성 데이터를 이용하여 프로그램될 때, FPGA(33)는 래스터 제어기(Raster controller)(34)와 같은 기능 회로뿐만 아니라 테스트 회로(35)를 포함한다. 래스터 제어기(34)는 그래픽/프린터 메모리(36)를 PCI 인터페이스(31)를 통해 PCI 버스(28)에 접속시켜, 그래픽 데이터를 수신하고 그 데이터를 프린터 그래픽 제어기(25)가 사용하도록 그래픽/프린터 메모리(36) 내의 데이터로 변환한다. 원하는 테스트 기능에 따라 설계가 변경되는 테스트 회로(35)는 실제로 래스터 제어기(34) 내의 소정의 신호에 접속되어, 래스터 제어기(34)가 개선된 테스팅, 디버깅 및 모니터링을 하도록 한다.
테스트 포인트(37)는 FPGA(33) 내에 있는 신호의 실시간 외부 측정을 위해 제공되고, 또한 그 결과는 사용자에게 디버깅 정보를 디스플레이 하기 위해 PCI 인터페이스(26A)를 경유하여 PCI 버스(28)를 지나 프로세서(23A, 23B)로 송신될 수 있다.
도 4는 본 발명의 실시예에 따른 FPGA(33)의 구성을 도시하고 있다. 인터페이스(29)는 PCI 인터페이스(31)가 래스터 제어기(34)와 통신하기 위한 수단을 제공하는 인터페이스 회로(41)에 접속되어 있다. 래스터 제어기로부터의 내부 신호(50, 51, 52)는 테스트 회로(35)에 접속되어 있다. 이들 테스트 회로는 필요에 따라 변경될 수 있다. 설계는 FPGA 설계 소프트웨어를 통해 행해지고, 네트워크(15)에 접속된 영구 저장 장치 내에 저장되거나 메모리(24) 내의 프로그램 코드 내에 포함되거나 FPGA(33)에 선택적으로 접속될 수 있는 구성 램으로부터 선택될 수 있는 2진 이미지 파일이 생성된다. 원하는 특정 회로, 디버깅 시퀀스 또는 요청된 추적 출력의 레벨(sparse vs. verbose)에 따라 서로 다른 구성이 FPGA(33) 내에 로드될 수 있다.
도 4에 도시된 FPGA(33)의 구성에는, 예시적 테스트 회로(35)가 도시되어 있다. 몇몇 요소들은 모든 구성 이미지에 공통되는 반면, 다른 요소들은 특정 테스트 및 디버깅 동작을 위해서만 사용된다. 주변 장치의 디버깅/설계 단계 동안, 후에 보수(maintenance)와 필드 수리를 위해 사용될 수 있는 테스트 회로의 라이브러리(library)를 구성하는 것이 유용하다. 특정 포인트가 기능 로직으로부터 선택되고 특정 회로가 테스트 회로(35) 내에서 구현되어 수리가 진전되도록 할 수 있는데, 특정 문제를 해결하기 위해 필요한 정보를 사용할 수 있을 때까지 FPGA(33)로의 다운로드를 위해 새로운 구성 이미지가 개발된다. 기능 로직의 특정 부분에 대해서는 더 적은 테스트 세부 사항을 제공하지만, 기능 로직의 전체 동작에 관해서는 전반적인 정보를 제공하는 구성은 본 발명에 따른 테스트 회로를 포함하는 제품의 생산 주기에 유용하다.
또한, 레지스터 어레이(42)에 유지되고 인터페이스(29)에 제공되는 정보는 에러 검출의 기능에 따라 변화할 수 있다. 가령, 래스터 제어기(34)는 패리티 에러, 그래픽 오브젝트 시퀀스 에러 및 그래픽 오브젝트 타입 에러를 검출하기 위한 회로를 포함할 수 있다. 검출된 에러의 타입에 따라 서로 다른 부분의 내부 신호(52)가 레지스터 어레이(42) 내에 래치(latch)될 수 있다. 특정 신호의 선택은 그 에러 타입에 대한 가장 유용한 정보를 제공하기 위해 에러 타입에 기초하는데, 그렇지 않다면 모든 내부 신호(52)는 래치될 수 있고 추적 프로그램의 출력 포맷은 에러 원인의 판단을 돕는 형태로 정보를 나타내기 위해 변경될 수 있다. 또한, 추적 프로그램 출력은 네트워크(15)를 통해 전송되어 원격 디버깅을 허용할 것이다. 인터넷 접속은 인터넷 혹은 인트라넷 접속으로부터 액세스 가능한 그래픽 혹은 텍스트 인터페이스를 제공하기 위해 사용될 수 있다.
데이터 선택기(44)는 레지스터 어레이(42)로부터의 데이터뿐만 아니라 기능 로직(래스터 제어기(34))으로부터의 직류 신호(51)를 인터페이스하는데, 이로 인해 래스터 제어기(34)로부터의 정적 신호를 제공할 수 있다. 또한, 데이터 선택기(44)는 비교기(45), 카운터(48)는 물론 기타 테스트 회로(49)와 같은 전문 테스트 회로로부터 데이터를 선택한다. 비교기(45)는 특정 값이 발생했을 때 판단을 위한 수단을 제공하는데, 가령 특정 데이터 값 혹은 어드레스가 래스터 제어기(34)에 의해 처리될 때 출력을 생성한다. 이벤트 검출기(47)는 래스터 제어기(34)로부터의 로직 신호(53)의 특정 조합을 검출한다. 카운터(48)는 이벤트 검출기(47)에 의해 검출 가능한 이벤트가 일어난 수를 계수하거나, 그렇지 않으면 패리티 에러와 같은 이벤트들 사이의 데이터 스트로브(strobe) 등의 몇몇 다른 클럭 신호의 변화(transitions)를 계수하기 위해 구성될 수 있다. 또한, 카운터는 데이터 의존적 에러 소스를 판단하는 데 유용하다. 가령, 카운터는 테스트 회로(35) 내에서 구현되어 어느 그래픽 오브젝트가 래스터 제어기(34)에 의해 처리되고 있는지와 에러가 발생했을 때 그래픽 오브젝트 내에 정확히 어느 값이 처리되고 있는지를 결정한다.
데이터 선택기(44)의 출력은 인터페이스 회로(41)를 통해 인터페이스(29)에 제공된다. 따라서, 데이터 선택기(44)에 의해 선택 가능한 값은 PCI 인터페이스(26A)를 경유하여 PCI 버스(28)를 통해 액세스되어 프로세서(23A, 23B)에 의해 사용된다.
래치(46)는 멀티플렉서(43)를 경유하여 FPGA(33) 상의 물리적 핀으로 출력하기 위한 테스트 포인트 신호(50)를 선택하기 위해 제공된다. 이것은 로직 분석기, 오실로스코프 혹은 다른 장치와 함께 사용될 수 있는 래스터 제어기(34)로부터의 신호의 실시간 출력을 선택하도록 한다. 또한, 멀티플렉서(43)는 외부 핀 접속에 의해 제어되어 테스트 포인트 신호(50)로의 내부 노드 출력 선택을 제어할 수 있는데, 외부 핀은 래치(46)로부터 제공되는 선택 신호 대신에 혹은 더하여 멀티플렉서 선택 신호를 제공할 수 있다.
도 5는 본 발명의 바람직한 실시예에 따른 동적 재구성 가능 테스트 회로를 사용하여 하드웨어 상태를 추적하는 방법의 흐름도를 도시하고 있다. 일반적으로 본 방법은 프린터(14) 내에서 운용되는 소프트웨어 추적 프로그램 내에 구현된다.
사용자 혹은 소프트웨어 프로그램은 출력을 위한 추적 포맷(디버깅 레벨)을 선택한다(단계 60). FPGA(33)을 위한 로직 구성은 추적 포맷과 일치하게 선택되고(단계 61) 로직 구성은 FPGA(33) 내로 로드된다(단계 62). 외부 테스트 포인트(37)를 위한 멀티플렉서 출력들이 선택되어(단계 63) 디버깅을 위해 필요한 임의의 외부 신호를 제공한다. 추적 프로그램이 덤프 요청에 도달할 때(단계 64) 레지스터 어레이 내용이 판독되어(단계 65) 추적 프로그램은 그들을 디스플레이에 파일 혹은 네트워크 데이터로서 출력하게 된다. 실행중에 소정의 에러가 덤프 요청이 인에이블될 추적 프로그램에 의해 검출되는 경우(단계 66), (선택된 혹은 모든) 레지스터 어레이 내용은 판독되고(단계 67) 디스플레이에 파일 혹은 네트워크 데이터로서 출력할 것이다. 멀티플렉서 출력 선택(단계 63) 및 하드웨어 추적(단계 64 내지 단계 68) 단계는 추적 프로그램이 종결되거나 프린터가 중지할 때까지 반복된다(단계 68).
본 발명이 특정 실시예를 참조하여 기술되었다 할지라도, 본 명세서는 한정하는 취지로 구성되도록 의도된 것은 아니다. 개시된 실시예의 다양한 변형뿐만아니라 본 발명의 다른 실시예도 본 발명의 명세서를 참조한 당업자에게는 자명할 것이다. 그러므로, 그러한 변형은 첨부된 청구항에 규정한 것과 같은 본 발명의 사상의 범위 내에서 제조될 수 있다고 예상된다.
본 발명에 의하면, 동적 재구성 가능 테스트 회로를 사용하여 하드웨어 상태를 추적함으로써, 필드 프로그램 가능 로직 어레이 내에서 구현되는 개선된 디버깅 및 수리 기능을 구현할 수 있다.
Claims (20)
- 동적 재구성 가능 테스트 회로(dynamically reconfigurable test circuits)를 사용하여 필드 프로그램 가능 로직 회로(a field programmable logic circuit) 내의 기능 로직의 하드웨어 상태를 추적하는(tracing) 하드웨어 상태 추적 방법에 있어서,상기 기능 로직의 동작을 추적하기 위해 다수의 테스트 모드 중 하나의 테스트 모드를 선택하는 제 1 선택 단계와,상기 하나의 테스트 모드 선택 단계 후에, 상기 선택된 테스트 모드와 일치하게 상기 동적 재구성 가능 테스트 회로를 위한 다수의 구성(a plurality of configurations) 중 하나를 선택하는 제 2 선택 단계와,상기 선택된 구성을 사용하여 상기 필드 프로그램 가능 로직 회로를 구성함으로써 상기 동적 재구성 가능 테스트 회로를 구성하는 단계와,테스트 프로그램을 실행함으로써 프로그램 코드의 실행을 추적하여, 소프트웨어 추적 히스토리를 생성하는 단계와,주기적으로 상기 동적 재구성 가능 테스트 회로 내의 레지스터 세트를 판독하여, 상기 추적 단계 동안 하드웨어 추적 요청의 수신에 응답하여 하드웨어 추적 로그(hardware trace log)를 생성하는 단계와,상기 소프트웨어 추적 히스토리와 동기하여 상기 레지스터 세트의 내용을 기록함으로써 전체 추적 히스토리(full trace history)를 생성하는 단계를 포함하는하드웨어 상태 추적 방법.
- 삭제
- 제 1 항에 있어서,상기 제 1 선택 단계는 상기 하드웨어 추적 로그의 출력을 위한 포맷을 더 선택하는하드웨어 상태 추적 방법.
- 제 1 항에 있어서,상기 하드웨어 상태 추적 방법은 상기 기능 로직과 연관된 에러를 검출하는 단계를 더 포함하고,상기 하드웨어 추적 요청은 상기 검출된 에러에 응답하여 생성되는하드웨어 상태 추적 방법.
- 제 1 항에 있어서,상기 동적 재구성 가능 테스트 회로는 상기 기능 로직 내의 내부 신호에 대한 변화를 계수하기 위한 카운터를 더 포함하고,상기 하드웨어 상태 추적 방법은 내부 신호에 대한 상기 변화를 계수하는 단계를 더 포함하며,주기적으로 상기 레지스터 세트를 판독하는 상기 단계는 상기 카운터의 값을 더 판독하는하드웨어 상태 추적 방법.
- 제 5 항에 있어서,상기 동적 재구성 가능 테스트 회로는 상기 기능 로직 내에서 발생하는 이벤트를 검출하는 이벤트 검출기를 더 포함하고,상기 하드웨어 상태 추적 방법은 상기 기능 로직 내에서 발생하는 이벤트를 검출하는 단계를 더 포함하며,주기적으로 상기 레지스터 세트를 판독하는 상기 단계는 상기 카운터의 값을 더 판독하여 상기 이벤트들 사이에 발생한 카운트 수를 판단하는하드웨어 상태 추적 방법.
- 제 6 항에 있어서,상기 이벤트 검출기는 상기 기능 로직 내에서 발생한 에러를 검출하기 위한 에러 검출기이고,상기 이벤트 검출 단계는 상기 에러를 검출하는하드웨어 상태 추적 방법.
- 삭제
- 제 1 항에 있어서,상기 필드 프로그램 가능 로직 회로를 구성하는 상기 단계는 주변 버스를 통해 데이터를 상기 프로그램 가능 로직 회로에 기록하는 단계를 포함하는하드웨어 상태 추적 방법.
- 제 1 항에 있어서,상기 하드웨어 상태 추적 방법은 상기 필드 프로그램 가능 로직 회로 상의 외부 테스트 핀으로의 출력을 위해 상기 기능 로직 내에 다수의 노드를 선택하는 단계를 더 포함하는하드웨어 상태 추적 방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 전자 장치를 제어하기 위한 시스템에 있어서,기능 로직 및 다수의 동적 재구성 가능 테스트 회로가 구현되는 필드 프로그램 가능 로직 회로―상기 다수의 동적 재구성 가능 테스트 회로는 레지스터 세트를 포함함―와,상기 전자 장치를 제어하는 프로그램 인스트럭션을 실행하고, 다수의 구성 이미지 중 선택된 하나의 이미지를 상기 필드 프로그램 가능 로직 회로 내에 로딩함으로써 상기 다수의 동적 재구성 가능 테스트 회로를 구체화하는(instantiating) 프로세서와,상기 필드 프로그램 가능 로직 회로를 구성하기 위한 다수의 구성 이미지를 저장하고, 테스트 프로그램을 저장하는 저장 장치―상기 테스트 프로그램은 프로그램 코드의 실행을 추적하여 소프트웨어 추적 히스토리를 생성하기 위한 인스트럭션과, 상기 다수의 테스트 회로 내의 레지스터 세트를 주기적으로 판독함으로써, 하드웨어 추적 요청의 수신에 응답하여 하드웨어 로그를 생성하기 위한 인스트럭션과, 상기 소프트웨어 추적 히스토리와 동기하여 상기 레지스터의 내용을 기록함으로써 전체 추적 히스토리를 생성하기 위한 인스트럭션을 포함함―와,상기 필드 프로그램 가능 로직 회로, 상기 프로세서 및 상기 저장 장치를 접속하는 상호 접속부를 포함하는전자 장치 제어 시스템.
- 제 18 항에 있어서,상기 프로세서는 외부 테스트 장치에 의한 측정을 위해 상기 기능 로직 내의 신호를 상기 외부 핀에 접속시키기 위한 상기 필드 프로그램 가능 로직 회로의 외부 핀에 대한 접속을 갖는 테스트 멀티플렉서로 상기 필드 프로그램 가능 로직 회로를 구성하는전자 장치 제어 시스템.
- 삭제
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/631,130 US6542844B1 (en) | 2000-08-02 | 2000-08-02 | Method and apparatus for tracing hardware states using dynamically reconfigurable test circuits |
US09/631,130 | 2000-08-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020011870A KR20020011870A (ko) | 2002-02-09 |
KR100420418B1 true KR100420418B1 (ko) | 2004-03-04 |
Family
ID=24529882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0043680A KR100420418B1 (ko) | 2000-08-02 | 2001-07-20 | 필드 프로그램 가능 로직 회로 내의 기능 로직의 하드웨어 상태 추적 방법 및 전자 장치 제어 시스템 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6542844B1 (ko) |
EP (1) | EP1178324B1 (ko) |
KR (1) | KR100420418B1 (ko) |
CN (1) | CN1201229C (ko) |
AT (1) | ATE306084T1 (ko) |
CA (1) | CA2354248C (ko) |
DE (1) | DE60113780T2 (ko) |
GB (1) | GB2368421A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100498451B1 (ko) * | 2002-10-17 | 2005-07-01 | 삼성전자주식회사 | 하드디스크 드라이브의 에러 정보 제공 방법 및 이에적합한 하드디스크 드라이브 그리고 이를 적용한 정보처리 장치 |
Families Citing this family (100)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7266725B2 (en) * | 2001-09-03 | 2007-09-04 | Pact Xpp Technologies Ag | Method for debugging reconfigurable architectures |
DE19651075A1 (de) | 1996-12-09 | 1998-06-10 | Pact Inf Tech Gmbh | Einheit zur Verarbeitung von numerischen und logischen Operationen, zum Einsatz in Prozessoren (CPU's), Mehrrechnersystemen, Datenflußprozessoren (DFP's), digitalen Signal Prozessoren (DSP's) oder dergleichen |
DE19654595A1 (de) | 1996-12-20 | 1998-07-02 | Pact Inf Tech Gmbh | I0- und Speicherbussystem für DFPs sowie Bausteinen mit zwei- oder mehrdimensionaler programmierbaren Zellstrukturen |
EP1329816B1 (de) | 1996-12-27 | 2011-06-22 | Richter, Thomas | Verfahren zum selbständigen dynamischen Umladen von Datenflussprozessoren (DFPs) sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstrukturen (FPGAs, DPGAs, o.dgl.) |
US6542998B1 (en) | 1997-02-08 | 2003-04-01 | Pact Gmbh | Method of self-synchronization of configurable elements of a programmable module |
US8686549B2 (en) | 2001-09-03 | 2014-04-01 | Martin Vorbach | Reconfigurable elements |
DE19861088A1 (de) | 1997-12-22 | 2000-02-10 | Pact Inf Tech Gmbh | Verfahren zur Reparatur von integrierten Schaltkreisen |
AU5805300A (en) | 1999-06-10 | 2001-01-02 | Pact Informationstechnologie Gmbh | Sequence partitioning in cell structures |
US6839894B1 (en) | 1999-11-19 | 2005-01-04 | Oracle International Corporation | Method and apparatus for debugging a software program using dynamic debug patches and copy on write views |
US6745344B1 (en) * | 1999-11-19 | 2004-06-01 | Oracle International Corporation | Debug and data collection mechanism utilizing a difference in database state by using consecutive snapshots of the database state |
US6671825B1 (en) | 1999-11-19 | 2003-12-30 | Oracle International Corporation | Method and apparatus for debugging a software program |
US6671826B1 (en) | 1999-11-19 | 2003-12-30 | Oracle International Corporation | Fast database state dumps to file for deferred analysis of a database |
EP1342158B1 (de) | 2000-06-13 | 2010-08-04 | Richter, Thomas | Pipeline ct-protokolle und -kommunikation |
AU2002220600A1 (en) * | 2000-10-06 | 2002-04-15 | Pact Informationstechnologie Gmbh | Cell system with segmented intermediate cell structure |
US8058899B2 (en) | 2000-10-06 | 2011-11-15 | Martin Vorbach | Logic cell array and bus system |
US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
US8176296B2 (en) * | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
US6681354B2 (en) * | 2001-01-31 | 2004-01-20 | Stmicroelectronics, Inc. | Embedded field programmable gate array for performing built-in self test functions in a system on a chip and method of operation |
US7844796B2 (en) | 2001-03-05 | 2010-11-30 | Martin Vorbach | Data processing device and method |
US20070299993A1 (en) * | 2001-03-05 | 2007-12-27 | Pact Xpp Technologies Ag | Method and Device for Treating and Processing Data |
WO2005045692A2 (en) | 2003-08-28 | 2005-05-19 | Pact Xpp Technologies Ag | Data processing device and method |
US7444531B2 (en) | 2001-03-05 | 2008-10-28 | Pact Xpp Technologies Ag | Methods and devices for treating and processing data |
US9037807B2 (en) | 2001-03-05 | 2015-05-19 | Pact Xpp Technologies Ag | Processor arrangement on a chip including data processing, memory, and interface elements |
EP1402382B1 (de) | 2001-06-20 | 2010-08-18 | Richter, Thomas | Verfahren zur bearbeitung von daten |
US7996827B2 (en) | 2001-08-16 | 2011-08-09 | Martin Vorbach | Method for the translation of programs for reconfigurable architectures |
CA2458643A1 (en) * | 2001-08-17 | 2003-02-27 | Incyte Genomics, Inc. | Nucleic-acid associated proteins |
US7434191B2 (en) | 2001-09-03 | 2008-10-07 | Pact Xpp Technologies Ag | Router |
US8686475B2 (en) | 2001-09-19 | 2014-04-01 | Pact Xpp Technologies Ag | Reconfigurable elements |
US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
US7512931B2 (en) * | 2001-11-13 | 2009-03-31 | National Instruments Corporation | Graphical program nodes for implementing a measurement state model |
US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
US6701508B1 (en) * | 2001-11-19 | 2004-03-02 | Cypress Semiconductor Corporation | Method and system for using a graphics user interface for programming an electronic device |
US6971004B1 (en) * | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
US7844437B1 (en) | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
US6898703B1 (en) * | 2001-11-19 | 2005-05-24 | Cypress Semiconductor Corporation | System and method for creating a boot file utilizing a boot template |
US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
US8281108B2 (en) | 2002-01-19 | 2012-10-02 | Martin Vorbach | Reconfigurable general purpose processor having time restricted configurations |
TW548419B (en) * | 2002-02-01 | 2003-08-21 | Via Tech Inc | Circuit structure of integrated graphing function chip and its test method |
ATE402446T1 (de) | 2002-02-18 | 2008-08-15 | Pact Xpp Technologies Ag | Bussysteme und rekonfigurationsverfahren |
US8914590B2 (en) | 2002-08-07 | 2014-12-16 | Pact Xpp Technologies Ag | Data processing method and device |
US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
KR100445636B1 (ko) * | 2002-06-17 | 2004-08-25 | 삼성전자주식회사 | 에프피지에이와 다수개의 프로그램 가능한 메모리모듈들을 이용한 컴퓨터 시스템 테스트 장치 및 그 테스트방법 |
JP3934493B2 (ja) * | 2002-06-28 | 2007-06-20 | 富士通株式会社 | 集積回路及びシステム開発方法 |
WO2004021176A2 (de) | 2002-08-07 | 2004-03-11 | Pact Xpp Technologies Ag | Verfahren und vorrichtung zur datenverarbeitung |
US7657861B2 (en) | 2002-08-07 | 2010-02-02 | Pact Xpp Technologies Ag | Method and device for processing data |
AU2003289844A1 (en) | 2002-09-06 | 2004-05-13 | Pact Xpp Technologies Ag | Reconfigurable sequencer structure |
US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
GB2395578A (en) * | 2002-11-22 | 2004-05-26 | Ibm | Fault tracing in systems with virtualization layers |
CN100412801C (zh) * | 2003-09-30 | 2008-08-20 | 三洋电机株式会社 | 备有可重构电路的处理装置、集成电路装置 |
US7310728B2 (en) * | 2003-11-24 | 2007-12-18 | Itt Manufacturing Enterprises, Inc. | Method of implementing a high-speed header bypass function |
KR100546764B1 (ko) * | 2003-12-05 | 2006-01-26 | 한국전자통신연구원 | 재구성 데이터 메모리 관리 방법 및 장치 |
US8365078B2 (en) * | 2004-01-08 | 2013-01-29 | International Business Machines Corporation | Method for multidimensional visual correlation of systems management data |
US20050188266A1 (en) * | 2004-01-27 | 2005-08-25 | Brian Johnson | System and method using a programmable device for capturing signals from a device during testing |
US7295049B1 (en) | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
JP2008523456A (ja) * | 2004-05-12 | 2008-07-03 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | トレースコプロセッサを備えたデータ処理システム |
US20060015314A1 (en) * | 2004-06-30 | 2006-01-19 | International Business Machines Corporation | Methods, systems and program products for annotating system traces with control program information and presenting annotated system traces |
DE102004037713A1 (de) * | 2004-08-04 | 2006-03-16 | Robert Bosch Gmbh | Verfahren, Betriebssystem und Rechengerät zum Abarbeiten eines Computerprogramms |
US8286125B2 (en) | 2004-08-13 | 2012-10-09 | Cypress Semiconductor Corporation | Model for a hardware device-independent method of defining embedded firmware for programmable systems |
US8069436B2 (en) | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
US7817293B2 (en) * | 2005-01-07 | 2010-10-19 | Infoprint Solutions Company, Llc | Trace and debug tool for high speed printer systems |
US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
WO2006089352A1 (en) * | 2005-02-22 | 2006-08-31 | United Electrical Software P/L | Method and system for monitoring computer systems |
US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
US8089461B2 (en) | 2005-06-23 | 2012-01-03 | Cypress Semiconductor Corporation | Touch wake for electronic devices |
US7650539B2 (en) * | 2005-06-30 | 2010-01-19 | Microsoft Corporation | Observing debug counter values during system operation |
JP2009524134A (ja) | 2006-01-18 | 2009-06-25 | ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト | ハードウェア定義方法 |
US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
US7693257B2 (en) * | 2006-06-29 | 2010-04-06 | Accuray Incorporated | Treatment delivery optimization |
US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
US7737724B2 (en) * | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
US8516025B2 (en) | 2007-04-17 | 2013-08-20 | Cypress Semiconductor Corporation | Clock driven dynamic datapath chaining |
US8065653B1 (en) | 2007-04-25 | 2011-11-22 | Cypress Semiconductor Corporation | Configuration of programmable IC design elements |
US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
US20080276129A1 (en) * | 2007-05-02 | 2008-11-06 | International Business Machines Corporation | Software tracing |
US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
US8296092B2 (en) * | 2008-08-15 | 2012-10-23 | International Business Machines Corporation | Platform specific test for computing hardware |
US20100100786A1 (en) * | 2008-10-17 | 2010-04-22 | International Business Machines Corporation | Serial test mode of an integrated circuit (ic) |
US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
US7969171B1 (en) | 2010-01-06 | 2011-06-28 | General Electric Company | Test circuit and system |
CN101976431A (zh) * | 2010-11-02 | 2011-02-16 | 公安部第三研究所 | 一种基于动态可重构技术的通用图像处理平台及其实现方法 |
JP6613723B2 (ja) * | 2015-08-27 | 2019-12-04 | 富士ゼロックス株式会社 | 電子機器 |
US10261922B2 (en) * | 2017-06-09 | 2019-04-16 | Yokogawa Electric Corporation | Field device commissioning system and field device commissioning method |
CN113392025B (zh) * | 2018-03-14 | 2024-01-26 | 上海微小卫星工程中心 | 对可重构fpga软件进行过程监控的方法 |
WO2020117308A1 (en) * | 2018-12-03 | 2020-06-11 | Hewlett-Packard Development Company, L.P. | Logic circuitry |
US11511546B2 (en) * | 2018-12-03 | 2022-11-29 | Hewlett-Packard Development Company, L.P. | Logic circuitry package |
CN112214373B (zh) * | 2020-09-17 | 2022-04-12 | 上海金仕达软件科技有限公司 | 硬件监控方法、装置及电子设备 |
CN114124389B (zh) * | 2021-11-09 | 2023-08-11 | 国网山东省电力公司电力科学研究院 | 一种基于可重构计算的国密算法fpga部署方法及系统 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5755456A (en) * | 1980-09-19 | 1982-04-02 | Hitachi Ltd | Career recording system |
US4435759A (en) * | 1981-06-15 | 1984-03-06 | International Business Machines Corporation | Hardware monitor for obtaining processor software/hardware interrelationships |
US4510572A (en) * | 1981-12-28 | 1985-04-09 | Data I/O Corporation | Signature analysis system for testing digital circuits |
US4847839A (en) | 1987-08-26 | 1989-07-11 | Honeywell Inc. | Digital registers with serial accessed mode control bit |
US5452231A (en) | 1988-10-05 | 1995-09-19 | Quickturn Design Systems, Inc. | Hierarchically connected reconfigurable logic assembly |
US5109353A (en) | 1988-12-02 | 1992-04-28 | Quickturn Systems, Incorporated | Apparatus for emulation of electronic hardware system |
FR2648916B1 (fr) | 1989-06-27 | 1991-09-06 | Cit Alcatel | Agencement de test de cartes a circuit imprime et son application au test de cartes a circuit imprime formant un equipement de multiplexage-demultiplexage de signaux numeriques |
US5499192A (en) | 1991-10-30 | 1996-03-12 | Xilinx, Inc. | Method for generating logic modules from a high level block diagram |
US5475830A (en) | 1992-01-31 | 1995-12-12 | Quickturn Design Systems, Inc. | Structure and method for providing a reconfigurable emulation circuit without hold time violations |
US5475624A (en) | 1992-04-30 | 1995-12-12 | Schlumberger Technologies, Inc. | Test generation by environment emulation |
JP2746502B2 (ja) | 1992-08-20 | 1998-05-06 | 三菱電機株式会社 | 半導体集積回路装置の製造装置及び製造方法並びに電子回路装置 |
US5497498A (en) * | 1992-11-05 | 1996-03-05 | Giga Operations Corporation | Video processing module using a second programmable logic device which reconfigures a first programmable logic device for data transformation |
US5596742A (en) | 1993-04-02 | 1997-01-21 | Massachusetts Institute Of Technology | Virtual interconnections for reconfigurable logic systems |
DE4415398C2 (de) | 1994-05-03 | 1998-07-02 | Siemens Ag | Testgerät für Schnittstellen |
US5613061A (en) | 1994-09-12 | 1997-03-18 | Verilink Corporation | Network controller with reconfigurable program logic circuits capable of performing both channel service and testing functions |
US5640107A (en) | 1995-10-24 | 1997-06-17 | Northrop Grumman Corporation | Method for in-circuit programming of a field-programmable gate array configuration memory |
US5654650A (en) | 1995-12-11 | 1997-08-05 | Hewlett-Packard Company | High throughput FPGA control interface |
US5991907A (en) | 1996-02-02 | 1999-11-23 | Lucent Technologies Inc. | Method for testing field programmable gate arrays |
US5764079A (en) * | 1996-03-11 | 1998-06-09 | Altera Corporation | Sample and load scheme for observability of internal nodes in a PLD |
US5673198A (en) | 1996-03-29 | 1997-09-30 | Xilinx, Inc. | Concurrent electronic circuit design and implementation |
US5870410A (en) * | 1996-04-29 | 1999-02-09 | Altera Corporation | Diagnostic interface system for programmable logic system development |
US6317860B1 (en) | 1996-10-28 | 2001-11-13 | Altera Corporation | Electronic design automation tool for display of design profile |
US5946219A (en) | 1996-10-30 | 1999-08-31 | Atmel Corporation | Method and system for configuring an array of logic devices |
US5844917A (en) | 1997-04-08 | 1998-12-01 | International Business Machines Corporation | Method for testing adapter card ASIC using reconfigurable logic |
US5978862A (en) | 1997-08-08 | 1999-11-02 | Toshiba America Information Systems, Inc. | PCMCIA card dynamically configured in first mode to program FPGA controlling application specific circuit and in second mode to operate as an I/O device |
US6286114B1 (en) * | 1997-10-27 | 2001-09-04 | Altera Corporation | Enhanced embedded logic analyzer |
US6016563A (en) * | 1997-12-30 | 2000-01-18 | Fleisher; Evgeny G. | Method and apparatus for testing a logic design of a programmable logic device |
-
2000
- 2000-08-02 US US09/631,130 patent/US6542844B1/en not_active Expired - Fee Related
-
2001
- 2001-04-27 GB GB0110357A patent/GB2368421A/en not_active Withdrawn
- 2001-07-11 DE DE60113780T patent/DE60113780T2/de not_active Expired - Lifetime
- 2001-07-11 AT AT01305974T patent/ATE306084T1/de not_active IP Right Cessation
- 2001-07-11 EP EP01305974A patent/EP1178324B1/en not_active Expired - Lifetime
- 2001-07-20 KR KR10-2001-0043680A patent/KR100420418B1/ko not_active IP Right Cessation
- 2001-07-27 CA CA002354248A patent/CA2354248C/en not_active Expired - Fee Related
- 2001-08-01 CN CNB011247428A patent/CN1201229C/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100498451B1 (ko) * | 2002-10-17 | 2005-07-01 | 삼성전자주식회사 | 하드디스크 드라이브의 에러 정보 제공 방법 및 이에적합한 하드디스크 드라이브 그리고 이를 적용한 정보처리 장치 |
Also Published As
Publication number | Publication date |
---|---|
EP1178324A2 (en) | 2002-02-06 |
CA2354248A1 (en) | 2002-02-02 |
CN1201229C (zh) | 2005-05-11 |
KR20020011870A (ko) | 2002-02-09 |
ATE306084T1 (de) | 2005-10-15 |
EP1178324B1 (en) | 2005-10-05 |
DE60113780T2 (de) | 2006-06-22 |
GB0110357D0 (en) | 2001-06-20 |
CA2354248C (en) | 2006-09-19 |
DE60113780D1 (de) | 2005-11-10 |
US6542844B1 (en) | 2003-04-01 |
GB2368421A (en) | 2002-05-01 |
EP1178324A3 (en) | 2004-01-07 |
CN1336588A (zh) | 2002-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100420418B1 (ko) | 필드 프로그램 가능 로직 회로 내의 기능 로직의 하드웨어 상태 추적 방법 및 전자 장치 제어 시스템 | |
US7836416B2 (en) | Hardware-based HDL code coverage and design analysis | |
US6581191B1 (en) | Hardware debugging in a hardware description language | |
US6931572B1 (en) | Design instrumentation circuitry | |
US7461312B2 (en) | Digital signature generation for hardware functional test | |
US7506286B2 (en) | Method and system for debugging an electronic system | |
US8516304B2 (en) | Integrated circuit including a programmable logic analyzer with enhanced analyzing and debugging capabilities and a method therefor | |
US7356786B2 (en) | Method and user interface for debugging an electronic system | |
US6286114B1 (en) | Enhanced embedded logic analyzer | |
US7219265B2 (en) | System and method for debugging system-on-chips | |
US20030131325A1 (en) | Method and user interface for debugging an electronic system | |
US20030069724A1 (en) | Method and system for debugging an electronic system using instrumentation circuitry and a logic analyzer | |
US8745447B2 (en) | System and method for analyzing an electronics device including a logic analyzer | |
US20070005323A1 (en) | System and method of automating the addition of programmable breakpoint hardware to design models | |
US20070005322A1 (en) | System and method for complex programmable breakpoints using a switching network | |
US20030192023A1 (en) | Apparatus and method for handling of multi-level circuit design data | |
US7076708B2 (en) | Method and apparatus for diagnosis and behavior modification of an embedded microcontroller | |
US7036046B2 (en) | PLD debugging hub | |
US6718498B2 (en) | Method and apparatus for the real time manipulation of a test vector to access the microprocessor state machine information using the integrated debug trigger | |
US20160282408A1 (en) | Integrated Circuit Including a Programmable Logic Analyzer with Enhanced and Debugging Capabilities and a Method Therefor | |
Bradshaw | Diagnostics in Computer Controlled Equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110110 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |