CN1328775C - 阴影生成设备 - Google Patents

阴影生成设备 Download PDF

Info

Publication number
CN1328775C
CN1328775C CNB028209966A CN02820996A CN1328775C CN 1328775 C CN1328775 C CN 1328775C CN B028209966 A CNB028209966 A CN B028209966A CN 02820996 A CN02820996 A CN 02820996A CN 1328775 C CN1328775 C CN 1328775C
Authority
CN
China
Prior art keywords
chip
cavity
equipment
shade
gray scale
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028209966A
Other languages
English (en)
Other versions
CN1575513A (zh
Inventor
M·V·霍克斯
J·S·赖特
R·S·伯戈因
J·L·菲什
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electro Scientific Industries Inc
Original Assignee
Electro Scientific Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electro Scientific Industries Inc filed Critical Electro Scientific Industries Inc
Publication of CN1575513A publication Critical patent/CN1575513A/zh
Application granted granted Critical
Publication of CN1328775C publication Critical patent/CN1328775C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/01Arrangements or apparatus for facilitating the optical investigation
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956Inspecting patterns on the surface of objects
    • G01N21/95684Patterns showing highly reflecting parts, e.g. metallic elements

Landscapes

  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Pathology (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Automatic Analysis And Handling Materials Therefor (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)

Abstract

一种用于对处于芯片固定空腔(13)中的微电子芯片(2)精确定位以进行外观测试的设备(12)。该芯片具有至少一前壁(5)和一对相对且隔开的侧壁(6,7),其中该前壁(5)与每个侧壁(6,7)相交,以形成相对且隔开的第一和第二前棱(8,9),该设备包括空腔侧壁(24),该空腔侧壁(24)至少与芯片(2)的侧壁(6,7)之一并置紧邻,该空腔侧壁形成有凹陷,该凹陷产生从凹陷处向前投射的阴影,其中芯片(2)的该第一前棱(8)形成该阴影的边界,以在该阴影和芯片(2)之间形成客观可测的灰度反差。

Description

阴影生成设备
本申请要求对2001年11月27日提出的美国临时申请No.60/333690的优先权。
技术领域
本发明关于目视检查和微电子芯片测试领域,更具体的,本发明关于一种设备,该设备用于对处于空腔内的芯片进行方便的定位,以着手对其表面进行精确的目视分析。
技术背景
近来微电子芯片的小型化和对这些芯片的高要求,使得对这些芯片的物理和电子性质进行快速,精确和经济的测试的需要成为必然。为了更有效的测试芯片,首先必须从生产线上去除有外观缺陷的芯片,以使后继的电子测试只需针对外观可接受的芯片进行。这些外观可视的缺陷的例子如:绝缘体的脱层,芯片表面开裂,诸如污点(smear),泄漏放电(spillover),和不可接受的波纹(waviness)等金属端头的缺陷。
外观检查设备(visual inspection apparutus)在工业中用来测试这些物理性质。这些设备一般包括用来观察芯片的相机装置,用来检测和记录缺陷的软件处理装置,以及用来照亮芯片的明亮光源。
由于芯片和周围材料的的高镜面反射度值(specularity value),现有技术的外观检查装置不能精确而有效的观察芯片。材料的镜面反射度是描述其所反射的镜面高光(specular highlight)的大小和亮度。光滑、反射性物体具有尺寸小而明亮的高光。粗糙、反射性物体具有尺寸大,漫射但仍明亮的高光。反射性较差的物体,不论是粗糙的还是光滑的,具有微弱的高光。通常,用来制造装载轮(load wheel)以在外观检查过程中容纳芯片的常规金属材料,如铝,不锈钢,钛等,由于覆盖在金属上的外部物质的日常磨损,破裂和堆积,会产生显著的镜面高光。可以用某些处理和涂层来减少这些表面的表观(apparent)镜面反射度,但是这些措施都是临时的并且随着时间推移会失效。采用塑料基的材料或者其它类似材料来替换这些金属材料是无效的,因为塑料材料的内在较弱的物理性质会使其随着时间推移而老化。
芯片的暴露表面及其周边环境周围的高度(degree)镜面反射度,使得很难用电子方式显现芯片处于芯片空腔内的确切位置,以使软件程序开始对芯片进行外观测试。周围环境的亮度和反射光同芯片的亮度和反射光混合在一起,使得事实上不可能精确的将芯片从其所处的周围环境中区分出来,尤其是在高速处理条件下更不可能,在该条件下,芯片在空腔中的驻留时间以微秒计。因此,由于缺少参照点(pointof reference),软件程序不能开始对芯片的外观测试,或者可能在错误的参照点下开始外观测试。
发明内容
本发明提供一种用于在芯片固定空腔内支撑微电子芯片并且定位所述芯片以进行光学检查的设备,所述芯片有至少一个前壁和一对相对且隔开的侧壁,其中所述前壁分别和每个所述侧壁相交,以形成相对且隔开的第一和第二前棱,所述设备包括:
芯片支撑结构,其具有用于固定芯片的至少第一芯片固定空腔,其中:
所述空腔具有空腔侧壁,其并置紧邻于所述芯片至少一个所述侧壁形成;并且
所述空腔侧壁在其内形成有凹陷以生成阴影,所述阴影具有可测量的灰度反差,其中所述芯片的所述第一前棱在所述阴影和所述芯片之间形成可探测的边界。
本发明也提供一种用于在芯片处理设备空腔中确定微电子芯片的位置,以进行光学检查的方法,所述芯片处理装置和所述微电子芯片具有高镜面反射度值,所述空腔具有空腔侧壁并且所述微电子芯片具有形成前棱的芯片前壁和邻接的芯片侧壁,所述方法包括:
在所述空腔中容纳所述芯片,以使所述芯片侧壁紧邻所述空腔侧壁,所述空腔侧壁具有凹陷,所述凹陷用于生成与芯片前壁具有可测量的灰度反差的阴影;以及
利用所述阴影与所述芯片前壁之间的灰度反差,确定所述芯片的所述前棱的所述位置。
本发明是一种产生暗影的装置,该暗影基本为黑色,其被战略性地毗邻芯片棱的至少一部分放置,以提供阴影和紧邻阴影的芯片棱之间的反差(contrast)。紧邻阴影的芯片棱的部分形成一条反差线(line ofcontrast),以为检查装置提供参照点以开始其外观检查。本发明克服了前面提到的现有技术外观检查方法的问题。本发明对金属化的、正矩形、平行六面体的微电子芯片尤其有用,这些微电子芯片具有至少两个相对且隔开的前棱,这两个前棱由一前壁(front wall)与两相对且隔开的侧壁(side wall)分别相交而形成。这种芯片正是今天在计算机工业中普遍使用的类型。
本发明的设备包括空腔以容纳芯片,本发明的设备优选包括多个空腔,这些空腔位于芯片处理装置的边缘处,如芯片处理轮(chip handlingwheel)的轮缘外围(periphery)周围。空腔的形状和尺寸可以容纳一个处于直立位置的芯片,并暂时固定该芯片以使检查设备能检查和测试芯片的外表面。空腔包括至少一个空腔侧壁,并可以有一垂直于空腔侧壁的后壁,以协助固定空腔中的芯片。当芯片被恰当放置时,空腔侧壁紧邻芯片至少一个侧壁的一部分。
在本发明的另一个实施例中,部分空腔侧壁形成凹进,该凹进包括从空腔向外伸展的第一壁。凹进位置临近芯片侧壁。该凹进减少了芯片前棱周围的镜面反射度值和光反射量,以减少检查装置检测芯片棱时的干扰。
至少在空腔侧壁和第一壁内形成可观察到的凹陷,该凹陷足够深,以显现为非常暗(dark)的,基本上是黑(black)的背景,该背景产生了凹陷和芯片之间客观可测的灰度反差(contrast in grayness)。芯片被置于空腔内的一个位置,在该位置处,芯片至少一个前棱的至少一部分形成黑影或者背景的边界,优选竖直的,并且因此在芯片前棱和暗影凹陷(dark-shadowed depression)之间形成清晰的反差线。凹陷可以是圆形的,椭圆形(oval-shaped)的,或者可以是从空腔向外伸展的水平槽(slot)。凹陷的形状可以根据诸如容纳芯片的空腔尺寸和芯片尺寸等诸多因素来确定。
在本发明的另一个不同的实施例中,凹陷可以进一步沿着空腔侧壁和后壁延伸以生成阴影,该阴影在后壁处被芯片的另一前棱遮蔽。所生成的阴影形成该阴影和芯片间客观可测的灰度反差。在芯片另一前棱遮蔽空腔后壁凹陷的暗影处,形成了清晰的反差线。
在光照条件下,与芯片和处理轮的灰色形成对比,此凹陷是黑色的。邻近芯片的凹进同样减少了周围环境的镜面反射度。此反差线定位了芯片。因此,由于凹陷阴影和芯片间的极明显的反差(starkcontrast),检查装置能够有效而迅速的探测到芯片的棱,以开始对芯片的外观测试。
在检查过程中,芯片被真空装置固定在一个位置上足够长的一段时间,以便由检查装置测试,这里的检查装置可以包括电荷耦合器件(CCD,coupled-charged device),软件检查单元和照明源。
因此,本发明的主要目的是一种辅助软件检查装置精确定位芯片,以开始外观测试过程的阴影生成设备(shadow-creating apparatus)。本发明的其它目的是一种优越于暂时性表面处理和涂层的设备;这种设备制造和维护起来简单而且经济;其可以适应所有形状、尺寸和结构的芯片而生产;其可容易地用于当今工业现有的外观检查设备;由于此外观检查设备可以快速且精确地定位处于空腔中的芯片,因此,其具有能产生更好的最终产品的高生产率。
通过优选实施例的说明和附图,本发明的这些目的和其它目的将变得更加清楚。本发明所要求保护的内容由权利要求书限定。
附图说明
图1是本发明所针对的正矩形、平行六面体微电子芯片的立体图;
图2是芯片的正视图,显示本发明待定位的芯片的第一和第二前棱。
图3是形成于典型的芯片处理轮中的典型空腔的立体图,显示了空腔侧壁,其中根据本发明的思想形成可观察到的阴影生成凹陷。
图4是另一个空腔的立体图,显示了空腔侧壁和第一壁,在第一壁上形成了阴影生成凹陷。
图5仍是另一个空腔的立体图,显示了空腔侧壁和第一壁,在第一壁上形成了伸展进壁内的水平槽。
图6是图1所示芯片的立体图,该芯片处于空腔内。
图7a是图6所示处于空腔内的芯片的正视图,显示了第一前棱形成由圆形凹陷产生的阴影的边界;
图7b是图6所示处于空腔内的芯片的正视图,显示了第一前棱形成由椭圆形凹陷产生的阴影的边界;
图7c是图6所示处于空腔内的芯片的正视图,显示了第一前棱形成由水平槽凹陷产生的阴影的边界;
图8是具有部分轮的局部剖视图的芯片处理轮的正视图,显示了凹陷,空腔,空腔侧壁,固定在空腔中的芯片之间的关系。
图9是固定在空腔内的芯片的正视图,显示了第二前棱,该第二前棱遮蔽了由沿空腔后壁形成的凹陷所产生的阴影;以及,
图10是一种典型的真空装置的立体图。
具体实施方式
现在转向附图,其中元件和界限用数字来标识,对12幅附图中相同元件和界限用相同的数字标识。图1和图2显示了本发明所针对的微电子芯片2,该微电子芯片2一般包括:矩形的立体封装体4,其至少包括一前壁5和一对相对的、隔开的侧壁6和7,在此处,前壁5与侧壁6和7相交分别形成相对且隔开的第一前棱8和第二前棱9。本发明所用的芯片2具有一对金属化的、隔开的端头10,端头10用于与电路板相连接。芯片2也可以是角度大于或小于90度的平行六面体,并可以有不同尺寸。然而正矩形平行六面体芯片是工业标准,也是本发明所主要针对的产品。
如图3和8所示,本发明的设备12包括:在如芯片处理轮16的芯片处理装置14上的空腔或容腔13,以容纳芯片2,这样芯片2就可以被安排进行检查和测试。芯片处理装置14类似于美国专利No.6294747所示装置,包括芯片处理轮16,具体的,包括具有外缘18的芯片加载轮。芯片处理轮至少有一个空腔13,但优选有多个,这些空腔在外缘18上形成以容纳芯片,每个空腔13的形状和尺寸恰好可容纳一个处于直立位置的芯片2。
如图3,7a,7b,和7c所示,空腔13被至少一个空腔侧壁24包围,当芯片2被适当的放置在空腔13内时,空腔壁24并置紧邻于芯片2的侧壁6的至少一部分。空腔13可以进一步被空腔后壁26包围,该空腔后壁26优选与空腔侧壁24垂直。另一个空腔侧壁28,与第一侧壁24隔开,其用于辅助将芯片2置于空腔13内。空腔13也可以有一底面(未显示),用以将芯片2置于其上。如图4和5所示,本发明的另一个实施例显示了紧邻芯片2的侧壁6的一部分的空腔侧壁24,该空腔侧壁24的一部分形成从空腔13向外延展的第一壁30。在第一壁30从空腔13向外延展处,形成一个凹进32。凹进32位置临近芯片2的侧壁6。
如图4,5和7所示,凹陷34在空腔侧壁24上形成,其具有足够的宽度和深度从空腔13侧壁向前投出黑影,并在凹陷34和芯片2之间产生客观可测的灰度反差。芯片2被置于空腔13中的一个位置,在该位置处,第一前棱8的至少一部分形成了黑影或者背景的边界,该边界优选是竖直的,并因此形成了芯片2的第一前棱8和暗影凹陷34之间的清晰的反差线。凹陷34的高度优选设置为高于芯片端头10的底壁而低于其顶壁。凹陷34所生成的阴影和芯片2的前壁5间的灰度差优选高于15个灰度单位,或者至少16个灰度单位,该灰度单位依照电子工业协会标准灰度标尺(grayness scale)。该灰度标尺被划分为从纯白一端到纯黑一端共255个客观不同的灰度级,并且是颜色工业认可的。凹陷在芯片处理轮上切削或者钻孔获得凹陷34,其深度依赖于空腔深度和尺寸,以及芯片2的尺寸等各种因素。凹陷34还可以为圆形(图7a),椭圆形(图7b),或者可以为在第一壁30中从空腔13向外伸展的水平槽(图7c)。然而,在本发明的另一个实施例中,图9显示了凹陷34,该凹陷34沿空腔侧壁24和空腔后壁26伸展以形成阴影,该阴影被芯片2的第二前棱9遮蔽。所生成的阴影形成了在后壁26上的阴影与芯片2之间的客观可测的灰度反差。
如图10所示,设备12可以包括用以暂时将芯片2固定在空腔13中以容许检查的保持装置(retaining means)40。保持装置40包括真空源(未显示)和真空传送通道(vacuum transmission passage way)42,该真空传送通道42从真空源通向开于空腔13内的真空(vacuumslot)44。在检查中,真空协助将芯片2固定在空腔13中。
定位装置(locating means)(未显示)用以发现置于空腔13中的芯片。定位装置可以包括:电荷耦合器件(charged-coupled device)相机(未显示),用以获取和聚焦芯片2的图像,并将这些图像传送给附近的检查装置,例如图像处理单元(image processing unit)(没有显示);足够明亮的光源(未显示),用以在棱8遮蔽暗影凹陷34处找到芯片2的棱8。凹陷34和芯片2之间的反差线为检查装置找到芯片2提供了参照点,这样该检查装置就可以初始化测试过程。
虽然本发明通过一个具体实施例进行说明,所属领域技术人员可以在不脱离本发明的真正精神和范围内,对本发明描述的实施例作各种修改,这意味着,通过实质相同的方法执行实质相同的功能来获取实质相同的结果的元件和步骤的所有组合,都包括在本发明的范围之内。

Claims (44)

1.一种用于在芯片固定空腔内支撑微电子芯片并且定位所述芯片以进行光学检查的设备,所述芯片有至少一个前壁和一对相对且隔开的侧壁,其中所述前壁分别和每个所述侧壁相交,以形成相对且隔开的第一和第二前棱,所述设备包括:
芯片支撑结构,其具有用于固定芯片的至少第一芯片固定空腔,其中:
所述空腔具有空腔侧壁,其并置紧邻于所述芯片至少一个所述侧壁形成;并且
所述空腔侧壁在其内形成有凹陷以生成阴影,所述阴影具有可测量的灰度反差,其中所述芯片的所述第一前棱在所述阴影和所述芯片之间形成可探测的边界。
2.如权利要求1所述的设备,其中所述芯片的所述第一前棱形成具有所述阴影的直边界。
3.如权利要求1所述的设备,其中所述芯片的所述第一前棱形成具有所述阴影的竖向边界。
4.如权利要求1所述的设备,还包括:用于将芯片暂时固定在所述空腔中的真空保持装置,所述真空保持装置包括真空源和从所述真空源通向所述空腔的真空传送通道,以向所述芯片施加真空,从而辅助固定处于所述空腔内的所述芯片。
5.如权利要求1所述的设备,其中,按照工业的255个单位的灰度标尺,所述阴影灰度与所述芯片的前部的灰度之间的灰度差可达到15个灰度单位。
6.如权利要求1所述的设备,其中,按照工业的255个单位的灰度标尺,所述阴影和所述芯片的前部的灰度之间的灰度差至少为16个灰度单位。
7.如权利要求1所述的设备,其中所述凹陷为圆形。
8.如权利要求1所述的设备,其中所述凹陷为椭圆形。
9.如权利要求1所述的设备,其中所述凹陷为水平槽。
10.如权利要求1所述的设备,其中所述空腔由空腔后壁限定。
11.如权利要求10所述的设备,其中所述凹陷沿所述空腔侧壁和所述空腔后壁伸展以生成第二阴影,所述第二阴影被所述芯片的所述第二前棱遮蔽,在所述空腔后壁内的所述凹陷中生成的所述第二阴影,在所述第二阴影和所述芯片之间,形成可测量的灰度反差。
12.如权利要求1所述的设备,其中围绕所述空腔的表面包括铝、不銹钢、钛或其它金属材料。
13.如权利要求1所述的设备,其中所述空腔在芯片处理轮内形成。
14.如权利要求13所述的设备,其中所述芯片处理轮具有轮缘和在所述轮缘内形成的空腔。
15.如权利要求1所述的设备,其中所述空腔大于所述芯片。
16.如权利要求1所述的设备,其中所述设备适于一次提供一个芯片,以确定所述芯片在所述空腔中的位置。
17.如权利要求1所述的设备,其中所述芯片具有顶壁和底壁端头,并且所述凹陷位于的高度高于芯片的底壁端头而低于其顶壁端头。
18.如权利要求1所述的设备,其中所述空腔侧壁部分地形成第一壁,所述第一壁从所述空腔向外伸展,并在临近所述芯片的所述侧壁和所述第一前棱处形成凹进。
19.如权利要求18所述的设备,其中所述芯片的所述第一前棱形成具有所述阴影的直边界。
20.如权利要求18所述的设备,其中所述芯片的所述第一前棱形成具有所述阴影的竖直边界。
21.如权利要求18所述的设备,还包括:用于暂时在所述空腔中固定所述芯片的真空保持装置,其中所述真空保持装置包括真空源和从所述真空源通向所述空腔的真空传送通道,以向所述芯片施加真空,从而辅助固定处于所述空腔内的所述芯片。
22.如权利要求18所述的设备,其中,按照工业的255个单位的灰度标尺,所述阴影的所述灰度与所述芯片的前部的灰度之间的灰度差可达到15个灰度单位。
23.如权利要求18所述的设备,其中,按照工业的255个单位的灰度标尺,所述阴影的所述灰度与所述芯片的前部的灰度之间的灰度差至少为16个单位。
24.如权利要求18所述的设备,其中所述凹陷为圆形。
25.如权利要求18所述的设备,其中所述凹陷为椭圆形。
26.如权利要求18所述的设备,其中所述凹陷为水平槽。
27.如权利要求18所述的设备,其中所述空腔由空腔后壁限定。
28.如权利要求18所述的设备,其中所述凹陷沿所述空腔侧壁和所述空腔后壁伸展以生成第二阴影,所述第二阴影被所述芯片的所述第二前棱遮蔽,在所述空腔后壁内的所述凹陷中生成的所述阴影,在所述第二阴影和所述芯片之间形成可测量的灰度反差。
29.一种用于在芯片处理设备空腔中确定微电子芯片的位置,以进行光学检查的方法,所述芯片处理装置和所述微电子芯片具有高镜面反射度值,所述空腔具有空腔侧壁并且所述微电子芯片具有形成前棱的芯片前壁和邻接的芯片侧壁,所述方法包括:
在所述空腔中容纳所述芯片,以使所述芯片侧壁紧邻所述空腔侧壁,所述空腔侧壁具有凹陷,所述凹陷用于生成与芯片前壁具有可测量的灰度反差的阴影;以及
利用所述阴影与所述芯片前壁之间的灰度反差,确定所述芯片的所述前棱的所述位置。
30.如权利要求29所述的方法,其中所述芯片的所述前棱形成具有所述凹陷的直边界,并且为光学检查提供参照。
31.如权利要求29所述的方法,还包括施加真空以将所述芯片保持在所述空腔中。
32.如权利要求29所述的方法,其中,按照工业的255个单位的灰度标尺,所述阴影和所述芯片前壁的灰度反差至少为16个灰度单位。
33.如权利要求29所述的方法,其中所述凹陷形状包括圆形,椭圆形或者水平槽形。
34.如权利要求29所述方法,其中所述空腔包括与所述空腔侧壁邻接的空腔后壁和空腔第二侧壁,并且其中,所述空腔后壁包括另一个凹陷,所述另一个凹陷形成具有一定灰度的第二阴影,所述灰度是可测量的,此灰度与芯片第二侧壁、芯片后壁或所述芯片前壁的灰度不同。
35.如权利要求29所述的方法,还包括:当所述芯片保持在所述空腔中时,检查所述芯片的外观缺陷。
36.如权利要求29所述的方法,其中所述凹陷减小进行光学检查的所述芯片周围区域的镜面反射度。
37.如权利要求35所述的方法,其中所述芯片处理装置包括围绕所述空腔的表面,所述空腔由铝、不銹钢、钛或其它金属材料制成。
38.如权利要求29所述的方法,其中在所述阴影和所述芯片的前壁之间采用灰度反差,以确定所述芯片的所述前棱的位置,所述方法进一步包括:
提供充足的光线;以及
采用相机。
39.如权利要求29所述的方法,其中所述空腔在芯片处理轮内形成。
40.如权利要求39所述的方法,其中所述芯片处理轮具有轮缘和在所述轮缘内形成的空腔。
41.如权利要求29所述的方法,其中所述空腔大于所述芯片。
42.如权利要求29所述的方法,其中一次提供一个芯片用于确定其在所述空腔中的位置。
43.如权利要求29所述的方法,其中所述芯片处理装置包括:
芯片支撑结构,其具有多个芯片固定空腔,包括至少用于固定第一芯片的第一芯片固定空腔和用于固定另一个芯片的另一个芯片固定空腔,其中:
所述第一和另一个芯片固定空腔的每一个具有空腔侧壁,其并置紧邻于各自第一芯片和另一个芯片的侧壁的至少一个侧壁形成;
各自空腔侧壁具有在其内有意形成的凹陷,所述凹陷适于生成阴影,所述阴影具有可测量的灰度反差,其中所述各自第一和另一个芯片的所述第一前棱在所述阴影与所述各自第一和另一个芯片之间分别形成可探测的边界;以及
在所述第一芯片固定空腔的所述空腔侧壁中的凹陷基本与在所述另一个芯片固定空腔的所述空腔侧壁中的凹陷一致。
44.根据权利要求29所述的方法,其中所述空腔侧壁部分地形成第一壁,所述第一壁从所述空腔向外伸展,并且在临近所述芯片的所述侧壁和所述第一前棱处形成凹进。
CNB028209966A 2001-11-27 2002-11-14 阴影生成设备 Expired - Fee Related CN1328775C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US33369001P 2001-11-27 2001-11-27
US60/333,690 2001-11-27

Publications (2)

Publication Number Publication Date
CN1575513A CN1575513A (zh) 2005-02-02
CN1328775C true CN1328775C (zh) 2007-07-25

Family

ID=23303855

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028209966A Expired - Fee Related CN1328775C (zh) 2001-11-27 2002-11-14 阴影生成设备

Country Status (8)

Country Link
JP (1) JP2005523424A (zh)
KR (1) KR20040062572A (zh)
CN (1) CN1328775C (zh)
AU (1) AU2002346400A1 (zh)
DE (1) DE10297486T5 (zh)
GB (1) GB2397172B (zh)
TW (1) TW577163B (zh)
WO (1) WO2003046510A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110379784A (zh) * 2019-07-23 2019-10-25 王欣 一种半导体封装结构

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107532431A (zh) * 2015-05-26 2018-01-02 住友化学株式会社 偏振板制造用净化间

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4312117A (en) * 1977-09-01 1982-01-26 Raytheon Company Integrated test and assembly device
US4953283A (en) * 1987-11-28 1990-09-04 Murata Manufacturing Co., Ltd. Method of handling electronic component chips
US5088190A (en) * 1990-08-30 1992-02-18 Texas Instruments Incorporated Method of forming an apparatus for burn in testing of integrated circuit chip
US5123850A (en) * 1990-04-06 1992-06-23 Texas Instruments Incorporated Non-destructive burn-in test socket for integrated circuit die
US5543725A (en) * 1993-08-25 1996-08-06 Sunright Limited Reusable carrier for burn-in/testing on non packaged die
US5673799A (en) * 1995-06-05 1997-10-07 Chip Star Inc. Machine for testing and sorting capacitor chips and method of operating same
EP0989596A1 (en) * 1997-06-12 2000-03-29 Nikon Corporation Substrate for device manufacturing, process for manufacturing the substrate, and method of exposure using the substrate
EP1046881A1 (en) * 1999-04-19 2000-10-25 Applied Materials, Inc. Alignment and handover calibration with hole shadows and ion implanter with e-chuck and gripper
US6294747B1 (en) * 1999-06-02 2001-09-25 Electro Scientific Industries, Inc. Inspection machine for surface mount passive component

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4312117A (en) * 1977-09-01 1982-01-26 Raytheon Company Integrated test and assembly device
US4953283A (en) * 1987-11-28 1990-09-04 Murata Manufacturing Co., Ltd. Method of handling electronic component chips
US5123850A (en) * 1990-04-06 1992-06-23 Texas Instruments Incorporated Non-destructive burn-in test socket for integrated circuit die
US5088190A (en) * 1990-08-30 1992-02-18 Texas Instruments Incorporated Method of forming an apparatus for burn in testing of integrated circuit chip
US5543725A (en) * 1993-08-25 1996-08-06 Sunright Limited Reusable carrier for burn-in/testing on non packaged die
US5673799A (en) * 1995-06-05 1997-10-07 Chip Star Inc. Machine for testing and sorting capacitor chips and method of operating same
EP0989596A1 (en) * 1997-06-12 2000-03-29 Nikon Corporation Substrate for device manufacturing, process for manufacturing the substrate, and method of exposure using the substrate
EP1046881A1 (en) * 1999-04-19 2000-10-25 Applied Materials, Inc. Alignment and handover calibration with hole shadows and ion implanter with e-chuck and gripper
US6294747B1 (en) * 1999-06-02 2001-09-25 Electro Scientific Industries, Inc. Inspection machine for surface mount passive component

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110379784A (zh) * 2019-07-23 2019-10-25 王欣 一种半导体封装结构

Also Published As

Publication number Publication date
WO2003046510A2 (en) 2003-06-05
JP2005523424A (ja) 2005-08-04
GB2397172B (en) 2005-05-11
GB0407477D0 (en) 2004-05-05
DE10297486T5 (de) 2004-12-02
WO2003046510B1 (en) 2004-04-29
TW200301008A (en) 2003-06-16
WO2003046510A9 (en) 2004-03-25
TW577163B (en) 2004-02-21
AU2002346400A1 (en) 2003-06-10
AU2002346400A8 (en) 2003-06-10
CN1575513A (zh) 2005-02-02
WO2003046510A3 (en) 2003-11-27
KR20040062572A (ko) 2004-07-07
GB2397172A (en) 2004-07-14

Similar Documents

Publication Publication Date Title
US20090290781A1 (en) Illuminating device for cylindrical objects, surface inspection method implemented therewith and computer program product
JP2007078540A (ja) 外観検査方法及び外観検査装置
CN112334761B (zh) 缺陷判别方法、缺陷判别装置及记录介质
JP2010107254A (ja) Ledチップ検査装置、ledチップ検査方法
JP2015040796A (ja) 欠陥検出装置
KR20090008185A (ko) 표면 검사 장치
JP3935781B2 (ja) 透明電極膜基板の検査装置
CN1328775C (zh) 阴影生成设备
JP4151306B2 (ja) 被検査物の検査方法
KR20010098460A (ko) 빠른 검사 처리 속도를 갖는 외관 검사 방법 및 외관 검사장치
JP6321709B2 (ja) 表面疵検査方法
TWI427263B (zh) 突起之高度測定方法、突起之高度測定裝置、程式
KR100517868B1 (ko) 시료 표면의 결함 측정 및 평가 방법
KR102199314B1 (ko) 디스플레이 패널 검사장치
JPH04216445A (ja) 瓶検査装置
JP4967132B2 (ja) 対象物表面の欠陥検査方法
JP3454162B2 (ja) 穴のある平面プレートの傷検査装置
CN210665467U (zh) 一种圆顶光源
TWI806325B (zh) 螢光線路量測系統及方法
JPH04194703A (ja) 光学接触法による接触面の面積、形状等の測定装置
US6870177B2 (en) Shadow-creating depression for establishing microchip location during visual inspection
JPH11248644A (ja) 容器の欠陥検査方法及びその装置
JP3609136B2 (ja) 半導体装置の検査方法及び装置
Donecker et al. Quick EPD mapping of GaAs
JPH06104352A (ja) 半導体装置およびその方向検査装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee