CN1319173C - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN1319173C
CN1319173C CNB028229177A CN02822917A CN1319173C CN 1319173 C CN1319173 C CN 1319173C CN B028229177 A CNB028229177 A CN B028229177A CN 02822917 A CN02822917 A CN 02822917A CN 1319173 C CN1319173 C CN 1319173C
Authority
CN
China
Prior art keywords
wiring layer
distribution
holding wire
shielding conductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028229177A
Other languages
English (en)
Other versions
CN1589498A (zh
Inventor
平野博茂
山冈邦吏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1589498A publication Critical patent/CN1589498A/zh
Application granted granted Critical
Publication of CN1319173C publication Critical patent/CN1319173C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的半导体装置，在形成于半导体基板上的第1配线层中，相邻的配线按照第1配线、第1屏蔽配线的顺序排列，而且在半导体配线基板上形成的第2配线层中，相邻的配线分别按照第2屏蔽配线、第2配线的顺序排列，以与第1配线层的第1配线、第1屏蔽配线分别对应，从而能够使相邻配线的配线间电容降低，而且也能够降低相邻配线之间的噪声，能够不降低信号的动作速度，而且又减少电力消耗。

Description

半导体装置
技术领域
本发明涉及半导体装置的配线结构。
背景技术
最近，随着半导体装置向细微化的发展，配线间电容正成为电路设计上的课题。特别是相邻配线电容产生使各信号线的驱动时间延迟的问题。
下面用图28简单说明已有的配线结构例。图28是只采用一层配线层构成配线的例子，并且紧密配置配线层。这样，通常与晶体管等元件的源极或者漏极接触连接的配线层采用最底层的配线层，并且往往以能够使其与触点的间距配合的最小配线构成。
然而，上述的已有半导体装置，存在相邻配线的配线电容增大，相邻配线之间噪声增多以及使信号的动作速度降低的问题。
又，配线之间电容增大也会产生功耗加大的问题。
又，该配线构造用于存储器的位线时，也会产生难以将存储所必要的电位在位线上读出的问题。
又，相反，在强电介质存储器等需要适当的配线电容的存储器中，存在着降低相邻配线之间的噪声与设定适当的配线电容两要求相互矛盾的问题。
因此，本发明的目的在于，提供一种半导体装置，该装置可以减少相邻配线的配线间电容，同时也可以降低相邻配线之间的噪声且不降低信号的动作速度，此外，还可以减少功耗。
发明内容
本发明的一种半导体装置，该半导体装置包括：形成在第1配线层的、具有第1方向的多条第1信号线，和位于所述第1信号线之间的第1屏蔽线；在所述第1配线层正上方形成的第2配线层中形成的、具有所述第1方向的多条第2信号线，和位于所述第2信号线之间的第2屏蔽线；所述第2屏蔽线位于所述第1信号线正上方，同时，所述第2信号线位于所述第1屏蔽线上方。
为了降低配线层间噪声，采用在多个配线层中形成配线且扩大各个配线层之间的距离的结构。首先，减少同层间的配线层之间的电容，并且形成从上面看时，使第1配线层与第2配线层的配线形成位置配置于不同位置上，因而能减少第1配线层与第2配线层的不同层间的配线层间电容的结构。
又，采用一种配线结构，即在第1配线层依次构成第1配线、第1屏蔽配线以及第2配线，在第2配线层依次构成第3配线、第2屏蔽配线以及第4配线。
又，将该第1屏蔽配线以及第2屏蔽配线作为接地电压线或者电源电压线。又采用交互配置上述接地电压线及电源电压线的结构以及将第1配线层作为接地电压线，第2配线层作为电源电压线的结构。
又，采用一种配线结构，即由两个配线层区域构成，通过将各配线层区域的配线相互连接，取得电阻值和电容值等达到平衡的配线。
又，采用使屏蔽配线的配线宽度比信号配线的宽度大的配线结构。
又，采用这样一种配线结构，即最下层的配线层如已有技术那样由一层配线层构成，使其上层的配线结构以第1配线、第1屏蔽配线、第2配线的顺序构成，此外，在上层配线层采用第3配线、第2屏蔽配线、第4配线依序形成的结构。
采用上述半导体装置的各构成，可以减少相邻配线的配线间电容，同时也可以降低相邻配线间的噪声，且无需降低信号的动作速度，另外，还可以减少电力消耗。
附图说明
图1是本发明的实施方式1的半导体装置的顶视图。
图2是本发明的实施方式1的半导体装置的剖面图。
图3是本发明的实施方式2的半导体装置的顶视图。
图4是本发明的实施方式2的半导体装置的剖面图。
图5是本发明的实施方式3的半导体装置的顶视图。
图6是本发明的实施方式4的半导体装置的顶视图。
图7是本发明的实施方式5的半导体装置的顶视图。
图8是本发明的实施方式6的半导体装置的顶视图。
图9是本发明的实施方式7的半导体装置的顶视图。
图10是本发明的实施方式8的半导体装置的顶视图。
图11是本发明的实施方式9的半导体装置的顶视图。
图12是本发明的实施方式9的半导体装置的剖面图。
图13是本发明的实施方式10的半导体装置的顶视图。
图14是本发明的实施方式10的半导体装置的剖面图。
图15是本发明的实施方式11的半导体装置的顶视图。
图16是本发明的实施方式11的半导体装置的剖面图。
图17是本发明的实施方式12的半导体装置的顶视图。
图18是本发明的实施方式12的半导体装置的剖面图。
图19是本发明的实施方式12的半导体装置的剖面图。
图20是本发明的实施方式13的半导体装置的顶视图。
图21是本发明的实施方式13的半导体装置的剖面图。
图22是本发明的实施方式14的半导体装置的顶视图。
图23是本发明的实施方式14的半导体装置的剖面图。
图24是本发明的实施方式15的半导体装置的剖面图。
图25是本发明的实施方式16的半导体装置的剖面图。
图26是本发明的实施方式17的半导体装置的顶视图。
图27是本发明的实施方式17的半导体装置的剖面图。
图28是已有的半导体装置的剖面图。
具体实施方式
以下参考附图对本发明实施方式的半导体装置进行具体说明。
实施方式1
下面用附图对本发明实施方式1进行说明。图1是实施方式1的顶视图，图2是图1的A1～A2的剖面图。
首先，在第1配线层依次配置配线(例如信号线)M12、M14、M16、M18。接着，在位于第1配线层之上的第2配线层依次配置信号线M21、M23、M25、M27。这里，第1配线层、第2配线层的各信号线大致呈等间隔配置。此外，采用使信号线M21与M12、M23与M14、M25与M16、M27与M18分别与放大器相连接的构成。本实施例中，所采用的结构是，从上面看，信号线M12、M14、M16、M18与M21、M23、M25、M27配置于不同的位置，与从上面看配置于相同位置的情况相比，可降低信号线间的噪声。
本实施方式1的效果是，采用双层配线层构成信号线，并且将屏蔽线配置于信号线之间的构造，以此减少相邻配线的配线间电容，也可以降低相邻配线间的噪声，而不降低信号的动作速度，此外还具有减少电耗的效果。特别是，从上面看，使第1配线层与第2配线层的信号线的配置位置配置于不同的位置上，因此效果显著。
实施方式2
下面用附图对本分明的实施方式2进行说明。图3是实施方式2的顶视图，图4是图3的A1-A2的剖面图。
本实施例，相对于实施方式1采用将第1配线层、第2配线层的各信号线每两根相邻配置，而不采用使各配线层中的配线的间隔相等的配置。而且是一种将该相邻的配线信号与放大器连接的结构。
本实施方式2的效果是，由于采用与实施方式1相同的两层配线层构成信号线，减少相邻配线的配线间电容，也可以降低相邻配线之间的噪声，而且能够不降低信号的动作速度，又能够减少电耗。
特别是，从上面看来，第1配线层与第2配线层的信号线的配置位置，是配置于不同的位置上，因此其效果显著。
此外，采用同层的配线构成连接于相同的放大器的配线，因此，受配线在制造上的波动等因素所产生的影响少。
实施方式3
下面用附图对本分明的实施方式3进行说明。图5是实施方式3的顶视图。
本实施例的构成是，相对实施方式1，使电气连接的配线在途中相互交换所在的第1配线层与第2配线层的结构，从而具有第1配线层与第2配线层两个区域的结构，就这样，全部各配线采用相同的结构。
采用这样的结构，可以减少配线制造上的波动等因素所产生的影响。
又，从上表面看来，是一种将信号上电气连接的配线大致配置在一直线的结构。是一种在第1配线层的配线与第2配线层的配线的连接部没有与其他配线交叉的构成，且是一种简单配置。放大器的连接结构采用与实施方式1同样的结构。
实施方式4
下面利用附图对本分明的实施方式4进行说明。图6是实施方式4的顶视图。
本实施例的构成是，利用相对于实施方式1，使电气连接的配线在途中相互交换所在的第1配线层与第2配线层的结构，从而具有第1配线层与第2配线层两个区域的结构，就这样，全部各配线采用相同的结构。
采用这样的结构，可以减少配线制造上的波动等因素所产生的影响。
又，从上表面看时，是一种没有将信号上电气连接的配线大致配置在一直线，而将在同一配线层中形成的配线大致配置在一条直线上的结构。例如，在该第2配线上再在同一方向上设置配线层时，具有使连接于同一放大器的一对配线的噪声为同一程度，能降低噪声影响的效果。
实施方式5
下面利用附图对本发明的实施方式5进行说明。图7是实施方式5的顶视图。
本实施例的构成是，配线构成与实施方式3的配线构成相同，但由于放大器的连接位置不同，因此，连接于同一放大器的两根配线在配线方向的相同位置上在相同配线层形成。
采用这样的结构，存在横穿连接于例如相同放大器上的两根配线的信号配线等情况下，可以取得消除来自该信号的噪声的效果。
实施方式6
下面利用附图对本发明的实施方式6进行说明。图8是实施方式6的顶视图。
本实施例是一种将实施方式4与实施方式5加以组合的结构，能够取得各实施方式的效果。
实施方式7
下面利用附图对本发明的实施方式7进行说明。图9是实施方式7的顶视图。
本实施例是一种相对实施方式2的配线结构，变更连接的放大器结构的结构。
在该构成中，在采用以2个对1个的比例使放大器工作的工作方式的情况下，连接于不工作的放大器的信号配线具有屏蔽线的效果。因此取得与将屏蔽线配置于同层的相邻配线中的情况相同的效果。
实施方式8
下面利用附图对本发明的实施方式8进行说明。图10是实施方式8的顶视图。
本实施例的构成是，相对实施方式1的配线结构，对连接的放大器改变其构成，并且将配置位置选择在配线两端。该构成中，与实施方式5相同，连接于同一放大器的2根配线在配线方向的相同位置上，在相同配线层形成，存在横穿连接于相同放大器的两根配线的信号配线等情况下，可以取得消除来自此信号的噪声的效果。
实施方式9
下面利用附图对本发明的实施方式9进行说明。图11是实施方式9的顶视图，图12是图11的A1～A2的剖面图。顶视图只示出上表面侧的第2配线层的配线。
首先，在第1配线层依次配置配线M11～M18。这里，M12、M14、M16、M18是作为信号线使用的配线。配置于信号线M12、M14、M16、M18之间的配线M11、M13、M15、M17作为屏蔽线以降低信号线的噪声。
其次，在第1配线层之上，在第2配线层依次配置配线M21～M28。这里，M21、M23、M25、M27是作为信号线使用的配线。配置于M21、M23、M25、M27之间的配线M22、M24、M26、M28作为屏蔽线以降低信号线的噪声。
本实施例中采用的构成是，从上表面看，信号线M12、M14、M16、M18与M21、M23、M25、M27配置于不同的位置且是将屏蔽线配置于其间的构成，与从上表面看配置于相同位置的情况相比，是一种提高信号线间屏蔽效果的构成，并且进一步降低信号线的噪声的结构。另外，在这里，虽然屏蔽线与接地电压线(GND电位)连接，但也可以与电源电压线连接。
作为本实施方式9的效果，选择用两层配线层形成信号线，并将屏蔽线配置于信号线间的结构，以此可以减少相邻配线的配线间电容，也可以降低相邻配线间的噪声，有能够不降低信号的动作速度，又可以减少功耗的效果。特别是，从上表面看，使第1配线层与第2配线层的信号线的配置位置是不同的位置，因此噪声的屏蔽效果显著。
又，作为屏蔽线的接地电压线，也可以作为电源等配设的接地电压线使用。
实施方式10
下面利用附图对本发明的实施方式10进行说明。图13是实施方式10的顶视图，图14是图13的A1～A2的剖面图。顶视图只示出上表面侧的第2配线层的配线。
实施方式10的特征在于，虽然信号线的构成与实施方式9相同，但却是一种使屏蔽线连接于接地电压线与电源电压线的双方的结构。
这是使第1配线层的屏蔽线M11、M13、M15、M17依次与接地电压线和电源电压线连接，并且使第2配线层的屏蔽线M22、M24、M26、M28依次与接地电压线和电源电压线连接的结构。在这里，虽然将各屏蔽线依次配置于接地电压线与电源电压线，但不一定非要按照次序。为了方便布局可以分别采用最合适的设计。
本实施方式10，具有与实施方式9相同的效果，同时由于是采用接地电压线与电源电压线两者为屏蔽线的结构，因此，具有可以将这些信号作为电路的电源信号使用的效果。
实施方式11
下面利用附图对本发明的实施方式11进行说明。图15是实施方式11的顶视图，图16是图15的A1～A2的剖面图。顶视图只示出上表面侧的第2配线层的配线。
实施方式11的特征在于，虽然信号线的结构与实施方式9以及实施方式10相同，但却是一种第1配线层的屏蔽线连接于电源电压线，并且第2配线层的屏蔽线连接于接地电压线的结构。
具体地说，是使第1配线层的屏蔽线M11、M13、M15、M17与电源电压线(VDD电位)连接，并且使第2配线层的屏蔽线M22、M24、M26、M28与接地电压线(GND电位)连接。
在这里，虽然采用使第1配线层的屏蔽线与电源电压线连接，并且使第2配线层的屏蔽线与接地电压线连接的构成，但必要时也可以采用相反的结构。使同一配线层的屏蔽线连接于同一电压线，可以简化配置。
本实施方式11具有与实施方式9以及实施方式10相同的效果，同时，对于接地电压线与电源电压线，分别采用同一配线层的屏蔽线连接相同的电压线，以此可以得到简化布局的效果。
实施方式12
下面利用附图对本发明的实施方式12进行说明。图17是实施方式12的顶视图，图18是图17的A1～A2的剖面图。图19是图17的B1～B2的剖面图。顶视图只示出上表面侧的第2配线层的配线。
本实施方式12将配线区域划分为2大区域，并且设置两个实施方式9的配线构成的区域。而且是一种将这两个区域的配线的第1配线层的配线和第2配线层的配线交互换位构成。采用此构成，通过使各配线存在于第1配线层和第2配线层两个层，可以取得各配线的电容值和电阻值的平衡，并且在使用于例如存储器的位线等时能够稳定工作。
详细结构情况是，首先，在第1配线区域(图18的A1～A2剖面部)，在第1配线层依配置配线M11～M18。在这里，M12、M14、M16、M18是作为信号线使用的配线。配置于信号线M12、M14、M16、M18之间的配线M11、M13、M15、M17作为屏蔽线以降低信号线的噪声。
接着，在第1配线层之上，在第2配线层依次配置M21～M28。在这里，M21、M23、M25、M27是作为信号线使用的配线。配置于信号线M21、M23、M25、M27之间的配线M22、M24、M26、M28采用屏蔽线以降低信号线的噪声。
还有，第2配线区域(图19的B1～B2的剖面图)中，采用相同的配线构成，例如，采用使M12与M22B连接、M14与M24B连接、M16与M26B连接、M18与M28B连接、M21与M11B连接、M23与M13B连接、M25与M15B连接、M27与M17B连接的结构。
在这里，屏蔽线与接地电压线(GND电位)连接，当然，也可以连接电源电压线或者使用接地电压线和电源电压线两者。另外，在这里，是用两个配线区域构成，但也可以用更多的配线区域构成。采用增加配线区域的数量的构成，可以进一步改善各配线的电容值和电阻值的平衡。
本实施方式12具有与实施方式9相同的效果，同时，利用将配线区域分割为多个区域且相互交换连接各个区域的配线的构成，可以取得改善各配线的电容值和电阻值的平衡且可以进行稳定工作的效果。
实施方式13
下面利用附图对本发明的实施方式13进行说明。图20是实施方式13的顶视图，图21是图20的A1～A2的剖面图。上表面只示出上表面侧的第2配线层的配线。
实施方式13的特征在于，虽然信号线的构成与实施方式9相同，但屏蔽配线的配线宽度比信号配线宽度大。
其构成是，第1配线层的屏蔽线M11、M13、M15、M17与第2配线层的屏蔽线M22、M24、M26、M28的线宽，比信号线M12、M14、M16、M18、M21、M23、M25、M27的线宽大。
本实施方式13具有与实施方式9相同的效果，同时，利用加大屏蔽线的线宽的方法，具有进一步取得比实施方式9更好的屏蔽效果的优点。
本实施方式中，虽然从上表面看时上述第1配线层的屏蔽线与第2配线层的屏蔽线没有形成重叠结构，但采用了使它们重叠的结构，以此可以进一步提高屏蔽效果。
实施方式14
下面利用附图对本发明的实施方式14进行说明。图22是实施方式14的顶视图，图23是图22的A1～A2的剖面图。上表面只示出上表面侧的第2配线层的配线。
第1配线层和2配线层的信号线的构成是一种与实施方式9相同的构成，也是屏蔽层M31作为第3配线层配置在第1配线层和2配线层之间的构成。
作为本实施方式14的效果，通过配置屏蔽层M31作为第3配线层，可以进一步提高屏蔽效果。
实施方式15
下面利用附图对本发明的实施方式15进行说明。图24就作为信号线配置的配线，示出与读出放大器之间的连接关系。
这是一种信号线M12与M21、M14与M23、M16与M25、M18与M27，分别与读出放大器SA01、SA02、SA03、SA04相连接的构成。
本实施方式15，是一种使在第1配线层的信号线和第2配线层的信号线中相邻的信号与读出放大器连接的构成，将本构成用于例如存储器的位线的情况下，可以使用相邻的存储器单元，作为存储器可以稳定地工作。
实施方式16
下面利用附图对本发明的实施方式16进行说明。图25就作为信号线配置的配线，示出与读出放大器之间的连接关系。
这是一种信号线M21与M23、M12与M14、M25与M27、M16与M18，分别与读出放大器SA01、SA02、SA03、SA04相连接的构成。
本实施方式16中，可以采用使连接于读出放大器的信号线隔开距离的信号线，并且得到可以减少相邻信号线之间的噪声影响的效果。
实施方式17
下面利用附图对本发明的实施方式17进行说明。图26是实施方式17的顶视图，图27是图26的A1～A2的剖面图。上表面只示出上表面侧的第2配线层的配线。
信号线的构成是一种将实施方式9的构成与最下层的配线层如以往那样紧密排列的构成加以组合的构成。是该最下层的配线与第1配线层和第2配线层电气连接的构成。将本构成用于在存储器阵列中采用主位线、子位线的构成中，具有下述效果，即因此可以减少相邻配线的配线间电容，也可以降低相邻配线之间的噪声，取得能够不降低信号的动作速度的存储阵列。
在这里，是从实施方式1到实施方式17逐一示出，但也当然也可以采用将这些方式合并的结构，这些情况也包含在本发明中。
又，虽然在实施方式7有记载，但也可以将通过使多个放大器中半数的放大器不动作的工作方式，将连接于该放大器的信号配线作为屏蔽线使用以降低噪声的工作方法用于其他实施方式。
又，实施方式17中示出最下层的配线为以往的结构，但也可以用于其他实施方式。
又，这里是示出两个不同的配线层的结构，但也可以采用3层以上的配线层构成。

Claims (7)

1.一种半导体装置，其特征在于，该半导体装置包括：
形成在第1配线层的、具有第1方向的多条第1信号线，和位于所述第1信号线之间的第1屏蔽线；
在所述第1配线层正上方形成的第2配线层中形成的、具有所述第1方向的多条第2信号线，和位于所述第2信号线之间的第2屏蔽线；
所述第2屏蔽线位于所述第1信号线正上方，同时，所述第2信号线位于所述第1屏蔽线上方。
2.根据权利要求1记载的半导体装置，其特征在于，还包括：
在所述第1配线层上，且在第1信号线的延长线上形成的、具有所述第1方向的多条第3信号线，和位于所述第3信号线之间的第3屏蔽线；
在所述第2配线层上，且在第2信号线的延长线上形成的、具有所述第1方向的多条第4信号线和位于所述第4信号线之间的第4屏蔽线；
所述第1屏蔽线与所述第4屏蔽线连接；
所述第1信号线与所述第4信号线连接；
所述第2屏蔽线与所述第3屏蔽线连接；
所述第2信号线与所述第3屏蔽线连接。
3.根据权利要求1或2所记载的半导体装置，其特征在于，
所述第1和第2屏蔽线是接地电压线及电源电压线。
4.根据权利要求1或2所记载的半导体装置，其特征在于，
所述第1和第2屏蔽线的线宽比所述第1和第2信号线的线宽宽。
5.根据权利要求1所记载的半导体装置，其特征在于，
具有在第1配线层的下层以多根配线形成的第3配线层。
6.根据权利要求1所记载的半导体装置，其特征在于，
所述第1信号线与所述第1屏蔽线之间的各距离是等间隔的。
7.根据权利要求1所记载的半导体装置，其特征在于，
所述多条第1信号线中的相邻的2条第1信号线连接第1读出放大器，所述多条第2信号线中的相邻的2条第2信号线连接第2读出放大器。
CNB028229177A 2001-11-19 2002-11-18 半导体装置 Expired - Fee Related CN1319173C (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2001352487 2001-11-19
JP352487/2001 2001-11-19
JP2002240131 2002-08-21
JP240131/2002 2002-08-21
PCT/JP2002/012029 WO2003044862A1 (en) 2001-11-19 2002-11-18 Semiconductor device

Publications (2)

Publication Number Publication Date
CN1589498A CN1589498A (zh) 2005-03-02
CN1319173C true CN1319173C (zh) 2007-05-30

Family

ID=26624587

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028229177A Expired - Fee Related CN1319173C (zh) 2001-11-19 2002-11-18 半导体装置

Country Status (5)

Country Link
US (1) US20050017360A1 (zh)
EP (1) EP1458027A4 (zh)
JP (1) JPWO2003044862A1 (zh)
CN (1) CN1319173C (zh)
WO (1) WO2003044862A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007207301A (ja) * 2006-01-31 2007-08-16 Ricoh Co Ltd 半導体記憶装置
JP2009231513A (ja) * 2008-03-21 2009-10-08 Elpida Memory Inc 半導体装置
JP2012114215A (ja) * 2010-11-24 2012-06-14 Elpida Memory Inc 半導体装置及びそのレイアウト方法
JP6456230B2 (ja) * 2015-04-21 2019-01-23 三菱電機株式会社 タッチスクリーン、タッチパネル、表示装置及び電子機器
KR102666075B1 (ko) * 2016-12-16 2024-05-14 삼성전자주식회사 메모리 장치 및 메모리 장치의 도전 라인들의 배치 방법
US20200279830A1 (en) * 2019-02-28 2020-09-03 Mercury Systems, Inc. Interleaved multi-layer redistribution layer providing a fly-by topology with multiple width conductors
KR20210045876A (ko) * 2019-10-17 2021-04-27 에스케이하이닉스 주식회사 반도체 패키지

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6414954A (en) * 1987-07-08 1989-01-19 Mitsubishi Electric Corp Semiconductor memory device
JPH01200662A (ja) * 1988-02-04 1989-08-11 Mitsubishi Electric Corp 半導体記憶装置
JPH01200663A (ja) * 1988-02-04 1989-08-11 Mitsubishi Electric Corp 半導体記憶装置
JPH01293652A (ja) * 1988-05-23 1989-11-27 Mitsubishi Electric Corp ダイナミツク型ランダムアクセスメモリ
US4922453A (en) * 1987-02-02 1990-05-01 Mitsubishi Denki Kabushiki Kaisha Bit line structure of dynamic type semiconductor memory device
JPH115722A (ja) * 1997-06-13 1999-01-12 Hideki Aoki 口腔内洗浄用水性組成物

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2940593A1 (de) * 1979-10-06 1981-04-16 Ibm Deutschland Gmbh, 7000 Stuttgart Mehrlagen-modul mit konstantem wellenwiderstand
JPS61152063A (ja) * 1984-12-25 1986-07-10 Mitsubishi Electric Corp 半導体記憶装置
JPS63283157A (ja) * 1987-05-15 1988-11-21 Mitsubishi Electric Corp 半導体記憶装置
JPS63308371A (ja) * 1987-06-10 1988-12-15 Mitsubishi Electric Corp 半導体記憶装置
US5014110A (en) * 1988-06-03 1991-05-07 Mitsubishi Denki Kabushiki Kaisha Wiring structures for semiconductor memory device
JPH0750710B2 (ja) * 1990-06-06 1995-05-31 富士ゼロックス株式会社 多層配線構造
JP3227923B2 (ja) * 1993-07-27 2001-11-12 ソニー株式会社 半導体記憶装置
JPH1022402A (ja) * 1996-07-02 1998-01-23 Matsushita Electron Corp 半導体装置
TW399319B (en) * 1997-03-19 2000-07-21 Hitachi Ltd Semiconductor device
JP3913927B2 (ja) * 1999-04-19 2007-05-09 富士通株式会社 半導体集積回路装置
JP2001244414A (ja) * 2000-02-29 2001-09-07 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路
JP3433741B2 (ja) * 2000-09-05 2003-08-04 セイコーエプソン株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4922453A (en) * 1987-02-02 1990-05-01 Mitsubishi Denki Kabushiki Kaisha Bit line structure of dynamic type semiconductor memory device
JPS6414954A (en) * 1987-07-08 1989-01-19 Mitsubishi Electric Corp Semiconductor memory device
JPH01200662A (ja) * 1988-02-04 1989-08-11 Mitsubishi Electric Corp 半導体記憶装置
JPH01200663A (ja) * 1988-02-04 1989-08-11 Mitsubishi Electric Corp 半導体記憶装置
JPH01293652A (ja) * 1988-05-23 1989-11-27 Mitsubishi Electric Corp ダイナミツク型ランダムアクセスメモリ
JPH115722A (ja) * 1997-06-13 1999-01-12 Hideki Aoki 口腔内洗浄用水性組成物

Also Published As

Publication number Publication date
EP1458027A1 (en) 2004-09-15
WO2003044862A1 (en) 2003-05-30
CN1589498A (zh) 2005-03-02
US20050017360A1 (en) 2005-01-27
JPWO2003044862A1 (ja) 2005-03-24
EP1458027A4 (en) 2006-06-07

Similar Documents

Publication Publication Date Title
US5332923A (en) Semiconductor memory
JP3910047B2 (ja) 半導体記憶装置
US5812444A (en) Semiconductor memory device with bit line contact areas and storage capacitor contact areas
US20050242441A1 (en) Improved metal wiring pattern for memory devices
US7808804B2 (en) Power line layout
KR20060134579A (ko) 파워 디커플링 커패시터를 포함하는 반도체 메모리 소자
CN1319173C (zh) 半导体装置
US7999299B2 (en) Semiconductor memory device having capacitor for peripheral circuit
KR930000766B1 (ko) 반도체 기억장치
US6306745B1 (en) Chip-area-efficient pattern and method of hierarchal power routing
US5140556A (en) Semiconductor memory circuit having dummy cells connected to twisted bit lines
US6765814B2 (en) Semiconductor memory device
US20040190219A1 (en) Storage capacitor with high memory capacity and low surface area
US8766324B2 (en) Power line layout techniques for integrated circuits having modular cells
US5687108A (en) Power bussing layout for memory circuits
KR0139868B1 (ko) 불휘발성 반도체 기억장치
EP1162623B1 (en) Semiconductor memory device having segment type word line structure
KR100316619B1 (ko) 반도체 기억 장치
KR100191791B1 (ko) 반도체 메모리 장치를 위한 메모리 셀 레이아웃구조
KR20000071324A (ko) 반도체 집적 회로 장치
KR20100042462A (ko) 주변회로용 커패시터를 구비하는 반도체 메모리 소자
US6157561A (en) Integrated circuit memory with low resistance, segmented power supply lines
JP2006013536A (ja) 半導体記憶装置
EP0278463B1 (en) Gate array having transistor buried in interconnection region
JP2006013537A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070530

Termination date: 20111118