CN1316626C - Soi型半导体装置及其制造方法 - Google Patents

Soi型半导体装置及其制造方法 Download PDF

Info

Publication number
CN1316626C
CN1316626C CNB031029388A CN03102938A CN1316626C CN 1316626 C CN1316626 C CN 1316626C CN B031029388 A CNB031029388 A CN B031029388A CN 03102938 A CN03102938 A CN 03102938A CN 1316626 C CN1316626 C CN 1316626C
Authority
CN
China
Prior art keywords
mentioned
zone
soi
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB031029388A
Other languages
English (en)
Other versions
CN1434518A (zh
Inventor
山下胜重
西村久治
山崎浩務
井上真幸
佐藤嘉展
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1434518A publication Critical patent/CN1434518A/zh
Application granted granted Critical
Publication of CN1316626C publication Critical patent/CN1316626C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供一种SOI型半导体装置，它是一种至少包括在绝缘膜上形成的包含半导体层(3)的SOI基板(50)，和在半导体层3上形成的半导体有源元件(60)的SOI型半导体装置(1000)。在SOI型半导体装置上的半导体有源元件(60)，形成在由为上述斑点状分离半导体层(3)的分离区域(4)所包围的元件形成区域(70)内，在形成了半导体有源元件(60)的元件形成区域(70)以外的半导体层(3)的一部分(80)上，形成了含有高浓度不纯物的吸收层(9)，并且，在形成了半导体有源元件(60)的元件形成区域(70)内不形成吸收层(9)。

Description

SOI型半导体装置及其制造方法
技术领域
本发明涉及使用SOI基板的SOI型半导体装置及其制造方法。
背景技术
在半导体装置的制造中，都用了高纯度基板，但是由于半导体基板中所含仅有的微量重金属的影响，生成向半导体元件的连接泄漏及发生栅极氧化膜耐压降低等。由此，重金属的存在是最不好的。
对于这样的重金属污染，用一般称为吸收手法聚集重金属，通过将重金属远离半导体元件，不使重金属影响所制造的半导体特性。
然而，在制造用SOI基板的SOI型半导体装置的情况下，无法适用那样的方法。原因是在SOI型半导体中，半导体元件是通过埋入氧化膜隔离半导体基板制成SOI有源层。也就是一部分重金属，因为无法穿过埋入的氧化膜，在半导体基板背面形成的损坏层无法防止重金属污染。所以，适用于SOI型半导体装置的重金属吸气手法的开发就变成了必要的了。
解决这样的问题点的SOI型半导体装置的吸气手法，如日本国特开2000-315736号公报所揭示的一样。参照图18说明从前的SOI型半导体装置。
图18(a)，表示从前的SOI型半导体装置的CMOS晶体管的平面构成，另一方面，图18(b)，表示图18(a)中的Y-Y’剖面图。
在图18(a)及图18(b)所示构成中，以SOI基板为支持基板的半导体基板101上，介于作为第一绝缘膜的结晶硅氧化膜102，成为SOI基板的有源层的n-型半导体层103通过沉积而形成。N-型半导体层103，由硅氧化膜102及105，被分离成斑点状吸引电子体。详细的讲，通过蚀刻形成达到埋入的硅氧化膜102的分割沟104后，在分割沟104的侧壁上形成作为绝缘膜的硅氧化膜105，在通过埋入集成硅氧化膜106，由硅氧化膜102和硅氧化膜105分离成斑点状吸引电子体n-型半导体层103。
这样所形成的斑点状n-半导体层103中，做为P沟道MOS晶体管的N阱的n-型半导体层122、做为N沟道MOS晶体管的P阱的P型半导体123、以及、形成了为吸入重金属的高浓度杂质扩散区域(P+层)110。换而言之，对于各个被分散为斑点状的多个n-半导体层103设置了高浓度扩散区域110。还有，删氧化膜125a及125b，删电极124a及124b，为形成P沟道MOS晶体管的漏极区域和源极区域的P+型半导体126a及126b、制成N沟道MOS晶体管的漏极区域和源极区域的n+型半导体层127a及127b被形成。在如此的构成基础上，还形成配线，制成了CMOS晶体管。
这个CMOS晶体管中，由P型杂质的硼形成高浓度杂质扩散区域110，若将其表面浓度制成1×1018原子/cm3以上，1×1020原子/cm3以下，高浓度杂质扩散区域110吸入重金属，由此，可以防止衔接泄漏、删极氧化膜的耐压强度降低。
(发明所要解决的课题)
然而，本申请的发明者发现还存在着因为捕获到的重金属的周围会发生缺少结晶，上述以前的SOI型半导体装置中，必须充分留出自高浓度不纯物扩散区域110到PN结的距离，半导体元件的单体体积变大，其结果是半导体芯片变大的课题。也就是，上述SOI型半导体装置，形成在由绝缘膜所分割的斑点内的半导体元件和同斑点内(或者是活性区域附近)，形成了高浓度不纯物扩散区域110，所以，半导体元件的尺寸就变大了。上述公报中，提出了跨越分离沟104形成分离区域，形成高浓度不纯物扩散区域110的方法，但是，即便是在这种情况下，通过扩散高浓度不纯物扩散区域110时的横向宽度，来拓宽到半导体元件内为止的吸收层(不纯物扩散层110)，所以做为确保到PN结为止的距离的结果，半导体元件变大，半导体芯片整体变大。
发明内容
本发明是借鉴于上述问题点而形成的。其主要目的为提供小型SOI型半导体装置及其制造方法。
(为解决课题的方法)
本发明的SOI型半导体装置，至少包括：绝缘膜、包含形成在上述绝缘膜上的半导体层的SOI基板、在上述半导体层上形成的半导体有源元件的SOI型半导体装置，上述半导体有源元件，形成在为将上述半导体层分离为斑点状的分离区域所包围的元件形成区域内，上述能动型丰导体元件形成前在上述元件形成区域以外的上述半导体层的一部分上，形成含有高浓度不纯物的吸收层，加上，上述半导体有源元件形成前的上述元件形成区域内，没有形成上述吸收层。
上述吸收层中的上述高浓度不纯物表面浓度最好为1×1018原子/cm3以上。
上述半导体层上，形成了多个上述半导体有源元件，最好的是所有的上述半导体有源元件，都距上述吸收层1.5mm以内的范围内。
在一种适合的实施方式中，上述元件形成区域上，至少形成N型及P型中的一种阱，上述吸收层的深度，实际上与上述阱相比，相同或者是更深。
在一种适合的实施方式中，在一个上述元件形成区域上形成了多个上述半导体有源元件，在包围上述元件形成区域的上述分离区域外侧，形成有上述吸收层。
一种适合的实施方式，上述吸收层，配置在分离于上述分离区域的位置上。
一种适合的实施方式，上述SOI基板，由硅基板、在上述硅基板上形成的上述绝缘膜、在上述绝缘膜上形成的SOI有源层构成；上述半导体层，是由硅制成的SOI有源层；上述SOI有源层，至少有做为上述半导体有源元件的晶体管；在形成上述半导体有源元件的区域内，没有形成上述吸收层。
在一种适合的实施方式中，上述SOI型半导体装置，是半导体芯片，在上述半导体芯片周围的区域上，至少设置了低电位侧电源配线及高电位侧电源配线中的一个电源配线，上述吸收层，形成在上述电源配线垂直下方的半导体层上。
上述吸收层和上述电源配线采用电连接亦可。
在一种适合的实施方式中，上述SOI型半导体装置，若是切断的话，具有包含多个成为半导体芯片的半导体芯片区域的晶片状构成；有上述晶片状构成的上述SOI型半导体装置，以相邻的上述半导体芯片区域的分界部分为界线，加上，这个分界线内的上述半导体层至少有一部分上述吸收层。
在一种适合的实施方式中，上述SOI型半导体装置，是半导体芯片；沿着上述半导体周边，设置了多个焊接垫；上述多个焊接垫的至少一个的直下方或者是其周边，设置了上述吸收层。
上述吸收层，只要设置在离上述至少一个焊接垫的外缘30μm以内的区域(包括这个焊接垫内的区域)的直下方即可。
在一种适合的实施方式中，上述SOI型半导体装置，至少包括总配线、电源配线及接地线中的一个；上述总配线、电源配线及接地线的至少一个的下方、设置了上述吸收层。
在一种适合的实施方式中，在上述半导体层上，介于绝缘膜，形成了半导体无源元件；上述吸收层，形成在位于上述半导体无源元件下方的上述半导体层上；上述半导体元件，至少有电容及多晶硅电阻之一。
在一种适合的实施方式中，上述SOI型半导体装置，拥有多个电路方块；上述多个电路方块的每一个，边长为3mm以下；在上述多个电路方块周边设置了上述吸收层。
在一种适合的实施方式中，上述SOI型半导体装置，拥有输出晶体管；上述输出晶体管，为使其边长小于3mm而分割为多个方块；上述多个方块周围的每一个周围，设置了上述吸收层。
在一种适合的实施方式中，上述SOI型半导体装置，具有大规模逻辑电路；上述大规模逻辑电路，分割为每边长3mm。以下的多个方块而配置；上述多个方块的每一个周围，设置了上述吸收层。
由本发明的第一SOI型半导体装置的制造方法，包括：准备包含绝缘膜，在上述绝缘膜上形成的半导体层的SOI基板的工序；在上述半导体层表面内，在除了形成有成半导体有源元件区域的区域，形成包含高浓度不纯物的吸收层的工序；在形成上述吸收层的工序后或者是与该工序同一共序中，进行为促进包含在上述半导体层的重金属的吸收的热处理的工序；在上述热处理后，在上述半导体层上形成将上述元件形成预定区域分离为斑点状的分离区域的工序；在由上述分离区域所包围的上述元件形成区域内，形成半导体有源元件的工序。
由本发明的第二SOI型半导体装置的制造方法，包括：准备包含由半导体构成的SOI有源层的SOI基板的工序；在上述半导体层表面内，选择除去预定形成半导体有源元件区域的区域，形成包含高浓度不纯物的吸收层的工序；在形成上述吸收层形成后，在上述SOI有源层的表面的上述元件形成预定区域上，导入形成阱的不纯物的工序；为将导入了的不纯物注入到上述元件形成区域内形成阱，进行热处理的工序；上述热处理后，在上述半导体层上形成将上述元件形成预定区域分离为斑点状的分离区域的工序。
由本发明的第三SOI型半导体装置的制造方法，包括：准备包含由半导体构成的SOI有源层的SOI基板的工序；在上述半导体层表面内，选择除去预定形成半导体有源元件区域的区域，为形成包含高浓度不纯物的吸收层的导入高浓度不纯物的工序；在上述SOI有源层的表面的上述元件形成预定区域上，导入形成阱的不纯物的工序；在将导入了的不纯物注入到上述元件形成区域内形成阱的同时，进行促进吸收的热处理的工序；上述热处理后，在上述半导体层上形成将上述元件形成预定区域分离为斑点状的分离区域的工序。
由本发明的第四SOI型半导体装置的制造方法，包括：准备包含绝缘膜、在上述绝缘膜上形成的半导体层的SOI基板的工序；在上述半导体层表面内，选择除去预定形成半导体有源元件区域的区域，形成包含高浓度不纯物的吸收层的工序；在选择导入上述元件形成预定区域上形成阱用的不纯物后，通过进行热处理，形成阱的工序；为不使上述元件形成预定区域内不包含上述吸收层，形成包围上述半导体层的上述元件形成区域的工序；在上述元件形成区域，形成半导体有源元件的工序。
在一种适合的实施方式中，形成上述吸收层的工序，在上述半导体层上形成有所定区域开口部分的氧化膜掩膜的工序；通过上述氧化膜掩膜的开口部分，向上述半导体层导入高浓度不纯物的工序；上述高浓度不纯物导入后，蚀刻上述氧化膜掩膜的工序；在形成上述吸收层的工序中，上述半导体层的上述所定区域中形成的高低差，用做以后工序对合掩膜的标准。
在一种适合的实施方式中，在上述吸收层中的上述高浓度不纯物的表面浓度为1×1018原子/cm3以上。
在一种适合的实施方式中，所准备的上述SOI基板，具有切断后就成为包含多个半导体芯片的半导体芯片区域的晶片；上述半导体芯片区域的每一个，从设置接地线区域、设置总配线区域、设置电源配线区域、设置焊接垫区域、设置半导体无源元件区域的区域组群中选择的至少一个区域；多个上述元件形成区域；至少在上述一个区域的上述半导体层中、形成上述吸收层。
在一种适合的实施方式中，所准备的上述SOI基板，具有切断后就成为包含多个半导体芯片的半导体芯片区域的晶片；将相邻的上述半导体芯片区域的界线部分当做分界线，在这个分界线界线内的半导体层上形成上述吸收层。
在一种适合的实施方式中，所准备的上述SOI基板，具有切断后就成为包含多个半导体芯片的半导体芯片区域的晶片；上述半导体芯片的每一个，具有多个电路方块的形成区域；上述各个电路方块形成区域，具有边长小于3mm的尺寸；位于这些电路方块形成区域周围的上述半导体层上，形成上述吸收层。
由本发明的其他SOI型半导体装置，至少包括：绝缘膜、在上述绝缘膜上形成的半导体层的SOI基板的工序；在上述半导体层上形成的半导体有源元件的SOI型半导体装置；上述半导体有源元件，形成在由为斑点状分离上述半导体层的分离区域包围的元件形成区域内；在形成上述半导体有源元件的上述元件形成区域以外的上述半导体层的一部分上，形成了为捕获上述半导体层中的重金属的吸收层，加上，在上述半导体有源元件形成的上述元件形成区域内，没有形成上述吸收层。
上述吸收层，有可能捕获上述半导体层中的上述重金属的格子欠缺的破坏层亦可。
据本发明，因为在半导体有源元件形成的元件形成区域内没有形成吸收层，所以可以实现小型SOI半导体装置。
附图说明
图1(a)，表示本发明实施方式1相关的，包含在SOI型半导体装置1000中的半导体有源元件(CMOS晶体管)的主要构成部分的模式平面图。图1(b)，表示图1(a)中X-X’断面图。
图2(a)及图2(b)，是说明吸收层9吸收重金属的原理的图。
图3中，自图3(a)至图3(d)，是为说明实施方式1相关的SOI型半导体装置1000的制造方法的工序断面图。
 图4中，自图4(a)至图4(d)，是为说明实施方式1相关的SOI型半导体装置1000的制造方法的工序断面图。
图5中，自图5(a)至图5(d)，是为说明实施方式1相关的SOI型半导体装置1000的制造方法的工序断面图。
图6中，自图6(a)至图6(d)，是为说明实施方式1相关的SOI型半导体装置1000的制造方法的工序断面图。
图7中，自图7(a)至图7(d)，是为说明实施方式1相关的SOI型半导体装置1000的其他制造方法的工序断面图。
图8中，自图8(a)至图8(c)，是为说明实施方式1相关的SOI型半导体装置1000的其他制造方法的工序断面图。
图9(a)及图9(b)，表示本发明实施方式2相关的SOI型半导体装置的第一构成的模式平面图。图9(c)，表示形成离散型吸收层的构成的平面图。
图10，表示图9中A-A’断面构成的模式图。
图11，表示本发明实施方式2相关的SOI型半导体装置的第二构成的模式平面图。
图12，表示本发明实施方式2相关的SOI型半导体装置的第三构成的模式平面图。
图13，表示本发明实施方式2相关的SOI型半导体装置的第四构成的模式平面图。
图14，表示本发明实施方式2相关的SOI型半导体装置的第五构成的模式平面图。
图15，图14中的A-A’断面图。
图16，图14中的B-B’断面图。
图17，图14中的C-C’断面图。
图18(a)，是以前的SOI型半导体装置的CMOS晶体管的平面图。
图18(b)，是图18(a)中的Y-Y’断面图。
本发明的实施方式
以下，边参照图面边说明本发明的实施方式。在以下的图面中，为简化说明，实质上有相同功能的构成要素用统一的参照符号表示。且，本发明并不只限于以下的实施形式。
(实施方式1)
参照图1及图2，说明与本发明第一实施方式相关的SOI型半导体装置1000。图1(a)，模式表示了本实施方式的，包含在SOI型半导体装置1000中的半导体有源元件(CMOS晶体管)构成的主要部分。图1(b)，模式表示了图1(a)中X-X’剖面图。
本实施方式的SOI型半导体装置1000拥有，包括绝缘膜2、和在绝缘膜2上形成的半导体层3的SOI基板50、在半导体层3上形成的半导体有源元件60。半导体有源元件60，形成在为将半导体层3分离为斑点状的分离区域4所围的元件形成的区域70内。在半导体有源元件60所形成的元件形成的区域70以外的半导体层3的一部分(80)上，形成有含有高浓度杂质的吸收层9。但是，在半导体有源元件60所形成的元件形成的区域70内没有形成吸收层9。若采用上述这样的构成，通过隔离分离区域4的距离能充分确保吸收层9和半导体元件60之间的距离，另一方面，与在元件形成区域70内设置了吸收层9的从前的构成元件相比，可减小元件形成区域70的面积，其结果可将SOI型半导体装置1000整体小型化。半导体元件为双极型晶体管时，因为有必要分离每个半导体元件，其效果更为显著。
本实施方式中，在半导体层3上，形成了多个能动型的半导体元件60，并且，所有的半导体元件60，都位于与吸收层9相距1.5mm以内的位置。在这个距离内配置全部的半导体有源元件的理由在以后叙述。图1所示例中，在位于分离区域4的内侧的一个元件形成区域70上，形成了多个半导体有源元件60，并且，在分离区域4的外侧上，形成了吸收层9。在这个例中，为覆盖所划定的元件形成区域70外缘的分离区域4的周围，在这个分离区域4的外侧形成了环状吸收层9。且，只要元件形成区域70内没有吸收层9存在，吸收层9与分离区域4相接亦可，相分离亦可。
如图1(a)及图1(b)所示一样，在元件形成区域70上，至少形成了N型及P型的一种阱(7、8)，吸收层9的深度，形成的比阱(7、8)还深。因为吸收层9越深，在制造过程中越可获得大量的重金属，所以可更有效地防止接合的泄漏及栅氧化膜的耐压降低。其结果，可实现更高性能的SOI型半导体装置。图1(b)中，表示了吸收层9的外形模式，但实际上因为在所规定的比例下也向横方向扩散推广，所以，吸收层9制的越深，吸收层9的平面及断面面积会变宽。形成集成电路的情况下，因为设置了多个元件形成区域，在元件形成区域内形成吸收层9时其面积增大的影响会变得非常大，但是，在本实施方式中，通过在元件形成区域70以外的区域80上形成吸收层9，可极力缩小其影响，由此，即便是吸收层9的面积扩大了，也不需要伴随它将SOI型半导体装置1000的大小扩大到必要尺寸以上。且，根据制造方法，将吸收层9实际上制成与阱(7、8)同深度也是可能的。
在此，将图1所示的构成，制成如图18所示的构成的情况下，图1中每个元件形成区域70上，设置了吸收层9，但是，如本实施方式的做法，即便是在元件形成区域70内不设置吸收层9，也可充分地吸收重金属，由这种构成，不需增加半导体芯片的面积，就可实现有高吸收能力的小型SOI半导体装置1000。有这样的效果的本实施方式的构成，是本发明申请者基于下述考虑所完成的。以下说明即便是在元件形成区域70内没有设置吸收层9，也可吸收重金属的原理。
首先，做为前提，重金属通过半导体制造工程的热处理在SOI有源层3中移动。这样，在所有的半导体元件(或者是元件形成区域70)中，即便是不设置吸收层9，只要通过热处理，在小于移动距离的区域上设置高浓度的吸收层9，吸收重金属就成为可能。特别是，只要在形成分离区域4的分离沟形成以前形成吸收层9的话，通过半导体制造工序中的热处理使重金属移到移动距离设置吸收层，吸收重金属也成为可能。因此，没有必要在所有的半导体元件(或者是元件形成区域70)中设置吸收层9，只要局部形成吸收层9，充分吸收重金属就成为可能。
还有，通过半导体制造工序中的热处理，在SOI有源层3中移动的重金属的移动量，由于热处理温度越高、越长，就会变得越大，所以只要在半导体制造工序最大热处理前形成了吸收层，就可以得到充分的吸收效果。再有，通过半导体制造工序中的热处理，在SOI有源层3中移动的重金属的移动量，由热处理温度、热处理时间所决定，所以，在半导体制造工序中的热处理条件下，配置在可期待的吸收效果的间距内，加上，通过充分确保从半导体元件到吸收层的间距，可以有效地配置吸收层。
在吸收层9中包含的高浓度不纯物质的表面浓度，1×1018原子/cm3以上，只要在这个浓度范围内，吸收层9就可以充分发挥有效的重金属吸收功能。吸收层9，因为没有形成在元件形成区域70中，所以，没有特别限定这个表面浓度的上限。典型的是，半导体层3的固溶界限(5×1020原子/cm3)成为上限。吸收层9中的不纯物质，如，是象磷那样的N型不纯物质也行，象硼那样的P型不纯物质亦可。参照着图2，说明有关吸收层9吸收重金属的功能。
首先，如图2所示那样，在由硅形成的半导体层3上注入高浓度的不纯物质(磷)并使其扩散，如图2(b)所示的一样，晶体格子上的硅(Si)与磷(P)置换，又由被置换下来的硅可吸收重金属(铁)。也就是，在格子上配置的硅(Si)中扩散了磷(P)(图2(a))，在格子上的硅(Si)与磷(P)置换，磷(P)进入格子位置，留下的硅(Si)捕获铁(Fe)，变为硅化物，吸收铁(图2(b))。由这样的机构，捕获通过吸收层9的重金属，在元件形成前的元件形成区域70中可降低重金属的浓度。重金属的吸收，特别在高温热处理工序中明显的实行，但是，如铁，用被高温(1150℃)处理的激进处理扩散1.5mm，由此，只要在自半导体元件1.5mm。以内的区域里形成n+型高浓度吸收层9，1.5mm以内的铁就被吸收层9吸收，在半导体元件60内几乎不剩，所以可以防止接合泄漏及栅氧化膜的耐压降低。
若进一步详细地说明本实施方式的构成，如下所述。在SOI基板50上的半导体层3，是由硅形成的SOI有源层，并且，SOI基板50，是由做为支持基板的半导体基板1(如硅基板)、在半导体基板1上形成的绝缘膜(如氧化硅膜)2、和在绝缘膜2上形成的SOI有源层3构成。在这个SOI有源层3(元件形成区域70)上，形成至少包含做为半导体有源元件60的晶体管的半导体集成电路。并且，在形成半导体集成电路区域70内，不形成吸收层9。
且，图1所示晶体管，是MOS晶体管，但并不只限于此。其他种类的晶体管(例如双向性晶体管)亦可。还有，元件形成区域70上，做为半导体有源元件，设置晶体管以外的元件(如可控硅)亦可。当然，在元件形成区域70中设置半导体无源元件(如电阻、电容)亦可。还有，因为是在SOI有源层3上形成的半导体集成电路，所以做为支持基板的基板种类并没有特别的限定，使用硅基板以外的其他基板亦可。根据不同的情况，省略基板1也是可能的。
图1所示的构成中，在SOI基板中做为支持基板的半导体基板1上，介于做为第一绝缘膜的硅氧化膜2，成为有源层的n-型半导体层3沉积而成。而在SOI基板50中的成为有源层的n-型半导体层3上，形成有吸收层9，做为P沟道MOS晶体管的N阱的n型半导体层7、做为N沟道MOS晶体管的P阱的p型半导体层。还有、为了斑点状分割n-型半导体层3，形成了分离沟4。分离沟4，是蚀刻n-型半导体层3到达埋入的硅氧化膜2而形成的。在分离沟4的侧壁上，形成了做为第二绝缘膜的硅氧化膜5，再有，在硅氧化膜5所覆盖的分离沟4中，还埋有多晶硅层6。如此，n-型半导体层3，由埋入的硅氧化膜2和硅氧化膜5分离成斑点状诱电体。
还有，和众所周知的CMOS晶体管的构造相同，形成有栅极氧化膜10、栅极电极11、为形成P沟道MOS晶体管的漏区域和源区域的p+型半导体层12、为形成N沟道MOS晶体管的漏区域和源区域的n+型半导体层13。实际的装置，在这个构造的基础上再形成配线(不在图中表示)。本实施方式的包含在SOI型半导体装置中的各层的厚度等条件，为防止重复，以下述的本实施方式的制造方法的说明为例。
接下来，参照图3至图6，说明本实施方式相关的SOI型半导体装置1000的制造方法。图3(a)到图6(c)，是为说明本实施方式的制造方法的工序断面图。
最初，如图3(a)所示，准备好SOI基板50。SOI基板50，用下述方式形成是可能的。首先，通过氧化n-型半导体基板，形成0.5～3μm的氧化膜2后，加热在形成的氧化膜2的面上成为支持基板的半导体基板1。其后，研磨n-型半导体基板，得到成为SOI有源层的n-型半导体层3的厚度为0.5～3μm的SOI基板50。且，埋入的氧化膜2及n-型半导体层3的厚度，相应于形成的半导体元件60的耐压及特性进行选择即可。
接下来，如图3(b)所示，n-型半导体层3的表面氧化后，通过用抗蚀膜对位于形成n+吸收层9的区域的氧化膜进行蚀刻，以作为重金属的吸收层，在，由此形成了为形成n+型吸收层9的氧化膜掩膜21。紧接着，在氧化膜掩膜21的开口区域内，将磷用加速电压100kev，注入量为8×1015原子/cm2的离子注入。
其后，如图3(c)所示，在含氧的环境中进行热处理，在形成n+型吸收层9的同时，在n-型半导体层3上形成硅阶梯。这个硅阶梯，可以做为后续工序的掩膜对比的标准。这时，n+型吸收层9的表面浓度为1×1020原子/cm3。且，这个表面浓度只是一例，只要选定注入量在1×1018原子/cm3以上即可。还有，如上所述一样，吸收层9，因为没有形成在半导体元件形成区域内，这个表面浓度的上限没有限制，n-型半导体层3内的固溶限界就成为上界。
且，本实施方式，通过离子注入法形成了吸收层9，而利用不纯物质蒸着法形成吸收层9亦可。还有，形成吸收层9采用了磷，而采用硼、砷形成吸收层9亦可。
本实施方式，在形成CMOS晶体管的阱的热处理前形成了n+型吸收层9。其理由为，阱形成的热处理温度为制造过程中最高的温度，因此，热处理中的重金属的移动度变大，由吸收层9的吸收效果变大。但是，必须注意的是，形成分离沟4侧壁的氧化膜5之后的热处理，因为一部分重金属无法通过氧化膜5，所以在分离沟4形成前形成吸收层9是必要的。
接下来，如图3(d)所示，进行为形成阱的离子注入。本实施方式，首先，为形成做为P沟道MOS晶体管的N阱的n型半导体层7，在n-型半导体层3上形成抗蚀掩膜将磷离子注入，紧接着，除去抗蚀掩膜后，为形成做为N沟道MOS晶体管的P阱的p型半导体层8，利用另外的抗蚀掩膜离子注入硼。
接下来，如图4(a)所示一样，除去抗蚀掩膜后，进行高温热处理的激进处理，这样，形成了n型半导体层7及p型半导体层8的阱。这个热处理，是在氮元素环境中进行1150℃、100分钟的热处理。在这个热处理时，重金属移向SOI有源层3内，到达吸收层9后被捕获。
接下来，如图4(b)所示一样，为分离P沟道MOS晶体管和N沟道MOS晶体管，首先在形成阱的n-型半导体层3上形成氮化硅膜，紧接着，用抗蚀掩膜局部蚀刻氮化硅膜，并且，除去抗蚀掩膜后，通过热氧化形成LOCOS氧化膜22。其后，除去氮化硅膜。
接下来，如图4(c)所示一样，再一次形成氮化硅膜23后，用抗蚀膜局部蚀刻氮化硅膜23及LOCOS氧化膜22后，除去抗蚀膜。紧接着，如图4(d)所示一样，以氮化硅膜23为掩膜，蚀刻硅层(n-型半导体层)，形成分离沟4。
接下来，如图5(a)所示一样，在n-型半导体层3内为形成相互绝缘的斑点，通过热氧化，在分离沟4的侧面形成20mm～1μm厚的侧壁氧化膜5。紧接着，如图5(b)所示一样，由CVD法堆积非晶体硅，在分离沟4内埋入非晶体硅。所埋入的非晶体硅，在其后进行的热处理过程中转变为多晶硅层6。
接下来，如图5(c)所示一样，全面蚀刻残留在表面上的多晶硅层6的表面层后，为绝缘分离沟4内的多晶硅的表面，如图5(d)所示，形成表面氧化膜24，紧接着，除去氮化硅23。这样，形成了分离区域(分离沟)。
且，在本实施方式中，在LOCOS氧化膜22存在位置上形成了分离沟
(分离区域)4，但是，即使是形成在这些位置以外的位置，也可以得到同样的吸收效果。还有，尽管使用的是做为分离沟侧壁4的绝缘膜5的热氧化膜，但是，使用由CVD形成的氧化膜亦可。
接下来，如图6(a)所示一样，在氧化了形成P沟道型MOS晶体管及N沟道型MOS晶体管的区域形成栅极氧化膜10后，通过CVD法堆积硅，再进行热处理形成多晶硅。紧接着，用抗蚀膜(没有图示)蚀刻多晶硅，形成栅极电极11。
进一步，如图6(b)所示一样，以抗蚀膜、栅极电极11和LOCOS氧化膜22做为掩膜，在P沟道MOS晶体管区域内，用离子注入法形成为形成P沟道MOS晶体管的漏极及源极的p+型半导体层12。另一方面，在N沟道MOS晶体管区域内，同样用离子注入法形成为形成N沟道MOS晶体管的漏极及源极的n+型半导体层13，其后，若进行热处理，就变成如图6(c)所示的一样。
在这以后，形成配线就构成了P沟道MOS晶体管及N沟道晶体管。如此做法，可得到本实施方式的SOI型半导体装置1000。
按照本实施方式的制造方法，选择SOI基板50半导体层3表面的一部分形成吸收层9后，在半导体层3上形成分离区域4之前，在实施为形成阱的热处理的同时进行吸收。紧接着，并不在半导体层3中形成吸收层9，加上，在由分离区域4所包围的元件形成区域70内，形成半导体有源元件60，所以，在可谋求到半导体元件之间的接合泄漏的防止及栅极氧化膜耐压降低的防止的同时，也可制造成小型SOI半导体装置1000。
进一步，为在最初的扩散工序中形成吸收层9，这时，在半导体层3表面上形成的高差可用做其后扩散工序所使用掩膜核对位置的标准记号。在同一个掩膜板上，可形成标准记号用和吸收层用的模式，因为不再需要标准记号干板，可得到简化制造工序的好处。
接下来，参照图7及图8，说明本实施方式的SOI型半导体装置1000的其他制造方法。从图7(a)至图8(c)，是为了说明本实施方式的其他制造方法的工序断面图。这个制造方法，具有形成吸收层9是在与阱(7、8)的形成为同一工序的特点。由此，制造工序得到简化。且，离子注入条件等，与上述制造方法实质上是相同的。
首先，如图7(a)所示，准备好SOI基板50。SOI基板50的制造方法，同图3(a)的说明。
接下来，如图7(b)所示一样，在形成做为重金属的吸收层的n+吸收层9的区域上，用抗蚀掩膜25离子注入磷。紧接着，如图7(c)所示的一样，为形成做为P沟道MOS晶体管的N阱的n型半导体，用抗蚀掩膜26离子注入磷。其后，如图7(d)所示的一样，除去抗蚀掩膜后，为形成做为N沟道MOS晶体管的P阱的p型半导体层8，利用另外的抗蚀掩膜离子注入硼。
接下来，如图8(a)所示一样，除去抗蚀掩膜后，一起进行激进热处理，如图8(b)所示一样，同时形成了n+型吸收层9、n型半导体层7及p型半导体层8的阱。这个热处理，是在氮元素环境中进行1150℃、100分钟的热处理。通过这个热处理，重金属移向SOI有源层3内，到达有吸收功能的吸收层9后被捕获。
接下来，如图8(c)所示一样，为分离P沟道MOS晶体管和N沟道MOS晶体管，形成LOCOS氧化膜22。LOCOS氧化膜22的形成，与图4(b)所说明的相同。也就是，形成氮化硅后，用抗蚀掩膜局部蚀刻氮化硅，除去抗蚀掩膜后，通过热氧化，形成LOCOS氧化膜22，其后，除去氮化硅。从这儿以下的工序与上述制造方法相同而省略。
根据这个制造方法，吸收层9和阱层(7、8)可以同时形成，缩短工序就成为可能。上述制造方法中，比阱层(7、8)先形成了吸收层9，但在这个制造方法中，吸收层9和阱层(7、8)同时形成，所以，实际上两者的深度程度相同。
且，这个手法中，因为吸收层9和阱层(7、8)的形成都是在离子注入全部完成后同时进行热处理的，所以，它们的离子注入顺序为任何顺序都可。
(实施方式2)
下面，参考图9到图17，说明本发明的第2个实施例所涉及的SOI型半导体装置。
与图18所示的结构不同，对本实施例中的SOI型半导体装置来说，没有必要在每一个元件形成区域70内形成吸收层9了，故设计自由度得到了大幅度的提高。换句话说，从提高吸收效果来讲，因为只要所有的半导体有源元件60满足将它布置在从吸收层9到所规定的距离以内(例如1.5mm以内)这样的条件，设计的自由度就能提高。除此之外，还可以在形成SOI型半导体装置以后，再在为死区的那一个地方，例如其它部件所在的区域下侧所对应的n-型半导体层上形成吸收层9。再就是，因形成有电源线(电源布线及/或者接地布线)的那一区域常常需要较大的面积，故经常会在电源线的周围形成死区(空区域)，这样就有可能在那一空区域形成吸收层9了。而且，因在排列着电阻元件的区域中未形成电阻元件的那一部分也成为死区(空区域)，故可在那里形成吸收层9。
在那样的空区域形成吸收层9的情况下，通过有效地活用死区，就能防止仅由吸收层9占有的面积扩大，而谋求进一步的小型化。换句话说，只要在每一个元件形成区域70内不形成至少一个吸收层9，就能谋求芯片面积的缩小，那么，在与其它部件所在的区域重叠着形成吸收层9以后，就能更进一步地使芯片面积缩小了。也就是说，在考虑半导体芯片的平面布置的情况下，本发明还会显示出效果来。下面，详细说明本发明的第2个实施例中的SOI型半导体装置。
<第一结构>
图9(a)为一平面示意图，示出了本实施例所涉及的SOI型半导体装置的第一结构。图10为沿图9(a)中的A-A’线剖开的剖面结构。
图9(a)及图10中的SOI型半导体装置1100具有半导体芯片的结构。在为半导体芯片的SOI型半导体装置1100的周边区域，形成了接地布线33即低电位一侧电源布线，在接地布线33的下面形成了吸收层9。在该SOI型半导体装置1100中，在芯片周围形成接地布线33是为了稳定芯片内的接地电位(图9(a)中的左阴影部分)。在芯片周围的接地布线33下形成了吸收层9。需提一下，图9中还示出了在为半导体芯片状态的情况下，位于每一个半导体芯片区域的周围，且成为切削余量的切痕(或者是切痕(scribing lane)的一部分)31。这里，切痕31位于接地布线33的更外侧。
如图9(a)所示，在该结构下，在接地布线33的内周形成了多个焊接点32，电路块34位于其内侧。例如由包括图1所示那样的CMOS晶体管60等多个半导体元件的电路网构成电路块34。
因为在芯片周围的接地布线33的下面形成吸收层9的情况下，也是当它为小半导体芯片的时候，能够将吸收层9布置到重金属由于遭到热处理而扩散的那一距离上，故可借助吸收层9来充分地吸收重金属。还有，因它形成在接地布线33的下面，故可在和没有吸收层9时一样大小的面积下，制成防止了接合泄漏、栅极氧化膜的击穿电压下降等的SOI型半导体装置1100。且，在上述结构下，是以将接地布线33(低电位一侧的电源布线)布置在芯片周围为例进行说明的，不仅如此，还可设置一高电位一侧电源布线(Vcc布线)来代替接地布线33，并在它下面形成吸收层9。
还有，如图10所示，还可将吸收层9和接地布线33电气连接起来。换句话说，可在形成在接地布线33下的吸收层9上形成一接触窗。这样做的优点是，可通过吸收层9来稳定芯片的接地电位。且，不使二者接触，而仅仅是在接地布线33下形成吸收层9，当然也能收到本实施例的效果。
如图9(b)所示，可把接地布线33设在配置在半导体芯片周边区域的多个焊接垫32内侧(例如焊接垫32与电路块34间的空区域)，在那种情况下，可将吸收层9设在接地布线33下。还有，如图9(a)所示，即使对于把接地布线33设置在焊接垫32的内侧的情况，也能够在配置于周边区域的多个焊接垫32的内侧(例如焊接垫32和电路块34间的空区域)配置吸收层9。因在把吸收层9设在焊接垫32的内侧的情况下，吸收层9和电路块34所在的那一区域就离得近了，故若考虑重金属的热扩散，就能更有效地除去位于电路块34内的那一区域内的重金属。
且，可如图9(a)及图9(b)所示，连续形成吸收层9，还可如图9(c)所示，离散地形成吸收层9。在图9(c)中，让矩形区域9a排列起来来建立图9(a)及图9(b)所示的那一级别的吸收层9。利用形成小区域9a的吸收层的好处在于，在所得区域上的配置容易进行设计和编辑。可把相同形状的小区域9(a)等间隔地排列好，还可任意形状的小区域9(a)任意间隔地排列好。离散地形成吸收层的结构也适用下述实施例。
<第二结构>
图11为一平面示意图，示出了本实施例所涉及的SOI型半导体装置的第二结构。在上述第一结构中，在低电位一侧电源布线(接地布线)33下形成了吸收层9，在本结构下，是在切痕区域(相当于图9中的符号31的那一处)设了吸收层9。下面进行详细的说明。
图11所示的SOI型半导体装置1200具有晶片状的结构，它是沿切痕区域31切断以后，包括多个成为半导体芯片的半导体芯片区域1200-1的晶片1200。
切痕区域31位于比形成在半导体芯片区域1200-1的周围部分的低电位侧电源布线33的外侧，相邻的半导体芯片区域1200-1的边界部分，在晶片1200的状态下所有的扩散结束以后，用钻石刀(未图示)等切断后的切削余量处。在用钻石刀切断切痕区域31时，它的大部分被切掉，在半导体芯片的状态下只有一部分留下来。因此，在不会形成用于电路结构的半导体元件、布线等，而是成为在晶片1200的状态下的一种死区域的地方。切痕区域31的宽度为一个半导体芯片区域1200-1那么大，约为30μm。加上相邻半导体芯片区域的话，宽度就约为60μm。
并且，在图11所示的SOI型半导体装置中，在位于那一晶片1200的切痕区域31的半导体层内形成吸收层9。理想情况是在整个切痕区域31内形成吸收层9，但设在切痕区域31的吸收层9缺少一部分也没关系。
和上述第一结构一样，即使吸收层9形成在切痕区域31内，也能吸入重金属，而制成防止了接合泄漏、栅极氧化膜的击穿电压下降等的小型SOI型半导体装置。因为不会在为切削余量的切痕区域31形成用以构成电路的半导体元件，故形成吸收层9以后，芯片的面积也不会增大。还有，在制成了装置以后，吸收层9就没什么用了，故在从晶片切成芯片的时候，将它除掉是没有问题的。
且，即使吸收层9少了一部分，只要形成了一部分切痕区域31，就能收到大致一样的效果。因此，可在切痕区域31内缺少吸收层9的那一部分上，形成监控制造工艺的半导体元件(未图示)、用以使光罩的位置对准的对准记号(未图示)等。制成了这样的结构以后，就可在晶片1200的状态下，测量监控制造工艺的半导体元件的电气特性，间接地确认用于构成电路的半导体元件的电气特性。还有，当整个扩散工序结束以后，对准记号就没用了，故将对准记号设在切痕区域31内也是没问题的。还有，与将那一对准记号设在切痕区域31以外的区域内的情况相比，将它设在切痕区域31内时可使半导体芯片区域变小。
<第三结构>
图12为一平面示意图，示出了本实施例所涉及的SOI型半导体装置的第三结构。在该结构中，在焊接垫32下形成吸收层9。这一点和上述结构不同。
若进一步说明的话，图12所示的SOI型半导体装置1300具有半导体芯片的结构，在半导体芯片1300上沿它的周围布置了多个焊接垫32。
焊接垫32由与内部布线所用的金属一样的金属构成，它们形成在形成SOI基板的SOI有源层的再上一层的绝缘膜之上。集成在半导体芯片1300内的电路的输入或者输出通过布线(未图示)接在焊接垫32上。因在为后工序的线焊(wire bonding)工序中，为将它与引线框(未图示)连接起来而焊接了金线。在线焊工序中，利用热压法、超声波压法将压力施加到在焊接垫32的正下方的半导体层上。因有可能由该压力引起泄漏的不良情况，而且通常不在焊接垫32的正下方的半导体层上形成半导体元件，正下方的半导体层成为死区。而且，不仅是正下方，其周围部分也成为死区域。这一部分也成为死区域，是线焊工序中的容限精度问题，进一步具体说的话，即使瞄准焊接垫32的中心焊接，有时候焊接的位置也会从焊接垫32露出来。考虑到这一问题而让焊接垫32的周围部分(例如，焊接垫32外缘开始30μm以内)成为死区。
并且，在该结构中，沿半导体芯片1300的周围部分排列着的多个焊接垫32的正下方或者它周围的半导体层上形成了吸收层9。做成这样的结构以后，就是在原来就成为死区域的焊接垫32的正下方或者它的周围部分形成吸收层9，也不会成为芯片面积增大的原因，而可和上述第一结构一样，收到吸收效果，制成防止了接合泄漏、栅极氧化膜的击穿电压下降等的SOI型半导体装置。
<第四结构>
图13为一平面示意图，示出了本实施例所涉及的SOI型半导体装置的第四结构。在本结构中，在每一个电路块的周围形成吸收层9，这一点和上述结构不同。
进一步说明的话，图13所示的SOI型半导体装置1400包括多个电路块34，每一个电路块34被设计成一边的长度在3mm以下这样的尺寸。这样设计以后，若在每一个电路块34的周围形成吸收层9，就可让吸收层形成在自所有的半导体元件1.5mm以内的区域内。因此，在使用大芯片的时候，可能有效地收到吸收半导体元件形成区域的重金属。还有，和对每一个半导体元件设吸收层的结构相比，可使芯片面积大大地减小。
该结构对在SOI型半导体装置具有输出晶体管、大规模逻辑电路的情况特别合适。其理由为：因它的输出晶体管，大规模逻辑电路部分常常变大，故对那一部分电路块进行分割，做成该结构以后，不仅能有效地收到吸收效果，还能使芯片面积减小。在该输出晶体管为大电流输出晶体管的情况下，可以在所分割的每一个大电流输出晶体管的周围形成吸收层9，并让所分割的多个大电流输出晶体管并列操作。还有，在为大规模逻辑电路的情况下，可以在所分割的每一个大电流输出晶体管的周围形成吸收层9，并通过布线将所分割的多个大规模逻辑电路连接起来而工作。
<第五结构>
图14为一平面示意图，示出了本实施例所涉及的SOI型半导体装置的第五结构。图15、图16及图17分别为沿图14中的A-A’、B-B’、C-C’剖开的剖面图。在本结构下，在总线布线、高电位侧电源布线、低电位侧电源布线中的至少一条下及/或被动型半导体元件下形成吸收层9，这一点和上述结构不同，下面对它进行详细的说明。
在图14所示的例子中，本结构的SOI型半导体装置1500包括：总线布线41、高电位侧电源布线39、低电位侧电源布线40及被动型半导体元件(例如电阻42、电容43)。
还有，高电位侧电源布线39、低电位侧电源布线(接地布线)40为用以将电源提供给集成在半导体芯片内的每一个电路电源布线。这些电源布线形成在覆盖半导体芯片1500的SOI有源层的氧化膜上，且接在沿半导体芯片1500的周围排列着的多个焊接垫32中Vdd用焊接垫及GND用焊接垫上。
在本发明中，总线布线41意味着仅第一层或者第二层的多条布线密集起来成束地并列着配置的，在施设了那一布线的区域的正下方的半导体层上没形成半导体元件。从布线的条数来讲，以将5根以上的布线层密集起来的布线为对象。一般的总线配线，为将很多信号从某一电路块传输到其它的一个或者多个电路块中，将根据那一信号而定的布线束起来就能得到布线。特别是在使用CMOS的数字电路中，为在多个电路块之间相互交换多个信号而经常采用它。还有，因为要尽可能地使总线布线区域中的布线所需要的占有面积小一些，故常常在最小容许尺寸下布置布线的宽度及布线间隔。然而，在重视信号的波形、信号互扰等电气特性的情况下，就不一定非要进行最小尺寸的布线了。
若总线布线下的区域形成半导体元件，那一半导体元件的电极部分就会成为布线的障碍，因此，通常不在总线布线下的区域形成半导体元件，也正因为如此，那一区域就成为死区域。还有，因被动型半导体元件的一种即电阻42及电容43分别为多晶硅电阻及氧化膜电容，且形成在半导体芯片的氧化膜上，故布置了它们的区域正下方的半导体层也就有可能成为死区域。
如图14所示，SOI型半导体装置1500的总线布线41、高电位侧电源布线39、低电位侧电源布线40下形成了吸收层9。需提一下，即使不在所有的布线下形成吸收层9，只在其中的某一条布线下形成吸收层9也是可以的。总线布线41下的吸收层9再次由图17示意出来。
还有，如图15所示，吸收层9形成在多晶硅电阻42下。多晶硅电阻42拥有形成在LOCOS氧化膜22上的多晶硅电阻体42-1，多晶硅电阻体42-1上接着金属电极42-2。因多晶硅电阻42形成在氧化膜22上，故即使在位于其下的半导体层上形成吸收层9，也不会对多晶硅电阻42的特性造成影响。因此，可将电阻42之下作为吸收层9的形成区域用。而且，在该区域形成吸收层9以后，就能防止芯片面积增大。
还有，如图16所示，氧化膜电容43的下面也形成了吸收层9。氧化膜电容43，由氧化膜43、成为下方电极的多晶硅45，以及成为下方电极的第一层的铝布线46构成，且形成在LOCOS氧化膜22上。换句话说，氧化膜43形成在LOCOS氧化膜22上成为下方电极的多晶硅45上。还有，在LOCOS氧化膜22之下形成吸收层9。和上述电阻42一样，因氧化膜电容43也形成在LOCOS氧化膜22上，故即使在氧化膜电容43下的区域形成吸收层9，也不会对氧化膜电容43的特性造成影响。因此，可将这一区域作为吸收层的形成区域用，由此可防止芯片面积增大。
如图17所示，还在总线布线41下形成吸收层9。总线布线41由多条第一层布线46构成。不仅如此，还可这样做，即将第二层布线47引出到与这些布线46垂直的方向的左右两侧，和多个电路块相连，相反由第二层布线47构成总线布线，由第一层布线引出信号也没有关系。且，图17中的布线46及47为铝制布线。
和图15及图16所示的元件一样，因总线布线41也形成在氧化膜上，故即使在总线布线41下的区域形成吸收层9，也不会对总线布线的特性造成影响。因此，可在在区域内形成吸收层9，由此而可防止芯片面积增大。
如图14到图16所示，根据本结构，因为在形成在绝缘膜上的被动元件、布线下形成吸收层9，故芯片的面积不会增大，而可制成防止了接合泄漏、栅极氧化膜的击穿电压下降等的SOI型半导体装置1500。需提一下，不在所有的布线及被动元件之下形成吸收层9，仅在它们的一部分上，形成吸收层9也是可以的。
且，本实施例中的每一个结构可以相互组合起来，例如第一结构可与第二结构或者第三结构组合起来。还有，上述第1个实施例中的结构及其变形例，可被应用到第2个实施例中的每一个结构中。
还有，在上述实施例中，由含有高浓度杂质的半导体层建立起了吸收层9，但并不限于此，只要是能够捕获半导体层中的重金属的区域，就可以该区域作吸收层。例如，可由具有能够捕获半导体层中的重金属的晶格缺陷的损坏(damage)层建立起吸收层。在半导体层(例如图3(a)中的半导体层3)中离子注入氧、碳、硅、氮等就能形成这样的损坏层。换句话说，通过对半导体层的规定区域进行离子注入，就可让那一区域产生晶格缺陷，具有那一晶格缺陷的损坏层就可作捕获重金属的吸收层用。
以上对本发明的最佳实施例进行了说明，上述记述不是限定性的事项，当然可进行各种变形。
(发明的效果)
根据本发明，因吸收层形成在形成了半导体有源元件的元件形成区域以外的半导体层的一部分上，且在形成了半导体有源元件的元件形成区域内未形成吸收层，故可提高小型的SOI型半导体装置。

Claims (26)

1.一种SOI型半导体装置，至少包括：包含绝缘膜和形成在上述绝缘膜上的半导体层的SOI基板、在上述半导体层上形成的半导体有源元件，其中：
上述半导体有源元件，形成在由旨在将上述半导体层分离为岛状的分离区域所包围的元件形成区域内，
在形成有上述半导体有源元件的上述元件形成区域以外的上述半导体层的一部分上，形成含有高浓度不纯物的吸收层，
并且，形成有上述半导体有源元件的上述元件形成区域内，没有形成上述吸收层，
上述半导体有源元件是MOS晶体管，
上述元件形成区域中，形成由N型和P型的至少一方的半导体层构成的、上述MOS晶体管的阱，
上述吸收层的深度，与上述阱的深度相比相同或更深。
2.根据权利要求1所涉及的SOI型半导体装置，其中：
上述吸收层中的上述高浓度不纯物表面浓度为1×1018原子/cm3以上。
3.根据权利要求1所涉及的SOI型半导体装置，其中：
上述半导体层上，形成了多个上述半导体有源元件；所有的上述半导体有源元件，都在距上述吸收层1.5mm以内的范围内。
4.根据权利要求1所涉及的SOI型半导体装置，其中：
在一个上述元件形成区域上形成了多个上述半导体有源元件；在包围上述元件形成区域的上述分离区域外侧，形成有上述吸收层。
5.根据权利要求4所涉及的SOI型半导体装置，其中：
上述吸收层，配置在分离于上述分离区域的位置上。
6.根据权利要求1～5中的任何一个所涉及的SOI型半导体装置，其中：
上述SOI基板，由硅基板、在上述硅基板上形成的上述绝缘膜、在上述绝缘膜上形成的SOI有源层构成；上述半导体层，是由硅制成的SOI有源层；上述SOI有源层，至少有做为上述半导体有源元件的晶体管；在形成上述半导体有源元件的区域内，没有形成上述吸收层。
7.一种SOI型半导体装置，至少包括：包含绝缘膜和形成在上述绝缘膜上的半导体层的SOI基板、在上述半导体层上形成的半导体有源元件，其中：
上述半导体有源元件，形成在由旨在将上述半导体层分离为岛状的分离区域所包围的元件形成区域内，
在形成有上述半导体有源元件的上述元件形成区域以外的上述半导体层的一部分上，形成含有高浓度不纯物的吸收层，并且，形成有上述半导体有源元件的上述元件形成区域内，没有形成上述吸收层，
上述SOI型半导体装置，是半导体芯片；在上述半导体芯片周围的区域上，至少设置了低电位侧电源配线及高电位侧电源配线中的一个电源配线；上述吸收层，形成在上述电源配线正下方的半导体层上。
8.根据权利要求7所涉及的SOI型半导体装置，其中：
上述吸收层和上述电源配线采用电连接。
9.一种SOI型半导体装置，至少包括：包含绝缘膜和形成在上述绝缘膜上的半导体层的SOI基板、在上述半导体层上形成的半导体有源元件，其中：
上述半导体有源元件，形成在由旨在将上述半导体层分离为岛状的分离区域所包围的元件形成区域内，
在形成有上述半导体有源元件的上述元件形成区域以外的上述半导体层的一部分上，形成含有高浓度不纯物的吸收层，并且，形成有上述半导体有源元件的上述元件形成区域内，没有形成上述吸收层，
上述SOI型半导体装置，若是切断的话，具有包含多个成为半导体芯片的半导体芯片区域的晶片状构成；有上述晶片状构成的上述SOI型半导体装置，以相邻的上述半导体芯片区域的分界部分为界线，并且这个分界线内的上述半导体层至少有一部分上述吸收层。
10.一种SOI型半导体装置，至少包括：包含绝缘膜和形成在上述绝缘膜上的半导体层的SOI基板、在上述半导体层上形成的半导体有源元件，其中：
上述半导体有源元件，形成在由旨在将上述半导体层分离为岛状的分离区域所包围的元件形成区域内，
在形成有上述半导体有源元件的上述元件形成区域以外的上述半导体层的一部分上，形成含有高浓度不纯物的吸收层，并且，形成有上述半导体有源元件的上述元件形成区域内，没有形成上述吸收层，
上述SOI型半导体装置，是半导体芯片；沿着上述半导体周边，设置了多个焊接垫；上述多个焊接垫的至少一个的正下方或者是其周边，设置了上述吸收层。
11.根据权利要求10所涉及的SOI型半导体装置，其中：
上述吸收层，设置在离上述至少一个焊接垫的外缘30μm以内的区域的正下方，其中上述区域包括该焊接垫内的区域。
12.一种SOI型半导体装置，至少包括：包含绝缘膜和形成在上述绝缘膜上的半导体层的SOI基板、在上述半导体层上形成的半导体有源元件，其中：
上述半导体有源元件，形成在由旨在将上述半导体层分离为岛状的分离区域所包围的元件形成区域内，
在形成有上述半导体有源元件的上述元件形成区域以外的上述半导体层的一部分上，形成含有高浓度不纯物的吸收层，并且，形成有上述半导体有源元件的上述元件形成区域内，没有形成上述吸收层，
上述SOI型半导体装置，至少包括总配线、电源配线及接地线中的一个；上述总配线、电源配线及接地线的至少一个的下方、设置了上述吸收层。
13.一种SOI型半导体装置，至少包括：包含绝缘膜和形成在上述绝缘膜上的半导体层的SOI基板、在上述半导体层上形成的半导体有源元件，其中：
上述半导体有源元件，形成在由旨在将上述半导体层分离为岛状的分离区域所包围的元件形成区域内，
在形成有上述半导体有源元件的上述元件形成区域以外的上述半导体层的一部分上，形成含有高浓度不纯物的吸收层，并且，形成有上述半导体有源元件的上述元件形成区域内，没有形成上述吸收层，
在上述半导体层上，隔着绝缘膜，形成了半导体无源元件；上述吸收层，形成在位于上述半导体无源元件下方的上述半导体层上；上述半导体元件，至少包含电容及多晶硅电阻中的一个。
14.一种SOI型半导体装置，至少包括：包含绝缘膜和形成在上述绝缘膜上的半导体层的SOI基板、在上述半导体层上形成的半导体有源元件，其中：
上述半导体有源元件，形成在由旨在将上述半导体层分离为岛状的分离区域所包围的元件形成区域内，
在形成有上述半导体有源元件的上述元件形成区域以外的上述半导体层的一部分上，形成含有高浓度不纯物的吸收层，并且，形成有上述半导体有源元件的上述元件形成区域内，没有形成上述吸收层，
上述SOI型半导体装置，拥有多个电路方块；上述多个电路方块的每一个，边长为3mm以下；在上述多个电路方块周边设置了上述吸收层。
15.一种SOI型半导体装置，至少包括：包含绝缘膜和形成在上述绝缘膜上的半导体层的SOI基板、在上述半导体层上形成的半导体有源元件，其中：
上述半导体有源元件，形成在由旨在将上述半导体层分离为岛状的分离区域所包围的元件形成区域内，
在形成有上述半导体有源元件的上述元件形成区域以外的上述半导体层的一部分上，形成含有高浓度不纯物的吸收层，并且，形成有上述半导体有源元件的上述元件形成区域内，没有形成上述吸收层，
上述SOI型半导体装置，拥有输出晶体管；上述输出晶体管，为分割成边长小于3mm的多个方块；上述多个方块的每一个的周围，设置了上述吸收层。
16.一种SOI型半导体装置，至少包括：包含绝缘膜和形成在上述绝缘膜上的半导体层的SOI基板、在上述半导体层上形成的半导体有源元件，其中：
上述半导体有源元件，形成在由旨在将上述半导体层分离为岛状的分离区域所包围的元件形成区域内，
在形成有上述半导体有源元件的上述元件形成区域以外的上述半导体层的一部分上，形成含有高浓度不纯物的吸收层，并且，形成有上述半导体有源元件的上述元件形成区域内，没有形成上述吸收层，
上述SOI型半导体装置，具有大规模逻辑电路；上述大规模逻辑电路，为分割成每边长3mm以下的多个方块而配置；上述多个方块的每一个的周围，设置了上述吸收层。
17.一种SOI型半导体装置的制造方法，其中：
包括：准备包含由半导体构成的SOI有源层的SOI基板的工序；在上述半导体层表面内，在除了形成有半导体有源元件的元件预定形成区域以外的部分，选择性地形成包含高浓度不纯物的吸收层的工序；在形成上述吸收层后，在上述SOI有源层的表面的上述元件形成预定区域上，导入形成阱的不纯物的工序；为将导入了的不纯物注入到上述元件形成区域内形成阱，进行热处理的工序；上述热处理后，在上述半导体层上形成将上述元件形成预定区域分离为岛状的分离区域的工序。
18.一种SOI型半导体装置的制造方法，其中：
包括：准备包含由半导体构成的SOI有源层的SOI基板的工序；在上述半导体层表面内，在除了形成有半导体有源元件的元件预定形成区域以外的部分，为了选择性地形成吸收层而导入高浓度不纯物的工序；在上述SOI有源层的表面的上述元件形成预定区域上，导入形成阱的不纯物的工序；在将导入了的不纯物注入到上述元件形成区域内形成阱的同时，进行促进吸收的热处理的工序；上述热处理后，在上述半导体层上形成将上述元件形成预定区域分离为岛状的分离区域的工序。
19.一种SOI型半导体装置的制造方法，其中：
包括：准备包含绝缘膜、在上述绝缘膜上形成的半导体层的SOI基板的工序；在上述半导体层表面内，在除了形成有半导体有源元件的元件形成区域以外的部分，选择性地形成包含高浓度不纯物的吸收层的工序；在选择导入上述元件形成预定区域上形成阱用的不纯物后，通过进行热处理，形成阱的工序；为使上述元件形成区域内不包含上述吸收层，而形成包围上述半导体层的上述元件形成区域的分离区域的工序；在上述元件形成区域，形成半导体有源元件的工序。
20.根据权利要求19所涉及的SOI型半导体装置的制造方法，其中：形成上述吸收层的工序，包含在上述半导体层上形成有所定区域开口部分的氧化膜掩膜的工序；通过上述氧化膜掩膜的开口部分，向上述半导体层导入高浓度不纯物的工序；上述高浓度不纯物导入后，蚀刻上述氧化膜掩膜的工序；在形成上述吸收层的工序中，上述半导体层的上述所定区域中形成的台阶，用做以后工序对合掩膜的标准。
21.根据权利要求17～20的任何一个所涉及的SOI型半导体装置的制造方法，其中：
在上述吸收层中的上述高浓度不纯物的表面浓度为1×1018原子/cm3以上。
22.根据权利要求21所涉及的SOI型半导体装置的制造方法，其中：
所准备的上述SOI基板，具有切断后就成为包含多个半导体芯片的半导体芯片区域的晶片；上述半导体芯片区域的每一个，从设置接地线区域、设置总配线区域、设置电源配线区域、设置焊接垫区域、设置半导体无源元件区域的区域组群中选择的至少一个区域；多个上述元件形成区域；至少在上述一个区域的上述半导体层中、形成上述吸收层。
23.根据权利要求21所涉及的SOI型半导体装置的制造方法，其中：
所准备的上述SOI基板，具有切断后就成为包含多个半导体芯片的半导体芯片区域的晶片；将相邻的上述半导体芯片区域的界线部分当做分界线，在这个分界线界线内的半导体层上形成上述吸收层。
24.根据权利要求21所涉及的SOI型半导体装置的制造方法，其中：
所准备的上述SOI基板，具有切断后就成为包含多个半导体芯片的半导体芯片区域的晶片；上述半导体芯片的每一个，具有多个电路方块的形成区域；上述各个电路方块形成区域，具有边长小于3mm的尺寸；位于这些电路方块形成区域周围的上述半导体层上，形成上述吸收层。
25.一种SOI型半导体装置，至少包括：包含有绝缘膜和在上述绝缘膜上形成的半导体层的SOI基板；在上述半导体层上形成的半导体有源元件；其中：
上述半导体有源元件，形成在由旨在岛状分离上述半导体层的分离区域所包围的元件形成区域内；在形成上述半导体有源元件的上述元件形成区域以外的上述半导体层的一部分上，形成了为捕获上述半导体层中的重金属的吸收层，并且在形成有上述半导体有源元件上述元件形成区域内，没有形成上述吸收层，
所述半导体有源元件是MOS晶体管，
所述元件形成区域中，形成由N型和P型的至少一方的半导体层构成的所述MOS晶体管的阱，
所述吸收层的深度，与所述阱的深度相比相同或更深。
26.根据权利要求25所涉及的SOI型半导体装置，其中：
上述吸收层，是能够捕获上述半导体层中的上述重金属的格子欠缺的破坏层。
CNB031029388A 2002-01-24 2003-01-24 Soi型半导体装置及其制造方法 Expired - Lifetime CN1316626C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002015975 2002-01-24
JP2002015975 2002-01-24

Publications (2)

Publication Number Publication Date
CN1434518A CN1434518A (zh) 2003-08-06
CN1316626C true CN1316626C (zh) 2007-05-16

Family

ID=19191985

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031029388A Expired - Lifetime CN1316626C (zh) 2002-01-24 2003-01-24 Soi型半导体装置及其制造方法

Country Status (6)

Country Link
US (1) US6830986B2 (zh)
EP (1) EP1331662B1 (zh)
KR (1) KR100945326B1 (zh)
CN (1) CN1316626C (zh)
DE (1) DE60324721D1 (zh)
TW (1) TWI278061B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050255677A1 (en) * 2004-05-17 2005-11-17 Weigold Jason W Integrated circuit with impurity barrier
JP4609985B2 (ja) * 2004-06-30 2011-01-12 ルネサスエレクトロニクス株式会社 半導体チップおよびその製造方法ならびに半導体装置
JP4537834B2 (ja) * 2004-11-16 2010-09-08 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2006196514A (ja) * 2005-01-11 2006-07-27 Nec Electronics Corp 半導体装置及びその製造方法
JP4984579B2 (ja) * 2006-03-10 2012-07-25 株式会社日立製作所 高耐圧半導体集積回路装置
EP1863081A3 (en) 2006-03-10 2008-03-05 Hitachi, Ltd. Dielectric material separated-type, high breakdown voltage semiconductor circuit device, and production method thereof
US8128749B2 (en) * 2007-10-04 2012-03-06 International Business Machines Corporation Fabrication of SOI with gettering layer
US8664746B2 (en) * 2011-09-20 2014-03-04 Stmicroelectronics Pte. Ltd. Gettering method for dielectrically isolated devices
US10529866B2 (en) * 2012-05-30 2020-01-07 X-Fab Semiconductor Foundries Gmbh Semiconductor device
CN102737968A (zh) * 2012-07-26 2012-10-17 上海宏力半导体制造有限公司 阱注入方法、绝缘体上硅器件制造方法和绝缘体上硅器件
CN105448973A (zh) * 2014-08-18 2016-03-30 无锡华润上华半导体有限公司 阱电阻结构及其制造方法及绝缘体上硅器件
WO2018063350A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Methods and apparatus for gettering impurities in semiconductors
DE102018106967B3 (de) * 2018-03-23 2019-05-23 Infineon Technologies Ag SILIZIUMCARBID HALBLEITERBAUELEMENT und Halbleiterdiode

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557134A (en) * 1993-11-17 1996-09-17 Nippondenso Co., Ltd. Dielectric isolated type semiconductor device
US6133610A (en) * 1998-01-20 2000-10-17 International Business Machines Corporation Silicon-on-insulator chip having an isolation barrier for reliability and process of manufacture
US6252294B1 (en) * 1999-05-07 2001-06-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and semiconductor storage device
US6326292B1 (en) * 1997-11-17 2001-12-04 Telefonaktiebolaget Lm Ericsson (Publ) Semiconductor component and manufacturing method for semiconductor component

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58103124A (ja) 1981-12-16 1983-06-20 Fujitsu Ltd 半導体装置の製造方法
JP3252569B2 (ja) * 1993-11-09 2002-02-04 株式会社デンソー 絶縁分離基板及びそれを用いた半導体装置及びその製造方法
JP3575908B2 (ja) * 1996-03-28 2004-10-13 株式会社東芝 半導体装置
JP4066574B2 (ja) 1999-03-04 2008-03-26 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
US6441679B1 (en) * 2000-02-14 2002-08-27 Yazaki Corporation Semiconductor active fuse operating at higher supply voltage employing current oscillation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557134A (en) * 1993-11-17 1996-09-17 Nippondenso Co., Ltd. Dielectric isolated type semiconductor device
US6326292B1 (en) * 1997-11-17 2001-12-04 Telefonaktiebolaget Lm Ericsson (Publ) Semiconductor component and manufacturing method for semiconductor component
US6133610A (en) * 1998-01-20 2000-10-17 International Business Machines Corporation Silicon-on-insulator chip having an isolation barrier for reliability and process of manufacture
US6252294B1 (en) * 1999-05-07 2001-06-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and semiconductor storage device

Also Published As

Publication number Publication date
EP1331662B1 (en) 2008-11-19
KR20030064626A (ko) 2003-08-02
TW200304201A (en) 2003-09-16
TWI278061B (en) 2007-04-01
EP1331662A2 (en) 2003-07-30
KR100945326B1 (ko) 2010-03-08
CN1434518A (zh) 2003-08-06
EP1331662A3 (en) 2005-02-09
DE60324721D1 (de) 2009-01-02
US6830986B2 (en) 2004-12-14
US20030141547A1 (en) 2003-07-31

Similar Documents

Publication Publication Date Title
CN1316626C (zh) Soi型半导体装置及其制造方法
US9406815B2 (en) Adding decoupling function for TAP cells
JP3717195B2 (ja) 電力用ｍｏｓｆｅｔ及びその製造方法
US8354316B2 (en) Reduced mask configuration for power mosfets with electrostatic discharge (ESD) circuit protection
JP5959162B2 (ja) 半導体装置及び半導体装置の製造方法
JP5708788B2 (ja) 半導体装置およびその製造方法
CN102737975A (zh) 与有源区重叠的poly切口的布局
US5777368A (en) Electrostatic discharge protection device and its method of fabrication
CN101145583A (zh) 分离式栅极存储单元与半导体装置及其形成方法
JP2007220814A (ja) 半導体装置
CN100474614C (zh) 半导体装置及其制造方法
CN1996615A (zh) 半导体装置及其制造方法
JP2017079308A (ja) 半導体装置およびその製造方法
WO2024037274A1 (zh) 一种具有反向导通特性的igbt器件及其制备方法
US7910449B2 (en) Semiconductor device and method of manufacturing the same
JP4144225B2 (ja) ダイオードおよびその製造方法
JP2919757B2 (ja) 絶縁ゲート型半導体装置
JP3853294B2 (ja) Ｓｏｉ型半導体装置およびその製造方法
JPH08162472A (ja) バイポーラトランジスタ，バイポーラトランジスタを有する半導体装置およびその製造方法
JP2006093505A (ja) Ｍｏｓ型素子の保護装置及び半導体装置
CN101399267A (zh) 功率晶体管结构及其制作方法
KR100393200B1 (ko) 정전기적 방전으로부터의 보호를 위한 필드 트랜지스터 및그 제조방법
JPH0837299A (ja) 半導体集積回路の保護回路
JP2010114453A (ja) 半導体装置
US7420248B2 (en) Programmable random logic arrays using PN isolation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200601

Address after: Kyoto Japan

Patentee after: Panasonic semiconductor solutions Co.,Ltd.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20070516