JP2010114453A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010114453A JP2010114453A JP2009290539A JP2009290539A JP2010114453A JP 2010114453 A JP2010114453 A JP 2010114453A JP 2009290539 A JP2009290539 A JP 2009290539A JP 2009290539 A JP2009290539 A JP 2009290539A JP 2010114453 A JP2010114453 A JP 2010114453A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- type
- impurity diffusion
- drain region
- concentration impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【解決手段】半導体装置を、半導体基板12上に形成されたP型Si層13と、絶縁膜を介して設けられたゲート電極3と、ゲート電極3の一方側のP型Si層13内に形成されN型の第1低濃度不純物拡散層44および第1拡散層44より高い不純物濃度を有するN型第2高濃度不純物拡散層45からなるドレイン領域と、第2拡散層45の各辺に対して所定間隔内側に設けられたコンタクトホール53を有する層間絶縁膜9aと、ゲート電極3の他方側のP型Si層13内に形成されN型の高濃度の第3不純物拡散層からなるソース領域41と、素子分離用絶縁膜11と、P型分離拡散層14とを備え、P型分離拡散層14は結晶欠陥を有し、ゲート幅方向の絶縁膜11と第2拡散層45の対向する端部間距離がゲート長方向における第2拡散層45とゲート電極3の対向する端部間の距離より長い。
【選択図】図1
Description
以下、本発明の実施の形態1に係る半導体装置の構造を、図1,2,3に基づき説明する。図1は、本発明のLDMOSトランジスタの構造を示す平面図であり、図2は図1のB−B’線に沿った素子断面図、図3は図1のC−C’線に沿った素子断面図である。図中、1は活性層(シリコン)、2はP型のソースワイヤレス拡散層(ボロン(B)が1×1017/cm3程度含まれているシリコン)、3はゲート電極(例えば、厚さ100nmの多結晶シリコン上に厚さ300nmのタングステンシリサイド(WSi)が積層された膜)、6aはドレイン領域側の第1のアルミニウム配線(ドレイン用金属配線)、6bはソース領域側の第1のアルミニウム配線(厚さ500nm)、8aはドレイン領域側の第2のアルミニウム配線、8bはソース領域側の第2のアルミニウム配線(厚さ2μm)、9a、9bは層間絶縁膜(SiO2)、11は分離酸化膜(素子分離用絶縁膜、厚さ約1μmのSiO2)、12はP型シリコン基板(半導体基板の一種で、例えば比抵抗10mΩ・cmのP型シリコン基板)、13はP型シリコン基板12上にエピタキシャル結晶成長によって形成された、例えば、比抵抗10Ω・cmのP型シリコン層、14は分離酸化膜11の下部に形成されたP型分離拡散層(例えば、ボロン(B)が4×1015/cm3程度含まれているシリコン)、41はソース領域側の第3の高濃度不純物拡散層(第3のN+拡散層)で、例えば砒素(As)が1×1021/cm3程度含まれているシリコンを指す。ちなみに、”+”は不純物が高濃度であることを示し、2.6×1019/cm3以上2×1021/cm3以下の範囲の不純物濃度を表す。
実施の形態2に係る半導体装置の構造について、図6,7に基づき説明する。図6は実施の形態2によるLDMOSトランジスタの平面図であり、図7は図6のD−D’線上の素子断面図である。実施の形態1と同一の符号を付したものは同一またはこれに相当するものである。図6,7中、46はドレイン領域側の第2の高濃度不純物拡散層(N+拡散層)、54はドレイン領域側のコンタクトホール、をそれぞれ示す。
実施の形態3に係る半導体装置の製造方法を、図8〜11に基づき説明する。図8〜11は実施の形態3に係る半導体装置の製造方法を示す工程別断面図である。図中、31はゲート酸化膜(絶縁膜)、47はレジスト膜、をそれぞれ示す。実施の形態1あるいは2と同一の符号を付したものは同一またはこれに相当するものである。
Claims (4)
- P型半導体基板と、
前記半導体基板上に形成されたP型シリコン層と、
前記P型シリコン層上に絶縁膜を介して設けられたゲート電極と、
前記ゲート電極の一方の側の前記P型シリコン層内に形成され、N型の第1の低濃度不純物拡散層および前記第1の低濃度不純物拡散層の前記半導体基板主面と平行な方向に対して内側に設けられ前記第1の低濃度不純物拡散層より高い不純物濃度を有するN型の第2の高濃度不純物拡散層からなるドレイン領域と、
前記第2の高濃度不純物拡散層上に前記第2の高濃度不純物拡散層の各辺に対して所定間隔内側に設けられたコンタクトホールを有する層間絶縁膜と、
前記ドレイン領域においてコンタクトホールを埋め込みながら前記層間絶縁膜上に形成されたドレイン用金属配線と、
前記ゲート電極の他方の側の前記P型シリコン層内に形成され、N型の高濃度の第3の不純物拡散層からなるソース領域と、
前記ソース領域に接し、前記半導体基板に接続されたP型のソースワイヤレス拡散層と、
前記ソース領域およびソースワイヤレス拡散層に接続されたソース用金属配線と、
前記ソース/ドレイン領域の周囲に配置された素子分離用絶縁膜と、
前記素子分離用絶縁膜の前記半導体基板側の前記P型シリコン層に設けられたP型分離拡散層とを備え、
前記P型分離拡散層は、結晶欠陥を有し、
ゲート幅方向における前記素子分離用絶縁膜と前記第2高濃度不純物拡散層のそれぞれ対向する端部間の距離がゲート長方向における前記第2高濃度不純物拡散層と前記ゲート電極のそれぞれ対向する端部間の距離より長いことを特徴とする半導体装置。 - 前記第2高濃度不純物拡散層の主面に投影された形状が、ゲート幅方向に沿った複数のドット形状からなることを特徴とする請求項1記載の半導体装置。
- 前記第2高濃度不純物拡散層の主面に投影された形状が、ゲート幅方向が長手方向となる矩形状であることを特徴とする請求項1記載の半導体装置。
- ゲート長方向に対して前記第2高濃度不純物拡散層端部とコンタクトホール端部との対向する各辺の間隔が0.02μm以上0.3μm以下であることを特徴とする請求項2または3記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009290539A JP5213840B2 (ja) | 2009-12-22 | 2009-12-22 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009290539A JP5213840B2 (ja) | 2009-12-22 | 2009-12-22 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002238422A Division JP2004079800A (ja) | 2002-08-19 | 2002-08-19 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010114453A true JP2010114453A (ja) | 2010-05-20 |
JP5213840B2 JP5213840B2 (ja) | 2013-06-19 |
Family
ID=42302722
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009290539A Expired - Lifetime JP5213840B2 (ja) | 2009-12-22 | 2009-12-22 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5213840B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101498371B1 (ko) * | 2012-07-03 | 2015-03-03 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6292471A (ja) * | 1985-10-18 | 1987-04-27 | Toshiba Corp | 半導体装置 |
JPH03225963A (ja) * | 1990-01-31 | 1991-10-04 | Sony Corp | 高耐圧misトランジスタ |
JPH0410473A (ja) * | 1990-04-26 | 1992-01-14 | Fuji Electric Co Ltd | Mis型電界効果トランジスタを有する半導体装置 |
JPH10209068A (ja) * | 1996-12-31 | 1998-08-07 | Texas Instr Inc <Ti> | 傾斜した打込み領域を有する半導体装置の製造方法 |
JP2000208759A (ja) * | 1999-01-12 | 2000-07-28 | Rohm Co Ltd | 半導体装置 |
JP2000243956A (ja) * | 1999-02-23 | 2000-09-08 | Sanyo Electric Co Ltd | 半導体装置 |
JP2002094054A (ja) * | 2000-09-19 | 2002-03-29 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
2009
- 2009-12-22 JP JP2009290539A patent/JP5213840B2/ja not_active Expired - Lifetime
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6292471A (ja) * | 1985-10-18 | 1987-04-27 | Toshiba Corp | 半導体装置 |
JPH03225963A (ja) * | 1990-01-31 | 1991-10-04 | Sony Corp | 高耐圧misトランジスタ |
JPH0410473A (ja) * | 1990-04-26 | 1992-01-14 | Fuji Electric Co Ltd | Mis型電界効果トランジスタを有する半導体装置 |
JPH10209068A (ja) * | 1996-12-31 | 1998-08-07 | Texas Instr Inc <Ti> | 傾斜した打込み領域を有する半導体装置の製造方法 |
JP2000208759A (ja) * | 1999-01-12 | 2000-07-28 | Rohm Co Ltd | 半導体装置 |
JP2000243956A (ja) * | 1999-02-23 | 2000-09-08 | Sanyo Electric Co Ltd | 半導体装置 |
JP2002094054A (ja) * | 2000-09-19 | 2002-03-29 | Hitachi Ltd | 半導体装置およびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101498371B1 (ko) * | 2012-07-03 | 2015-03-03 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 |
Also Published As
Publication number | Publication date |
---|---|
JP5213840B2 (ja) | 2013-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7893489B2 (en) | Semiconductor device having vertical MOSFET | |
KR101883010B1 (ko) | 반도체 소자 및 그 소자의 제조 방법 | |
US7408234B2 (en) | Semiconductor device and method for manufacturing the same | |
US20160172355A1 (en) | Method of forming a gate shield in an ed-cmos transistor and a base of a bipolar transistor using bicmos technologies | |
JP2008098593A (ja) | 半導体装置及びその製造方法 | |
JP2014504457A (ja) | 半導体デバイスのためのトラップリッチ層 | |
TWI488297B (zh) | 元件與其形成方法 | |
US20070018275A1 (en) | Semiconductor device with trench structure | |
US20180358258A1 (en) | Single mask level forming both top-side-contact and isolation trenches | |
JP2016021547A (ja) | 半導体装置の製造方法 | |
KR100751642B1 (ko) | 반도체 장치의 제조 방법 | |
US8269274B2 (en) | Semiconductor device and method for fabricating the same | |
JP2007173379A (ja) | 半導体装置および半導体装置の製造方法 | |
US20170207177A1 (en) | Quasi-Lateral Diffusion Transistor with Diagonal Current Flow Direction | |
US11923453B2 (en) | LDMOS device and method for preparing same | |
JP2010062315A (ja) | 半導体装置 | |
US20090152670A1 (en) | Semiconductor device and method of fabricating the same | |
KR20120118455A (ko) | 반도체 디바이스 | |
JP5213840B2 (ja) | 半導体装置 | |
JP2004079800A (ja) | 半導体装置およびその製造方法 | |
JP2007287813A (ja) | 半導体装置およびその製造方法 | |
KR100854218B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP6188205B2 (ja) | 高降伏電圧を有するバイポーラトランジスタ | |
JP5220988B2 (ja) | 半導体装置 | |
JP5056046B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20120828 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5213840 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160308 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |