CN102737975A - 与有源区重叠的poly切口的布局 - Google Patents

与有源区重叠的poly切口的布局 Download PDF

Info

Publication number
CN102737975A
CN102737975A CN2011103105425A CN201110310542A CN102737975A CN 102737975 A CN102737975 A CN 102737975A CN 2011103105425 A CN2011103105425 A CN 2011103105425A CN 201110310542 A CN201110310542 A CN 201110310542A CN 102737975 A CN102737975 A CN 102737975A
Authority
CN
China
Prior art keywords
line
opening
gate electrode
electrode line
well area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103105425A
Other languages
English (en)
Other versions
CN102737975B (zh
Inventor
陈蓉萱
陈炎辉
田丽钧
廖宏仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102737975A publication Critical patent/CN102737975A/zh
Application granted granted Critical
Publication of CN102737975B publication Critical patent/CN102737975B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种形成集成电路的方法包括：在栅电极线的上方形成掩模层，其中，栅电极线位于半导体衬底的阱区域的上方；在掩模层中形成开口，其中，通过开口暴露栅电极线的部分和阱区域的阱拾取区域；以及通过开口去除栅电极线的这部分。本发明还公开了一种与有源区重叠的POLY切口的布局。

Description

与有源区重叠的POLY切口的布局
技术领域
本发明涉及半导体领域，更具体地，涉及一种POLY切口的布局。
背景技术
随着栅电极间距的减小，其间距通常称作POLY间距，不断增加的更严格的设计规则被采用。例如，对于小于等于90nm的POLY间距来说，需要固定的poly间距，其中，将在晶圆中的栅电极和伪栅电极形成为具有均匀间距的平行线。
在有限的设计规则下，由于通常在平行POLY线之间形成阱拾取区域，所以具有用于形成阱拾取区域的有限空间。阱拾取区域对于该电路来说是必要的。然而，阱拾取区域也占有芯片面积，并且难以减小由该阱拾取区域所导致的芯片面积损失。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一个方面，提供了一种方法，包括：在栅电极线上方形成掩模层，其中，所述栅电极线位于半导体衬底的阱区域的上方；在所述掩模层中形成第一开口，其中，通过所述第一开口暴露所述栅电极线的部分和所述阱区域的阱拾取区域；以及通过所述第一开口去除所述栅电极线的部分。
在该方法中，所述第一开口包括：第一部分和第二部分，其中，所述第一部分的第一宽度大于所述第二部分的第二宽度，并且其中，在与所述栅电极线的纵向平行的方向上测量所述第一宽度和所述第二宽度；以及第三部分，所述第三部分的宽度小于所述第一宽度，并且其中，所述第二部分和所述第三部分位于所述第一部分的相对侧上。
在该方法中，所述栅电极线为没有与任何晶体管的栅电极连接的伪栅电极线；或者所述栅电极线为与第一晶体管的第一栅电极连接的有源栅极线，将所述栅电极线进一步连接至第二晶体管的第二栅电极，并且其中，在所述去除步骤以后，所述第一栅电极和所述第二栅电极彼此断开；或者在形成所述第一开口的步骤以后，通过所述第一开口暴露伪栅电极线和有源栅电极线，并且其中，所述阱拾取区域包括在所述伪栅电极线和所述有源栅电极线之间的部分。
该方法进一步包括：在去除步骤以后：在所述栅电极线的剩余部分上方形成层间电介质(ILD)；以及在所述ILD中形成接触件并且所述接触件与所述阱拾取区域电连接，或者所述阱区域为p型阱区域，并且其中，所述方法进一步包括：在实施形成所述第一开口的步骤时，同时在所述掩模层中形成第二开口，其中，通过所述第二开口暴露额外栅电极线的部分和n型阱区域的n型阱拾取区域；以及通过所述第二开口去除所述额外栅电极线的部分。
根据本发明的另一方面，提供了一种方法，包括：在半导体晶圆的上方覆盖形成掩模层，所述半导体晶圆包括：多条栅电极线，包括：伪栅电极线和有源栅电极线，其中，所述多条栅电极线彼此平行并且具有均匀间距：阱区域；所述阱区域的阱拾取区域，其中，所述阱拾取区域包括：在所述多条栅电极线中的两条相邻栅电极线之间的部分；以及有源区，其中，所述多个栅电极中一个和所述有源区形成晶体管；形成位于所述掩模层中的开口，从而暴露所述多条栅极线中的一条和所述阱拾取区域；蚀刻通过所述开口所暴露的所述多条栅电极线中的部分；在所述多条栅电极线和所述阱拾取区域的上方形成层间电介质(ILD)；以及在所述ILD中形成接触栓塞并且将所述接触栓塞电连接至所述阱拾取区域。
在该方法中，在所述蚀刻步骤以后，通过所述开口暴露全部所述阱拾取区域，所述开口具有T型，其包括具有第一宽度的第一部分和具有小于所述第一宽度的第二宽度的第二部分，并且其中，通过所述开口的所述第一部分暴露所述阱拾取区域。
在该方法中，通过所述开口进一步暴露伪栅电极线；或者所述多条栅电极线中的一条包括：形成两个晶体管的栅电极的两个部分，并且其中，在所述蚀刻步骤以后，所述两个部分彼此断开；或者所述阱区域为p型阱区域；或者所述阱区域为n型阱区域。
根据本发明的又一方面，提供了一种方法，包括：在半导体晶圆的上方覆盖形成掩模层，其中，所述半导体晶圆包括：多条栅电极线，包括伪栅电极线和有源栅电极线，其中，所述多条栅电极线彼此平行并且具有均匀间距；P型阱区域和n型阱区域；以及P型阱拾取区域和n型阱拾取区域，分别直接位于所述p型阱区域和所述n型阱区域的上方；在所述掩模层中形成第一开口和第二开口，其中，通过所述第一开口暴露所述p型阱区域和所述多条栅电极线中的两条，并且其中，通过所述第二开口暴露所述n型阱区域和所述多条栅电极线中的另外两条；蚀刻通过所述第一开口和所述第二开口所暴露的所述多条栅电极线中的部分；在所述多条栅电极线和所述第一阱拾取区域和所述第二阱拾取区域的上方形成层间电介质(ILD)；以及在所述ILD中形成第一接触栓塞和第二接触栓塞并且所述第一接触栓塞和所述第二接触栓塞分别电连接至所述第一阱拾取区域和所述第二阱拾取区域。
该方法进一步包括：p型晶体管，包括第一栅极/漏极区域；和n型晶体管，包括第二源极/漏极区域，其中，所述第一源极/漏极区域包括：位于所述多条栅电极线的所述另外两条之间的部分，并且其中，所述第二源极/漏极区域包括位于所述多条栅电极线中的所述两条之间的一部分。
在该方法中，多条栅电极线中的所述两条包括：第一伪栅电极线和第一有源栅电极线，并且其中，所述多条栅电极线中的所述另外两条包括：第二伪栅电极线和第二有源栅电极线；或者所述多条栅电极线包括：通过所述第一开口和所述第二开口之一所暴露的有源栅电极线，其中，所述有源栅电极线包括：形成两个晶体管的栅电极的两个部分，并且其中，在所述蚀刻步骤期间去除位于所述两个部分之间的有源栅电极线的部分。
附图说明
为了更好地理解实施例及其优点，现在将结合附图所进行的以下描述作为参考，其中：
图1A、1B、以及1C示出了包括平行栅电极线、p型阱拾取区域、以及n型阱拾取区域的电路的俯视图和截面图；
图2A、2B、以及2C示出了电路的俯视图和截面图，其中，在图1A所示的结构的上方形成包括POLY切口的POLY切割层；
图3示出了从POLY切口去除栅电极线；
图4A和4B示出了接触栓塞的形成；以及
图5示出了电路和形成在该电路上方的POLY切割层的俯视图，其中，POLY切割层包括双T型POLY切口。
具体实施方式
下面，详细讨论本发明的实施例的制造和使用。然而，应该理解，本实施例提供了许多可以在各种具体环境中实现的可应用的发明概念。所讨论的具体实施例仅仅示出制造和使用本发明的具体方式，而不用于限制发明的范围。
根据实施例提供了形成到达阱拾取区域的接触栓塞的方法。示出了制作多个实施例的中间阶段。论述了本实施例的变型例。在整个附图和所描述的实施例中，将相同的参考标号用于指定相同的元件。
图1A、1B、以及1C示出了晶圆100的一部分的俯视图和截面图。在示例性实施例中，晶圆100包括半导体衬底20(在图1A中没有示出，请参照图1B和1C)。在半导体衬底20中形成P型阱区域22和n型阱区域24。在p型阱区域22和n型阱区域24中形成隔离区域26。在示例性实施例中，隔离区域26为浅沟槽隔离(STI)区域，并且因此可选地，下文中，将该隔离区域称作STI区域26。
在p型阱22和n型阱24中形成有源区28(包括28A和28B)，并且STI区域26环绕该有源区。因此，通过STI区域26来限定有源区28的图案。有源区28A为p型阱区域22的部分，并且因此为p型。有源区28B为n型阱区域24的部分，并且因此为n型。
在p型阱区域22、n型阱区域24、以及STI区域26的上方形成多条栅电极线30(包括30A和30B)。在实施例中，栅电极线30由多晶硅(POLY)形成，并且因此，在通篇描述中，将该栅电极线称作POLY线30，但是该栅极线还可以由诸如金属、金属硅化物等的其他导体材料形成。POLY线30为具有彼此纵向平行的平行线。此外，POLY线30可以具有均匀间距P，但是POLY线30还可以具有彼此不同的间距。POLY线30包括：与有源区28A和/或28B交叉的有源POLY线30A。因此，有源POLY线30A形成晶体管的栅电极。例如，有源POLY线30A与p型有源区28A形成NMOS晶体管，并且与n型有源区28B形成PMOS晶体管。POLY线30进一步包括：与有源区28A和/28B没有交叉的伪POLY线30B。伪POLY线30B没有形成任何晶体管的栅电极，并且当相应集成电路通电时，该线可以电浮置。
阱拾取区域36包括P型阱拾取区域(多区域)36A和n型阱拾取区域(多区域)36B，分别在p型阱区域22和n型阱区域24的表面上形成这些阱拾取区域(参考图1B和1C)。在实施例中，阱拾取区域36中的每个包括在两个邻近POLY线30之间的一部分，其中，这些线可以为有源POLY线30A和/或伪POLY线30B。阱拾取区域36还可以延伸至POLY线30的正下方，该线也可以为有源POLY线30A或者伪POLY线30B。此外，阱拾取区域36中的一个或多个(例如阱拾取区域36B)可以延伸入几个多晶硅间线的间隔。
图1B示出了在图1A中所示的结构的截面图，其中，通过在图1A中的平面交线1B-1B截取的截面图。图1C示出了通过图1A中的平面交线1C-1C所截取的截面图。
参照图2B和图2C，POLY切割层44由分别从图2A中的平面交线2B-2B和2C-2C所截取的截面图形成，其中，图2B和图2C为图2A(俯视图)中所示的结构的截面图。在实施例中，POLY切割层44由光刻胶形成，但是也可以形成诸如氮化硅层的硬掩模。在通篇描述中，由于POLY切割层44用作对POLY线30图案化的掩模，所以可选地，将该切割层称作掩模。可以覆盖形成POLY切割层44以覆盖全部晶圆100。然后，图案化覆盖POLY切割层44，并且形成POLY切口50，通过该开口暴露阱拾取区域36/36A/36B。
参照图2A，POLY切口50A包括第一部分和第二部分，其中，第一部分的宽度W1大于第二部分的宽度W2。应该理解，在图2A中，POLY切割层44实际上覆盖晶圆100的大部分，并且仅没有覆盖示出为POLY切口50的部分。POLY切口50的第一部分和第二部分形成T型。宽度W1也大于P型阱拾取区域36A的宽度W3，其中，在与POLY线30的纵向平行的方向上测量宽度W、W2、以及W3。第二部分窄于第一部分的原因之一是第一部分需要大于P型阱拾取区域36A，从而使得通过POLY切口50A暴露全部p型阱区域36，同时需要遵循具有最小芯片区域损失的设计规则，将POLY切口50A的第二部分制作的较窄。除P型拾取区域36A以外，由POLY切口50A还暴露POLY线30的部分。在实施例中，如图2A所示，POLY线30所暴露的部分包括有源POLY线30A的部分和/或伪POLY线30B的部分。
POLY切口50B还可以包括第一部分和第二部分，其中，第一部分的宽度W4大于第二部分的宽度W5。因此，第一部分和第二部分形成T型。宽度W4还可以大于n型阱拾取区域36B的宽度W6，并且可以由POLY切口50B暴露全部n型阱拾取区域36B。在与POLY线30的纵向平行的方向上测量宽度W4、W5、以及W6。除n型阱拾取区域36B以外，通过POLY切口50B暴露POLY线30的部分。在实施例中，如图2A所示，POLY线30所暴露的部分包括有源POLY线30的部分和伪POLY线30的部分。还可以通过POLY切口50B暴露多条POLY线30的端部。
参照图3，蚀刻通过POLY切口50/50A/50B所暴露的POLY线30的部分。在所示实施例中，可以将在两个有源区28A上方延伸的多条POLY线30A之一分成两部分，每个延伸至有源区28A之一的正上方。因此，通过蚀刻POLY线3 0A中的部分，可以将两个晶体管的栅电极彼此分离，在有源区28A之一和蚀刻的POLY线30A的部分上分别形成每个晶体管。还蚀刻通过POLY切口50B所暴露的POLY线30的端部。
图4A和图4B示出了去除POLY切割层44，形成重掺杂区域37A/37B和硅化物区域42A/42B，以及形成层间电介质(ILD)52和接触栓塞54A和54B。应该理解，虽然在某些实施例中，在去除POLY切割层44以后，示出了所形成的重掺杂区域37A/37B、源极/漏极区域38A/38B、以及硅化物区域42A/42B，但是在可选实施例中，在形成POLY切割层44以前，还可以形成这些区域中的某些或者所有的这些区域。如图4A和图4B所示，首先，去除POLY切割层44。实施p型杂质注入，从而使得p型阱拾取区域36A包括：位于p型阱区域22的部分上方并且与其接触的重掺杂p型区域37A。例如，重掺杂p型区域37A可以掺杂p型杂质，杂质浓度高于约1019/cm3。作为p型杂质注入的结果，还在有源区28A中形成源极和漏极区域(下文中，称作源极/漏极区域)38A，其中，源极/漏极区域38A和有源POLY线30A形成NMOS晶体管40A，该晶体管可以包括并联的多个子晶体管，其中，子晶体管中的每个由一条POLY线30A和相应的源极/漏极区域38A形成。
在n型杂质注入以后，n型阱拾取区域36B包括位于n型阱区域24上方并且与其接触的重掺杂n型区域37B。例如，重掺杂n型区域37B可以掺杂n型杂质，杂质浓度高于约1019/cm3。作为n型杂质注入的结果，还在有源区28B中形成源极/漏极区域38B，其中，源极/漏极区域38B和有源POLY线30A形成p型晶体管40B，该晶体管可以包括并联的多个子晶体管，其中，子晶体管中的每个由一条POLY线30A和相应的源极/漏极区域38B形成。例如，还可以使用自对准硅化物工艺形成金属硅化物区域42A和42B，其中，金属硅化物区域42A和42B可以直接位于重掺杂p型区域37A和重掺杂n型区域37B上方并且分别与该下层区域接触。
接下来，形成ILD 52，然后形成接触栓塞54A和54B。如图4A所示，在p型阱拾取区域36A的上方直接形成接触栓塞54A，并且该接触栓塞与该区域电连接。此外，硅区域42A可以与接触栓塞54A物理接触。如图4B所示，直接在n型阱拾取区域36B的上方形成接触栓塞54B，并且该接触栓塞与该区域电连接。另外，硅化物区域42B可以与接触栓塞54B物理接触。在图4A和4B所示的结构中，伪POLY线30B不能与任何接触栓塞连接，并且可以电浮置。
图5示出了根据可选实施例的POLY切割层44和相应的POLY切口50A和50B的俯视图。除非另有说明，否则在该实施例中的参考标号指示在图1A至4B所示的实施例中的相同元件。除了POLY切口50A和50B包括诸如图50B所示的双T型开口以外，该实施例与在图1A至4B所示的实施例基本相同。与图2A中所示的类似地，POLY切割层44实际上覆盖晶圆100的大部分，并且仅没有覆盖示出为POLY切口50的部分。POLY切口50B的较宽部分(具有宽度W4)形成第一T型，其中，POLY切口50A的较窄部分(具有宽度W5)位于其左侧。此外，较宽部分与在其右侧的另一较窄部分(也具有宽度W5)形成第二T型。在该实施例中的工艺步骤可以参考图1至图4B，例如形成POLY切割层44、形成POLY切口50、去除POLY线30的暴露部分、去除POLY切割层44、以及形成接触栓塞54A/54B的工艺步骤。
参照图3和图5，明显地，没有必要在两条伪POLY线30B之间形成阱拾取区域36。反之，可以与POLY线30邻近地形成阱拾取区域36，其中，这些线也用于形成晶体管的栅电极。因此，不需要形成额外伪POLY线30B并且将阱拾取区域36插入另外的伪POLY线30之间。因此，节省了芯片区域。通过使用实施例，可以节省标准单元的芯片面积的20％以上。
根据实施例，形成集成电路的方法包括：形成位于栅电极线上方的掩模，其中，栅电极线位于半导体衬底的阱区域上方；在掩模层中形成开口，其中，通过开口暴露栅电极线的部分和阱区域的阱拾取区域；以及通过开口去除栅电极的该部分。
根据其他实施例，方法包括在半导体晶圆的上方覆盖形成掩模层。半导体晶圆包括多条电极线，该电极线包括：伪栅电极线和有源栅电极线，其中，多条栅电极线彼此平行并且具有均匀间距；阱区域；阱区域的阱拾取区域，其中，阱拾取区域包括在多条栅电极线中的两条邻近的栅电极线之间的部分；以及有源区，其中，多个栅电极中的一个和有源区形成晶体管。该方法进一步包括：在掩模层中形成开口从而暴露多条栅极线之一和阱拾取区域；蚀刻通过开口所暴露的多条栅电极线的部分；形成位于多条栅电极线和阱拾取区域上方的ILD；以及在ILD中形成接触栓塞并且该接触栓塞与阱拾取区域电连接。
根据其他实施例，方法包括：在半导体晶圆的上方覆盖形成掩模层，其中，半导体晶圆包括多条栅电极线，该栅电极线包括伪栅电极线和有源栅电极线，并且其中，多条栅电极线彼此平行并且具有均匀间距。半导体晶圆进一步包括p型阱区域和n型阱区域；以及p型阱拾取区域和n型阱拾取区域分别直接位于p型阱区域和n型阱区域的上方。该方法进一步包括：在掩模层中形成第一开口和第二开口，其中，通过第一开口暴露p型阱拾取区域和多条栅电极线中的两条，并且其中，通过第二开口暴露n型阱区域和多条栅电极线中的另外两条。然后，蚀刻通过第一开口和第二开口所暴露的多条栅电极线中的部分。在多条栅电极线和第一阱拾取区域和第二阱拾取区域的上方形成ILD。在ILD中形成第一接触栓塞和第二接触栓塞并且这些接触栓塞分别与第一阱拾取区域和第二阱拾取区域电连接。
尽管已经详细地描述了本实施例及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与本文所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。此外，每条权利要求构成单独的实施例，并且多个权利要求和实施例的组合在本发明的范围内。

Claims (10)

1.一种方法，包括：
在栅电极线上方形成掩模层，其中，所述栅电极线位于半导体衬底的阱区域的上方；
在所述掩模层中形成第一开口，其中，通过所述第一开口暴露所述栅电极线的部分和所述阱区域的阱拾取区域；以及
通过所述第一开口去除所述栅电极线的部分。
2.根据权利要求1所述的方法，其中，所述第一开口包括：第一部分和第二部分，其中，所述第一部分的第一宽度大于所述第二部分的第二宽度，并且其中，在与所述栅电极线的纵向平行的方向上测量所述第一宽度和所述第二宽度；以及
第三部分，所述第三部分的宽度小于所述第一宽度，并且其中，所述第二部分和所述第三部分位于所述第一部分的相对侧上。
3.根据权利要求1所述的方法，其中，所述栅电极线为没有与任何晶体管的栅电极连接的伪栅电极线；或者
所述栅电极线为与第一晶体管的第一栅电极连接的有源栅极线，将所述栅电极线进一步连接至第二晶体管的第二栅电极，并且其中，在所述去除步骤以后，所述第一栅电极和所述第二栅电极彼此断开；或者
在形成所述第一开口的步骤以后，通过所述第一开口暴露伪栅电极线和有源栅电极线，并且其中，所述阱拾取区域包括在所述伪栅电极线和所述有源栅电极线之间的部分。
4.根据权利要求1所述的方法，进一步包括：在去除步骤以后：
在所述栅电极线的剩余部分上方形成层间电介质(ILD)；以及
在所述ILD中形成接触件并且所述接触件与所述阱拾取区域电连接，或者
所述阱区域为p型阱区域，并且其中，所述方法进一步包括：
在实施形成所述第一开口的步骤时，同时在所述掩模层中形成第二开口，其中，通过所述第二开口暴露额外栅电极线的部分和n型阱区域的n型阱拾取区域；以及
通过所述第二开口去除所述额外栅电极线的部分。
5.一种方法，包括：
在半导体晶圆的上方覆盖形成掩模层，所述半导体晶圆包括：
多条栅电极线，包括：伪栅电极线和有源栅电极线，其中，所述多条栅电极线彼此平行并且具有均匀间距：
阱区域；
所述阱区域的阱拾取区域，其中，所述阱拾取区域包括：在所述多条栅电极线中的两条相邻栅电极线之间的部分；以及
有源区，其中，所述多个栅电极中一个和所述有源区形成晶体管；
形成位于所述掩模层中的开口，从而暴露所述多条栅极线中的一条和所述阱拾取区域；
蚀刻通过所述开口所暴露的所述多条栅电极线中的部分；
在所述多条栅电极线和所述阱拾取区域的上方形成层间电介质(ILD)；以及
在所述ILD中形成接触栓塞并且将所述接触栓塞电连接至所述阱拾取区域。
6.根据权利要求5所述的方法，其中，在所述蚀刻步骤以后，通过所述开口暴露全部所述阱拾取区域，12.根据权利要求11所述的方法，其中，所述开口具有T型，其包括具有第一宽度的第一部分和具有小于所述第一宽度的第二宽度的第二部分，并且其中，通过所述开口的所述第一部分暴露所述阱拾取区域。
7.根据权利要求5所述的方法，其中，通过所述开口进一步暴露伪栅电极线；或者
所述多条栅电极线中的一条包括：形成两个晶体管的栅电极的两个部分，并且其中，在所述蚀刻步骤以后，所述两个部分彼此断开；或者
所述阱区域为p型阱区域；或者
所述阱区域为n型阱区域。
8.一种方法，包括：
在半导体晶圆的上方覆盖形成掩模层，其中，所述半导体晶圆包括：
多条栅电极线，包括伪栅电极线和有源栅电极线，其中，所述多条栅电极线彼此平行并且具有均匀间距；
P型阱区域和n型阱区域；以及
P型阱拾取区域和n型阱拾取区域，分别直接位于所述p型阱区域和所述n型阱区域的上方；
在所述掩模层中形成第一开口和第二开口，其中，通过所述第一开口暴露所述p型阱区域和所述多条栅电极线中的两条，并且其中，通过所述第二开口暴露所述n型阱区域和所述多条栅电极线中的另外两条；
蚀刻通过所述第一开口和所述第二开口所暴露的所述多条栅电极线中的部分；
在所述多条栅电极线和所述第一阱拾取区域和所述第二阱拾取区域的上方形成层间电介质(ILD)；以及
在所述ILD中形成第一接触栓塞和第二接触栓塞并且所述第一接触栓塞和所述第二接触栓塞分别电连接至所述第一阱拾取区域和所述第二阱拾取区域。
9.根据权利要求8所述的方法，进一步包括：p型晶体管，包括第一栅极/漏极区域；和n型晶体管，包括第二源极/漏极区域，其中，所述第一源极/漏极区域包括：位于所述多条栅电极线的所述另外两条之间的部分，并且其中，所述第二源极/漏极区域包括位于所述多条栅电极线中的所述两条之间的一部分。
10.根据权利要求8所述的方法，其中，多条栅电极线中的所述两条包括：第一伪栅电极线和第一有源栅电极线，并且其中，所述多条栅电极线中的所述另外两条包括：第二伪栅电极线和第二有源栅电极线；或者
所述多条栅电极线包括：通过所述第一开口和所述第二开口之一所暴露的有源栅电极线，其中，所述有源栅电极线包括：形成两个晶体管的栅电极的两个部分，并且其中，在所述蚀刻步骤期间去除位于所述两个部分之间的有源栅电极线的部分。
CN201110310542.5A 2011-04-06 2011-10-13 与有源区重叠的poly切口的布局 Active CN102737975B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/081,115 US8455354B2 (en) 2011-04-06 2011-04-06 Layouts of POLY cut openings overlapping active regions
US13/081,115 2011-04-06

Publications (2)

Publication Number Publication Date
CN102737975A true CN102737975A (zh) 2012-10-17
CN102737975B CN102737975B (zh) 2015-06-10

Family

ID=46966432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110310542.5A Active CN102737975B (zh) 2011-04-06 2011-10-13 与有源区重叠的poly切口的布局

Country Status (4)

Country Link
US (1) US8455354B2 (zh)
KR (1) KR101334509B1 (zh)
CN (1) CN102737975B (zh)
TW (1) TWI479657B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8709883B2 (en) * 2011-08-19 2014-04-29 Freescale Semiconductor, Inc. Implant for performance enhancement of selected transistors in an integrated circuit
US20140159157A1 (en) * 2012-12-07 2014-06-12 Altera Corporation Antenna diode circuitry and method of manufacture
US9158877B2 (en) * 2013-05-02 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Standard cell metal structure directly over polysilicon structure
CN104733295B (zh) * 2013-12-20 2017-10-03 中芯国际集成电路制造(上海)有限公司 栅极的形成方法
US9362275B1 (en) * 2015-02-13 2016-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with dummy gate structures
US9780082B2 (en) 2015-03-12 2017-10-03 Samsung Electronics Co., Ltd. Semiconductor device, layout system, and standard cell library
US9583493B2 (en) 2015-04-08 2017-02-28 Samsung Electronics Co., Ltd. Integrated circuit and semiconductor device
KR102342851B1 (ko) 2015-08-17 2021-12-23 삼성전자주식회사 반도체 칩, 테스트 시스템 및 반도체 칩의 테스트 방법
US9904758B2 (en) 2016-05-18 2018-02-27 Samsung Electronics Co., Ltd. Using deep sub-micron stress effects and proximity effects to create a high performance standard cell
KR102573407B1 (ko) * 2016-08-24 2023-08-30 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102419646B1 (ko) 2017-12-22 2022-07-11 삼성전자주식회사 크로스 커플 구조를 구비하는 집적 회로 및 이를 포함하는 반도체 장치
US11600623B2 (en) * 2018-11-26 2023-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Well pick-up region design for improving memory macro performance

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211860A (zh) * 2006-12-28 2008-07-02 三星电子株式会社 形成非易失性存储器件的方法
US20090027964A1 (en) * 2007-07-24 2009-01-29 Norihisa Arai Semiconductor memory device having plural word lines arranged at narrow pitch and manufacturing method thereof
US20090072322A1 (en) * 2007-09-18 2009-03-19 Samsung Electronics Co., Ltd. Semiconductor devices including line patterns separated by cutting regions

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972223B2 (en) * 2001-03-15 2005-12-06 Micron Technology, Inc. Use of atomic oxygen process for improved barrier layer
US7252909B2 (en) * 2002-04-18 2007-08-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method to reduce CD non-uniformity in IC manufacturing
JP4121356B2 (ja) * 2002-10-31 2008-07-23 富士通株式会社 半導体装置
JP2007286427A (ja) * 2006-04-18 2007-11-01 Sony Corp マスクパターン生成方法
US20080001233A1 (en) * 2006-05-11 2008-01-03 Ashok Kumar Kapoor Semiconductor device with circuits formed with essentially uniform pattern density
KR100891425B1 (ko) * 2006-09-29 2009-04-02 주식회사 하이닉스반도체 낸드 플래시 메모리 소자
US8039203B2 (en) * 2007-09-25 2011-10-18 Infineon Technologies Ag Integrated circuits and methods of design and manufacture thereof
US7785946B2 (en) * 2007-09-25 2010-08-31 Infineon Technologies Ag Integrated circuits and methods of design and manufacture thereof
KR20100013941A (ko) * 2008-08-01 2010-02-10 주식회사 하이닉스반도체 웰 픽업을 구비한 반도체 소자
US7932566B2 (en) * 2008-12-31 2011-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and system of mixing poly pitch cell design under default poly pitch design rules
TWI449157B (zh) * 2009-02-25 2014-08-11 Univ Chien Hsin Sci & Tech 靜電防護結構
KR101095828B1 (ko) * 2009-06-29 2011-12-16 주식회사 하이닉스반도체 반도체 소자의 형성 방법
US8519444B2 (en) * 2010-09-10 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. Modified design rules to improve device performance
KR101093246B1 (ko) * 2010-11-17 2011-12-14 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211860A (zh) * 2006-12-28 2008-07-02 三星电子株式会社 形成非易失性存储器件的方法
US20090027964A1 (en) * 2007-07-24 2009-01-29 Norihisa Arai Semiconductor memory device having plural word lines arranged at narrow pitch and manufacturing method thereof
US20090072322A1 (en) * 2007-09-18 2009-03-19 Samsung Electronics Co., Ltd. Semiconductor devices including line patterns separated by cutting regions

Also Published As

Publication number Publication date
TW201251017A (en) 2012-12-16
TWI479657B (zh) 2015-04-01
US8455354B2 (en) 2013-06-04
CN102737975B (zh) 2015-06-10
KR101334509B1 (ko) 2013-11-29
US20120258592A1 (en) 2012-10-11
KR20120114162A (ko) 2012-10-16

Similar Documents

Publication Publication Date Title
CN102737975B (zh) 与有源区重叠的poly切口的布局
US9236372B2 (en) Combined output buffer and ESD diode device
US9711593B2 (en) Dummy gate for a high voltage transistor device
KR101827612B1 (ko) 플래시 메모리와 집적하기 위한 교차전극형 커패시터
TWI430432B (zh) 具有防靜電結構之功率半導體元件及其製作方法
KR20090036831A (ko) 멀티 핑거 트랜지스터 및 그 제조 방법
US8198684B2 (en) Semiconductor device with drain voltage protection for ESD
KR101051684B1 (ko) 정전기 방전 보호소자 및 그 제조방법
KR100297067B1 (ko) 반도체장치및그제조방법
JP2000124450A5 (zh)
JP5501668B2 (ja) 半導体装置の製造方法、半導体チップ及び半導体ウェハ
CN113437071B (zh) 半导体存储装置及其制作工艺
TWI643309B (zh) 圖案化有靜電放電保護之電晶體及其製法
US11195905B2 (en) Metal-oxide-semiconductor transistor and method of fabricating the same
CN108987395B (zh) 半导体装置
KR100575613B1 (ko) 반도체장치의 게이트산화막 손상방지방법
KR100393200B1 (ko) 정전기적 방전으로부터의 보호를 위한 필드 트랜지스터 및그 제조방법
US20220310633A1 (en) One-time programmable memory array and manufacturing method thereof
JP5163212B2 (ja) 半導体装置及びその製造方法
JP2007335463A (ja) 静電気放電保護素子および半導体装置
KR101002924B1 (ko) 정전기 방전 보호 장치 및 그 제조방법
CN113192949A (zh) 半导体器件
KR19990026244A (ko) 콘텍트 홀 형성의 이원화
KR20110078135A (ko) 반도체 장치 및 그 제조방법
KR20050106929A (ko) 정전기 보호회로의 트랜지스터 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant