CN1307799C - 高频开关电路和半导体装置 - Google Patents
高频开关电路和半导体装置 Download PDFInfo
- Publication number
- CN1307799C CN1307799C CNB2004100490350A CN200410049035A CN1307799C CN 1307799 C CN1307799 C CN 1307799C CN B2004100490350 A CNB2004100490350 A CN B2004100490350A CN 200410049035 A CN200410049035 A CN 200410049035A CN 1307799 C CN1307799 C CN 1307799C
- Authority
- CN
- China
- Prior art keywords
- voltage
- mentioned
- switching circuit
- circuit portion
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
Landscapes
- Electronic Switches (AREA)
Abstract
在输入输出高频信号的多个输入输出端子之间设置由4组FET的串联电路构成的4个开关电路部。各开关电路部通过独立地分别对4个FET的栅端子施加栅控制电压,实现导通状态和关断状态。进而,在各开关电路部中,对FET的漏端子或源端子独立地施加漏控制电压,供给与输入到各开关电路部的高频信号的功率值对应的电压,作为栅控制电压和漏控制电压。
Description
技术领域
本发明涉及在移动体通信机等中信号的放大、切换等的高频开关电路和将该高频开关电路集成在半导体衬底上的半导体装置。
背景技术
如图10所示,现有的高频开关电路用FET101~104、109~112、电阻元件201~204、209~212、250~253、256~259、第1~第3信号输入输出端子501~503、第1和第2控制端子610、620构成。
在该高频开关电路中,通过将第1控制端子610与第3信号输入输出端子503连接,将第2控制端子620与第2信号输入输出端子502连接,对FET101~104、FET109~112施加偏置电压(例如,特开2002-232278号公报(参照第13页,图6)。
在该结构中,在被输入的信号电平较小,达20dBm时,可得到充分的高频特性。
但是,在上述现有结构中,随着被输入的信号电平增大,必须增高第1和第2控制端子610、620的电压。可是,由于在关断状态的FET的栅-源间和栅-漏间长时间施加过大的反向偏置,所以从关断状态到成为导通状态要花费时间。其结果是,存在输出波形的上升沿变钝的问题。
在图11中示出了图10的高频开关电路的信号的定时与电压的关系。
图11(a)示出了输入到第2信号输入输出端子502的功率的时序,假定为时分多重方式(TDMA)的通信方式。例如,在GSM(移动通信的全球系统)方式的情况下,在隔成8个时隙的时隙之中,在终端机中发送和接收各被分配到1个时隙。各时隙的跨度为577微秒。
在图11的例子中,示出了在时刻t2至时刻t3之间发送后,在时刻t3至时刻t6之间的某一时隙处进行接收,再次在时刻t6至时刻t7之间进行发送的形态。
图11(b)表示第1控制端子610的电压(第1控制信号)的时序,示出了在进行发送前(时刻t1)使发送用的FET101~104导通,在发送结束后(时刻t4)使发送用的FET101~104关断的形态。
图11(c)表示第2控制端子620的电压,可知施加了与图11的(b)的信号反相的控制信号。如图11(b)所示,作为图10的FET101~104的漏-源偏置,在发送时施加5V,在发送时以外的时间施加0V。由此,如图11(d)所示,FET101~104的漏-栅间和源-栅间电压在发送以外的时间施加-5V。
这样,为了实现关断状态,通过维持强反向偏置状态,在接着切换为导通状态时,产生了在FET完全导通以前需要花费时间的问题,其结果是,发生了发送波形的上升沿变钝的现象。
图11(e)示出了从第1输入输出端子501输出的功率,示出了在输出波形中有变钝的情况。
在图11(d)中,斜线部表示FET101~104的偏置电压与时间的乘积(偏置电压·时间积),该面积越小,引起波形变钝就变得越加困难。再有,图11(a)的符号P1表示输入功率,图11(e)的符号P2表示输出功率,P1-P2相当于高频开关电路的插入损耗。
发明内容
本发明的目的在于提供输出波形不变钝的、优良的高频开关电路和半导体装置。
本发明是为了解决上述现有的结构的课题而进行的,形成如下的结构:除了对构成多个开关电路部的每一个的串联连接的多个FET的栅施加栅控制电压外,还对各FET的漏端子或源端子施加漏控制电压。而且,通过供给与输入到开关电路部的高频信号的功率值对应的电压,作为栅控制电压和漏控制电压,提供不引起波形变钝的高频开关电路。漏控制电压和栅控制电压最好独立地施加到各FET上。
本发明的笫1方面的高频开关电路包括配置在输入输出高频信号用的多个输入输出端子之间的多个开关电路部,多个开关电路部的每一个用多个场效应晶体管的串联连接电路构成,通过对多个场效应晶体管的栅端子施加栅控制电压,实现导通状态和关断状态。进而,在多个开关电路部的每一个中,对多个场效应晶体管的漏端子或源端子施加漏控制电压,供给与输入到多个开关电路部的高频信号的功率值对应的电压,作为栅控制电压和漏控制电压。
这里,最好使用对多个开关电路部供给的栅控制电压,作为对多个开关电路部供给的漏控制电压。
另外,最好供给对多个开关电路部供给的多个栅控制电压之中的最高电压,或者供给成为多个栅控制电压的“或”的电压,作为对多个开关电路部供给的漏控制电压。
另外,最好供给对多个开关电路部供给的栅控制电压和从外部供给的基准电压之中的最高电压,或者供给成为对多个开关电路部供给的栅控制电压和从外部供给的基准电压的“或”的电压,作为对多个开关电路部供给的漏控制电压。
另外,多个开关电路部是进行高频信号的发送接收的切换的电路,对多个开关电路部供给的漏控制电压最好与高频信号的发送接收同步地供给。
本发明的第2方面的高频开关电路包括:输入高频信号的多个发送端子;输出高频信号的多个接收端子;输入输出高频信号的1个或多个输入输出端子;以及配置在多个发送端子与1个或多个输入输出端子之间,和在多个接收端子与1个或多个输入输出端子之间的多个开关电路部。
多个开关电路部的每一个用多个场效应晶体管的串联连接电路构成,通过对多个场效应晶体管的栅端子施加栅控制电压,实现导通状态和关断状态。进而,在多个开关电路部中,对位于多个发送端子之中的第k个(k为1≤k≤n的整数,n为发送端子数)发送端子与1个或多个输入输出端子中的某一个之间的第k个开关电路部的漏端子或源端子,施加成为与多个发送端子之中的第k个发送端子以外的发送端子连结的多个开关电路部的栅控制电压的“或”的电压,作为漏控制电压。另外,对与多个接收端子连结的多个开关电路部的场效应晶体管的漏端子或源端子,施加成为与多个发送端子连结的多个开关电路部的栅控制电压的“或”的电压,作为漏控制电压。
本发明的第3方面的高频开关电路包括:输入高频信号的多个发送端子;输出高频信号的多个接收端子;输入输出高频信号的1个或多个输入输出端子;以及配置在多个发送端子与1个或多个输入输出端子之间,和在多个接收端子与1个或多个输入输出端子之间的多个开关电路部。
多个开关电路部的每一个用多个场效应晶体管的串联连接电路构成,通过对多个场效应晶体管的栅端子施加栅控制电压,实现导通状态和关断状态。进而,在上述多个开关电路部中,对位于多个发送端子之中的第k个(k为1≤k≤n的整数,n为发送端子数)发送端子与1个或多个输入输出端子中的某一个之间的第k个开关电路部的漏端子或源端子,施加成为与多个发送端子之中的第k个发送端子以外的发送端子连结的多个开关电路部的栅控制电压与成为基准的电压的“或”的电压,作为漏控制电压。另外,对与多个接收端子连结的多个开关电路部的场效应晶体管的漏端子或源端子,施加成为与多个发送端子连结的多个开关电路部的栅控制电压与成为基准的电压的“或”的电压,作为漏控制电压。
在本发明的上述第1至第3方面的结构中,对多个开关电路部之中构成未供给漏控制电压的的开关电路部的多个场效应晶体管的漏或源端子,最好经二极管施加与多个场效应晶体管的栅控制电压反相的电压。
另外,在本发明的上述第1方面的结构中,最好对多个输入输出端子的至少一个配备分路用开关电路部,进而对多个开关电路部之中构成未供给漏控制电压的的开关电路部的多个场效应晶体管的漏或源端子,最好经二极管施加与多个场效应晶体管的栅控制电压反相的电压,而且最好使用分路用开关电路部的控制电压作为与多个场效应晶体管的栅控制电压反相的电压。
另外,在本发明的上述第2或笫3方面的结构中,最好对多个发送端子和多个接收端子配备分路用开关电路部,进而对多个开关电路部之中构成未供给漏控制电压的的开关电路部的多个场效应晶体管的漏或源端子,最好经二极管施加与多个场效应晶体管的栅控制电压反相的电压,而且最好使用分路用开关电路部的控制电压作为与多个场效应晶体管的栅控制电压反相的电压。
在本发明的上述第1至第3方面的结构中,发生漏控制电压的电路最好用由多个二极管构成的“或”电路构成。
本发明的半导体装置是将本发明的第1至第3方面中的某一方面的高频开关电路集成在半导体衬底上的半导体装置。
如上所述,按照本发明,对FET的漏端子或源端子独立地施加漏控制电压,通过供给与输入到开关电路部的高频信号的功率值对应的电压,作为栅控制电压和漏控制电压,可提供不引起波形变钝的优良的高频开关电路和半导体装置。
附图说明
图1是表示本发明实施例1的高频开关电路的等效电路的电路图。
图2是表示本发明实施例2的高频开关电路的等效电路的电路图。
图3是表示本发明实施例2的高频开关电路的信号时序的时序图。
图4是表示本发明实施例3的高频开关电路的等效电路的电路图。
图5是表示本发明实施例4的高频开关电路的等效电路的电路图。
图6是表示本发明实施例5的高频开关电路的等效电路的电路图。
图7是表示本发明实施例6的高频开关电路的等效电路的电路图。
图8是表示本发明实施例7的高频开关电路的等效电路的电路图。
图9是表示本发明实施例8的高频开关电路的等效电路的电路图。
图10是表示现有的高频开关电路的等效电路的电路图。
图11是表示现有的高频开关电路的信号时序的时序图。
具体实施方式
(实施例1)
图1是表示本发明实施例1的高频开关电路的结构的图。在图1中,符号101至116表示构成4个开关电路部的耗尽型场效应晶体管(以后记作FET)。符号201至216表示电阻元件。符号250至261表示电阻元件。符号281表示电阻元件。符号501表示例如与天线连接的第1输入输出端子。符号502表示例如与第1发送电路部连接的第2输入输出端子。符号503表示例如与第2发送电路部连接的第3输入输出端子。符号504表示例如与第1接收电路部连接的第4输入输出端子。符号505表示例如与第2接收电路部连接的第5输入输出端子。符号602表示第1输入输出控制端子。符号603表示第2输入输出控制端子。符号604表示第3输入输出控制端子。符号605表示第4输入输出控制端子。符号660表示第1偏置端子。符号661表示第2偏置端子。符号401、402表示构成“或”电路的二极管。符号701表示接地。符号801表示“或”电路。
对如上述图1那样构成的高频开关电路,以下说明其工作。
首先,当所处理的信号电平较小,达20dBm以下程度时,为了将从第2输入输出端子502输入的信号输出给第1输入输出端子501,对第1输入输出控制端子602施加3V作为高电平电压,对第2至第4输入输出控制端子603~605施加0V作为低电平电压。此时,对第1偏置端子660施加作为一般电源电压的3V,对第2偏置端子661施加0V。
电阻元件281的电阻值极端大时的A点的电位为3V,但通过调整电阻元件281的电阻值,可使A点的电位改变到任意值。在本实施例中,通过设定电阻元件281的电阻值为200kΩ,将A点的电位设定为2.8V。
作为FET101~116,由于使用了其阈值为-0.6V左右的耗尽型FET,所以在上述条件下,被施加高电平电压的FET101~104成为导通状态,被施加低电平电压的FET105~116成为关断状态。
利用导通状态的FET101~104,第2输入输出端子502与第1输入输出端子501以低电阻连接,输入到第2输入输出端子502的信号通过导通状态的FET101~104输出给第1输入输出端子501。此时,对FET101~116的各漏和各源经电阻元件250~261施加作为A点的电位的2.8V,由于电压被固定,实现了低失真的信号传送。
倘若在不是经电阻250~261供给电压的结构的情况下,应关断的FET105~108、109~112、113~116中的FET连接点的电位不定,往往有某一FET导通。其结果是,波形失真,产生谐波分量。此时,由于是小信号工作,固定的电压为2.8V,这是充分的。
同样,在信号电平小的情况下,在用第4输入输出端子504接收从第1输入输出端子501输入的信号时,对第3输入输出控制端子604施加3V作为高电平电压,对第1、第2、第4输入输出控制端子602、603、605施加0V作为低电平电压。此时,对第1偏置端子660施加作为一般电源电压的3V,对第2偏置端子661施加0V。因此,作为逻辑电路801的输出的A点的电位与上述同样,为2.8V。
由此,FET109~112成为导通状态,而且FET101~108、113~116成为关断状态。因此,输入到第1输入输出端子501的信号通过FET109~112输出给第4输入输出端子504。此时,由于对FET101~116的各漏和各源经电阻元件250~261施加作为A点的电位的2.8V,与上述同样,实现了信号传送。
其次,当所处理的信号电平大至20dBm以上时,为了将从第2输入输出端子502输入的信号输出给第1输入输出端子501,对第1输入输出控制端子602施加5V作为高电平电压,对第2至第4输入输出控制端子603~605施加0V作为低电平电压。
此时,通过对第1偏置端子660施加作为电源电压的3V,对第2偏置端子661施加5V,作为“或”电路801的输出的A点的电位为4.8V。由此,对FET101~116的各漏和各源经电阻元件250~261施加作为A点的电位的4.8V,在大信号输入时也实现了低失真的信号传送。
此时,由于是大信号工作,在2.8V的电压下,应关断的FET105~108、109~112、113~116中的某一FET有可能导通,尽管是不充分的导通。如某一FET导通,则波形失真,产生谐波分量。因此,要供给4.8V的电压。
这样,通过使向第2输入输出端子502的输入功率与第2偏置端子661的电压具有相关性,实现了上述电压条件。
同样,在信号电平大的情况下,为了用第4输入输出端子504接收从第1输入输出端子501输入的信号,对第3输入输出控制端子604施加高电平电压5V,对第1、第2、第4输入输出控制端子602、603、605施加0V作为低电平电压。
此时,通过对第1偏置端子660施加电源电压3V,对第2偏置端子661施加5V,作为逻辑电路801的输出的A点的电位为4.8V。
由此,FET109~112成为导通状态,而且FET101~108、113~116成为关断状态。因此,输入到第1输入输出端子501的信号通过FET109~112输出给第4输入输出端子504。此时,对FET101~116的各漏和各源经电阻元件250~261施加作为A点的电位的4.8V。因此,实现了低失真的信号传送。此时,通过使向第1输入输出端子501的输入功率与第2偏置端子661的电压具有相关性,实现了上述电压条件。
再有,电阻元件281用于使电荷逃逸是有效的,由此,当A点的电位从4.8V变化至2.8V时,也可迅速地进行切换。
另外,FET101~116是栅-源间和栅-漏间对称的结构,即使变更漏和源的连接,也能得到同一特性。
另外,在上述实施例中,示出了将“或”电路801的A点的电位作为漏控制电压供给全部的开关电路部的FET的结构,但对于某一开关电路部而言,对FET的漏或源也可不从上述的“或”电路801供给漏控制电压,而是经二极管供给与供给开关电路部的FET的栅控制电压反相的电压(参照图8、图9)。
(实施例2)
图2是表示本发明实施例2的高频开关电路的结构的图。在图2中,符号101~116表示构成4个开关电路部的FET。符号201~216表示电阻元件。符号250~261表示电阻元件。符号282表示电阻元件。符号403~405表示构成“或”电路的二极管。符号501表示例如与天线连接的输入输出端子。符号510表示与第1发送电路部连接的第1发送端子。符号511表示与第2发送电路部连接的第2发送端子。符号520表示与第1接收电路部连接的第1接收端子。符号521表示与第2接收电路部连接的第2接收端子。符号610表示第1发送用控制端子。符号611表示第2发送用控制端子。符号620表示第1接收用控制端子。符号621表示第2接收用控制端子。符号660表示基准电压端子。符号701表示接地。符号802表示“或”电路。对如上述图2那样构成的高频开关电路,以下说明其工作。
在将从第1发送端子510输入的信号输出给输入输出端子501时,对第1发送用控制端子610施加5V作为高电平电压,对第2发送用控制端子611和第1、第2接收用控制端子620、621施加0V作为低电平电压。
在图2中,作为FET101~116,由于使用了其阈值为-0.6V左右的耗尽型FET,所以在上述电压条件下,被施加高电平电压的FET101~104成为导通状态,被施加低电平电压的FET105~116成为关断状态。利用导通状态的FET101~104,第1发送端子510与输入输出端子501以低电阻连接,其结果是,发送信号从第1发送端子510通过FET101~104输出给输入输出端子501。
另外,在用第1接收端子520接收从输入输出端子501输入的信号时,对第1接收用控制端子620施加高电平电压3V,对第1、第2发送用控制端子610、611和第2接收用控制端子621施加低电平电压0V。由此,因为FET109~112成为导通状态,而且FET101~108、113~116成为关断状态,所以信号从输入输出端子501通过FET109~112经第1接收端子520而被接收。
“或”电路802的输入是供给2个发送用控制端子610、611和基准电压端子660的3种电压。相当于2个发送用控制端子610、611和基准电压端子660的各端子电压的“或”的电压被输出给相当于“或”电路802的输出的B点。在本实施例中,作为基准电压,使用一般的电源电压3V。此时的输入电压与输出电压的关系示于表1。
表1
状态 | 输入电压 | B点的输出电压 | FET109至112的栅-源和栅-漏间电压 | FET113至116的栅-源和栅-漏间电压 | FET101至104的栅-源和栅-漏间电压 | FET105至108的栅-源和栅-漏间电压 | ||||
控制端子610的电压 | 控制端子611的电压 | 基准电压端子660的电压 | 控制端子620的电压 | 控制端子621的电压 | ||||||
1 | 0V | 0V | 3V | 3V | 0V | 2.8V | +0.2V | -2.8V | -2.8V | -2.8V |
2 | 0V | 0V | 3V | 0V | 3V | 2.8V | -2.8V | +0.2V | -2.8V | -2.8V |
3 | 5V | 0V | 3V | 0V | 0V | 4.8V | -4.8V | -4.8V | +0.2V | -4.8V |
4 | 0V | 5V | 3V | 0V | 0V | 4.8V | -4.8V | -4.8V | -4.8V | +0.2V |
在表1中,状态1相当于从第1接收端子520输出信号的第1接收时,状态2相当于从第2接收端子521输出信号的第2接收时,状态3相当于从第1发送端子510输入发送信号的第1发送时,状态4相当于从第2发送端子511输入发送信号的第2发送时。
再有,如果对接收用FET也不施加4.8V的电压,则在发送时就无法使之关断。即使对接收用FET施加4.8V的电压,接收用FET导通时通过FET的功率也极小,不会像发送用FET那样发生波形变钝。波形变钝仅在功率大时引起(约20dBm以上)。
这样,在本实施例中,对FET101~116的漏-源端子施加相当于第1、第2发送用控制端子610、611的电压与基准电压端子660的电压的“或”的电压,在发送时施加5V,在接收时施加3V。由此,施加于发送用FET101~108的栅-漏间和栅-源间的电压在发送时为-4.8V,而在发送时以外的时间则减小至-2.8V,其结果是,可避免发送用FET101~104、105~108变得难以导通的现象。
另外,在输入发送信号时对接收用FET109~116施加5V偏置电压,可实现优良的失真特性。其理由如下。即,如果应关断的FET105~108、109~112、113~116中的某一FET导通,则信号波形失真,产生谐波分量。为了防止这一点,在输入大功率信号时必须增高偏置电压。
另外,在发送时即使对接收用FET施加4.8V电压,接收时波形的上升沿也不会发生问题。其理由是,在接收用FET导通时通过FET的功率极小,不会像发送用FET那样发生波形变钝。波形变钝仅在功率大时引起(约20dBm以上)。
再有,电阻元件282用于使电荷逃逸是有效的,由此,B点的电位可从发送时的4.8V被迅速地切换至接收时的2.8V。
另外,FET101~116是栅-源间和栅-漏间对称的结构,即使变更漏和源的连接,也能得到同一特性。
在图3中示出了图2的高频开关电路中的信号的时序与电压的关系。
图3(a)示出了输入到第1发送端子510的功率的时序。假定该时序为时分多重方式(TDMA)的通信方式。例如,在GSM方式的情况下,在隔成8个时隙的时隙之中,在终端机中发送和接收各被分配到1个时隙。各时隙的跨度为577微秒。在图3的例子中,表示在时刻t2至t3之间发送后,在从时刻t3至时刻t6中的某一时隙处进行接收,再次在时刻t6至t7之间进行发送的形态。
图3(b)表示第1发送用控制端子610的电压(第1发送控制信号)的时序。具体地说,表示在进行发送以前(时刻t1)使发送用FET101~104导通,在发送结束后(时刻t4)使发送用FET101~104关断的形态。
图3(c)表示基准电压端子660的电压。
图3(d)表示图3(b)中所示的第1发送用控制端子610的电压与图3(c)中所示的基准电压端子660的电压的“或”电压。
如图3(d)所示,作为图2的第1发送用FET101~104的漏-源偏置,仅在发送时施加5V,在发送时以外的时间施加3V,如图3(e)所示,可降低FET101~104的漏-栅间和源-栅间电压。
在图3(e)中,斜线部表示FET101~104的偏置电压与时间的乘积(偏置电压·时间积),该面积越小,引起波形变钝就变得越加困难。本实施例的偏置电压·时间积减少至现有例的五分之三,可发挥优秀的效果。
图3(f)表示从输入输出端子501输出的功率。
再有,图3(a)的符号P1表示输入功率,图3(f)的符号P2表示输出功率,P1-P2相当于高频开关电路的插入损耗。
在上述实施例中,尽管将基准电压输入到“或”电路中,但也可以省去基准电压的输入。
(实施例3)
图4是表示本发明实施例3的高频开关电路的结构的图。在图4中,符号101~116表示构成4个开关电路部的FET。符号201~216表示电阻元件。符号250~261表示电阻元件。符号290表示电阻元件。符号406、407表示构成“或”电路的二极管。符号501表示例如与天线连接的输入输出端子。符号510表示与第1发送电路部连接的第1发送端子。符号511表示与第2发送电路部连接的第2发送端子。符号520表示与第1接收电路部连接的第1接收端子。符号521表示与第2接收电路部连接的第2接收端子。符号610表示第1发送用控制端子。符号611表示第2发送用控制端子。符号620表示第1接收用控制端子。符号621表示第2接收用控制端子。符号660表示基准电压端子。符号802表示“或”电路。
如上述图4那样构成的高频开关电路的工作与实施例2大体相同,但有以下的不同。即,不同点在于:在实施例2中,为了供给基准电压,使用了二极管403;与此不同,在实施例3中,为了供给基准电压,使用了电阻元件290。利用该结构,可削减从发送控制端子610、611或基准电压端子660经电阻元件281流到地的电流,可实现用低消耗电流取得同等效果的高频开关电路。
在上述实施例中,尽管将基准电压输入到“或”电路中,但也可以省去基准电压的输入。
(实施例4)
图5是表示本发明实施例4的高频开关电路的结构的图。在图5中,符号101~116表示构成4个开关电路部的FET。符号201~216表示电阻元件。符号250~261表示电阻元件。符号283~285表示电阻元件。符号408~414表示构成“或”电路的二极管。符号501表示例如与天线连接的输入输出端子。符号510表示与第1发送电路部连接的第1发送端子。符号511表示与第2发送电路部连接的第2发送端子。符号520表示与第1接收电路部连接的第1接收端子。符号521表示与第2接收电路部连接的第2接收端子。符号610表示第1发送用控制端子。符号611表示第2发送用控制端子。符号620表示第1接收用控制端子。符号621表示第2接收用控制端子。符号660表示基准电压端子。符号701表示接地。符号804~806表示“或”电路。
对如上述图5那样构成的高频开关电路,以下说明其工作。
基本的发送工作、接收工作与实施例2相同,但与实施例2有以下的不同。即,逻辑电路804、805、806和偏置电压的供给方与实施例2不同。
“或”电路804的输入电压是第2发送用控制端子611和基准电压端子660的电压,将相当于笫2发送用控制端子611、基准电压端子660的各端子电压的“或”的电压输出给相当于“或”电路804的输出的C点。逻辑电路804的输入电压与输出电压的关系示于表2。
表2
状态 | 输入电压 | C点的输出电压 | FET101至104的栅-源和栅-漏间电压 | ||||
控制端子610的电压 | 控制端子611的电压 | 基准电压端子660的电压 | 控制端子620的电压 | 控制端子621的电压 | |||
1 | 0V | 0V | 3V | 3V | 0V | 2.8V | -2.8V |
2 | 0V | 0V | 3V | 0V | 3V | 2.8V | -2.8V |
3 | 5V | 0V | 3V | 0V | 0V | 4.8V | +0.2V |
4 | 0V | 5V | 3V | 0V | 0V | 4.8V | -4.8V |
“或”电路805的输入电压是第1发送用控制端子610和基准电压端子660的电压,将相当于第1发送用控制端子610、基准电压端子660的各端子电压的“或”的电压输出给相当于“或”电路805的输出的D点。逻辑电路805的输入电压与输出电压的关系示于表3。
表3
状态 | 输入电压 | D点的输出电压 | FET105至108的栅-源和栅-漏间电压 | ||||
控制端子610的电压 | 控制端子611的电压 | 基准电压端子660的电压 | 控制端子620的电压 | 控制端子621的电压 | |||
1 | 0V | 0V | 3V | 3V | 0V | 2.8V | -2.8V |
2 | 0V | 0V | 3V | 0V | 3V | 2.8V | -2.8V |
3 | 5V | 0V | 3V | 0V | 0V | 4.8V | -4.8V |
4 | 0V | 5V | 3V | 0V | 0V | 4.8V | +0.2V |
“或”电路806的输入电压是第1、第2发送用控制端子610、611和基准电压端子660的电压,将相当于第1、第2发送用控制端子611、610、基准电压端子660的各端子电压的“或”的电压输出给相当于“或”电路806的输出的E点。逻辑电路806的输入电压与输出电压的关系示于表4。
表4
状态 | 输入电压 | E点的输出电压 | FET109至112的栅-源和栅-漏间电压 | FET113至116的栅-源和栅-漏间电压 | ||||
控制端子610的电压 | 控制端子611的电压 | 基准电压端子660的电压 | 控制端子620的电压 | 控制端子621的电压 | ||||
1 | 0V | 0V | 3V | 3V | 0V | 2.8V | +0.2V | -2.8V |
2 | 0V | 0V | 3V | 0V | 3V | 2.8V | -2.8V | +0.2V |
3 | 5V | 0V | 3V | 0V | 0V | 4.8V | -4.8V | -4.8V |
4 | 0V | 5V | 3V | 0V | 0V | 4.8V | -4.8V | -4.8V |
在表2至表4中,状态1相当于从第1接收端子520输出信号的第1接收时,状态2相当于从第2接收端子521输出信号的第2接收时,状态3相当于从第1发送端子510输入发送信号的第1发送时,状态4相当于从第2发送端子511输入发送信号的第2发送时。再有,在本实施例中,作为基准电压,使用一般的电源电压。
例如,在从发送端子510发送时,确定电阻元件201~204的电阻值与电阻元件250~252和电阻元件283的电阻值之比,使状态3中的FET101~104的栅-源间电压为+0.5V左右。由此,可将FET101~104设定成最佳正向偏置条件。
在本实施例中,将正向偏置电压设定为+0.5V,其结果是,降低了FET的导通电阻,更可谋求降低插入损耗。在从发送端子511发送时,也同样地可谋求降低插入损耗。
再有,关于接收用FET109~116的偏置,与实施例2相同,在输入发送信号时施加5V的偏置电压,可实现优良的失真特性。
这样,在本实施例中,由于几乎不使消耗电流增大,就能在发送时使发送用FET成为正向偏置,所以可实现低插入损耗且低消耗电流的高频开关电路。
再有,电阻元件283~285用于使电荷逃逸是有效的,由此,C点至E点的电位可从发送时的4.8V被迅速地切换至接收时的2.8V。
在上述实施例中,尽管将基准电压输入到“或”电路中,但也可以省去基准电压的输入。
(实施例5)
图6是表示本发明实施例5的高频开关电路的结构的图。在图6中,符号101~116表示构成4个开关电路部的FET。符号201~216表示电阻元件。符号250~261表示电阻元件。符号291~293表示电阻元件。符号409、411、413、414表示构成“或”电路的二极管。符号501表示例如与天线连接的输入输出端子。符号510表示与第1发送电路部连接的第1发送端子。符号511表示与第2发送电路部连接的第2发送端子。符号520表示与第1接收电路部连接的第1接收端子。符号521表示与第2接收电路部连接的第2接收端子。符号610表示第1发送用控制端子。符号611表示第2发送用控制端子。符号620表示第1接收用控制端子。符号621表示第2接收用控制端子。符号660表示基准电压端子。符号807~809表示“或”电路。
如上述图6那样构成的高频开关电路的工作和效果与实施例4相同,但有以下的不同:在实施例4中,为了供给基准电压,使用了二极管408、410、412;与此不同,在实施例5中,为了供给基准电压,使用了电阻元件291、292、293。
利用该结构,可削减从发送控制端子610、611或基准电压端子660经电阻元件283~285流到地的电流,可实现低消耗电流的高频开关电路。
在上述实施例中,尽管将基准电压输入到“或”电路中,但也可以省去基准电压的输入。
(实施例6)
图7是表示本发明实施例6的高频开关电路的结构的图。在图7中,符号101~124表示构成6个开关电路部的FET。符号201~224表示电阻元件。符号250~267表示电阻元件。符号286~289表示电阻元件。符号501表示例如与天线连接的输入输出端子。符号510表示与第1发送电路部连接的第1发送端子。符号511表示与第2发送电路部连接的第2发送端子。符号512表示与第3发送电路部连接的第3发送端子。符号520表示与第1接收电路部连接的第1接收端子。符号521表示与第2接收电路部连接的第2接收端子。符号522表示与第3接收电路部连接的第3接收端子。符号610表示第1发送用控制端子。符号611表示第2发送用控制端子。符号612表示第3发送用控制端子。符号620表示第1接收用控制端子。符号621表示第2接收用控制端子。符号622表示第3接收用控制端子。符号660表示基准电压端子。符号415~427表示构成“或”电路的二极管。符号701表示接地。
图7的结构的高频开关电路的基本的发送工作和接收工作与实施例4相同,但图7是也对应于配备了3个系统的发送端子和接收端子的系统的图。
本实施例的效果与实施例4相同。
在上述实施例中,尽管将基准电压输入到“或”电路中,但也可以省去基准电压的输入。
(实施例7)
图8是表示本发明实施例7的高频开关电路的结构的图。在图8中,符号101~116表示构成4个开关电路部的FET。符号150~165表示构成4个分路用开关电路部的FET。符号201~232表示电阻元件。符号250~273表示电阻元件。符号283、284表示电阻元件。符号301~304表示电容器。符号408~411表示构成“或”电路的二极管。符号430~432、434~436表示二极管。符号501表示例如与天线连接的输入输出端子。符号510表示与第1发送电路部连接的第1发送端子。符号511表示与第2发送电路部连接的第2发送端子。符号520表示与第1接收电路部连接的第1接收端子。符号521表示与第2接收电路部连接的第2接收端子。符号610表示第1发送用控制端子。符号611表示第2发送用控制端子。符号620表示第1接收用控制端子。符号621表示第2接收用控制端子。符号630、631表示分路控制端子。符号640、641表示分路控制端子。符号660表示基准电压端子。符号701表示接地。符号814、815表示“或”电路。
在图8的结构中,对用FET101~104、FET105~108分别构成的的开关电路部,从“或”电路814、815分别供给漏控制电压。但是,对构成除此以外的开关电路部或分路开关电路部的FET109~112、FET113~116、FET150~153、FET154~157、FET158~161、FET162~165的漏或源,也可不从“或”电路部供给漏控制电压,而是经二极管435、456、430~432、434供给与栅控制电压反相的电压。
特别是,对构成开关电路部的FET109~112、FET113~116,将构成分路开关电路部的FET158~161、FET162~166的栅控制电压经二极管435、436供给漏或源。
对如上述图8那样构成的高频开关电路,以下说明其工作。
图8的高频开关电路的基本的工作与实施例1相同,但其不同点在于:在各发送端子和各接收端子上设置了称为分路电路的电路。在本例中,分路电路由各4个串联连接的FET150~153、154~157、158~161、162~165构成。它们的一端分别与第1发送端子510、第2发送端子511、第1接收端子520、第2接收端子521连接,另一端经电容器301~304接地。
然后,通过对4个分路电路进行与分别连接在第1发送端子510、第2发送端子511、第1接收端子520和第2接收端子521与输入输出端子501之间的开关电路部相反的工作,,可改善对输入输出没有贡献的的发送端子或接收端子的隔离。
在将从第1发送端子510输入的信号输出给输入输出端子501的情况下,对第1发送用控制端子610、分路控制端子631、640、641施加5V作为高电平电压,对第2发送用控制端子611和第1、第2接收用控制端子620、621、分路控制端子630施加0V作为低电平电压。
其结果是,由于FET101~104导通,发送端子510与输入输出端子501以低电阻连接,发送信号从第1发送端子510输出给输入输出端子501,由于分路FET154~165变为导通,得到了高隔离特性。
作为FET101~104的漏-源偏置,施加相当于来自基准电压端子660的基准电压与来自第2发送用控制端子611的控制电压的“或”的电压。此时,只在从第2发送端子511发送的情况下施加4.8V的偏置电压,在除此以外的情况下施加2.8V的电压。
另外,对分路用FET150~165的源-漏经二极管430~432、434施加与栅电压反相的电压,在导通时以较低的插入损耗得到高隔离特性,同时在关断时实现了优良的失真特性。
同样,在将从第2发送端子511输入的信号输出给输入输出端子501的情况下,对第2发送用控制端子611、分路控制端子630、640、641施加5V作为高电平电压,对第1发送用控制端子610和第1、第2接收用控制端子620、621、分路控制端子631施加0V作为低电平电压。由于FET105~109导通,发送端子511与输入输出端子501以低电阻连接,发送信号从第2发送端子511输出给输入输出端子501,由于FET150~153、158~165变为导通,得到了高隔离特性。
作为FET105~109的漏-源偏置,施加相当于来自基准电压端子660的基准电压与来自第1发送用控制端子610的控制电压的“或”的电压。此时,只在从第1发送端子510发送的情况下施加4.8V的偏置电压,在除此以外的情况下施加2.8V的电压。
另外,在用第1接收端子520接收从输入输出端子501输入的信号的情况下,对第1接收用控制端子620施加高电平电压5V,对第1、第2发送用控制端子610、611和第2接收用控制端子621施加低电平电压0V。由此,由于FET109~112成为导通状态而且其它FET成为关断状态,信号从输入输出端子501经第1接收端子520而被接收。
二极管430~432、434~436的阴极经偏置用的电阻元件256~273与接收用FET109~116、分路用FET150~165的源-漏连接。二极管430~432、434~435的阳极分别与第1发送控制端子610、第2发送控制端子611、第1接收控制端子620、第2接收控制端子621和分路控制端子640、641连接。
由此,可削减各FET109~116、150~165成为正向偏置时的正向电流。其理由如下。即,本实施例的电路的消耗电流由FET109至FET116和FET150至FET165的正向电流决定,但由于在正向电流流动的路径上插入被反向连接的二极管430~432、434~435,所以可控制正向电流。
在本实施例中,发送用FET101~108的栅-漏间和栅-源间施加的电压在发送时为-5V,但在发送时以外的时间却降低为-3V。其结果是,可避免发送用FET难以导通的现象,同时可减小成为导通的FET的正向电流。
再有,电阻元件283、284用于使电荷逃逸是有效的,由此,对FET101~108的漏-源端子施加的电压可从发送时的5V被迅速地切换至接收时的3V。
再有,FET101~116是栅-源间和栅-漏间对称的结构,即使变更漏和源的连接,也能得到同一特性。
在上述实施例中,尽管将基准电压输入到“或”电路中,但也可以省去基准电压的输入。
(实施例8)
图9是表示本发明实施例8的高频开关电路的结构的图。在图9中,符号101~116表示构成4个开关电路部的FET。符号150~165表示构成4个分路用开关电路部的FET。符号201~216表示电阻元件。符号250~273表示电阻元件。符号294~295表示电阻元件。符号301~304表示电容器。符号409、410表示构成“或”电路的二极管。符号430~432、434~436表示二极管。符号501表示例如与天线连接的输入输出端子。符号510表示与第1发送电路部连接的第1发送端子。符号511表示与第2发送电路部连接的第2发送端子。符号520表示与第1接收电路部连接的第1接收端子。符号521表示与第2接收电路部连接的第2接收端子。符号610表示第1发送用控制端子。符号611表示第2发送用控制端子。符号620表示第1接收用控制端子。符号621表示第2接收用控制端子。符号660表示基准电压端子。符号816、817表示“或”电路。
如上述图9那样构成的高频开关电路的工作和效果与实施例7相同,但其不同点在于:在实施例7中,为了供给基准电压,使用了二极管408、411;与此相反,在实施例8中,为了供给基准电压,使用了电阻元件294、295。
利用该结构,可削减在实施例7中从第1和第2发送用控制端子610、611及基准电压端子660经电阻元件283、284流到地的电流,可实现低消耗电流的高频开关电路。
上述第7和第8实施例是在第1和第2实施例的电路中添加了分路电路后的实施例,但对于第3至第6实施例而言,与上述同样地添加分路电路也是可以的,上述分路电路产生的效果与第7、第8实施例相同。
尽管将以上说明了的各实施例的高频开关电路集成在半导体衬底上,但作为本发明的半导体装置,各自得到与各实施例的高频开关电路同样的效果。
在上述实施例中,尽管将基准电压输入到“或”电路中,但也可以省去基准电压的输入。
再有,在第2至第8实施例中,例如与天线连接的输入输出端子501虽然仅设置了1个,但也可设置多个。此时,各开关电路部被设置在多个输入输出端子与1个或多个发送端子和1个或多个接收端子之间。对于分路电路部也一样。
在以上所述的实施例中,作为发送用FET的偏置电压,仅在发送时施加高电压,在除此以外的情况下,均施加低电压,从而可提供没有波形变钝、优良的高频开关电路和半导体装置。
Claims (19)
1.一种高频开关电路,它包括配置在输入输出高频信号的多个输入输出端子之间的多个开关电路部,
上述多个开关电路部的每一个用多个场效应晶体管的串联连接电路构成,通过对上述多个场效应晶体管的栅端子施加栅控制电压,实现导通状态和关断状态,
进而,在上述多个开关电路部的每一个中,对上述多个场效应晶体管的漏端子或源端子施加漏控制电压,而供给与输入到上述多个开关电路部的高频信号的功率值对应的电压,作为上述栅控制电压和上述漏控制电压。
2.如权利要求1所述的高频开关电路,使用对上述多个开关电路部供给的栅控制电压,作为对上述多个开关电路部供给的漏控制电压。
3.如权利要求1所述的高频开关电路,供给对上述多个开关电路部供给的多个栅控制电压之中的最高电压,或者供给上述多个栅控制电压之中的绝对值最高的电压,作为对上述多个开关电路部供给的漏控制电压。
4.如权利要求1所述的高频开关电路,供给对上述多个开关电路部供给的栅控制电压和从外部供给的基准电压之中的最高电压,或者供给成为对上述多个开关电路部供给的栅控制电压和从上述外部供给的基准电压之间的逻辑和的电压,作为对上述多个开关电路部供给的漏控制电压。
5.如权利要求1所述的高频开关电路,上述多个开关电路部是进行高频信号的发送接收的切换的电路,对上述多个开关电路部供给的漏控制电压与上述高频信号的发送接收同步地供给。
6.一种高频开关电路,包括:输入高频信号的多个发送端子;输出高频信号的多个接收端子;输入输出高频信号的1个或多个输入输出端子;以及配置在上述多个发送端子与上述1个或多个输入输出端子之间,和在上述多个接收端子与上述1个或多个输入输出端子之间的多个开关电路部,
上述多个开关电路部的每一个用多个场效应晶体管的串联连接电路构成,通过对上述多个场效应晶体管的栅端子施加栅控制电压,实现导通状态和关断状态,
进而,在上述多个开关电路部中,对位于上述多个发送端子之中的第k个发送端子与上述1个或多个输入输出端子中的某一个之间的第k个开关电路部的漏端子或源端子,施加与上述多个发送端子之中的上述第k个发送端子以外的发送端子连结的多个开关电路部的栅控制电压之中的最高的电压,或者上述栅控制电压之中的绝对值最高的电压,作为漏控制电压,其中,k为1≤k≤n的整数,n为发送端子数,
对与上述多个接收端子连结的多个开关电路部的场效应晶体管的漏端子或源端子,施加与上述多个发送端子连结的多个开关电路部的栅控制电压之中的最高的电压,或者上述栅控制电压之中的绝对值最高的电压,作为漏控制电压。
7.一种高频开关电路,包括:输入高频信号的多个发送端子;输出高频信号的多个接收端子;输入输出高频信号的1个或多个输入输出端子;以及配置在上述多个发送端子与上述1个或多个输入输出端子之间,和在上述多个接收端子与上述1个或多个输入输出端子之间的多个开关电路部,
上述多个开关电路部的每一个用多个场效应晶体管的串联连接电路构成,通过对上述多个场效应晶体管的栅端子施加栅控制电压,实现导通状态和关断状态,
进而,在上述多个开关电路部中,对位于上述多个发送端子之中的第k个发送端子与上述1个或多个输入输出端子中的某一个之间的第k个开关电路部的漏端子或源端子,施加与上述多个发送端子之中的上述第k个发送端子以外的发送端子连结的多个开关电路部的栅控制电压和成为基准的电压之中的最高的电压,或者上述栅控制电压和成为上述基准的电压之中的绝对值最高的电压,作为漏控制电压,其中,k为1≤k≤n的整数,n为发送端子数,
对与上述多个接收端子连结的多个开关电路部的场效应晶体管的漏端子或源端子,施加与上述多个发送端子连结的多个开关电路部的栅控制电压和成为上述基准的电压之中的最高的电压,或者上述栅控制电压和成为上述基准的电压之中的绝对值最高的电压,作为漏控制电压。
8.如权利要求1所述的高频开关电路,对上述多个开关电路部之中构成未供给漏控制电压的开关电路部的多个场效应晶体管的漏或源端子,经二极管施加与上述多个场效应晶体管的栅控制电压反相的电压。
9.如权利要求6所述的高频开关电路,对上述多个开关电路部之中构成未供给漏控制电压的开关电路部的多个场效应晶体管的漏或源端子,经二极管施加与上述多个场效应晶体管的栅控制电压反相的电压。
10.如权利要求7所述的高频开关电路,对上述多个开关电路部之中构成未供给漏控制电压的开关电路部的多个场效应晶体管的漏或源端子,经二极管施加与上述多个场效应晶体管的栅控制电压反相的电压。
11.如权利要求1所述的高频开关电路,对多个输入输出端子的至少一个配备分路用开关电路部,对上述多个开关电路部之中构成未供给漏控制电压的开关电路部的多个场效应晶体管的漏或源端子,经二极管施加与上述多个场效应晶体管的栅控制电压反相的电压,而且使用上述分路用开关电路部的控制电压作为与上述多个场效应晶体管的栅控制电压反相的电压。
12.如权利要求6所述的高频开关电路,对多个发送端子和多个接收端子配备分路用开关电路部,对上述多个开关电路部之中构成未供给漏控制电压的开关电路部的多个场效应晶体管的漏或源端子,经二极管施加与上述多个场效应晶体管的栅控制电压反相的电压,而且使用上述分路用开关电路部的控制电压作为与上述多个场效应晶体管的栅控制电压反相的电压。
13.如权利要求7所述的高频开关电路,对多个发送端子和多个接收端子配备分路用开关电路部,对上述多个开关电路部之中构成未供给漏控制电压的开关电路部的多个场效应晶体管的漏或源端子,经二极管施加与上述多个场效应晶体管的栅控制电压反相的电压,而且使用上述分路用开关电路部的控制电压作为与上述多个场效应晶体管的栅控制电压反相的电压。
14.如权利要求1所述的高频开关电路,发生漏控制电压的电路用由多个二极管构成的“或”电路构成。
15.如权利要求6所述的高频开关电路,发生漏控制电压的电路用由多个二极管构成的“或”电路构成。
16.如权利要求7所述的高频开关电路,发生漏控制电压的电路用由多个二极管构成的“或”电路构成。
17.一种半导体装置,将权利要求1所述的高频开关电路集成在半导体衬底上。
18.一种半导体装置,将权利要求6所述的高频开关电路集成在半导体衬底上。
19.一种半导体装置,将权利要求7所述的高频开关电路集成在半导体衬底上。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP168884/2003 | 2003-06-13 | ||
JP168884/03 | 2003-06-13 | ||
JP2003168884A JP2005006143A (ja) | 2003-06-13 | 2003-06-13 | 高周波スイッチ回路および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1574630A CN1574630A (zh) | 2005-02-02 |
CN1307799C true CN1307799C (zh) | 2007-03-28 |
Family
ID=33410889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100490350A Expired - Fee Related CN1307799C (zh) | 2003-06-13 | 2004-06-11 | 高频开关电路和半导体装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7173471B2 (zh) |
EP (3) | EP1739838A1 (zh) |
JP (1) | JP2005006143A (zh) |
KR (1) | KR20040107425A (zh) |
CN (1) | CN1307799C (zh) |
DE (1) | DE602004015853D1 (zh) |
TW (1) | TWI294214B (zh) |
Families Citing this family (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6804502B2 (en) | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
JP2004096441A (ja) * | 2002-08-30 | 2004-03-25 | Fujitsu Quantum Devices Ltd | スイッチング回路、スイッチングモジュール及びその制御方法 |
EP3570374B1 (en) | 2004-06-23 | 2022-04-20 | pSemi Corporation | Integrated rf front end |
KR20060048619A (ko) * | 2004-06-30 | 2006-05-18 | 마츠시타 덴끼 산교 가부시키가이샤 | 고주파 스위치 회로장치 |
US8742502B2 (en) | 2005-07-11 | 2014-06-03 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
US7890891B2 (en) | 2005-07-11 | 2011-02-15 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
US20080076371A1 (en) * | 2005-07-11 | 2008-03-27 | Alexander Dribinsky | Circuit and method for controlling charge injection in radio frequency switches |
US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
US9653601B2 (en) | 2005-07-11 | 2017-05-16 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
JP5051129B2 (ja) | 2006-05-23 | 2012-10-17 | 日本電気株式会社 | 高周波スイッチ回路 |
WO2008057524A1 (en) * | 2006-11-10 | 2008-05-15 | Skyworks Solutions, Inc. | Compact low loss high frequency switch with improved linearity performance |
US7960772B2 (en) | 2007-04-26 | 2011-06-14 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
EP3346611B1 (en) * | 2008-02-28 | 2021-09-22 | pSemi Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
JP2010220200A (ja) * | 2009-02-19 | 2010-09-30 | Renesas Electronics Corp | 導通切替回路、導通切替回路ブロック、及び導通切替回路の動作方法 |
US8723260B1 (en) | 2009-03-12 | 2014-05-13 | Rf Micro Devices, Inc. | Semiconductor radio frequency switch with body contact |
US8058922B2 (en) * | 2009-07-28 | 2011-11-15 | Qualcomm, Incorporated | Switch with improved biasing |
US8395435B2 (en) * | 2009-07-30 | 2013-03-12 | Qualcomm, Incorporated | Switches with bias resistors for even voltage distribution |
JP4960414B2 (ja) * | 2009-08-31 | 2012-06-27 | 株式会社東芝 | 半導体スイッチ |
US8093940B2 (en) | 2010-04-16 | 2012-01-10 | Sige Semiconductor Inc. | System and method of transistor switch biasing in a high power semiconductor switch |
US8390395B2 (en) * | 2010-05-03 | 2013-03-05 | Raytheon Company | High power RF switch with active device size tapering |
JP5366914B2 (ja) * | 2010-11-25 | 2013-12-11 | パナソニック株式会社 | 高周波半導体スイッチ回路 |
JP2012134317A (ja) * | 2010-12-21 | 2012-07-12 | Toshiba Corp | 半導体装置 |
US9231578B2 (en) * | 2012-01-06 | 2016-01-05 | Richwave Technology Corp. | Apparatus and method for obtaining auxiliary voltage from control signals |
US9543929B2 (en) | 2012-01-06 | 2017-01-10 | Richwave Technology Corp. | Apparatus and method for obtaining power voltage from control signals |
KR101532125B1 (ko) * | 2012-11-23 | 2015-06-26 | 삼성전기주식회사 | 고주파 스위치 |
KR101616597B1 (ko) * | 2012-11-26 | 2016-04-28 | 삼성전기주식회사 | 고주파 스위치 |
US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
US20150236798A1 (en) | 2013-03-14 | 2015-08-20 | Peregrine Semiconductor Corporation | Methods for Increasing RF Throughput Via Usage of Tunable Filters |
CN103401531B (zh) * | 2013-08-14 | 2016-04-13 | 锐迪科创微电子(北京)有限公司 | 多模射频天线开关 |
US9406695B2 (en) | 2013-11-20 | 2016-08-02 | Peregrine Semiconductor Corporation | Circuit and method for improving ESD tolerance and switching speed |
US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
US10211830B2 (en) | 2017-04-28 | 2019-02-19 | Qualcomm Incorporated | Shunt termination path |
US10910714B2 (en) | 2017-09-11 | 2021-02-02 | Qualcomm Incorporated | Configurable power combiner and splitter |
US10250251B1 (en) * | 2018-02-07 | 2019-04-02 | Infineon Technologies Ag | RF sensor in stacked transistors |
US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
TWI676366B (zh) | 2018-08-10 | 2019-11-01 | 立積電子股份有限公司 | 射頻裝置及其電壓產生電路 |
CN110061621A (zh) * | 2019-04-16 | 2019-07-26 | 杰华特微电子(杭州)有限公司 | 一种开关电源控制电路和方法及开关电源 |
TWI734221B (zh) * | 2019-10-16 | 2021-07-21 | 立積電子股份有限公司 | 射頻裝置及其電壓產生裝置 |
CN115085759A (zh) | 2019-10-17 | 2022-09-20 | 立积电子股份有限公司 | 射频装置 |
US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
TWI819264B (zh) | 2020-12-25 | 2023-10-21 | 立積電子股份有限公司 | 射頻裝置及其電壓產生與諧波抑制器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0903855A1 (en) * | 1997-02-24 | 1999-03-24 | Sanyo Electric Co., Ltd. | High frequency switching device |
CN1362786A (zh) * | 2000-12-26 | 2002-08-07 | 松下电器产业株式会社 | 高频开关、叠层高频开关片、高频无线电装置和高频切换方法 |
JP2002232278A (ja) * | 2001-02-01 | 2002-08-16 | Nec Corp | 高周波スイッチ回路 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH595795A5 (zh) * | 1975-07-21 | 1978-02-28 | Bremshey Ag | |
US5350957A (en) * | 1989-10-20 | 1994-09-27 | Texas Instrument Incorporated | Electronic switch controlled by plural inputs |
US5477184A (en) * | 1992-04-15 | 1995-12-19 | Sanyo Electric Co., Ltd. | Fet switching circuit for switching between a high power transmitting signal and a lower power receiving signal |
JP3473790B2 (ja) | 1995-01-13 | 2003-12-08 | ソニー株式会社 | 信号切換え装置及び複合信号切換え装置 |
JPH08204528A (ja) | 1995-01-23 | 1996-08-09 | Sony Corp | スイツチ回路及び複合スイツチ回路 |
US5777530A (en) * | 1996-01-31 | 1998-07-07 | Matsushita Electric Industrial Co., Ltd. | Switch attenuator |
JPH1084267A (ja) | 1996-09-06 | 1998-03-31 | Hitachi Ltd | Rfスイッチおよび移動体通信装置 |
JP3539106B2 (ja) | 1997-01-22 | 2004-07-07 | 松下電器産業株式会社 | 高周波用半導体スイッチ回路およびそれを用いた制御方法 |
JP3630545B2 (ja) | 1998-02-16 | 2005-03-16 | 東芝マイクロエレクトロニクス株式会社 | Rf信号スイッチ回路 |
US6804502B2 (en) * | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
JP4009553B2 (ja) * | 2002-05-17 | 2007-11-14 | 日本電気株式会社 | 高周波スイッチ回路 |
US6803680B2 (en) * | 2002-09-13 | 2004-10-12 | Mia-Com, Inc. | Apparatus, methods, and articles of manufacture for a switch having sharpened control voltage |
JP3790227B2 (ja) * | 2003-04-16 | 2006-06-28 | 松下電器産業株式会社 | 高周波スイッチ回路 |
-
2003
- 2003-06-13 JP JP2003168884A patent/JP2005006143A/ja active Pending
-
2004
- 2004-06-09 TW TW093116494A patent/TWI294214B/zh not_active IP Right Cessation
- 2004-06-10 US US10/864,351 patent/US7173471B2/en not_active Expired - Fee Related
- 2004-06-11 EP EP06122341A patent/EP1739838A1/en not_active Withdrawn
- 2004-06-11 EP EP06122339A patent/EP1739837B1/en not_active Expired - Fee Related
- 2004-06-11 EP EP04013778A patent/EP1489744A1/en not_active Withdrawn
- 2004-06-11 CN CNB2004100490350A patent/CN1307799C/zh not_active Expired - Fee Related
- 2004-06-11 KR KR1020040043174A patent/KR20040107425A/ko not_active Application Discontinuation
- 2004-06-11 DE DE602004015853T patent/DE602004015853D1/de not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0903855A1 (en) * | 1997-02-24 | 1999-03-24 | Sanyo Electric Co., Ltd. | High frequency switching device |
CN1362786A (zh) * | 2000-12-26 | 2002-08-07 | 松下电器产业株式会社 | 高频开关、叠层高频开关片、高频无线电装置和高频切换方法 |
JP2002232278A (ja) * | 2001-02-01 | 2002-08-16 | Nec Corp | 高周波スイッチ回路 |
Also Published As
Publication number | Publication date |
---|---|
CN1574630A (zh) | 2005-02-02 |
TWI294214B (en) | 2008-03-01 |
EP1489744A1 (en) | 2004-12-22 |
EP1739838A1 (en) | 2007-01-03 |
JP2005006143A (ja) | 2005-01-06 |
KR20040107425A (ko) | 2004-12-20 |
EP1739837A1 (en) | 2007-01-03 |
DE602004015853D1 (de) | 2008-09-25 |
US7173471B2 (en) | 2007-02-06 |
EP1739837B1 (en) | 2008-08-13 |
TW200511716A (en) | 2005-03-16 |
US20050017786A1 (en) | 2005-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1307799C (zh) | 高频开关电路和半导体装置 | |
US7106121B2 (en) | High frequency switch circuit | |
CN103986449B (zh) | 体偏置开关装置 | |
US7138846B2 (en) | Field effect transistor switch circuit | |
US5945867A (en) | Switch circuit device | |
US20120112832A1 (en) | Radio frequency switch and radio frequency module | |
EP2613441B1 (en) | Radio frequency switch, auxiliary voltage generating unit for a radio frequency switch, and method of obtaining auxiliary voltage for a radio frequency switch | |
KR101452072B1 (ko) | 고주파 스위치 회로 | |
US10038441B2 (en) | Power switching cell with normally conducting field-effect transistors | |
CN108964425B (zh) | GaN芯片负压控制电路及设备 | |
US10651825B2 (en) | Resistor-based attenuator systems | |
US7755222B2 (en) | Method and system for high power switching | |
US5160857A (en) | Integratable transistor switch unit of the ntl logic family | |
US9667228B2 (en) | Apparatus for and method of programmable matching network for multiple signal types | |
CN111211742A (zh) | 一种放大器快速电源调制电路 | |
KR101618971B1 (ko) | 인버터 형태의 전력 증폭기 | |
CN216390968U (zh) | 射频驱动电路、射频开关及射频芯片 | |
JP5114226B2 (ja) | 半導体スイッチ回路 | |
US5717347A (en) | Logic circuit of the emitter-coupled type, operating at a low supply voltage | |
CN101300738B (zh) | 用于获得两倍动态范围的开关电路 | |
KR20180111117A (ko) | 듀얼 동작모드 파워 증폭 장치 | |
CN110830065B (zh) | 射频装置及其电压产生电路 | |
US9197253B2 (en) | RF switch | |
CN114039590A (zh) | 串并联射频开关及控制系统 | |
CN117856773A (zh) | 一种pin二极管等效电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |