CN1301045A - 耐高压半导体器件 - Google Patents

耐高压半导体器件 Download PDF

Info

Publication number
CN1301045A
CN1301045A CN00135722A CN00135722A CN1301045A CN 1301045 A CN1301045 A CN 1301045A CN 00135722 A CN00135722 A CN 00135722A CN 00135722 A CN00135722 A CN 00135722A CN 1301045 A CN1301045 A CN 1301045A
Authority
CN
China
Prior art keywords
diffusion region
metal electrode
anode
semiconductor device
high voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00135722A
Other languages
English (en)
Other versions
CN1207791C (zh
Inventor
野田正明
生田晃久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Publication of CN1301045A publication Critical patent/CN1301045A/zh
Application granted granted Critical
Publication of CN1207791C publication Critical patent/CN1207791C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41716—Cathode or anode electrodes for thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种耐高压半导体器件,包括:漏极扩散区域;与所述漏极扩散区域进行电连接的金属电极;从所述漏极扩散区域隔离开并且从基板法线方向看上去是包围所述漏极扩散区域从而以浮动状态形成在所述场绝缘膜上的多个阳极;所述金属电极的一部分在分别位于所述多个阳极上的所述层间绝缘膜上延续存在,所述金属电极的所述一部分和所述多个阳极分别相互进行容量耦合。该半导体器件即使在高温下使用,其漏极·源极之间的耐压性能也不会劣化。

Description

耐高压半导体器件
本发明涉及一种耐高压半导体器件。
参照图14来说明以往的耐高压半导体器件。图14是模式化地表示绝缘栅型晶体管剖面构造的剖面立体图。
图14所示的绝缘栅型晶体管包括：P型半导体基板1、含有在基板1上形成的低浓度N型杂质的半导体区域2、对元件进行电分离的P型分离扩散区域3、含有在半导体区域2内形成的P型杂质的机体扩散区域4、以及含有在机体扩散区域4内形成的高浓度N型杂质的源极扩散区域5、和含有在半导体区域2内形成的高浓度N型杂质的漏极扩散区域6。
在半导体区域2上形成有用较薄的膜形成的栅型氧化膜7和比栅型氧化膜7厚的氧化膜8，在氧化膜7、8上形成有层间绝缘膜9。而且，在氧化膜7、8上设有多晶硅电极10b、11b、12b，电极10b是栅极，电极11b是呈浮动状的阳极，而电极12b是与漏极用金属电极1 5连接的阳极。并且，为了能看清内部构造，省略了位于电极10b、11b、12b周围的层间绝缘膜9。
图中的电极13、14、15、16及17分别为金属制电极。电极13是与机体扩散区域4连接用的机体用金属电极，电极14是为了与源极扩散区域5取得接触用的源极用金属电极，电极16、17是呈电气性浮置状的浮动金属电极。而且，电极15是为了与漏极扩散区域6取得接触用的漏极用金属电极。并且，虽然在图14中未出现，但在电极13～17及层间绝缘膜9上，形成有表面保护膜，在膜上形成有封装用的树脂。
在图14所示的构造中，在P型半导体基板1上形成的N型半导体区域2的所定区域被P型的分离扩散区域3所包围，在该半导体区域2的大约中央的位置形成漏极扩散区域6。而且，沿着位于半导体区域2周边的P型分离扩散区域3，形成P型机体扩散区域4，在机体扩散区域4内形成N型源极扩散区域5。
在图14所示的绝缘栅型晶体管中，源极用金属电极14、机体用金属电极13、半导体基板1以及分离扩散区域3均被给予GND电位，另一方面漏极用金属电极15则被给予正的高电位，在栅极10b上施加控制电压。与漏极扩散区域6连接的阳极12b及阳极11b是场阳极的一种，它利用与在其上形成的层间绝缘膜9的更上一层形成的浮动金属电极16、17的容量耦合，分压从漏极用金属电极15到栅极10b的电位，具有使半导体2表面上的电位分布不至于集中在某个局部的作用。
下面简单说明图14所示的绝缘栅型晶体管的工作情况。一给予栅极10b门限值以上的正电压(控制电压)，栅极10b正下方的P型机体扩散区域4的表面附近就反转为N型，结果产生所谓的(电)通道区域，绝缘栅型晶体管导通。此时的导通电流从漏极扩散区域6经由半导体区域2、机体扩散区域4表面的通道区域流到源极扩散区域5。反之，如给予栅极10b门限值以下的电压，则通道区域变小，绝缘栅型晶体管变为非导通。在本说明书中，将晶体管保持非导通状态定义为耐压，将在高偏压(例如100V以上)下保持非导通状态定义为耐高压。
图15表示图14所示的耐高压半导体器件的寄生容量。而且，图16表示给图14所示的耐高压半导体器件加上高电压(600V)时的电位分布情况，用点划线表示每个电位的等电位线。
如图15所示，在栅极10b和浮动金属电极17之间存在寄生容量C1，在浮动金属电极17和阳极11b之间存在寄生容量C2，在阳极11b和浮动金属电极16之间存在寄生容量C3，而且在浮动金属电极16和连接漏极电位的阳极12b之间存在寄生容量C4，利用这些寄生电容C1～C4的串联连接电路的分压作用，设定阳极11b的电位，给半导体区域2以适当的电位分布。并且，关于与图15中的封装用树脂19之间产生的寄生容量C5、C6，通常是认为他们不存在，对此以后进行说明。
接下来，参照图16。图16是为了说明常温下以往的耐高压半导体器件电位分布概念的模型图。而且，本发明人确认了图16所示的电位分布与发明人进行的模拟实验的结果具有一致的倾向性。
图16所例示的电位分布情况是：给P型半导体基板1、P型分离扩散区域3、P型机体扩散区域4、以及N型源极扩散区域5加上0(v)，给栅极10b加上0(v)，以及给N型漏极扩散区域6加上600(v)的各种情况。而且，虽然加给栅极10b的控制电压为10(v)左右，但与加给漏极用金属电极15的600(v)相比是极小的值，10(v)也好0(v)也好，结果几乎都是一样的，所以为方便计，设控制电压为0(v)。
如图16所示，如把与漏极扩散区域6同样的600(v)高电位给予阳极12b，则相当于给阴极11b加上600(v)与0(v)的中间电位，据此，表示半导体区域2内电位分布的等电位线，几乎垂直表示半导体区域2的表面，而且几乎呈等间隔。其结果能缓和半导体区域2内的电场集中问题，能够保持耐高压的特性。
但是，如果把500(V)以上的高电压，例如600(V)加给漏极用金属电极15，在周围温度150℃的高温状态下使之工作，则源极·漏极之间耐压(源极用金属电极14和漏极用金属电极15的耐压)就会出现劣化现象。该现象能用高温偏压实验这种老化实验来再现，如增大加给漏极用金属电极15的电压，则其耐压劣化程度增加，反之则减少。
关于高温偏压实验中源极·漏极之间耐压的劣化的机理尚未揭开，仍不过停留在推论的水平上。于是，可推动如下。
通常，把半导体芯片用封装用树脂封装，不让水分浸透到树脂封装内。但在作为一般封装用树脂的酚醛环氧树脂中，含有0.9％～1.6％的羟基OH，该羟基在高温时呈活性化状态，通常可作为绝缘物考虑的封装用树脂19成为半绝缘状态(高电阻导通状态)。
通常耐高压半导体器件用封装用树脂19成型半导体芯片，多个外部端子(无图示)和半导体芯片上的多个衬片(无图示)之间分别用金属线(无图示)连接，这些金属线分别被加上接地电位0(V)、电源电压600(V)、以及控制信号，所以如果封装用树脂19因为所述理由成为半绝缘状态，则可推测把600(v)和0(v)之间的电位给予了表面保护膜18的表面。它取决于半导体芯片的布置，例如，当在半导体芯片上的绝缘栅型晶体管一侧设有接地用衬片(无图示)，而电源衬片(无图示)设在远离此处的位置上时，绝缘栅型晶体管上的封装用树脂19应有100(v)的中间电位。结合这种情况考虑，本发明人假定高温偏压实验时半导体芯片上的表面保护膜18和封装用树脂19之间的界面上具有100(v)的电位，探讨了在这种情况下的电位分布是怎样的一个状态。
下面参照图17说明高温偏压实验时的电位分布。图17是在与用图16所作的说明同样的偏压条件下，设想进行处于高温状态的高温偏压实验时的电位分布图。在图中用点划线表示等电位线。
在图17中，在浮动金属电极17上，除了附有所述的寄生容量C1、C2外，还存在与封装用树脂19之间形成的寄生容量C5(参照图15)。而且，在浮动金属电极16上，除了附有所述的寄生容量C3、C4外，也同样还存在与封装用树脂19之间形成的寄生容量C6。因此，当寄生容量C5、C6具有与寄生容量C1～C4同等程度的容量值时，在高温偏压实验中封装用树脂19为半绝缘状态，封装用树脂19上的浮动金属电极16、17之处一达到100(v)，室温下约为450(v)的浮动金属电极16的电位由于寄生容量C6的影响降到大约300(v)。与此相同，室温下约为150(v)的浮动金属电极17的电位由于寄生容量C5的影响降到大约130(v)。与此相对应，室温下约为300(v)的阳极11b的电位降到大约200(v)。结果如图17所示，在横贯半导体区域2和氧化膜8的界面的等电位线中，200(v)以上的部分向漏极扩散区域6的方向倾斜，而且，该界面上的氧化膜8一侧的电位对于N型半导体区域2表面成为负电位。
而且，有报告说(日科技连出版社发行的著作「半导体设备的可靠性技术」)，在N型半导体区域2和氧化膜8的界面上，氧化膜8一侧在高温环境中一变成负电位，该界面的Si-H、Si-OH等的键结就被破坏，产生正的固定电荷。出现这种情况，在N型半导体区域2和氧化膜8的界面上一产生正的固定电荷，在氧化膜8中也会产生负的可动电荷。这样一来，氧化膜8中负的可动电荷伴随着时间的经过而被吸引到漏极用金属电极15的正的高电位。在靠近氧化膜8中的金属电极15的地方产生分布很多负电荷的区域，另一方面在本来产生负可动电荷的地方，产生分布很多正的固定电荷的区域。即因为在接近漏极用金属电极15的氧化膜8中的界面上存在很多负电荷，所以半导体区域2的正的空穴被吸引过来，N型半导体区域2的表面反转为P型，成为P型颠倒层30。而且，在正的固定电荷残存的区域，半导体区域2中的电子被吸引过来，半导体区域2中的电子密度局部变高，在半导体区域2的表面附近产生N型存储层31。
这样一来，当图17所示的P型颠倒层30和N型存储层31被形成于半导体区域2的表面上时，在P型颠倒层30的漏极扩散区域6的附近集中地产生电场，据此可以认为随着时间的推移会使耐高压半导体器件的耐压性能逐步劣化。
下面参照图18来说明作为第2个以往例子的耐高压半导体器件。图18是第2个以往例子的耐高压半导体器件的主要部位剖视图。而且在图18的部位上，对于与第1个以往例子(图15)相同的部位，使用相同的符号并省略说明。
图18所示的耐高压半导体器件是通过设置P型保护圈区域23、24来追求半导体器件的耐高压化的。图18所示的第2个以往例子与图15所示的第1个以往例子的不同之处在于在第2个以往例子中，不设浮动金属电极(图15中的16、17)这一点，以及在N型半导体区域2内形成有P型保护圈区域23、24另一点。
在18所示的以往的半导体器件中，在栅极10b和保护圈区域23之间存在寄生容量C7，在保护圈区域23和阳极11b之间存在寄生容量C8，在阳极11b和保护圈区域24之间存在寄生容量C9，而且在保护圈区域24和阳极12b之间存在寄生容量C10。利用这些寄生电容C7～C10的串联电路，对加在漏极用金属电极15和源极用金属电极14之间的电压进行分压。设定保护圈区域23、24以及阳极11b的电位。这样考虑至少在室温状态下是无妨的。
在这种构成中，如进行与第1个以往例子同样的高温偏压实验，封装用树脂19为半绝缘状态，其结果保护膜18表面具有了600(v)和0(v)的中间电位，如果假设该中间电位大约为100(v)这样一个低电位，因为在封装用树脂19和阳极11b之间存在寄生容量C11，例如在室温下约为300(v)的阳极11b的电位就会降到大约200(v)。这样一来，在保护圈区域23和24之间就会产生颠倒层30，保护圈区域23和24之间导通，从而使耐高压半导体器件的耐压性能下降。
本发明是鉴于所述诸问题而产生的，其目的在于提供一种即使在高温下使用，其漏极·源极之间的耐压性能也不会劣化的可靠性较高的耐高压半导体器件。
根据本发明的耐高压半导体器件包括：在第一导电型的半导体基板上形成的第二导电型的半导体区域；在所述半导体区域的中央部形成的第二导电型的漏极扩散区域；从漏极扩散区域隔离开并且包围所述漏极扩散区域从而在所述半导体区域内形成的所述第一导电型的机体扩散区域；在所述机体扩散区域内形成的第二导电型的源极扩散区域；在所述机体扩散区域内形成的栅极绝缘膜；在所述栅极绝缘膜上形成的栅极；在位于所述机体扩散区域和所述漏极扩散区域之间的所述半导体区域内形成的场绝缘膜；与所述漏极扩散区域进行电接触的金属电极；从所述漏极扩散区域隔离开并且从基板法线方向看上去是包围所述漏极扩散区域从而以浮动状态形成在所述场绝缘膜上的多个阳极；在所述栅极绝缘膜以及所述场绝缘膜和所述多个阳极上形成的层间绝缘膜；所述金属电极的一部分在分别位于所述多个阳极上的所述层间绝缘膜上延续存在，所述金属电极的所述一部分和所述多个阳极分别相互进行容量耦合。
在有的实施例中，所述漏极扩散区域具有从基板法线方向看上去是近似圆形的平面形状，所述机体扩散区域以及所述源极扩散区域分别具有以所述漏极扩散区域为中心来形成同心圆那样的环形平面形状。
在有的实施例中，所述漏极扩散区域具有从基板法线方向看上去是近似圆形的平面形状，所述多个阳极具有以所述漏极扩散区域为中心来形成同心圆那样的环形平面形状，所述金属电极作为所述金属电极的所述一部分具有经层间绝缘膜分别形成在所述多个阳极上的多个环形金属电极。该多个环形金属电极分别与所述漏极扩散区域进行电连接。
在有的实施例中，所述多个环形金属电极中的至少一个具有比与该环形金属电极进行容量耦合的阳极更窄的宽度。
在有的实施例中，所述金属电极具有通过所述层间绝缘膜来覆盖在所述多个阳极中被位于最靠近所述漏极扩散区域的阳极的全部上面的部分。
在有的实施例中，离开所述漏极扩散区域越远，则所述多个环形金属电极的各个宽度越窄。
在有的实施例中，在位于所述多个阳极的各个下方的所述半导体区域的上部形成有第一导电型的多个环形区域。
在有的实施例中，在位于所述多个阳极的各个下方的所述半导体区域的上部形成有第一导电型的多个环形区域，所述多个环形区域具有以所述漏极扩散区域为中心来形成同心圆那样的环形平面形状。
在有的实施例中，还具有包围所述半导体区域的第一导电型的分离扩散区域，所述半导体区域被接分离。
在有的实施例中，还具有包围所述半导体区域的分离用的绝缘膜，所述半导体区域被绝缘分离。
在有的实施例中，还具有形成在所述第一导电型的半导体基板上的绝缘层，所述第二导电型的半导体区域被形成在形成于所述半导体基板上的所述绝缘层上。
在有的实施例中，还具有形成在所述金属电极以及所述层间绝缘膜上的表面保护膜和形成在所述表面保护膜上的封装树脂部。
下面简单说明附图：
图1是模式化地表示有关本发明实施例1的耐高压半导体器件的剖面立体图。
图2是表示有关实施例1的耐高压半导体器件的主要部位剖面构造的主要部位剖视图。
图3是为了说明有关实施例1的耐高压半导体器件的电位分布的剖视图。
图4是表示有关实施例2的耐高压半导体器件的主要部位剖面构造的主要部位剖视图。
图5是表示有关实施例3的耐高压半导体器件的主要部位剖面构造的主要部位剖视图。
图6是表示实施例3的改变例的主要部位剖面构造的主要部位剖视图。
图7是表示实施例3的改变例的平面构成的俯视图。
图8是表示实施例3的改变例的平面构成的俯视图。
图9是表示实施例3的改变例的平面构成的俯视图。
图10是表示有关实施例4的耐高压半导体器件的主要部位剖面构造的主要部位剖视图。
图11是表示有关实施例5的耐高压半导体器件的主要部位剖面构造的主要部位剖视图。
图12是表示实施例5的改变例的主要部位剖面构造的主要部位剖视图。
图13是表示实施例5的改变例的主要部位剖面构造的主要部位剖面图。
图14是表示第一以往例子的耐高压半导体器件的剖面立体图。
图15是表示第一以往例子的主要部位剖面构造的主要部位剖视图。
图16是为了说明第一以往例子的常温时的电位分布的剖面图。
图17是为了说明第一以往例子的高温偏压实验时的耐压劣化的剖视图。
图18是为了说明第二以往例子的耐高压半导体器件的耐压劣化的部视图。
下面进行符号说明。
在上述附图中，1-半导体基板；2-半导体区域；3-分离扩散区域；4-机体扩散区域；5-源极扩散区域；6-漏极扩散区域；7-栅极绝缘膜(薄氧化膜)；8-场绝缘膜(厚氧化膜)；9-层间绝缘膜；10a-栅极；11a、12a-阳极；13-机体用金属电极；14-源极用金属电极；15-漏极金属电极；15-1、15-2-环形金属电极；15-3-连接部；18-表面保护膜；19-封装用树脂；20-贴面用氧化膜；21-分离用氧化膜；22-多晶硅层；23、24-保护圈区域。
实施例下面参照附图说明本发明的实施例。在以下的附图中，为了说明的简洁化，把实质上具有同一功能的构成要素用同一参照符号表示。在以下的实施例中，围绕重点对具有100(v)以上(例如500～800v)耐压的耐高压半导体器件进行说明。并且，本发明不局限于以下的实施例。
实施例1
以下参照图1～3说明有关实施例1的耐高压半导体器件。图1是模式化地表示有关本实施例的耐高压半导体器件的剖面构造的剖面立体图，如图1所示的耐高压半导体器件用PN结分离技术构成。而且，在图1中，为了容易看清本实施例的构成，省略了构成半导体芯片最上层的表面保护膜以及将其模封的封装用树脂。而且还省略了位于电极10a、11a、12a周围的层间绝缘膜9。
本实施例的耐高压半导体器件包括：P型半导体基板1；在半导体基板1上导入低浓度杂质形成的半导体区域2；在半导体区域2的中央部导入高浓度N型杂质形成的漏极扩散区域6；从所述漏极扩散区域6隔离开并且包围所述漏极扩散区域从而在半导体区域2内导入P型杂质形成的机体扩散区域4；在机体扩散区域4内导入高浓度N型杂质形成的源极扩散区域5。而且，半导体区域2利用导入P型杂质形成的分离扩散区域3进行元件分离(PN结分离)。
厚度较薄的氧化膜(栅极绝缘膜)7被形成在机体扩散区域4上，在栅极绝缘膜7上形成由掺杂多晶硅构成的栅极10a。在位于机体扩散区域4和漏极扩散区域6之间的半导体区域2上形成有较厚的氧化膜(场绝缘膜)8。在场绝缘膜8上形成从漏极扩散区域6隔离开并且从基板法线方向看上去是包围漏极扩散区域6而形成的多个阳极11a、12a。阳极11a、12a分别成为电浮动状态，被掺杂多晶硅构成。而且，虽然没有在图1中表示，但在氧化膜7、8以及电极10a、11a、12a上形成有由氧化膜或氮化膜构成的层间绝缘膜9。
在机体扩散区域4上连接机体用金属电极13，并且在源极扩散区域5上连接源极用金属电极14。而且，在漏极扩散区域6上连接漏极用金属电极15，漏极用金属电极15的一部分(15-1、15-2)在分别位于阳极11a、12a上的层间绝缘膜(无图示)上延续存在，金属电极15的一部分(15-1、15-2)和阳极11a、12a分别相互进行容量耦合。而且，漏极用金属电极15的一部分15-1、15-2，通过连接部15-3及漏极用金属电极主体15与漏极扩散区域6电连接。在图1中，虽然省略了，但在层间绝缘膜(图2中的9)上形成形成表面保护膜(图2中的18)使之覆盖金属电极13、14、15(15-1～15-3)，而且，形成将其上面模封的封装用树脂(图2中的19)。
如图1所示，本实施例的耐高压半导体器件通过用P型的分离扩散区域3包围半导体基板1上的半导体区域，而具有与周围设备电分离的N型半导体区域2(设备形成用的岛)。位于该半导体区域2的大致中央形成N型漏扩散极区域6，在位于半导体区域2周边的分离扩散区域3的附近并沿着它形成机体扩散区域4，而且，在该机体扩散区域4内形成高浓度N型源极扩散区域5。因此，机体扩散区域4及源极扩散区域5具有从漏极扩散区域6被隔离开的并且包围它的环形平面形状。
而且，为了提高耐高压特性，避免局部性的电场集中是很重要的，把机体扩散区域4及源极扩散区域5设定为圆环形状是比较理想的。因此，在本实施例中使用了圆环形状的构成，但不应局限于此。无论是把角度设为钝角的多边形环状构成，还是椭圆形状的构成都能够得到近似于圆环形状构成的耐高压特性。
而且，把漏极扩散区域6平面形状设定为对应机体扩散区域4的形状，是提高耐高压特性的良策，因为把平面形状定为圆形比较理想，所以在本实施例中把漏极扩散区域6平面形状设定为圆形。但不局限于此，也可以是近似圆形。例如无论是把角度设为钝角的多边形环状构成，还是椭圆形状的构成都可以。
即，把漏极扩散区域6的平面形状设定为圆形，形成以其为同心圆的圆环形状来形成机体扩散区域4是比较理想的，但它们只要是有类似关系的形状就几乎不成问题。如即使把机体扩散区域4的平面形状设定为圆形，把漏极扩散区域6的平面形状设定为多边形，半导体器件的耐高压特性也只是略有下降，不会产生实质上的差异。
而且，分离扩散区域3的平面形状不一定非要和机体扩散区域4的平面形状一致，如机体扩散区域4的平面形状为圆形或类似形状，则用分离扩散区域3包围半导体区域2使半导体区域2的平面形状为4边形也可以。
本实施例的半导体区域2可以在P型半导体基板1上使N型外延层成长，也可以在P型半导体基板1上有选择地形成N型沟，也可以把该N型沟作为半导体区域2来使用。并且，把该N型沟作为半导体区域2来使用时，相当于P型分离扩散区域3的部分不一定是必要的。而且，本实施例的半导体区域2是导入低浓度N型杂质构成的，是以在P型半导体基板1和N型半导体区域2的界面上不存在高浓度N型埋入扩散层为前提的。但是，只在漏极扩散区域6的正下方的界面上局部性地设置高浓度N型埋入扩散层(无图示)也无妨。此时，在局部性地设置埋入扩散区域和半导体基板1的PN结处产生击穿现象，能够限制加在绝缘栅型晶体管的漏极上的电压，能够提高对静电、电源波动(脉冲)、雷电等引起的波动的耐压性能。
以上所述的耐压是有关耐高压半导体器件的初始耐压。下面就即使在高温偏压老化实验中也能保持其初始耐压的工作原理进行说明。
参照图1～3继续进行说明。图1～3所示的构成是具有理想耐高压特性的构造。即，在半导体区域2的中心部形成的漏极扩散区域6为圆形，以其为中心与其一起形成同心圆的圆环状分离扩散区域3被形成，与其相结合，机体扩散区域4以及源极扩散区域5也被形成为圆环形。接着，用较薄的膜形成覆盖靠近漏极扩散区域6的机体扩散区域4的氧化膜(栅氧化膜)7，在靠近漏极扩散区域6的半导体区域2上形成厚膜的氧化膜(场氧化膜)8，在该栅氧化膜7上形成栅极10a。该栅极10a结合机体扩散区域4的形状成为圆环形的平面形状，靠掺杂杂质而具有导电性。
阳极11a以及12a在膜较厚的氧化膜(场氧化膜)8上互相隔离形成，而且具有以圆形的漏极扩散区域6为中心形成同心圆的圆环状的平面形状。阳极11a以及12a由掺杂了杂质的多晶硅构成，具有导电性。
在阳极11a上隔着层间绝缘膜9设有环形金属电极15-1，另外，在阳极12a上隔着层间绝缘膜9设有环形金属电极15-2。它们通过金属制的连接部(结合部)15-3与漏极用金属电极15电连接。可以把环形金属电极15-1、15-2的形状设为具有与位于其下层的阳极11a或12a的平面形状相同或相类似的形状。
利用表面保护膜08覆盖机体用金属电极13、源极用金属电极14、漏极用金属电极15及层间绝缘膜9，以保护半导体芯片的表面。而且，在其之上利用封装树脂19进行模封。表面保护膜18例如由硅酸盐玻璃或聚酰亚胺构成，封装树脂19例如由酚醛环氧树脂等构成。
如图2所示，在阳极11a和半导体区域2之间存在寄生容量Ca1，在阳极12a和半导体区域2之间存在寄生容量Ca2。而且，在阳极11a和金属电极15-1之间存在寄生容量Cb1，在阳极12a和金属电极15-2之间存在寄生容量Cb2。并且，在金属电极15-1和封装树脂19之间存在寄生容量Cc1，在金属电极15-2和封装树脂19之间存在寄生容量Cc2。而且，在金属电极15-1、15-2上加有漏极用金属电极15的外加电压600(v)，所以寄生容量Cc1、Cc2不至于影响到阳极11a、12a。因此可以只考虑寄生容量Ca1、Ca2、Cb1、Cb2的影响。
阳极11a的电位为，用Ca1和Cb1的串联电路分压位于其正下方部分的半导体区域2的电位和漏极电压600(v)之间的电位差后所得的电位。而且，阳极12a的电位为，用Ca2和Cb2的串联电路分压位于其正下方部分的半导体区域2的电位和漏极电压600(v)之间的电位差后所得的电位。以此为前提继续进行以下说明。在半导体基板1和半导体区域2的界面上不设高浓度N型埋入扩散区域的本实施例耐高压半导体器件，是通过使用被称作所谓的保留技术的技术来确保初始耐压的。下面说明其原理。
通常，给源极扩散区域5、机体扩散区域4、分离扩散区域3以及半导体基板1加上0(v)，给漏极用金属电极15以工作必须的漏极电压。如把该漏极电压从0(v)逐渐提高，在该漏极电压较低时，由P型机体扩散区域4和N型半导体区域2的PN结耗尽层从机体扩散区域4向半导体区域2四面八方地伸展。与此相同，从与分离扩散区域3的PN结以及从与半导体基板1的PN结也四面八方地伸展。而且，在机体扩散区域4的正下方，从半导体基板1向上伸展的耗尽层以及从分离扩散区域3伸展的耗尽层和从机体扩散区域4向下伸展的耗尽层都会相互碰撞。而且一提高漏极电压，就会向漏极扩散区域的方向伸展。而且，该耗尽层一碰到漏极扩散区域6那样的高浓度N型扩散区域，就会产生击穿现象，但利用外加电压可以在耗尽层横向连续伸展期间确保耐压。把这种通过让在PN结处产生的耗尽层横向地扩展来确保半导体器件耐压的技术称为保留技术。利用这种技术，即使半导体区域的厚度较小，只要确保横向距离就能获得耐高压特性。
在图2所示的构成中，所进行的确保机体扩散区域4和漏极扩散区域6之间距离的耐高压器件设计要做到：即使给漏极用金属电极15施加600(v)的电压，在图2中的漏极扩散区域6附近也不会出现耗尽化。而且，在该构成中，在空泛层内电位随着离开PN结的距离而变化，在尚未被耗尽的地方为同电位。因此，在在图2所示的构成中，位于最靠近漏极扩散区域6的阳极12a正下方的地方的半导体区域2的电位比漏极电压低一些，为500(v)左右。而且位于比机体扩散区域4和漏极扩散区域6的中央更靠近机体扩散区域4的阳极11a正下方的半导体区域2的部分电位，低于漏极电压600(v)的一半，约为240(v)。
以此为基础，验证所述的阳极11a的电位，可知该电位为，用Ca1和Cb1的串联电路分压位于阳极11a正下方的半导体区域2的电位(约为240(v))和金属电极15-1的电压600(v)之间的电位差后所得的电位，约为420(v)。而且，如验证阳极12a的电位则该电位为，用Ca2和Cb2的串联电路分压位于其正下方的半导体区域2的电位(约为500(v))和金属电极15-2的电压600(v)之间的电位差后所得的电位，约为550(v)。
图3是表示于同样条件下的电位分布的概念图。在图3中，把给漏极用金属电极15施加600(v)电压时的电位分布用点划线表示为100(v)、200(v)、300(v)、400(v)、500(v)、600(v)等的等电位线。而且，图3所示的电位分布与发明人进行的模拟实验的结果具有一致的倾向性。
如从图3可知的那样，在氧化膜8和半导体区域2的界面上，在半导体区域2的几乎整个区域，因为氧化膜8一侧成为高电位，所以即使进行高温偏压实验也不会如以往例那样产生负的可动电荷。因此能够防止P型颠倒层的产生，能够消除对在进行高温偏压实验时出现初始耐压劣化的担心。
在本实施例中，使漏极用金属电极15延续至位于多个阳极(11a、12a)各个正上方的层间绝缘膜9上，从而使金属电极(15-1、15-2)和阳极(11a、12a)相互进行容量耦合，所以，利用阳极(11a、12a)与位于其正上方的金属电极(15-1、15-2)之间的寄生容量和该阳极(11a、12a)与位于其正下方的半导体区域2之间的寄生容量的串联电路分压所得的电压，能够决定该阳极(11a、12a)的电位，能够使之几乎不受表面保护膜18以上的上层的影响。其结果，能够稳定地供给浮动状态的各阳极(11a、12a)以比半导体区域2更高的电位，能够实现即使在高温偏压可靠性实验中，其漏极·源极之间的耐压性能也不会劣化的耐高压半导体器件。
在所述本实施例的构成中，设置使金属电极15-1、15-2的宽度与阳极11a、12a的宽度相等。在该构成中，利用Ca1和Cb1的串联电路进行几乎为1/2的分压，所以阳极11a的电位和位于其正下方的半导体区域2的电位的差约为180(V)。根据情况，因为该电位差较大，所以在靠近栅极10a的阳极11a的端部附近电场集中程度变大，有可能产生不能充分确保初始耐压的问题。因此，为避免该问题，可以进行如下面的实施例2那样的改变，使阳极和半导体区域2的电位差设置得小一些。
实施例2
图4是模式化地表示有关实施例2的耐高压半导体器件的剖面构造的剖面图。在本实施例中，与所述实施例1不同，其构成要使金属电极15-1、15-2的宽度为阳极11a、12a的宽度的1/2倍。按照与实施例1同样的方法验证实施例2的耐高压半导体器件，在本实施例的构成中，利用Ca1和Cb1的串联电路对位于阳极11a的正下方部分的半导体区域2的电位(约240V)和金属电极15-1的电压600(V)之间的电位差进行分压，所得值为阳极11a和半导体区域2的电位差(约为120V)，所以阳极11a约为360(V)。而且如验证阳极12a的电位，该电压为，利用Ca2和Cb2的串联电路对位于其正下方的半导体区域2的电位(约500V)和金属电极15-2的电压600(V)之间的电位差进行分压后的所得值，所以约为530(V)。
图4是表示于同样条件下的电位分布的概念图。在图4中的点划线表示等电位线。而且，图4所示的电位分布与发明人进行的模拟实验的结果具有一致的倾向性。
如从图4可知的那样，在氧化膜8和半导体区域2的界面上，在半导体区域2的几乎整个区域，氧化膜8一侧成为高电位。其结果，能够防止P型颠倒层的产生，能够防止进行高温偏压实验时出现耐压劣化。而且，与设置使金属电极15-1、15-2的宽度与阳极11a、12a的宽度相等的所述实施例1的实验结果相比后可知：设置使环形金属电极15-1、15-2的宽度为阳极11a、12a的宽度的1/2倍的本实施例的实验结果，能够缓和在靠近阳极11a的栅极10a的端部附近的电场集中问题。具体地说，与实施例1的例子相比，按照本实施例的构成能够获得比实施例1大200(V)左右的初始电压，即初始电压约为700(V)。
在本实施例中，能够设置使阳极(11a、12a)和半导体区域2的容量耦合比阳极(11a、12a)和环形金属电极(15-1、15-2)的容量耦合还大，所以能够降低阳极(11a、12a)和位于其正下方的半导体区域2之间的电位差，其结果能缓和机体扩散区域附近的电场集中问题，能够充分确保初始耐压。而且该耐压即使在高温偏压实验中也不劣化。
在实施例1及2中，如用本发明人进行的实验来表示使用的条件，则P型半导体基板1使用电阻率为50Ω·cm的基板，设N型半导体区域2的电阻率为50Ω·cm、厚度为15μm，厚膜氧化膜(场氧化膜)8的厚度为2μm。而且，把层间绝缘膜9设为积层1.2μm厚的CVD膜和含有8.5wt％的磷的1.8μm厚的CVD膜的两层构造。而且，表面保护膜18被设为积层含有4.0wt％的磷的0.5μm厚的CVD膜和1.0μm的氮化膜的两层构造。在这些条件下进行实验，在高温偏压实验中取得了使源极·栅极之间的耐压不劣化的良好效果。
而且，在本实施例2中，虽然是设置使环形金属电极15-1、15-2的宽度为位于其正下方的阳极11a、12a的宽度的1/2倍，但如半导体器件所要求的耐压较低(例如500V左右)，则宽度可以稍宽一些(例如为2/3倍)，反之，如半导体器件所要求的耐压较高，则宽度可以稍窄一些(例如为1/4倍)。
所述实施例2的构成，是以无论在任何情况下都能确保表面保护膜18的绝缘性为前提而成立的，设置使环形金属电极15-1、15-2的宽度一律为位于其正下方的阳极11a、12a的宽度的1/2倍(变窄)。但是，在这种构成下，假如表面保护膜18产生缺陷，绝缘性受损时，高电位一侧的阳极12a容易受其影响，产生问题。
因此，为避免该问题，可以进行如下面的实施例3那样的改变。
实施例3
图5是模式化地表示有关实施例3的耐高压半导体器件的主要部位剖面构造的主要部位剖视图。在本实施例中，与所述实施例2不同，其构成要使阳极与金属电极的容量耦合和阳极与半导体区域2的容量耦合的比例因每个阳极而各不相同。按照该构成，即使在表面保护膜18的绝缘性受损时，也能减小高电位一侧的阳极12a所受的影响。
在图5所示的构成中，在设置使环形金属电极15-1、的宽度为阳极11a的宽度的1/2倍的同时，还扩展环形金属电极15-2的宽度。即，扩展环形金属电极15-2的宽度的构成要使之间隔着层间绝缘膜9覆盖位于最靠近漏极扩散区域6的阳极12a的全部上面。关于其他的构成问题，因为与所述实施例1及2相同，所以省略其说明。
如本实施例这样，即使设置使环形金属电极15-2的宽度比位于下层部的阳极12a的宽度还宽，因为阳极12a与金属电极15-2之间的寄生电容Cb2的值几乎不变，所以实质上能够获得与所述实施例同样的作用和效果。
而且，进一步扩展图5中的金属电极15-2的宽度，使之与漏极用金属电极15一体化，即使设定具有图6所示那样的圆盘形平面形状的金属电极15-4，也能够获得与所述实施例同样的作用和效果。而且，图6是图5所示构成的改变例，除了设置圆盘状金属电极15-4和P型保护圈区域23、24之外，均与图5所示构成相同。关于P型保护圈区域23、24工作情况，后面进行说明。而且，在图6的构成中也可以不设P型保护圈区域23、24。
在图6所示的构成中，用金属电极15-4完全覆盖浮动状态的阳极12a的上层，所以即使在表面保护膜18产生缺陷、绝缘性受损的状态下，由于所以从漏极用金属电极15把漏极电压提供给了金属电极15-4，使绝缘不良的影响被用金属电极15-4截断，对在下层部的阳极12a和位于其正下方的半导体区域2没有恶劣影响。
另一方面，靠近机体扩散区域4形成的浮动状态的阳极11a，利用该阳极11a与半导体区域2之间的寄生容量Ca1和该阳极11a与环形金属电极15-1之间的寄生容量Cb1的串联电路的分压来决定其电位。而且，金属电极15-1的宽度为阳极宽度的1/2，所以Ca1/Cb1大约是2倍，设定阳极11a的电位比位于其正下方的半导体区域2的电位稍高一些。因此在半导体区域2的表面上不产生P型颠倒层，即使进行高温偏压实验那样的老化实验也不会出现耐压劣化。而且，半导体区域2表面的电位可以用金属电极15-1和15-2(或15-4)阶段性地降下来，所以能够避免局部性的电场集中，获得较高的初始耐压。
而且，即使在表面保护膜18上产生缺陷的情况下，因为环形金属电极15-1被连接到漏极用金属电极15上，所以能够不受绝缘不良的影响，保持漏极电压的电位。而且，如利用绝缘不良使金属电极15-1的周边部具有导电性，则具有该导电性的部位与漏极电压具有同样的电位，其结果，寄生容量Cb1等价性地变大，
阳极11a的电位被设得稍高一些。即，即使易受压力影响的表面保护膜18产生绝缘不良，只要该绝缘不良的程度较轻，就能够实现对可靠性几乎没有影响的可靠性较高的耐高压半导体器件。
在所述实施例(图1和图5等)中，使用两个浮动状态的阳极(11a,12a)为例进行了说明，但并不局限于此。例如，也可以把阳极进一步增加到3个、4个，在其上层分别设置环形金属电极。该多个金属电极的宽度，离开所述漏极扩散区域越远，阶段变得越窄，则能更加缓和电场集中，确保较高的初始耐压，还能确保高的初始耐压；此外还能够更加不易受到表面保护膜的绝缘不良的影响。即，按这种构成，离开漏极扩散区域6越远，阳极和半导体区域2之间的容量耦合越大，结果，与半导体区域的电位差变小，所以能够减缓整个半导体区域的电场集中，提高初始耐压。而且该耐压性能在高温偏压实验中也不劣化。
图7是模式化地表示图6所示构成的改变例的平面构成。沿图7中的Ⅹ-Ⅹ’的剖面构成(源极和栅极间的剖面构造)是在图6中的阳极11a,12a之间还设有阳极11a’，而且在阳极11a’的上方设有环形金属电极15-1’。而且，相互连接源极金属电极14和机体金属电极13作为源极·机体共同金属电极14-1。此外的部分与图6所示的构成相同，而且，为了容易看清图面，只表示了金属电极和阳极。
在图7所示的构成中，把漏极金属电极用焊接区121配置在漏极金属电极15内，而且，把源极·机体金属电极用焊接区122配置在源极·机体共同金属电极14-1内。并且，通过除去焊接部区域的金属电极上的表面保护膜18，使焊接区121、122露出金属电极。
而且，在图7所示的构成中，为了取得较大的每单位面积的栅极宽度，把漏极及源极的形状设为手指形。并且，也可以设为设有多个漏极、源极手指形状的梳子形状。根据图7所示的构成，漏极及源极的形状被设为手指形(或梳子形状)所以能够取得较大的每单位面积的栅极宽度，因此，能够用于数百mA～数十A的大电流，并且能够实现即使在高温偏压实验中其耐压性能也不劣化的耐高压功率晶体管。
而且，也可以进行其他的改变，在所述实施例中，把金属电极15的一部分(15-1等)设置成了环形，但如图8所示，金属电极15的一部分也可以设为从基板法线方向看上去为放射状那样的构成。即，也可以设金属电极15使金属电极15的一部分与阳极11a、11a’、12a交叉。即使按这样的构成也可以与所述实施例一样，能够防止在进行高温偏压实验时产生负的可动电荷，能够抑制初始耐压的劣化。而且，不局限于图8所示的圆形，也可以是如图9所示那样的近似椭圆形(或轨道形)。
实施例4
下面参照图10说明有关实施例4的耐高压半导体器件。图10是模式化地表示有关实施例4的耐高压半导体器件的主要部位剖面构造的主要部位剖视图。本实施例在具有电介质分离构造这一点上与具有PN结分离构造的所述实施例不同。为了简化，省略说明相同之处。
本实施例的耐高压半导体器件具有使用电介质分离法用绝缘物完全包围半导体区域2的周边的构造。即，其构成是：在形成于P型半导体基板1上的粘贴用氧化膜20上形成半导体区域2，在半导体区域2的周边形成沟槽，在该沟槽内埋设分离用氧化膜21和多晶硅层22。
下面说明该构成的工作原理。通常，把机体用金属电极13及源极用金属电极14和半导体基板1设为接地电位，给漏极用金属电极15外加正电压，给栅极10a加约10(V)的控制电压使之工作。因此，在考虑到对500(V)～800(V)这样的高电压的耐压时，可以认为栅极10a电位几乎等于接地电位。
在图10所示的构成中，如使漏极电压逐渐提高，则在机体扩散区域4和半导体区域2的PN结处产生的耗尽层就从机体扩散区域4向下方和宽度方向(横向)扩展。该扩展一到达下方的粘贴用氧化膜20，就向横向的漏极扩散区域6扩展。耗尽层的扩展按漏极电压的大小变动期间，保持耐高压半导体器件的耐压，该耗尽层一碰到漏极扩散区域6那样的高浓度N型杂质的区域，就会产生击穿现象。
象这样，即使在变更了半导体区域2的分离方法的本实施例的构成中，也能够与所述实施例1的构成同样地适用保留技术。而且，如把半导体区域2上的构造与所述实施例2或3同样地设置，就能进一步地提高同样有关耐压的可靠性(特别是基于高温偏压的老化实验)。在采用了如本实施例的电介质分离构造的情况下，能够把半导体区域2和半导体基板1之间的寄生容量降低到极小的程度，所以能够实现满足高频特性或高速开关特性和耐高压特性两方面的半导体器件，具有显著效果。
实施例5
下面参照图11说明有关实施例5的耐高压半导体器件。图11是模式化地表示本实施例的耐高压半导体器件的主要部位剖面构造的主要部位剖视图。本实施例的耐高压半导体器件的构成是在位于图4所示的实施例2的阳极11a、12a的正下方的半导体区域2内附加有保护圈区域23、24。关于其他的构成，因为与实施例2的构成相同，所以为简化起见省略其说明。
在本实施例的构成中，是通过在位于机体扩散区域4和漏极扩散区域6之间的半导体区域2内扩散P型杂质来形成保护圈区域23、24的。保护圈区域23位于阳极11a的正下方，而保护圈区域24位于阳极12a的正下方。P型保护圈区域23、24是以漏极扩散区域6为中心的，从法线方向看上去的平面形状为同心圆的圆环形状。
在机体扩散区域4和漏极扩散区域6之间形成保护圈区域23、24的情况下，在P型机体扩散区域4和N型半导体区域2之间的PN结处产生的耗尽层横向地扩展时，与从保护圈区域23或24扩展的耗尽层相互紧紧贴在一起，能够增大耗尽层整体的曲率。其结果能够缓和电场集中，大幅度地提高初始耐压。
在本实施例中的阳极11a、12a的电位，可以利用该阳极与金属电极15之间的寄生容量Cb1、Cb2和该阳极与保护圈区域23、24表面之间的寄生容量Ca1、Ca2的串联电路来决定，所以能够把阳极11a、12a的电位设得比保护圈区域23、24的表面电位和半导体区域2的表面电位更高。其结果，能够使氧化膜8一侧的电位比半导体区域2的表面电位更高，能够防止在进行高温偏压实验时，在N型半导体区域2的表面上产生P型颠倒层，因此能够获得使漏极·源极之间的耐压性能不劣化的优异的可靠性。
而且，对图11所示的构成还可以进行如下的改变。图12表示图11所示构成的改变例，具有对半导体区域2进行电介质分离的构造。如果更具体地说，图12所示的耐高压半导体器件的构成是：在P型半导体基板1上形成粘贴用氧化膜20，并且在其上设置N型半导体区域2形成SOI基板，在该SOI基板上形成分离用槽，在该分离用槽上埋设分离用氧化膜21以及多晶硅层22。除了对半导体区域2进行电介质分离之外，基本上与图11所示构成相同，故此省略说明有关同样的构造。
即使采用电介质分离构造，也能够与PN结分离构造同样地适用保留技术，如用所述实施例4说明的那样，图12所示构成的耐压特性与图11所示构成的几乎相同。因此，通过采用电介质分离构造，能够实现满足高频特性和耐高压特性的可靠性两方面的耐高压半导体器件。
而且，也可以把图12所示的构成改变为图13所示的构成。图13所示的构成是把最靠近图12的漏极扩散区域6的金属电极15-4与漏极用金属电极15一体化，将该金属电极15-4设置为圆盘形状。
如进行这样的构成，就可以用圆盘形状金属电极15-4完全覆盖最靠近漏极扩散区域6的阳极12a的上面，使阳极12a的电位接近漏极电压，所以其结果是：即使在绝缘保护膜18上产生绝缘不良，也能够阻止不良影响向其下部的扩散。而且，把位于阳极11a上层的环形金属电极15-1的宽度设定为靠近机体扩散区域4的阳极11a的宽度的1/2倍，所以，能够增大与正下方的半导体区域2的容量耦合。其结果，能够使与该半导体区域2的电位差不致过大，能够避免局部性的电场集中问题，提高初始耐压。而且能够得到下述有益效果：即使在绝缘保护膜18上产生绝缘不良，金属电极15-1的周边具有了导电性，也只是寄生容量等价性地变大，阳极11a的电位设置大一些而已，对有关耐高压的可靠性几乎也可得到没有损害的效果。
根据本发明的耐高压半导体器件，在位于以浮动状态形成于场绝缘膜上的多个阳极11a、12a上的层间绝缘膜上，金属电极的一部分延续存在，该金属电极的一部分与多个阳极分别相互进行容量耦合。因此，利用由该容量耦合构成的容量串联电路，分压阳极正下方的半导体区域部分的电位和漏极电压，能够把适当的偏压加给浮动状态的阳极。其效果是，能够抑制在半导体区域表面上容易产生的P型颠倒层。所以能够获得即使在进行高温偏压实验时耐压性能也不劣化的优异的可靠性。
而且，把通过层间绝缘膜来覆盖在多个阳极中被位于最靠近漏极扩散区域的阳极的全部上面的部分，作为金属电极的一部分来进行设计时，即使在容易受到压力的表面保护膜上产生绝缘不良，也能够给下层的半导体区域提供稳定的电位，不仅能够防止高温偏压实验时耐压性能的劣化，而且还能够防止发生起因于表面保护膜的绝缘性能低劣而引起的耐压性能不良。

Claims (12)

1．一种耐高压半导体器件，其特征在于：包括：在第一导电型的半导体基板上形成的第二导电型的半导体区域；在所述半导体区域的中央部形成的第二导电型的漏极扩散区域；从所述漏极扩散区域隔离开并且包围所述漏极扩散区域从而在所述半导体区域内形成的所述第一导电型的机体扩散区域；在所述机体扩散区域内形成的第二导电型的源极扩散区域；在所述机体扩散区域内形成的栅极绝缘膜；在所述栅极绝缘膜上形成的栅极；在位于所述机体扩散区域和所述漏极扩散区域之间的所述半导体区域内形成的场绝缘膜；与所述漏极扩散区域进行电接触的金属电极；从所述漏极扩散区域隔离开并且从基板法线方向看上去是包围所述漏极扩散区域从而以浮动状态形成在所述场绝缘膜上的多个阳极；在所述栅极绝缘膜以及所述场绝缘膜和所述多个阳极上形成的层间绝缘膜；
所述金属电极的一部分在分别位于所述多个阳极上的所述层间绝缘膜上延续存在，所述金属电极的所述一部分和所述多个阳极分别相互进行容量耦合。
2．根据权利要求1所述的耐高压半导体器件，其特征在于：所述漏极扩散区域具有从基板法线方向看上去是近似圆形的平面形状，所述机体扩散区域以及所述源极扩散区域分别具有以所述漏极扩散区域为中心来形成同心圆那样的环形平面形状。
3．根据权利要求1所述的耐高压半导体器件，其特征在于：所述漏极扩散区域具有从基板法线方向看上去是近似圆形的平面形状，所述多个阳极具有以所述漏极扩散区域为中心来形成同心圆那样的环形平面形状，所述金属电极作为所述金属电极的一部分具有经层间绝缘膜分别形成在所述多个阳极上的多个环形金属电极，该多个环形金属电极分别与所述漏极扩散区域进行电连接。
4．根据权利要求3所述的耐高压半导体器件，其特征在于：所述多个环形金属电极中的至少一个具有比与该环形金属电极进行容量耦合的阳极更窄的宽度。
5．根据权利要求3所述的耐高压半导体器件，其特征在于：所述金属电极具有通过所述层间绝缘膜来覆盖在所述多个阳极中位于最靠近所述漏极扩散区域的阳极的全部上面的部分。
6．根据权利要求3所述的耐高压半导体器件，其特征在于：所述多个环形金属电极的各个宽度，离开所述漏极扩散区域越远则变得越窄。
7．根据权利要求1所述的耐高压半导体器件，其特征在于：在位于所述多个阳极的各自下方的所述半导体区域的上部，形成有第一导电型的多个环形区域。
8．根据权利要求3所述的耐高压半导体器件，其特征在于：在位于所述多个阳极的各个下方的所述半导体区域的上部形成有第一导电型的多个环形区域，所述多个环形区域具有以所述漏极扩散区域为中心来形成同心圆那样的环形平面形状。
9．根据权利要求1所述的耐高压半导体器件，其特征在于：还具有包围所述半导体区域的第一导电型的分离扩散区域，所述半导体区域被接合分离。
10．根据权利要求1所述的耐高压半导体器件，其特征在于：还具有包围所述半导体区域的分离用的绝缘膜，所述半导体区域被绝缘分离。
11．根据权利要求1所述的耐高压半导体器件，其特征在于：还具有形成在所述第一导电型的半导体基板上的绝缘层，所述第二导电型的半导体区域被形成在形成于所述半导体基板上的所述绝缘层上。
12．根据权利要求1至11中的任意一项所述的耐高压半导体器件，其特征在于：还具有形成在所述金属电极以及所述层间绝缘膜上的表面保护膜和形成在所述表面保护膜上的封装树脂部。
CNB001357220A 1999-12-17 2000-12-18 耐高压半导体器件 Expired - Fee Related CN1207791C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP359273/1999 1999-12-17
JP35927399 1999-12-17

Publications (2)

Publication Number Publication Date
CN1301045A true CN1301045A (zh) 2001-06-27
CN1207791C CN1207791C (zh) 2005-06-22

Family

ID=18463660

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001357220A Expired - Fee Related CN1207791C (zh) 1999-12-17 2000-12-18 耐高压半导体器件

Country Status (5)

Country Link
US (1) US6750506B2 (zh)
EP (1) EP1111683A3 (zh)
KR (1) KR100683293B1 (zh)
CN (1) CN1207791C (zh)
TW (1) TW506132B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7709908B2 (en) 2007-08-10 2010-05-04 United Microelectronics Corp. High-voltage MOS transistor device
US7719076B2 (en) 2007-08-10 2010-05-18 United Microelectronics Corp. High-voltage MOS transistor device
CN101083279B (zh) * 2006-05-31 2010-11-03 三菱电机株式会社 半导体装置
WO2011026393A1 (zh) * 2009-09-07 2011-03-10 Zhang Naiqian 半导体器件及其制造方法
CN101364611B (zh) * 2007-08-10 2011-04-20 联华电子股份有限公司 高压金属氧化物半导体晶体管
CN101364612B (zh) * 2007-08-10 2011-06-01 联华电子股份有限公司 高压mos晶体管
CN107887427A (zh) * 2017-10-30 2018-04-06 济南大学 一种带有可调型场板的高压二极管

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617652B2 (en) 2001-03-22 2003-09-09 Matsushita Electric Industrial Co., Ltd. High breakdown voltage semiconductor device
US6630714B2 (en) * 2001-12-27 2003-10-07 Kabushiki Kaisha Toshiba Semiconductor device formed in semiconductor layer arranged on substrate with one of insulating film and cavity interposed between the substrate and the semiconductor layer
US7230313B2 (en) * 2002-10-16 2007-06-12 Fairchild Semiconductor Corporation Voltage divider field plate termination with unequal fixed biasing
JP2005005443A (ja) * 2003-06-11 2005-01-06 Toshiba Corp 高耐圧半導体装置
JP4420196B2 (ja) * 2003-12-12 2010-02-24 三菱電機株式会社 誘電体分離型半導体装置およびその製造方法
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
GB2418063A (en) * 2004-09-08 2006-03-15 Cambridge Semiconductor Ltd SOI power device
JP4629490B2 (ja) * 2005-05-09 2011-02-09 三菱電機株式会社 誘電体分離型半導体装置
US20060255401A1 (en) * 2005-05-11 2006-11-16 Yang Robert K Increasing breakdown voltage in semiconductor devices with vertical series capacitive structures
DE102005023026B4 (de) 2005-05-13 2016-06-16 Infineon Technologies Ag Leistungshalbleiterbauelement mit Plattenkondensator-Struktur
US7535057B2 (en) * 2005-05-24 2009-05-19 Robert Kuo-Chang Yang DMOS transistor with a poly-filled deep trench for improved performance
JP2007005492A (ja) * 2005-06-22 2007-01-11 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
US20070012983A1 (en) * 2005-07-15 2007-01-18 Yang Robert K Terminations for semiconductor devices with floating vertical series capacitive structures
DE102005039804B4 (de) * 2005-08-22 2009-07-09 Infineon Technologies Ag Laterales Halbleiterbauelement mit Driftstrecke und Potentialverteilungsstruktur, Verwendung des Halbleiterbauelements sowie Verfahren zur Herstellung desselben
US8080848B2 (en) 2006-05-11 2011-12-20 Fairchild Semiconductor Corporation High voltage semiconductor device with lateral series capacitive structure
US20080296636A1 (en) * 2007-05-31 2008-12-04 Darwish Mohamed N Devices and integrated circuits including lateral floating capacitively coupled structures
US8193565B2 (en) * 2008-04-18 2012-06-05 Fairchild Semiconductor Corporation Multi-level lateral floating coupled capacitor transistor structures
KR101600821B1 (ko) * 2009-10-20 2016-03-09 삼성디스플레이 주식회사 액정 표시 장치
US8624302B2 (en) * 2010-02-05 2014-01-07 Fairchild Semiconductor Corporation Structure and method for post oxidation silicon trench bottom shaping
JP5565309B2 (ja) * 2010-12-29 2014-08-06 三菱電機株式会社 半導体装置
US20120292740A1 (en) * 2011-05-19 2012-11-22 Macronix International Co., Ltd. High voltage resistance semiconductor device and method of manufacturing a high voltage resistance semiconductor device
US8803232B2 (en) 2011-05-29 2014-08-12 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage and ultra-high voltage semiconductor devices with increased breakdown voltages
CN102842577B (zh) * 2011-06-20 2015-09-09 旺宏电子股份有限公司 高压电阻半导体装置与制造高压电阻半导体装置的方法
US8674352B2 (en) * 2012-02-28 2014-03-18 Texas Instruments Incorporated Overvoltage testing apparatus
US9252149B2 (en) * 2012-04-30 2016-02-02 Hewlett-Packard Development Company, L.P. Device including active floating gate region area that is smaller than channel area
US9269704B2 (en) 2012-05-15 2016-02-23 Nuvoton Technology Corporation Semiconductor device with embedded silicon-controlled rectifier
US8912599B2 (en) 2012-08-31 2014-12-16 Nuvoton Technology Corporation Semiconductor device and method of fabricating the same
TWI467766B (zh) * 2012-08-31 2015-01-01 Nuvoton Technology Corp 金氧半場效電晶體及其製造方法
CN105629154B (zh) * 2015-12-25 2019-01-25 大唐微电子技术有限公司 一种实现芯片顶层金属覆盖电路测试的方法及装置
JP6704789B2 (ja) * 2016-05-24 2020-06-03 ローム株式会社 半導体装置
JP6874928B2 (ja) * 2017-10-24 2021-05-19 住友電工デバイス・イノベーション株式会社 半導体装置
US10892360B2 (en) 2017-11-27 2021-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with high voltage device
JP7129408B2 (ja) 2018-04-16 2022-09-01 ヌヴォトンテクノロジージャパン株式会社 半導体装置
US11355460B1 (en) * 2020-12-07 2022-06-07 Infineon Technologies Ag Molded semiconductor package with high voltage isolation

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4290077A (en) * 1979-05-30 1981-09-15 Xerox Corporation High voltage MOSFET with inter-device isolation structure
JPS61168253A (ja) 1985-01-19 1986-07-29 Sharp Corp 高耐圧ｍｏｓ電界効果半導体装置
US5040045A (en) * 1990-05-17 1991-08-13 U.S. Philips Corporation High voltage MOS transistor having shielded crossover path for a high voltage connection bus
US5544103A (en) * 1992-03-03 1996-08-06 Xicor, Inc. Compact page-erasable eeprom non-volatile memory
KR0125113B1 (ko) * 1993-02-02 1997-12-11 모리시타 요이찌 불휘발성 반도체 메모리 집적장치 및 그 제조방법
JPH07135307A (ja) 1993-06-30 1995-05-23 Shindengen Electric Mfg Co Ltd 半導体装置
US5432740A (en) * 1993-10-12 1995-07-11 Texas Instruments Incorporated Low voltage flash EEPROM memory cell with merge select transistor and non-stacked gate structure
JPH10242454A (ja) 1997-02-27 1998-09-11 Matsushita Electric Works Ltd 半導体装置
JPH11186419A (ja) * 1997-12-25 1999-07-09 Toshiba Corp 不揮発性半導体記憶装置
US6121655A (en) * 1997-12-30 2000-09-19 Matsushita Electric Industrial Co., Ltd. Nonvolatile semiconductor memory device and method for fabricating the same and semiconductor integrated circuit
JPH11251597A (ja) 1998-02-27 1999-09-17 Denso Corp 半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083279B (zh) * 2006-05-31 2010-11-03 三菱电机株式会社 半导体装置
US7709908B2 (en) 2007-08-10 2010-05-04 United Microelectronics Corp. High-voltage MOS transistor device
US7719076B2 (en) 2007-08-10 2010-05-18 United Microelectronics Corp. High-voltage MOS transistor device
CN101364611B (zh) * 2007-08-10 2011-04-20 联华电子股份有限公司 高压金属氧化物半导体晶体管
CN101364612B (zh) * 2007-08-10 2011-06-01 联华电子股份有限公司 高压mos晶体管
WO2011026393A1 (zh) * 2009-09-07 2011-03-10 Zhang Naiqian 半导体器件及其制造方法
CN102013437B (zh) * 2009-09-07 2014-11-05 苏州捷芯威半导体有限公司 半导体器件及其制造方法
CN107887427A (zh) * 2017-10-30 2018-04-06 济南大学 一种带有可调型场板的高压二极管
CN107887427B (zh) * 2017-10-30 2020-05-29 济南大学 一种带有可调型场板的高压二极管

Also Published As

Publication number Publication date
TW506132B (en) 2002-10-11
KR20010062521A (ko) 2001-07-07
CN1207791C (zh) 2005-06-22
EP1111683A3 (en) 2005-02-02
US6750506B2 (en) 2004-06-15
US20010004124A1 (en) 2001-06-21
KR100683293B1 (ko) 2007-02-15
EP1111683A2 (en) 2001-06-27

Similar Documents

Publication Publication Date Title
CN1207791C (zh) 耐高压半导体器件
CN1241263C (zh) 高耐压半导体装置
CN1231977C (zh) 高耐压半导体器件
KR102227666B1 (ko) 고전압 반도체 소자
CN102947937A (zh) 半导体装置及半导体装置的制造方法
CN1738059A (zh) 半导体器件及其制造方法
CN102623488A (zh) 使用漂浮导体的hv互连解决方案
JP2011159903A (ja) 半導体装置
JP3425131B2 (ja) 高耐圧半導体装置
CN102544005B (zh) 降低寄生晶体管导通的功率组件及其制作方法
US20240204112A1 (en) Thin diodes
US20170345947A1 (en) Method of producing a high-voltage semiconductor drift device
JP2003509867A (ja) 半導体装置
JP2003068872A (ja) 高耐圧半導体装置
JP2009105177A (ja) 半導体装置
JP3749191B2 (ja) 高耐圧半導体装置
JP2008004941A (ja) 静電放電に対する半導体保護構造体
US6384453B1 (en) High withstand voltage diode and method for manufacturing same
JP6362925B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10971632B2 (en) High voltage diode on SOI substrate with trench-modified current path
CN109817726B (zh) 不对称瞬态电压抑制器装置以及形成方法
JP2012212821A (ja) 半導体装置
US11949023B2 (en) Thin diodes
US20140054656A1 (en) Semiconductor structure and method for manufacturing the same
US10998439B2 (en) Gate driver integrated circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: PANASONIC ELECTRIC EQUIPMENT INDUSTRIAL CO.,LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRONICS CORP.

Effective date: 20010817

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20010817

Applicant after: Matsushita Electric Industrial Co., Ltd.

Applicant before: Matsushita Electronics Corp.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050622

Termination date: 20121218