CN1296968C - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN1296968C
CN1296968C CNB2003101207699A CN200310120769A CN1296968C CN 1296968 C CN1296968 C CN 1296968C CN B2003101207699 A CNB2003101207699 A CN B2003101207699A CN 200310120769 A CN200310120769 A CN 200310120769A CN 1296968 C CN1296968 C CN 1296968C
Authority
CN
China
Prior art keywords
resist
gas
semiconductor device
film
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101207699A
Other languages
English (en)
Other versions
CN1505103A (zh
Inventor
冈村秀亮
山口峰生
佐佐木智幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1505103A publication Critical patent/CN1505103A/zh
Application granted granted Critical
Publication of CN1296968C publication Critical patent/CN1296968C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

一种半导体装置的制造方法，在由硅构成的半导体基板(1)上，形成硅氧化膜(2)。再在硅氧化膜(2)上形成含碳的抗蚀剂膜。然后对该抗蚀剂膜进行布图，形成抗蚀剂图形(3)。接着将抗蚀剂图形(3)置放在二氧化硫气体中，然后以在二氧化硫气体中置放过的抗蚀剂图形(3)作为掩模，对硅氧化膜(2)进行干蚀刻。从而能杜绝抗蚀剂倾倒，实现微小的图形。

Description

半导体装置的制造方法
技术领域
本发明涉及在利用抗蚀剂图形进行干蚀刻的工序中能防止抗蚀剂倾倒的半导体装置的制造方法。
背景技术
参阅附图，对现有技术的半导体装置的制造方法做一叙述。
图3(a)～图3(d)示出现有技术的半导体装置的制造方法的工序顺序的剖视结构。
首先，如图3(a)所示，在由硅构成的半导体基板101的上部，形成热氧化膜102。再在热氧化膜102上涂敷抗蚀剂膜。然后通过蚀刻法，在抗蚀剂膜上布图，形成抗蚀剂图形103。
接着，如图3(b)所示，将抗蚀剂图形103作为掩模，对热氧化膜102进行干蚀刻。蚀刻的条件是：例如使用电容耦合型等离子蚀刻装置时，以50ml/min的流量供给四氟合碳(CF4)，以30ml/min的流量供给三氟甲基(CHF3)，以5ml/min的流量供给氧气(O2)，气体压力为5Pa，上部放电功率为1000W，下部放电功率为1500W。在这里，各气体的流量是在标准状态下即在0℃，而且是1atm的情况下的值。
近年来，因半导体装置的加工尺寸越来越微小，所以对于作为对被蚀刻膜进行图形化的掩模的抗蚀剂图形103的图形尺寸，也要求更小的图形尺寸。因此，抗蚀剂图形103的物理强度越来越小(可参阅专利文献1)。
而且，尽管半导体装置日趋微小，但因被蚀刻膜的膜厚却几乎没有变化，而从需要确保干蚀刻时的对抗蚀剂选择比的角度出发，又不能减小抗蚀剂图形103的膜厚，所以形成图形时的抗蚀剂图形103的纵横尺寸比(抗蚀剂图形的高度/抗蚀剂图形的线宽(横向宽度))的值就越来越大。
另一方面，在干蚀刻工序中，由于抗蚀剂图形103，不仅与在半导体基板101主面的垂直方向上受到蚀刻，而且还在其水平方向上受到蚀刻，所以在蚀刻过程中，抗蚀剂图形103的线宽变得更小。另外，因来自用于干蚀刻的等离子的热量及紫外线的影响，在抗蚀剂图形103上会出现热应力及与变质相伴而生的应力。其结果，随着加工尺寸日趋微小，抗蚀剂图形103的强度越来越不足，所以如图3(b)所示的那样，产生抗蚀剂图形103的上部倾倒的所谓抗蚀剂倾倒部103a。如果将产生了抗蚀剂倾倒部103a的抗蚀剂图形103原封不动地作为蚀刻掩模使用，就要妨碍对热氧化膜102中处在抗蚀剂倾倒部103a的下方的部位的蚀刻。结果便如图3(c)所示，在热氧化膜102上，形成了图形异常部102a。
因而，如图3(d)所示，即使进行研磨(ashing)处理及清洗处理，去掉抗蚀剂图形103后，图形异常部102a也照样残留在热氧化膜102上。
【专利文献】国际公开第98/32162号小册子
综上所述，现有技术的半导体装置的制造方法，对被处理膜进行蚀刻时，存在着在抗蚀剂图形103上产生抗蚀剂倾倒部103a的问题。
发明内容
本发明的目的就是要解决现有技术存在的上述问题，在杜绝抗蚀剂倾倒的情况下，实现微小图形。
本专利的发明人，经过各种研究后发现：将布图后的抗蚀剂图形置放在含硫的气体中后，就能增加抗蚀剂图形侧壁的强度。
具体地说，将通常使用的由线型酚醛树脂等有机材料构成的含碳抗蚀剂图形，置放在由二氧化硫等构成的气体中，采用俄歇电子分光(AES)法测量的结果，确认在抗蚀剂图形的侧壁上存在着硫原子。再采用X线光电子分光(XPS)法进行测量，确认存在着碳(C)和硫(S)的结合(以下称作“C-S结合”)。含有C-S结合的化合物，由于蒸气压比较低，所以未从抗蚀剂图形的侧壁上脱离开而残留着。而且，C-S结合的结合能为175Kcal/mol，该值比碳元素彼此结合(C-C结合)的结合能的值——144Kcal/mol大，所以抗蚀剂图形的侧壁强度得到增加，其结果就能防止抗蚀剂倾倒。
具体地说，本发明涉及的半导体装置的制造方法包括：形成由无机材料构成的薄膜的工序；在薄膜上形成含碳的抗蚀剂膜后，对该抗蚀剂膜进行布图，从抗蚀剂膜开始，形成抗蚀剂图形的工序；将抗蚀剂图形置放在含硫气体中的工序；以在含硫气体中置放过的抗蚀剂图形作为掩模，对薄膜进行干蚀刻的工序。
采用本发明的半导体装置的制造方法后，从含碳的抗蚀剂膜开始，形成抗蚀剂图形后，将抗蚀剂图形置放在含硫的气体中，所以如前所述，在抗蚀剂图形的侧壁上产生含有C-S结合的化合物，从而增加了抗蚀剂图形的侧壁的强度。其结果，就能防止在微小的抗蚀剂图形上产生抗蚀剂倾倒，从而能在由无机材料构成的薄膜上得期望的微小图形。
此外，在专利文献1中的二氧化硫气体，是为了蚀刻由有机材料构成的薄膜而使用的，与本发明的蚀刻对象是由无机材料构成的情况不同。
在本发明的半导体装置的制造方法中，无机材料含硅，干蚀刻使用的蚀刻气体最好是氟代烃气体。
在本发明的半导体装置的制造方法中，含硫气体最好是二氧化硫。
另外，在本发明的半导体装置的制造方法中，含硫气体最好处于等离子状态。
在本发明的半导体装置的制造方法中，将抗蚀剂图形置放在含硫气体的工序和进行干蚀刻的工序，最好是同一工序。这样，就不必设置只将抗蚀剂图形置放在含硫气体中的工序，所以能提高制造工艺的效果。
在本发明的半导体装置的制造方法中，抗蚀剂图形中的线宽最好200nm以下。
另外，在本发明的半导体装置的制造方法中，抗蚀剂图形中的高度和线宽的比值，最好在2.8以上。
这样，在抗蚀剂图形微小，而且纵横尺寸比较高时，本发明的效果更加显著。
采用本发明涉及的半导体装置的制造方法后，抗蚀剂图形的隔壁的强度得到增加，从而能防止抗蚀剂倾倒，可以在由无机材料构成的薄膜上获得期望的微小图形。
附图说明
图1(a)～(d)是表示本发明的第1实施例涉及的半导体装置的制造方法的工序顺序的构成剖视图。
图2(a)～(c)是表示本发明的第2实施例涉及的半导体装置的制造方法的工序的顺序构成剖视图。
图3(a)～(d)是表示现有技术涉及的半导体装置的制造方法的工序顺序的构成剖视图。
图中：1-半导体基板；2-硅氧化膜；3-抗蚀剂图形；3a-C-S反应部。
具体实施方式
(第1实施例)
参阅附图，对本发明第1实施例作一阐述。
图1(a)～图1(d)示出本发明的第1实施例涉及的半导体装置的制造方法的工序的剖视结构。
首先，如图1(a)所示，在由硅(Si)构成的半导体基板1的上部，例如采用热氧化法，形成无机物的硅氧化膜2。然后在所形成的硅氧化膜2上涂敷抗蚀剂膜。再采用蚀刻法，在抗蚀剂膜上布图，形成抗蚀剂图形3。
接着，如图1(b)所示，将半导体基板1上的抗蚀剂图形置放在等离子状的二氧化硫(SO2)中，从而在抗蚀剂图形3的侧壁上形成包含C-S结合的C-S反应部3a。具体地说，生成等离子时，使用例如诱导结合(电感耦合)型等离子蚀刻装置，使二氧化硫的流量为50ml/min(0℃、1atm)、气体的压力为1Pa、上部放电功率为200W、下部放电功率为30W。经过该等离子照射后，二氧化硫被分解(等离子化)，产生的硫与抗蚀剂图形3中所含的碳进行C-S结合，在抗蚀剂图形3的各侧壁上形成C-S反应部3a。所形成的C-S反应部3a，在保护抗蚀剂图形3的各侧壁的同时，还提高该抗蚀剂图形3的强度。这时，硫几乎不与硅氧化膜2反应，所以几乎不会附着在硅氧化膜2的表面，不会影响下道工序——对硅氧化膜2进行干蚀刻的工序。
再接着，如图1(c)所示，将氟代烃气体作为蚀刻气体，将抗蚀剂图形3作为掩模，对硅氧化膜2进行干蚀刻。在氟代烃气体中，例如使用四氟合碳(CF4)和三氟甲基(CHF3)。这时，抗蚀剂图形3的各侧壁，因受到C-S反应部3a的保护，所以可以不使抗蚀剂图形3倾倒地进行蚀刻。
接着，如图1(d)所示，经过研磨(ashing)及清洗处理，去掉抗蚀剂图形3。
在这之后，采用通常的方法，完成半导体装置的制造。
这样，采用第1实施例后，通过将所形成的抗蚀剂图形3置放在含硫的气体中，抗蚀剂图形3的各侧壁，受到C-S反应部3a的保护，而且其强度也得到增加。因此，能防止抗蚀剂图形3出现抗蚀剂倾倒，可以在硅氧化膜2上获得期望的形状。
(第2实施例)
图2(a)～图2(c)示出本发明的第2实施例涉及的半导体装置的制造方法的工序顺序的剖视结构。
首先，如图2(a)所示，通过热氧化法等方法，在由硅构成的半导体基板1的上部形成无机物的硅氧化膜2。再在该硅氧化膜2上涂敷抗蚀剂膜，然后利用蚀刻法，在抗蚀剂膜上布图，形成抗蚀剂图形3。
接着，如图2(b)所示，将氟代烃气体作为蚀刻气体，一边供给二氧化硫气体，一边将抗蚀剂图形3作为掩模，对硅氧化膜2进行蚀刻。具体地说，例如使用电容耦合型等离子蚀刻装置，使四氟合碳(CF4)的硫量为50ml/min，三氟甲基(CHF3)的硫量为30ml/min，由氩气构成的载气的流量为500ml/min，二氧化硫的硫量为30ml/min，全部气体的压力为50Pa、上部放电功率为1000W、下部放电功率为1500W，在这里各气体的流量，都是在标准状态下，即在0℃且1atm时的值。
在该蚀刻工序中，添加到蚀刻气体中的二氧化硫被等离子化后分解，分解产生的硫，与抗蚀剂图形3中所含的碳C-S结合，在抗蚀剂图形3的各侧壁上形成C-S反应部3a。该C-S反应部3a，在保护抗蚀剂图形3的各侧壁的同时，还提高该抗蚀剂图形3的强度。这时，由于硫几乎不与硅氧化膜2反应，所以不会影响对硅氧化膜2的蚀刻。
再接着，如图2(c)所示，通过研磨(ashing)及清洗处理，去掉抗蚀剂图形3
在这之后，采用通常的方法，完成半导体装置的制造。
这样，采用第2实施例后，在将形成的抗蚀剂图形3作为掩模，对硅氧化膜2进行干蚀刻时，通过往蚀刻气体中添加含硫的气体，使抗蚀剂图形3的各侧壁受到C-S反应部3a的保护，而且强度也得到增加。因此，能防止抗蚀剂图形3出现抗蚀剂倾倒，可以在硅氧化膜2上获得期望的形状。
而且，不需要另行安排将抗蚀剂图形3置放在含硫气体中的工序，所以能提高制造工艺的效率。
此外，在第1及第2实施例中，将硅氧化膜2作为被蚀刻膜。但如果是TEOS(tetra-ethyl-ortho-silicate)或BPSG(boron-doped phospho-silicate glass)等的硅氧化膜、硅氮化膜、硅氮氧化膜、聚脂硅或非晶硅，也能获得同样的效果。
另外，对由铜(Cu)或铝(Al)构成的金属布线的蚀刻也有效。
另外，作为蚀刻气体，使用了四氟合碳和三氟甲基。但也可以使用其它蚀刻气体。
另外，作为含硫气体，使用了二氧化硫。但也可以使用一氧化硫(SO)。
另外，在抗蚀剂图形3中，线宽最好在200nm以下，而且抗蚀剂图形3的高度与线宽之比(纵横尺寸比)的值最好在2.8以上。这样，在抗蚀剂图形微小、纵横尺寸比比较大时，本发明的效果更加显著。

Claims (6)

1.一种半导体装置的制造方法，其特征在于，包括：形成由无机材料构成的薄膜的工序；
在所述薄膜之上形成含碳的抗蚀剂膜后，对所形成的抗蚀剂膜进行图形化，由所述抗蚀剂膜形成抗蚀剂图形的工序；
将所述抗蚀剂图形置放在含有二氧化硫气体或一氧化硫气体的气体中的工序；以及
将在所述含有二氧化硫气体或一氧化硫气体的气体中置放过的所述抗蚀剂图形作为掩模，对所述薄膜进行干蚀刻的工序。
2.如权利要求1所述的半导体装置的制造方法，其特征在于：将所述抗蚀剂图形置放在含有二氧化硫气体或一氧化硫气体的气体中的工序和进行所述干蚀刻的工序同时进行。
3.如权利要求1或2所述的半导体装置的制造方法，其特征在于；所述无机材料含硅，所述干蚀刻使用的蚀刻气体是氟代烃气体。
4.如权利要求1或2所述的半导体装置的制造方法，其特征在于：所述含有二氧化硫气体或一氧化硫气体的气体呈等离子状态。
5.如权利要求1或2所述的半导体装置的制造方法，其特征在于：在所述抗蚀剂图形中的线宽小于或等于200nm。
6.如权利要求1或2所述的半导体装置的制造方法，其特征在于：在所述抗蚀剂图形中的抗蚀剂图形的高度与抗蚀剂图形的线宽之比大于或等于2.8。
CNB2003101207699A 2002-12-04 2003-12-04 半导体装置的制造方法 Expired - Fee Related CN1296968C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002352778 2002-12-04
JP2002352778 2002-12-04

Publications (2)

Publication Number Publication Date
CN1505103A CN1505103A (zh) 2004-06-16
CN1296968C true CN1296968C (zh) 2007-01-24

Family

ID=32376175

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101207699A Expired - Fee Related CN1296968C (zh) 2002-12-04 2003-12-04 半导体装置的制造方法

Country Status (2)

Country Link
US (1) US7119020B2 (zh)
CN (1) CN1296968C (zh)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519250B1 (ko) * 2003-12-04 2005-10-06 삼성전자주식회사 반도체 소자의 금속배선용 패턴 형성방법
US7151040B2 (en) 2004-08-31 2006-12-19 Micron Technology, Inc. Methods for increasing photo alignment margins
US7271106B2 (en) * 2004-08-31 2007-09-18 Micron Technology, Inc. Critical dimension control for integrated circuits
US7910288B2 (en) 2004-09-01 2011-03-22 Micron Technology, Inc. Mask material conversion
US7655387B2 (en) * 2004-09-02 2010-02-02 Micron Technology, Inc. Method to align mask patterns
US7115525B2 (en) * 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
JP2006186562A (ja) * 2004-12-27 2006-07-13 Sanyo Electric Co Ltd ビデオ信号処理装置
US7253118B2 (en) * 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
US7390746B2 (en) * 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
US7611944B2 (en) 2005-03-28 2009-11-03 Micron Technology, Inc. Integrated circuit fabrication
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7429536B2 (en) 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7560390B2 (en) 2005-06-02 2009-07-14 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
US7396781B2 (en) * 2005-06-09 2008-07-08 Micron Technology, Inc. Method and apparatus for adjusting feature size and position
US7541632B2 (en) * 2005-06-14 2009-06-02 Micron Technology, Inc. Relaxed-pitch method of aligning active area to digit line
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7413981B2 (en) * 2005-07-29 2008-08-19 Micron Technology, Inc. Pitch doubled circuit layout
US8123968B2 (en) * 2005-08-25 2012-02-28 Round Rock Research, Llc Multiple deposition for integration of spacers in pitch multiplication process
US7816262B2 (en) * 2005-08-30 2010-10-19 Micron Technology, Inc. Method and algorithm for random half pitched interconnect layout with constant spacing
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7829262B2 (en) 2005-08-31 2010-11-09 Micron Technology, Inc. Method of forming pitch multipled contacts
US7687342B2 (en) 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7557032B2 (en) 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US7776744B2 (en) * 2005-09-01 2010-08-17 Micron Technology, Inc. Pitch multiplication spacers and methods of forming the same
US7572572B2 (en) * 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7759197B2 (en) 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
US7416943B2 (en) 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
US7393789B2 (en) 2005-09-01 2008-07-01 Micron Technology, Inc. Protective coating for planarization
US7538858B2 (en) * 2006-01-11 2009-05-26 Micron Technology, Inc. Photolithographic systems and methods for producing sub-diffraction-limited features
US7842558B2 (en) 2006-03-02 2010-11-30 Micron Technology, Inc. Masking process for simultaneously patterning separate regions
US7476933B2 (en) 2006-03-02 2009-01-13 Micron Technology, Inc. Vertical gated access transistor
US7902074B2 (en) * 2006-04-07 2011-03-08 Micron Technology, Inc. Simplified pitch doubling process flow
US8003310B2 (en) * 2006-04-24 2011-08-23 Micron Technology, Inc. Masking techniques and templates for dense semiconductor fabrication
US7488685B2 (en) * 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
US7795149B2 (en) 2006-06-01 2010-09-14 Micron Technology, Inc. Masking techniques and contact imprint reticles for dense semiconductor fabrication
US7723009B2 (en) 2006-06-02 2010-05-25 Micron Technology, Inc. Topography based patterning
US7611980B2 (en) 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US7767365B2 (en) * 2006-08-31 2010-08-03 Micron Technology, Inc. Methods for forming and cleaning photolithography reticles
US7517804B2 (en) * 2006-08-31 2009-04-14 Micron Technologies, Inc. Selective etch chemistries for forming high aspect ratio features and associated structures
US7666578B2 (en) * 2006-09-14 2010-02-23 Micron Technology, Inc. Efficient pitch multiplication process
US8129289B2 (en) * 2006-10-05 2012-03-06 Micron Technology, Inc. Method to deposit conformal low temperature SiO2
US20080102643A1 (en) * 2006-10-31 2008-05-01 United Microelectronics Corp. Patterning method
US7648806B2 (en) * 2007-02-02 2010-01-19 Micron Technology, Inc. Phase shift mask with two-phase clear feature
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8563229B2 (en) * 2007-07-31 2013-10-22 Micron Technology, Inc. Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures
US7737039B2 (en) 2007-11-01 2010-06-15 Micron Technology, Inc. Spacer process for on pitch contacts and related structures
US7659208B2 (en) 2007-12-06 2010-02-09 Micron Technology, Inc Method for forming high density patterns
US7790531B2 (en) 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US8030218B2 (en) 2008-03-21 2011-10-04 Micron Technology, Inc. Method for selectively modifying spacing between pitch multiplied structures
US8076208B2 (en) 2008-07-03 2011-12-13 Micron Technology, Inc. Method for forming transistor with high breakdown voltage using pitch multiplication technique
US8101497B2 (en) 2008-09-11 2012-01-24 Micron Technology, Inc. Self-aligned trench formation
US8492282B2 (en) 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
US9105587B2 (en) * 2012-11-08 2015-08-11 Micron Technology, Inc. Methods of forming semiconductor structures with sulfur dioxide etch chemistries
CN105513954B (zh) * 2016-01-29 2019-01-04 上海华虹宏力半导体制造有限公司 半导体器件的形成方法
JP6759004B2 (ja) * 2016-08-29 2020-09-23 東京エレクトロン株式会社 被処理体を処理する方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2984539B2 (ja) * 1994-04-19 1999-11-29 日本電気株式会社 酸化シリコン膜のドライエッチング方法
EP0903777A4 (en) * 1997-01-21 2005-09-14 Matsushita Electric Ind Co Ltd CONFIGURATION FORMATION METHOD
US6576066B1 (en) * 1999-12-06 2003-06-10 Nippon Telegraph And Telephone Corporation Supercritical drying method and supercritical drying apparatus
US6358842B1 (en) * 2000-08-07 2002-03-19 Chartered Semiconductor Manufacturing Ltd. Method to form damascene interconnects with sidewall passivation to protect organic dielectrics
US6746961B2 (en) * 2001-06-19 2004-06-08 Lam Research Corporation Plasma etching of dielectric layer with etch profile control
US6869542B2 (en) * 2003-03-12 2005-03-22 International Business Machines Corporation Hard mask integrated etch process for patterning of silicon oxide and other dielectric materials

Also Published As

Publication number Publication date
CN1505103A (zh) 2004-06-16
US20040106257A1 (en) 2004-06-03
US7119020B2 (en) 2006-10-10

Similar Documents

Publication Publication Date Title
CN1296968C (zh) 半导体装置的制造方法
CN1139971C (zh) 具有多层布线的半导体器件的制造方法
CN1293622C (zh) 半导体器件及其制造方法
CN1187796C (zh) 利用具有至少一个等离子体预处理舱的装置组制造半导体器件的接触的方法
CN1286153C (zh) 一种用于蚀刻晶片的电介质层的方法
CN1222030C (zh) 制造具有碳化硅膜的半导体器件的方法
CN1524287A (zh) 用于蚀刻有机低k材料的特殊化学工艺
CN1245350A (zh) 半导体器件及制造该半导体器件的方法
CN101064296A (zh) 半导体装置及其制造方法
CN1831643A (zh) 改善双镶嵌蚀刻轮廓的方法
CN1614764A (zh) 半导体器件的制造方法
CN1773690A (zh) 半导体结构及其制造方法
CN101067999A (zh) 在半导体器件中制造精细图案的方法
CN1797747A (zh) 具有紫外光保护层的半导体元件及其制造方法
CN1881577A (zh) 半导体器件及其制造方法
CN1115725C (zh) 形成多级互连结构的方法
CN1305125C (zh) 半导体装置的制造方法
CN1358325A (zh) 用于有机蚀刻的侧壁钝化的方法和装置
CN1866477A (zh) 一种去除晶片表面上蚀刻残留物的方法
CN1220485A (zh) 半导体器件的制造方法
CN1661799A (zh) 半导体器件
CN1208832C (zh) 半导体器件及其制造方法
CN1469453A (zh) 电子器件及其制造方法
CN1797718A (zh) 在半导体基底的金属结构表面去除残余物的方法
CN1110066C (zh) 半导体器件生产方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070124

Termination date: 20121204