CN1290259C

CN1290259C - 返回时间短的占空比检测设备

Info

Publication number: CN1290259C
Application number: CNB031577229A
Authority: CN
Inventors: 铃木三佐男; 宫野和孝
Original assignee: Elpida Memory Inc
Current assignee: Micron Memory Japan Ltd
Priority date: 2002-08-29
Filing date: 2003-08-29
Publication date: 2006-12-13
Anticipated expiration: 2023-08-29
Also published as: US20040070435A1; JP2004088679A; US6937485B2; TWI221617B; CN1496001A; TW200405359A

Abstract

在占空比检测设备中，占空比检测电路(3A，3B)构成为具有：第一和第二节点(N₁，N₂)；负荷电流提供电路(34～37，34’～37’)，用于分别把第一和第二负荷电流提供给第一和第二节点；以及电流开关(32，33，32’，33’)，其与第一和第二节点连接。电流开关响应于第一和第二互补占空比信号(ICLKT，ICLKF)进行操作。占空比保持电路(5)构成为具有第三和第四节点(N₁’，N₂’)，用于分别接收和保持第一和第二节点的电压。将第一开关(41)连接在所述第一和第三节点之间，并且将第二开关(42)连接在第二和第四节点之间。该负荷电流提供电路由第三和第四节点的电压来控制。

Description

返回时间短的占空比检测设备

技术领域

本发明涉及一种占空比校正设备，具体涉及该占空比校正设备的占空比检测设备。

背景技术

最近，为了提高读取操作速度，已开发了双倍数据速率(DDR)型动态随机存取存储器(DRAM)装置。

在DDR型DRAM装置中，根据外部时钟信号的上升沿和下降沿来进行读取操作。因此，当把外部时钟信号变换为占空比对于读取操作方式来说是预定值的内部时钟信号时，需要一种占空比校正设备。

现有的占空比校正设备由下列电路所构成：占空比调整电路，用于接收外部时钟信号，以生成内部时钟信号；差分化电路，用于使内部时钟信号差分化，以生成第一和第二互补占空比信号；占空比检测电路，用于对第一和第二互补占空比信号的第一和第二占空比进行检测；以及占空比保持电路，用于保持第一和第二占空比，以使占空比调整电路根据所保持的第一和第二占空比来对外部时钟信号的占空比进行调整。另一方面，为了减少备用模式中的功率消耗，使占空比调整电路和差分化电路去激活，同时，占空比保持电路和占空比检测电路通过在两者之间插入的开关电路实现电气隔离。

而且，占空比检测电路的构成为：第一和第二节点；负荷电流提供电路，用于分别把第一和第二负荷电流提供给第一和第二节点；以及电流开关，其与第一和第二节点连接。该电流开关响应于第一和第二互补占空比信号进行操作。该负荷电流提供电路由第一和第二节点的电压来控制。以下将对此进行详细说明。

然而，在上述现有的占空比校正设备中，由于负荷电流提供电路由第一和第二节点的电压来控制，使得负荷电流提供电路的操作是低效率的，因而可能会进行占空比调整电路的反向调整操作，使得返回时间较长，从而使占空比校正设备不能得到保证。

发明内容

本发明的目的是提供一种能够保证占空比校正设备的操作的占空比检测设备。

根据本发明，在占空比检测设备中，占空比检测电路构成为具有：第一和第二节点；负荷电流提供电路，用于分别把第一和第二负荷电流提供给第一和第二节点；以及电流开关，其与第一和第二节点连接。该电流开关响应于第一和第二互补占空比信号进行操作。该占空比保持电路构成为具有第三和第四节点，用于分别接收和保持第一和第二节点的电压。将第一开关连接在第一和第三节点之间，并且将第二开关连接在第二和第四节点之间。该负荷电流提供电路由第三和第四节点的电压来控制。结果，即使在第一和第二开关断开(OFF)之后，由于第三和第四节点的电压，也使得负荷电流提供电路的操作总是有效的。

根据本发明，一种用于接收和校正外部时钟信号(CLK)的占空比校正设备，包括：占空比调整电路，用于接收所述外部时钟信号，并调整所述外部时钟信号的占空比，以生成内部时钟信号(ICLK)；差分化电路，其与所述占空比调整电路连接，用于差分化所述内部时钟信号，以生成第一和第二互补占空比信号(ICLKT，ICLKF)；占空比检测电路，其与所述差分化电路连接，用于检测所述第一和第二互补占空比信号的第一和第二占空比(D_T，D_F)；开关电路，其与所述占空比检测电路连接；以及占空比保持电路，其连接在所述开关电路和所述占空比调整电路之间，用于通过所述开关电路分别保持所述第一和第二占空比作为第三和第四占空比，以使所述占空比调整电路根据所述第三和第四占空比来对所述外部时钟信号的占空比进行调整，所述占空比调整电路和所述差分化电路通过接收备用信号(STB)来去激活，所述开关通过接收所述备用信号来使其断开，

所述占空比检测电路包括：第一和第二节点(N₁，N₂)；负荷电流提供电路，用于分别把第一和第二负荷电流提供给所述第一和第二节点；以及电流开关，其与所述第一和第二节点连接，所述电流开关响应于第一和第二互补占空比信号(ICLKT，ICLKF)进行操作，所述占空比保持电路包括第三和第四节点(N₁’，N₂’)，用于分别接收和保持所述第一和第二节点的所述第一和第二占空比，所述开关电路包括：第一开关，其连接在所述第一和第三节点之间；以及第二开关，其连接在所述第二和第四节点之间，

所述负荷电流提供电路分别由所述第三和第四节点的所述第三和第四占空比来控制，使得在第一和第二开关断开之后，由于第三和第四节点的占空比，使得负荷电流提供电路的操作总是有效的。

附图说明

与现有技术相比，通过参考以下附图所作的说明，将更清楚地理解本发明，在附图中：

图1是示出现有技术的占空比校正设备的方框电路图；

图2是图1的占空比检测电路、开关和占空比保持电路的详细电路图；

图3A和图3B是用于对图2的占空比检测电路、开关和占空比保持电路的操作进行说明的定时图；

图4是示出根据本发明的占空比检测设备的第一实施例的电路图；

图5是用于对图4的占空比检测电路、开关和占空比保持电路的操作进行说明的定时图；

图6是示出根据本发明的占空比检测设备的第二实施例的电路图；以及

图7是用于对图6的占空比检测电路、开关和占空比保持电路的操作进行说明的定时图。

具体实施方式

在对优选实施例进行说明之前，将参照图1、图2、图3A和图3B对现有技术的占空比校正设备进行说明。

图1示出了现有技术的占空比校正设备(参见：JP-A-2002-135105)，在图1中，占空比调整电路1接收外部时钟信号CLK，并输出内部时钟信号ICLK。

将内部时钟信号ICLK提供给差分化电路2，该差分化电路2根据内部时钟信号ICLK来生成两个互补时钟信号ICLKT和ICLKF，并把该互补时钟信号ICLKT和ICLKF发送到内部电路(未示出)。

而且，将该互补时钟信号ICLKT和ICLKF提供给占空比检测电路3，用于检测内部时钟信号ICLKT的占空比D_T和内部时钟信号ICLKF的占空比D_F。

注意，该内部时钟信号ICLKT的占空比D_T由下式来定义：D_T＝T_1H/(T_1H+T_1L)×100％

式中，T_1H表示时钟信号ICLKT的高电平的时间周期；以及T_1L表示时钟信号ICLKT的低电平的时间周期。

而且，内部时钟信号ICLKF的占空比D_F由下式来定义：D_F＝T_2H/(T_2H+T_2L)×100％

式中，T_2H表示时钟信号ICLKF的高电平的时间周期；以及T_2L表示时钟信号ICLKF的低电平的时间周期。

由占空比检测电路3检测的时钟信号ICLKT和ICLKF的占空比D_T和D_F通过开关41和42被提供给占空比保持电路5，用于存储占空比D_T和D_F。注意，每个开关41和42中均由传输门(transfer gate)电路所构成。

内部时钟信号ICLK的占空比D由下式来定义：

D＝D_T0’/(D_T0’+D_F0’)·100％

将内部时钟信号ICLK的占空比D实质上反馈给占空比调整电路1。因此，占空比调整电路1可根据在占空比保持电路5内保持的占空比D_T’和D_F’，对外部时钟信号CLK的占空比进行调整，以使内部时钟信号ICLK的占空比D接近期望的比率，例如50％，即：D_T’＝D_F’。

在图1的占空比校正设备中，为了减少备用模式中的功率消耗，把备用信号STB提供给占空比调整电路1和差分化电路2，以使占空比调整电路1和差分化电路2去激活。同时，断开开关41和42，以使即使在备用模式中，也把占空比D_T’和D_F’保持在占空比保持电路5内。

图2是图1的占空比检测电路3和占空比保持电路5的详细电路图。

在图2中，占空比检测电路3被构成为：恒流源31，其与接地端GND连接N沟道MOS晶体管32，其连接在节点N₁和恒流源31之间；N沟道MOS晶体管33，其连接在节点N₂和恒流源31之间；负荷P沟道MOS晶体管34和35，其连接在电源端子V_cc和节点N₁之间；以及负荷P沟道MOS晶体管36和37，其连接在电源端子V_cc和节点N₂之间。在此情况下，N沟道MOS晶体管32和33的栅极分别接收时钟信号ICLKT和ICLKF，以使N沟道MOS晶体管32和33与恒流源31一起形成一电流开关。另一方面，P沟道MOS晶体管34和37是二极管耦合的，而P沟道MOS晶体管35和36是交叉耦合的。

而且，在图2中，占空比保持电路5构成为具有：电容器51，其连接在节点N₁’和接地端GND之间；以及电容器52，其连接在节点N₂’和接地端GND之间。

节点N₁通过开关41与节点N₁’连接，并且节点N₂通过开关42与节点N₂’连接。

以下参照图3A和图3B，对图2的占空比检测电路3、开关41和42以及占空比保持电路5的操作进行说明。在此情况下，假定时钟信号ICLKT的占空比D_T是60％，并且时钟信号ICLKF的占空比D_F是40％。

图3A示出了当操作进入备用模式时，内部时钟信号ICLK是高电平，即：时钟信号ICLKT和ICLKF分别是高和低电平的情况。

首先，在时刻t0到时刻t1，当操作处于正常方式中时，开关41和42接通，

N₁’＝N₁

N₂’＝N₂

式中，N₁、N₂、N₁’和N₂’也分别表示在节点N₁、N₂、N₁’和N₂’的电压。

然后，在时刻t1，当操作进入备用模式，使得开关41和42断开时，尽管节点N₁’和N₂’的电压保持在相同电平时，然而节点N₁和N₂的电压由负荷晶体管34、35、36和37而增加。在此情况下，由于晶体管33断开，使得节点N₂的电压，即：晶体管35的栅极电压增加到V_cc，因而使晶体管35断开。因此，节点N₁的电压由经过二极管耦合的晶体管34增加到V_cc-|V_thp|，式中，V_thp表示P沟道MOS晶体管34的阈值电压。

然后，在时刻t2，操作再次进入正常模式，使得开关41和42接通。结果，节点N₁’和N₂’的电压分别与节点N₁和N₂的电压重合。

最后，在时刻t3，电压N₁’(＝N₁)和N₂’(＝N₂)分别接近由占空比D_T和D_F确定的对应值。

在图3A中，在时刻t2到时刻t3，由于节点N₂的电压总是大于节点N₁的电压，因而节点N₂’的电压总是大于节点N₁’的电压。这决不会招致占空比调整电路1的反向调整操作。结果，返回时间T1是相对较小。

图3B示出了当操作进入备用模式时，内部时钟信号ICLK是低电平，即：时钟信号ICLKT和ICLKF分别是低电平和高电平时的情况。

首先，在时刻t0到时刻t1，当操作处于正常模式中时，开关41和42接通，

N₁’＝N₁

N₂’＝N₂

然后，在时刻t1，当操作进入备用模式，使得开关41和42断开时，尽管节点N₁’和N₂’的电压保持在相同的电平，然而节点N₁和N₂的电压由负荷晶体管34、35、36和37增加。在此情况下，由于晶体管32断开，使得节点N₁的电压，即：晶体管36的栅极电压增加到V_cc，使得晶体管36断开。因此，节点N₂的电压由经过二极管耦合的晶体管37增加到V_cc-|V_thp|，式中，V_thp是P沟道MOS晶体管37的阈值电压。

然后，在时刻t2，操作再次进入正常方式，使得开关41和42接通。结果，节点N₁’和N₂’的电压分别与节点N₁和N₂的电压重合。

在图3B中，在时刻t2后，当节点N₂的电压与节点N₁的电压交叉时，如图3B中的X所示，节点N₂’的电压可能会小于节点N₁’的电压。这将招致占空比调整电路1的反向调整操作。结果，返回时间T2是相对地大。因此，图1的占空比校正设备的操作不能得到保证。

注意，为了消除由图3B中的X所示的电压反向部分，可使每个负荷晶体管34～37中的栅极电容较小，而使每个电容器51和52中的电容较大。然而，在此情况下，进入正常状态要花较长的时间。

图4示出了根据本发明的占空比检测设备的第一实施例，在图4中，图2的占空比检测电路由占空比检测设备3A来替代。占空比检测电路3A与图2的占空比检测电路3相同，只不过晶体管34和36的栅极与节点N₁’连接，并且晶体管35和37的栅极与节点N₂’连接。结果，即使在开关41和42断开之后，所有的负荷晶体管34、35、36和37也总是处于接通状态。

以下参照图5，对图4的占空比检测电路3A、开关41和42以及占空比保持电路5的操作进行说明。在此情况下，假定时钟信号ICLKT的占空比D_T是60％，并且时钟信号ICLKF的占空比D_F是40％。

图5示出了当操作进入备用模式时，内部时钟信号ICLK是高电平，即：时钟信号ICLKT和ICLKF分别是高电平和低电平的情况。

N₁’＝N₁

N₂’＝N₂

然后，在时刻t1，当操作进入备用模式，使得开关41和42断开时，尽管节点N₁’和N₂’的电压保持在相同的电平，然而节点N₁和N₂的电压由负荷晶体管34、35、36和37增加到V_cc。在此情况下，即使当晶体管33断开时，晶体管35依靠节点N₂’的电压而接通。因此，将节点N₁的电压增加到V_cc。

在图5中，在时刻t2到时刻t3，由于节点N₂的电压总是大于或等于节点N₁的电压，因而节点N₂’的电压也总是大于或等于节点N₁’的电压。这决不会招致占空比调整电路1的反向调整操作。因此，决不会生成由图3B中的X所示的电压反向部分。结果，返回时间T3相对较小。因此，图1的占空比校正设备的操作能得到保证。

注意，当操作进入备用模式时，即使内部时钟信号ICLK是低电平，操作也与图5所示的操作类似，这是因为负荷晶体管34、35、36和37总是在备用模式中接通，而与时钟信号ICLKT和ICLKF的状态无关。

图6示出了根据本发明的占空比校正设备的第二实施例，在图6中，图4的占空比检测电路3A由占空比检测电路3B来替代，其中，图4的恒流源31、N沟道MOS晶体管32和33以及P沟道MOS晶体管34、35、36和37分别由恒流源31’、P沟道MOS晶体管32’和33’以及N沟道MOS晶体管34’、35’、36’和37’来替代。即使在图6中，晶体管34’和36’的栅极也与节点N₁’连接，并且晶体管35’和37’的栅极也与节点N₂’连接。结果，即使在开关41’和42’断开之后，所有负荷晶体管34’、35’、36’和37’也总是处于接通状态。

以下参照图7，对图6的占空比检测电路3B、开关41和42以及占空比保持电路5的操作进行说明。在此情况下，假定时钟信号ICLKT的占空比D_T是60％，并且时钟信号ICLKF的占空比D_F是40％。

图7示出了当操作进入备用模式时，内部时钟信号ICLK是高电平，即：时钟信号ICLKT和ICLKF分别是高电平和低电平的情况。

N₁’＝N₁

N₂’＝N₂

然后，在时刻t1，当操作进入备用模式，使得开关41和42断开时，尽管节点N₁’和N₂’的电压保持在相同的电平，然而节点N₁和N₂的电压由负荷晶体管34’、35’、36’和37’减少到地电压(GND)。在此情况下，即使当晶体管32’断开时，晶体管35’也依靠节点N₁’的电压接通。因此，将节点N₂的电压减少到地(GND)。

在图7中，在时刻t2到时刻t3，由于节点N₂的电压总是大于或等于节点N₁的电压，因而节点N₂’的电压也总是大于或等于节点N₁’的电压。这决不会招致占空比调整电路1的反向调整操作。因此，决不会生成由图3B中的X所示的电压反向部分。结果，返回时间T4较相对较短。因此，图1的占空比校正设备的操作能得到保证。

注意，当操作进入备用模式时，即使内部时钟信号ICLK上低电平，操作也与图7所示的操作类似，这是因为负荷晶体管34’、35’、36’和37’在备用模式期间总是接通的，而与时钟信号ICLKT和ICLKF的状态无关。

如上所述，根据本发明，由于决不会生成电压反向部分，因而返回时间可较短，并且占空比校正设备的操作能得到保证。

Claims

1.一种占空比检测设备，包括：

占空比检测电路(3A，3B)，其包括：第一和第二节点(N₁，N₂)；负荷电流提供电路(34～37，34’～37’)，用于分别把第一和第二负荷电流提供给所述第一和第二节点；以及电流开关(32，33，32’，33’)，其与所述第一和第二节点连接，所述电流开关响应于第一和第二互补占空比信号(ICLKT，ICLKF)进行操作；

占空比保持电路(5)，其包括第三和第四节点(N₁’，N₂’)，用于分别接收和保持所述第一和第二节点的电压；

第一开关(41)，其连接在所述第一和第三节点之间；以及

第二开关(42)，其连接在所述第二和第四节点之间，

所述负荷电流提供电路由所述第三和第四节点的电压来控制，使得在第一和第二开关断开之后，由于第三和第四节点的电压，使得负荷电流提供电路的操作总是有效的。

2.根据权利要求1所述的占空比检测设备，其中，所述负荷电流提供电路包括：

第一P沟道MOS晶体管(34)，其连接在第一电源端子(V_cc)和所述第一节点之间，并且把栅极与所述第三节点连接；

第二P沟道MOS晶体管(35)，其连接在所述第一电源端子和所述第一节点之间，并且把栅极与所述第四节点连接；

第三P沟道MOS晶体管(36)，其连接在所述第一电源端子和所述第一节点之间，并且把栅极与所述第三节点连接；以及

第四P沟道MOS晶体管(37)，其连接在所述第一电源端子和所述第一节点之间，并且把栅极与所述第四节点连接，

所述电流开关包括：

恒流源(31)，其与第二电源端子(GND)连接；

第一N沟道MOS晶体管(32)，其连接在所述第一节点和所述恒流源之间，并具有栅极，用于接收所述第一互补占空比信号；以及

第二N沟道MOS晶体管(33)，其连接在所述第二节点和所述恒流源之间，并具有栅极，用于接收所述第二互补占空比信号。

3.根据权利要求1所述的占空比检测设备，其中，所述负荷电流提供电路包括：

第一N沟道MOS晶体管(34’)，其连接在第一电源端子(GND)和所述第一节点之间，并且把栅极与所述第三节点连接；

第二N沟道MOS晶体管(35’)，其连接在所述第一电源端子和所述第一节点之间，并且把栅极与所述第四节点连接；

第三N沟道MOS晶体管(36)，其连接在所述第一电源端子和所述第一节点之间，并且把栅极与所述第三节点连接；以及

第四N沟道MOS晶体管(37)，其连接在所述第一电源端子和所述第一节点之间，并且把栅极与所述第四节点连接，

所述电流开关包括：

恒流源(31’)，其与第二电源端子(V_cc)连接；

第一P沟道MOS晶体管(32’)，其连接在所述第一节点和所述恒流源之间，并具有栅极，用于接收所述第一互补占空比信号；以及

第二P沟道MOS晶体管(33’)，其连接在所述第二节点和所述恒流源之间，并具有栅极，用于接收所述第二互补占空比信号。

4.根据权利要求1所述的占空比检测设备，其中，所述占空比保持电路包括第一和第二电容器(51，52)，所述第一和第二电容器(51，52)的一端分别与所述第三和第四节点连接，而另一端连接到地。

5.一种用于接收和校正外部时钟信号(CLK)的占空比校正设备，包括：

占空比调整电路(1)，用于接收所述外部时钟信号，并调整所述外部时钟信号的占空比，以生成内部时钟信号(ICLK)；

差分化电路(2)，其与所述占空比调整电路连接，用于差分化所述内部时钟信号，以生成第一和第二互补占空比信号(ICLKT，ICLKF)；

占空比检测电路(3A，3B)，其与所述差分化电路连接，用于检测所述第一和第二互补占空比信号的第一和第二占空比(D_T，D_F)；

开关电路(41，42)，其与所述占空比检测电路连接；以及

占空比保持电路(5)，其连接在所述开关电路和所述占空比调整电路之间，用于通过所述开关电路分别保持所述第一和第二占空比作为第三和第四占空比，以使所述占空比调整电路根据所述第三和第四占空比来对所述外部时钟信号的占空比进行调整，

所述占空比调整电路和所述差分化电路通过接收备用信号(STB)来去激活，所述开关通过接收所述备用信号来使其断开，

所述占空比检测电路(3A，3B)包括：

第一和第二节点(N₁，N₂)；

负荷电流提供电路(34～37，34’～37’)，用于分别把第一和第二负荷电流提供给所述第一和第二节点；以及

电流开关(32，33，32’，33’)，其与所述第一和第二节点连接，所述电流开关响应于第一和第二互补占空比信号(ICLKT，ICLKF)进行操作，

所述占空比保持电路(5)包括第三和第四节点(N₁’，N₂’)，用于分别接收和保持所述第一和第二节点的所述第一和第二占空比，

所述开关电路包括：

第一开关(41)，其连接在所述第一和第三节点之间；以及

第二开关(42)，其连接在所述第二和第四节点之间，

6.根据权利要求5所述的占空比校正设备，其中，所述负荷电流提供电路包括：

所述电流开关包括：

恒流源(31)，其与第二电源端子(GND)连接；

7.根据权利要求5所述的占空比校正设备，其中，所述负荷电流提供电路包括：

所述电流开关包括：

恒流源(31’)，其与第二电源端子(V_cc)连接；

8.根据权利要求5所述的占空比校正设备，其中，所述占空比保持电路包括第一和第二电容器(51，52)，所述第一和第二电容器(51，52)的一端分别与所述第三和第四节点连接，而另一端连接到地。