CN1268976C - 薄膜晶体管阵列衬底及其制造方法 - Google Patents
薄膜晶体管阵列衬底及其制造方法 Download PDFInfo
- Publication number
- CN1268976C CN1268976C CNB031600247A CN03160024A CN1268976C CN 1268976 C CN1268976 C CN 1268976C CN B031600247 A CNB031600247 A CN B031600247A CN 03160024 A CN03160024 A CN 03160024A CN 1268976 C CN1268976 C CN 1268976C
- Authority
- CN
- China
- Prior art keywords
- cushion
- ion
- film transistor
- layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 179
- 239000010409 thin film Substances 0.000 title claims abstract description 93
- 238000000034 method Methods 0.000 title claims abstract description 46
- 150000002500 ions Chemical class 0.000 claims abstract description 89
- 239000004065 semiconductor Substances 0.000 claims abstract description 57
- 239000005361 soda-lime glass Substances 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims abstract description 21
- 239000011521 glass Substances 0.000 claims description 96
- 241000370738 Chlorion Species 0.000 claims description 25
- -1 phosphonium ion Chemical class 0.000 claims description 21
- 239000003990 capacitor Substances 0.000 claims description 19
- 239000011574 phosphorus Substances 0.000 claims description 18
- 229910052698 phosphorus Inorganic materials 0.000 claims description 18
- 239000012212 insulator Substances 0.000 claims description 17
- 238000009826 distribution Methods 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000004568 cement Substances 0.000 claims description 6
- 239000002131 composite material Substances 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 5
- 239000012530 fluid Substances 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 claims 4
- 238000001312 dry etching Methods 0.000 claims 4
- 238000002513 implantation Methods 0.000 claims 4
- 238000000992 sputter etching Methods 0.000 claims 4
- 230000005764 inhibitory process Effects 0.000 claims 1
- 230000003472 neutralizing effect Effects 0.000 claims 1
- 239000012535 impurity Substances 0.000 abstract description 21
- 230000000694 effects Effects 0.000 abstract description 9
- 238000006386 neutralization reaction Methods 0.000 abstract description 5
- 238000005247 gettering Methods 0.000 abstract 1
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 103
- 229910021417 amorphous silicon Inorganic materials 0.000 description 14
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 13
- 239000002019 doping agent Substances 0.000 description 13
- 230000004888 barrier function Effects 0.000 description 11
- 230000000452 restraining effect Effects 0.000 description 11
- 230000008021 deposition Effects 0.000 description 10
- 239000010408 film Substances 0.000 description 10
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 229910004205 SiNX Inorganic materials 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 7
- 239000011734 sodium Substances 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 5
- 239000005995 Aluminium silicate Substances 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 4
- PZZYQPZGQPZBDN-UHFFFAOYSA-N aluminium silicate Chemical compound O=[Al]O[Si](=O)O[Al]=O PZZYQPZGQPZBDN-UHFFFAOYSA-N 0.000 description 4
- 229910000323 aluminium silicate Inorganic materials 0.000 description 4
- 235000012211 aluminium silicate Nutrition 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 4
- 229910052801 chlorine Inorganic materials 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052700 potassium Inorganic materials 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 229910052708 sodium Inorganic materials 0.000 description 4
- 238000006356 dehydrogenation reaction Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000003513 alkali Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910001415 sodium ion Inorganic materials 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 241001062009 Indigofera Species 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- 229910018557 Si O Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000027455 binding Effects 0.000 description 1
- 238000009739 binding Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004567 concrete Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
Abstract
本发明公开了一种薄膜晶体管阵列衬底及其制造方法，在使用钠钙玻璃作为衬底的情况下能够利用吸收效应或中和作用防止衬底中所含的流动离子渗入半导体层。该方法包括在衬底上形成一个缓冲层；在缓冲层中掺杂杂质离子；并且在缓冲层上形成一个象素电极和一个包括半导体层的薄膜晶体管。
Description
本申请要求享有2002年12月28日申请的第2002-85735号和2003年4月21日申请的第2003-24982号韩国专利申请的权益，相对于本申请所涉及的所有目的而言，上述申请引作本申请的参考。
技术领域
本发明涉及一种液晶显示(LCD)器件，具体涉及一种薄膜晶体管阵列衬底及其制造方法，在使用低端玻璃(Low End Glass)制作衬底的情况下能够利用吸收效应或中和作用防止衬底中所含的流动离子渗入半导体层。
背景技术
随着信息社会的发展，对各种显示器件的需求不断增加。因此，人们付出许多努力研发各种平板显示器件，例如有液晶显示器(LCD)、等离子体显示面板(PDP)、电致发光显示器(ELD)和真空荧光显示器(VFD)。在各种类型设备的显示器中已经使用了某些类型的平板显示器件。
在各种平板显示器件中，液晶显示(LCD)器件因其重量轻，尺寸薄以及功耗低的优质特性而得到了广泛的应用。LCD器件因此而替代了阴极射线管(CRT)。除了笔记本电脑用的显示器等移动式LCD器件之外，还开发了计算机监视器用和电视机用可接收和显示广播信号的LCD器件。
普通LCD器件包括一个用来显示图像的LCD面板和用来对LCD面板提供驱动信号的驱动器。LCD面板包括粘接到一起的第一和第二玻璃衬底，在二者之间有一个间隙，以及注入第一和第二玻璃衬底之间的一个液晶层。
第一玻璃衬底(TFT阵列衬底)包括多条栅极和数据线，多个象素电极，和多个薄膜晶体管。在第一玻璃衬底上沿一个方向按固定间隔形成多个栅极线，并在与多个栅极线基本垂直的方向上按固定间隔形成多个数据线。然后在彼此交叉的多条栅极和数据线所限定的象素区内按矩阵布局形成多个象素电极。按照栅极线上的信号切换多个薄膜晶体管，将数据线上的信号发送到各个象素电极。第二玻璃衬底(滤色器衬底)包括一个黑底矩阵层，防止光泄漏到第一衬底的象素区以外的区域，显示彩色的R/G/B(红/绿/蓝)滤色层，以及一个显示图像的公共电极。
接着，用垫片在第一和第二玻璃衬底之间保持一个间隙，并且用具有一个液晶注入口的密封构图将第一和第二衬底粘接到一起。在此时用液晶注入方法形成液晶层，在第一和第二玻璃衬底之间的间隙保持真空状态的同时，将液晶注入口浸入到一个含液晶的容器中。也就是说，借助渗透作用将液晶注入第一和第二衬底之间，然后用一种密封剂密封液晶注入口。
同时，LCD器件的衬底是用透明玻璃衬底形成的。透明玻璃衬底应是不含碱、耐热和耐化学性的。更具体地说，透明玻璃衬底的碱元素会造成薄膜晶体管变劣，因而需要完全清除透明玻璃衬底中如钠或钾族材料的碱元素。而且，还要在衬底上执行多个半导体工艺步骤的过程中将衬底反复加热和冷却。从这一点来看，为了在加热或冷却玻璃衬底的情况下稳定衬底的尺寸，在衬底中获得耐热特性很重要。另外，为了在衬底上形成显示操作所需的驱动器件，还需要对金属或氧化物进行蚀刻的步骤。衬底必须获得对金属或氧化物蚀刻剂的稳定性。
在采用玻璃衬底制作器件时，按照以下的制作方法可以采用各种类型的玻璃衬底。
例如，在300℃以下的低温制作一种简单矩阵型LCD器件，上述LCD器件的上、下玻璃衬底是用廉价的低端玻璃组中的钠钙玻璃形成的。然而，对于具有多晶硅型薄膜晶体管的有源矩阵型LCD面板来说，要对上、下玻璃衬底执行300℃以上的高温处理。因此，上、下玻璃衬底是用对热损伤或温度变化具有很强耐力和耐蚀刻特性的铝-硅酸盐玻璃形成的。铝-硅酸盐玻璃比钠钙玻璃要贵三倍。因此，随着LCD器件尺寸的增大，制作如衬底等材料的成本很高。
下表中按照玻璃衬底的种类给出了钠离子的剩余量。
[表1]
| 结构 | 玻璃衬底种类 | ||
| 铝-硅酸盐玻璃 | 钠钙玻璃 | ||
| n+/SiNx/GLS(250℃) | a-Si:H | 1.3×10-3 | 1.9×10-2 |
| SiNx | 2.1×10-3 | 2.6×10-2 | |
| n+/SiNx/BCB/GLS(250℃) | a-Si:H | 5.5×10-4 | 1.8×10-3 |
| SiNx | 1.4×10-3 | 3.0×10-3 | |
| BCB(Na/C) | 2.2×10-3 | 6.7×10-2 | |
| ITO/GLS | ITO(Na/In) | 8.5×10-3 | 5.3×10-2 |
| GLS | Glass | 3.2×10-1 | 3.6 |
| n+/SiNx/GLS(320℃) | a-Si:H | 7.3×10-4 | 1.3×10-2 |
| SiNx | -- | -- |
如表1中所示，对于低端玻璃例如是钠钙玻璃而言，各种玻璃衬底与铝-硅酸盐玻璃相比含有大量的钠离子。即使改变钠钙玻璃的热处理温度，钠离子的数量也几乎不会减少。事实上，因为半导体层获得了TFT器件特性，因此残留在半导体层(在硬化成多晶硅之前是a-Si:H)上的流动离子的数量是最严重的问题。
为此可以在简单矩阵型LCD器件中形成钠钙玻璃的衬底，因为在玻璃衬底上形成的氮化硅层SiNx的缓冲层中可能含有流动离子。然而，对于需要高温处理的具有非晶硅型薄膜晶体管的有源矩阵型LCD面板，因为有大量的流动离子，不可能使用缓冲层作为一个阻挡层(势垒)，，所以，钠钙玻璃不能用做有源型LCD面板中的衬底。
以下要参照附图描述一种按照现有技术制作LCD器件的薄膜晶体管阵列衬底的方法。
图1的截面图表示按照现有技术的LCD器件中在低端玻璃上的一个半导体层。图2的截面图表示渗入半导体层的低端玻璃的流动离子。
如图1所示，在按照现有技术的LCD器件中，在玻璃衬底11上形成一个缓冲层12。缓冲层12作为一个阻挡层。然后在阻挡层12上按岛状形状形成一个半导体层13。缓冲层12防止玻璃衬底11的流动离子渗入半导体层13。
尽管图中没有表示，在包括半导体层13的缓冲层12上沉积一个栅极绝缘层，并在其预定区域内形成一个栅极。接着在玻璃衬底11的整个表面上形成一个层间绝缘层，再形成源极/漏极并连接到半导体层13的杂质区，由此形成一个薄膜晶体管。然后形成一个象素电极并连接到漏极，这样就制成了一个薄膜晶体管阵列衬底。
然而，如图2所示，在钠离子Na+流入玻璃衬底11的情况下，缓冲层12不能起到阻挡层的作用防止流动离子渗入半导体层13。特别是对于含有大量流动离子的低端玻璃，缓冲层12不能起到阻挡层的作用防止流动离子渗入半导体层13。这样，栅极门限电压就会因流动离子渗入半导体层13而上升。
按照现有技术制作薄膜晶体管阵列衬底的方法具有以下缺点。新型的薄膜晶体管是在200℃以下的低温环境中制作的，对热损伤和温度变化的要求可以降低。因此，如果衬底能满足除耐热要求之外的要求，钠钙玻璃就能用做LCD器件的衬底。之所以希望用钠钙玻璃作为衬底是因为钠钙玻璃便宜。钠钙玻璃成本只有铝一硅酸盐玻璃的三分之一。因此，在使用钠钙玻璃的衬底时，如果有可能防止半导体层受到玻璃中流动离子和杂质的污染，LCD器件的制作成本就有望大大降低。然而，在半导体层和衬底之间形成的缓冲层不能起到阻挡层的作用，衬底的流动离子就可能会渗入半导体层。这样形成的薄膜晶体管的栅极门限电压会增大。
发明内容
本发明的目的在于提供一种薄膜晶体管阵列衬底及其制造方法，能够基本上消除因现有技术的局限和缺点造成的一个或多个问题。
本发明的优点在于提供了一种薄膜晶体管阵列衬底及其制造方法，在使用低端玻璃作为衬底时，有可能利用吸收效应或中和作用防止衬底中所含的流动离子渗入半导体层。
本发明的其它特征和优点将在下面的说明中给出，其中一部分特征和优点可以由本领域的普通技术人员从说明书中明显得出或是通过本发明的实践而得到。通过在文字说明部分、权利要求书以及附图中特别指出的结构，可以实现和获得本发明的目的和其它优点。
为了按照本发明的意图实现上述目的和其它优点，作为具体和概括的描述，一种薄膜晶体管阵列衬底的制作方法包括，在衬底上形成一个缓冲层；在缓冲层中掺杂杂质离子，从而在缓冲层中形成用于防止流动离子渗入缓冲层的层；并且在缓冲层上形成一个象素电极和一个包括半导体层的薄膜晶体管，其中杂质离子为磷离子或氯离子。
例如，如果衬底是钠钙玻璃，就用至少一种氧化硅层，氮化硅层，氮氧化硅层和有机绝缘层形成缓冲层。杂质离子可以是磷离子，并在缓冲层表面上形成一个磷硅玻璃层，用掺杂的磷离子吸收从外部渗入缓冲层的流动离子。杂质离子也可以是氯离子，并且在缓冲层与钠钙玻璃之间的界面中形成一个反应层，用掺杂的氯离子中和从外部渗入缓冲层的流动离子。
按照本发明的另一方面，一种薄膜晶体管阵列衬底包括，一个玻璃衬底；玻璃衬底上的第一缓冲层；第一缓冲层上的第二缓冲层；玻璃衬底表面与第二缓冲层外表面之间的一个反应层，以防止流动离子渗入第一缓冲层或第二缓冲层；以及第二缓冲层上的薄膜晶体管阵列，所述薄膜晶体管阵列具有至少一个半导体层，一个薄膜晶体管，和一个象素电极，其中反应层是通过在第一/第二缓冲层中安置磷离子或氯离子而形成的。可以用一个磷硅玻璃层形成阻挡层，而第一和第二缓冲层可以是氮化硅层，氧化硅层，氮氧化硅层和有机绝缘层中的一种。
很显然，上面对本发明的一般性描述和下面的详细说明都是示例性和解释性的，其意在对本发明的权利要求作进一步解释。
附图说明
本申请所包含的附图用于进一步理解本发明，其与本申请相结合并构成本申请的一部分，所述附图表示本发明的实施例并与说明书一起解释本发明的原理。在附图中：
图1的截面图表示按照现有技术的LCD器件中在低端玻璃上的一个半导体层；
图2的截面图表示渗入半导体层中的低端玻璃的流动离子；
图3A的截面图表示按照本发明的第一实施例制作薄膜晶体管阵列衬底的一种方法；
图3B的截面图表示按照本发明第一实施例的薄膜晶体管阵列衬底；
图4A的截面图表示按照本发明的第二实施例制作薄膜晶体管阵列衬底的一种方法；
图4B的截面图表示按照本发明第二实施例的薄膜晶体管阵列衬底；
图5的截面图示意性表示按照本发明的第三实施例制作薄膜晶体管阵列衬底的一种方法；
图6的截面图示意性表示按照本发明的第四实施例制作薄膜晶体管阵列衬底的一种方法；
图7的截面图示意性表示按照本发明的第五实施例制作薄膜晶体管阵列衬底的一种方法；
图8的截面图表示在低端玻璃上的一种顶部栅极型薄膜晶体管，按照本发明第一到第五实施例当中的一个实施例对其执行流动离子处理；以及
图9的截面图表示在低端玻璃上的一种底部栅极型薄膜晶体管，按照本发明第一到第五实施例当中的一个实施例对其执行流动离子处理。
具体实施方式
现在将详细说明本发明的实施例，所述实施例的实例示于附图中。在可能的情况下，对所有附图中相同或类似的部件都采用相同的标号。
以下要参照附图来描述一种薄膜晶体管阵列衬底及其制作方法。
图3A的截面图表示按照本发明的第一实施例制作薄膜晶体管阵列衬底的一种方法。按照本发明的第一实施例制作薄膜晶体管阵列衬底的方法包括以下步骤，在低端玻璃制成的衬底21上形成第一缓冲层22，在第一缓冲层22上掺杂磷离子41，并在第一缓冲层22上形成第二缓冲层23。然后在第二缓冲层23上形成一个象素电极(未示出)和包括一个半导体层24的薄膜晶体管(未示出)，这样就制成了薄膜晶体管阵列衬底。磷离子41的掺杂步骤也可以在形成第二缓冲层23之后执行。
低端玻璃可以是钠钙玻璃。而且，还可以在第一和第二缓冲层22和23之间的界面上形成一个磷硅玻璃层，用掺杂的磷离子吸收流动离子。因此，磷硅玻璃层作为一个阻挡层，利用吸收效应防止流动离子例如是玻璃衬底的Na+离子流入半导体层。流动离子例如是Na+离子被分散在衬底21和第一缓冲层22内。
可以用磷离子41的掺杂步骤在第一缓冲层22的表面上形成磷硅玻璃层，它起到阻挡层的作用，在热处理或是形成包括半导体层24的薄膜晶体管的步骤中防止流动离子渗入半导体层24。而且，由于在第一缓冲层22的表面上形成磷硅玻璃层，还可以在第一缓冲层上另外形成第二缓冲层23。如果直接在第一缓冲层22上形成半导体层24，没有与磷离子发生反应的流动离子就容易流入半导体层24。此时可以用BCB族的氮化硅层SiNx，氧化硅层，氮氧化硅层或是有机绝缘层形成第一和第二缓冲层22和23。
图3B的截面图表示按照本发明第一实施例用上述方法制作的薄膜晶体管阵列衬底。按照本发明第一实施例的薄膜晶体管阵列衬底可以包括低端玻璃衬底21，低端玻璃衬底21上的第一缓冲层22，在第一缓冲层上作为阻挡层的磷硅玻璃衬底100，磷硅玻璃衬底100上的第二缓冲层23，第二缓冲层23上的半导体层24，以及包括薄膜晶体管和象素电极的薄膜晶体管阵列(未示出)。
图4A的截面图表示按照本发明的第二实施例制作薄膜晶体管阵列衬底的一种方法。按照本发明的第二实施例制作薄膜晶体管阵列衬底的方法包括以下处理步骤，在低端玻璃制成的衬底21上形成缓冲层31，在缓冲层31中掺杂氯离子51，并且在缓冲层31上形成含半导体层24的象素电极(未示出)和薄膜晶体管(未示出)。低端玻璃可以采用钠钙玻璃，并利用掺杂的氯离子在衬底21和缓冲层31的界面上形成一个反应层，在反应层内衬底21中所含的流动离子被中和。因此，通过掺杂氯离子可以在衬底21的界面上形成反应层，由此反应层作为阻挡层防止流动离子渗入半导体层24。这样就有可能防止器件特性变差。可以用BCB族的氮化硅层SiNx，氧化硅层，氮氧化硅层或是有机绝缘层形成缓冲层31。
按照本发明第二实施例用氯离子注入方法制作薄膜晶体管阵列衬底的方法与本发明第一实施例的不同之处是在衬底21表面上形成反应层。这样就不需要另外形成缓冲层来防止流动离子渗入半导体层。
图4B的截面图表示按照本发明第二实施例用图4A上述方法制作的薄膜晶体管阵列衬底，。如图4B所示，按照本发明第二实施例的薄膜晶体管阵列衬底包括低端玻璃衬底21，低端玻璃衬底21上的缓冲层31，处在低端玻璃衬底21与缓冲层31界面上的离子反应层200，缓冲层31上的半导体层24，以及包括薄膜晶体管和象素电极(未示出)的薄膜晶体管阵列。
如上所述，可以通过氯离子与缓冲层31的反应形成离子反应层200，并且可以用氧化硅层，氮化硅层，氮氧化硅层或是有机绝缘层形成缓冲层31。
图5的截面图表示按照本发明的第三实施例制作薄膜晶体管阵列衬底的一种方法。制作薄膜晶体管阵列衬底的方法包括以下步骤，在低端玻璃制成的衬底510上形成第一缓冲层520，在第一缓冲层520上形成第二缓冲层530，在第二缓冲层530上掺杂诸如磷或氯离子等杂质，并且在第二缓冲层530上形成象素电极(未示出)和具有半导体层540的薄膜晶体管(未示出)。
如上所述，如果是在形成第一和第二缓冲层520和530之后掺杂磷或氯离子，磷或氯离子会按照高斯分布分散到整个第一和第二缓冲层520和530中。因此，如果所执行的杂质掺杂步骤能使得高斯分布的尖峰位于第一和第二缓冲层520和530之间的界面上，就能在第一和第二缓冲层520和530之间的界面中形成磷或氯离子的杂质层(未示出)。杂质层能防止流动离子例如是Na或K流动。
形成第一和第二缓冲层520和530的材料可以与本发明第一和第二实施例中衬底和缓冲层的材料相同。按照本发明第三实施例的薄膜晶体管阵列衬底制作方法，第一和第二缓冲层520和530是用氧化硅层形成的。如果是掺杂磷离子，杂质层就是由第一和第二缓冲层520和530之间的磷硅玻璃形成的，因为P-Si-O的非晶体组合与玻璃结构是相同的。
图6的截面图表示按照本发明的第四实施例制作薄膜晶体管阵列衬底的一种方法。制作薄膜晶体管阵列衬底的方法包括以下步骤：在低端玻璃制成的衬底610上形成第一缓冲层620，在第一缓冲层620的上表面上形成一个反应层630，通过在第一缓冲层620的上表面上用等离子气体例如是磷或氯执行等离子体处理来防止流动离子例如是Na或K流动，在反应层630上形成第二缓冲层640，并且在第二缓冲层640上形成象素电极(未示出)和具有半导体层650的薄膜晶体管(未示出)。
在第一缓冲层620的上表面上执行等离子体处理时，包括磷或氯的等离子气体渗入第一缓冲层620的深度在50以下。按照本发明的第四实施例制作薄膜晶体管阵列衬底的方法中，可以用本发明第一，第二和第三实施例中衬底和缓冲层的相同材料形成第一和第二缓冲层620和640。
图7的截面图示意性表示按照本发明的第五实施例制作薄膜晶体管阵列衬底的一种方法。制作薄膜晶体管阵列衬底的方法包括以下步骤，在低端玻璃制成的衬底710上形成缓冲层720，在缓冲层720上掺杂诸如磷或氯离子等杂质，并且在缓冲层720上形成象素电极(未示出)和具有半导体层730的薄膜晶体管(未示出)。
如上所述，如果是在衬底710上形成缓冲层720之后掺杂磷或氯离子，磷或氯离子按照高斯分布散布到整个衬底710和缓冲层720上。因此，如果所执行的杂质掺杂步骤能使得高斯分布的尖峰位于衬底710与缓冲层720之间的界面上，就能在衬底710与缓冲层720之间的界面上形成磷或氯离子的杂质层(未示出)。杂质层能防止流动离子例如是Na或K流动。可以用本发明第一，第二，第三和第四实施例中衬底和缓冲层的相同材料形成衬底710和缓冲层720。
以下要描述按照本发明用上述低端玻璃衬底制作包括薄膜晶体管的一个薄膜晶体管阵列衬底的一种方法。
图8的截面图示意性表示在低端玻璃上的一种顶部栅极型薄膜晶体管，按照本发明第一到第五实施例当中的一个实施例对其执行流动离子处理。在衬底21上沉积一个缓冲层22。在缓冲层22中掺杂磷或氯离子41或51之后，在缓冲层22上沉积一层非晶硅a-Si:H。在掺杂磷离子时，可以另外在缓冲层22上形成第二缓冲层(未示出)。然后用激光器对沉积的非晶硅a-Si:H执行脱氢处理，结晶成多晶硅。接着对多晶硅构图形成一个半导体层24，作为各个薄膜晶体管(TFT)的有源层。然后在半导体层24的整个表面上沉积栅极绝缘层25，并在栅极绝缘层25上沉积一个金属层。随后选择性除去一部分金属层，在半导体层24的预定部位上方形成TFT的栅极26。
接着在衬底的整个表面上沉积第一光刻胶层，并通过曝光和显影处理形成一个用于高浓度掺杂的n-型(n+)杂质离子注入的掩模(未示出)。通过掩模注入高浓度掺杂的n-型杂质离子，从而在半导体层24上对应着n-型TFT区和低浓度掺杂的漏极(LDD)n-型TFT区形成高浓度掺杂的n-型杂质区24a。也就是说，第一掩模(未示出)是形成在p-型TFT区上，覆盖p-型TFT区的整个表面，而第二掩模(未示出)被形成在LDD n-型TFT区上，第二掩模(未示出)比栅极26要宽。在栅极绝缘层25上形成的第二掩模具有一定宽度，适合覆盖后续步骤中形成的栅极26和LDD区。栅极26还用做n-型TFT区内的掩模，并且在栅极26两侧的半导体层24中形成高浓度掺杂的n-型杂质区24a。常用的n-型离子材料是PH3。
随后除去第一和第二掩模。沉积第二光刻胶层，然后对其执行曝光和显影处理，形成用于高浓度掺杂的p-型(p+)杂质离子注入的第三掩模(未示出)。然后通过第三掩模注入高浓度掺杂的p-型杂质离子，从而在半导体层24上对应着p-型TFT区形成高浓度掺杂的p-型杂质区24b。第三掩模(未示出)覆盖n-型TFT区和LDD n-型TFT区的整个表面，然后用栅极26作为掩模在p-型TFT区内执行高浓度掺杂的p-型杂质离子注入步骤。常用的p-型离子材料是B2H6。
接着除去第三掩模，再用TFT区的栅极26作为掩模注入低浓度掺杂的n-型(n-)杂质离子。此时对应着LDD n-型TFT区的栅极26两侧在半导体层24中形成低浓度掺杂的n-型杂质区24c。在这种情况下，低浓度掺杂的n-型杂质离子注入步骤对高浓度掺杂的杂质区例如是n-型TFT区和p-型TFT区的杂质密度不会有很大影响，因为n-型TFT区或p-型TFT区是通过先前步骤也就是高浓度掺杂的杂质离子注入步骤形成的。还可以改变低浓度掺杂离子注入步骤和高浓度掺杂离子注入步骤的顺序。低浓度掺杂离子注入步骤用栅极作为掩模，而高浓度掺杂离子注入步骤用一个掩模覆盖LDD区。
在掺杂之后，在衬底的整个表面上形成一个层间绝缘层29，然后选择性除去一部分层间绝缘层29和栅极绝缘层25，形成与半导体层24的高浓度掺杂的杂质区24a和24b相接触的接触区。接着在包括接触区的层间绝缘层29的整个表面上沉积一个金属层，对金属层构图形成源极和漏极30。尽管图中没有表示，可以在包括源极和漏极30的衬底21的整个表面上形成一个钝化层(未示出)，并且在钝化层的预定部位形成要连接到漏极30的象素电极(未示出)。
除了在缓冲层上形成半导体层的顶部栅极型薄膜晶体管之外，为了防止玻璃衬底的碱离子渗入器件内部，还提供了一种底部栅极型薄膜晶体管。对于底部栅极型薄膜晶体管，为了在栅极上方形成一个半导体层，要在缓冲层上掺杂氯或磷离子，防止碱离子渗入器件内部。
以下要描述形成底部栅极型薄膜晶体管的方法。在形成底部栅极型薄膜晶体管的方法中，流动离子处理是在缓冲层上执行的。
图9的截面图表示在低端玻璃上的一种底部栅极型薄膜晶体管，按照本发明第一到第五实施例当中的一个实施例对其执行流动离子处理。在衬底61上沉积一个缓冲层62。然后在缓冲层62上掺杂磷41或氯51离子来吸收缓冲层或衬底61与缓冲层62之间界面中的碱离子例如是钠离子。然后在缓冲层62的整个表面上沉积一个金属层，并且选择性除去一部分金属层而形成各个TFT的栅极63。在包括栅极63的缓冲层62的整个表面上沉积一个栅极绝缘层64。接着在栅极绝缘层64上形成半导体层65。首先沉积非晶硅a-Si:H，使沉积的非晶硅(a-Si:H)脱氢，并且使脱氢的非晶硅结晶而形成半导体层65。在这种情况下，可以在对半导体层65构图之前或之后执行结晶步骤。
如上所述，杂质离子被注入对应着各个TFT区的半导体层65，由此形成杂质区65a，65b和65c。然后在半导体层65的整个表面上沉积一个金属层，经过选择性除去一部分金属层而形成源极/漏极66。和图8一样，尽管没有表示，可以在包括源极和漏极66的衬底61的整个表面上形成一个钝化层(未示出)，并且在钝化层的预定部位形成要连接到漏极66的象素电极(未示出)。
如上所述，按照本发明的薄膜晶体管阵列衬底及其制作方法具有以下优点。首先，衬底是由廉价的低端玻璃构成的，这样能降低制作成本。另外，在缓冲层上掺杂磷或氯离子能够通过反应层的吸收效应或中和作用防止流动离子渗入半导体层，由此形成薄膜晶体管，并能获得稳定的器件特性。
本领域的技术人员能够看出，可以对本发明进行各种各样的修改和变型。因此，本发明意在覆盖属于本发明所附权利要求书及其等效物范围内的修改和变化。
Claims (38)
1.一种制作薄膜晶体管阵列衬底的方法，包括：
在衬底上形成一个缓冲层；和
在缓冲层中安置杂质离子，从而在缓冲层中形成用于防止流动离子渗入缓冲层的层；和
在缓冲层上形成一个象素电极和一个包括半导体层的薄膜晶体管，
其中杂质离子为磷离子或氯离子。
2.按照权利要求1的方法，其特征在于，衬底为一种钠钙玻璃衬底。
3.按照权利要求1的方法，其特征在于，缓冲层是用氧化硅层、氮化硅层、氮氧化硅层和有机绝缘层中的一种形成的。
4.按照权利要求1的方法，其特征在于，在缓冲层表面上形成一个磷硅玻璃层，用缓冲层中安置的磷离子吸收渗入缓冲层的流动离子。
5.按照权利要求4的方法，其特征在于，在包括磷硅玻璃层的缓冲层上还包括另一个缓冲层。
6.按照权利要求1的方法，其特征在于，安置的杂质离子形成杂质离子的高斯分布。
7.按照权利要求6的方法，其特征在于，杂质离子的高斯分布尖峰位于玻璃衬底和缓冲层之间的界面上。
8.按照权利要求1的方法，其特征在于，杂质离子为氯离子，并且在缓冲层与衬底之间的界面上形成一个反应层，用来中和渗入缓冲层的流动离子。
9.按照权利要求1的方法，其特征在于，安置包括植入、等离子体处理、掺杂、离子浴、扩散、化学蒸汽沉积、溅射和干法蚀刻之一。
10.一种制作薄膜晶体管阵列衬底的方法，包括：
在玻璃衬底上形成第一缓冲层；
在第一缓冲层上形成第二缓冲层；和
在玻璃衬底表面与第二缓冲层外表面之间形成一个反应层，以防止流动离子渗入第一缓冲层或第二缓冲层；
在第二缓冲层上形成一个象素电极和一个包括半导体层的薄膜晶体管，
其中反应层是通过在第一/第二缓冲层中安置磷离子或氯离子而形成的。
11.按照权利要求10的方法，其特征在于，安置包括植入、等离子体处理、掺杂、离子浴、扩散、化学蒸汽沉积、溅射和干法蚀刻之一。
12.按照权利要求10的方法，其特征在于，衬底为一种钠钙玻璃衬底。
13.按照权利要求10的方法，其特征在于，第一和第二缓冲层是用氧化硅层、氮化硅层、氮氧化硅层和有机绝缘层当中的任何一种形成的。
14.按照权利要求10的方法，其特征在于，安置的杂质离子形成杂质离子的高斯分布。
15.按照权利要求14的方法，其特征在于，杂质离子的高斯分布尖峰位于第一和第二缓冲层之间的界面上。
16.按照权利要求14的方法，其特征在于，杂质离子的高斯分布尖峰位于第一缓冲层与玻璃衬底之间的界面上。
17.按照权利要求10的方法，其特征在于，反应层是通过掺杂磷离子形成的一个磷硅玻璃层，用来在第一缓冲层和第二缓冲层之间的界面上吸收由玻璃衬底渗入的流动离子。
18.一种薄膜晶体管阵列衬底，包括：
一个玻璃衬底；
玻璃衬底上的缓冲层；
玻璃衬底表面与缓冲层外表面之间的一个反应层，以防止流动离子渗入缓冲层；以及
缓冲层上的薄膜晶体管阵列，该薄膜晶体管阵列具有至少一个半导体层，一个薄膜晶体管，和一个象素电极，
其中反应层是通过氯离子或磷离子与缓冲层的反应形成的。
19.按照权利要求18的薄膜晶体管阵列衬底，其特征在于，缓冲层是氮化硅层、氧化硅层、氮氧化硅层和有机绝缘层当中的一种。
20.按照权利要求18的薄膜晶体管阵列衬底，其特征在于，衬底是一种钠钙玻璃衬底。
21.按照权利要求18的薄膜晶体管阵列衬底，其特征在于，反应层是在缓冲层表面上形成的一个磷硅玻璃层，通过在缓冲层中安置磷离子来吸收渗入缓冲层的流动离子。
22.按照权利要求18的薄膜晶体管阵列衬底，其特征在于，反应层是通过在缓冲层中安置杂质离子并形成杂质离子的高斯分布而形成的。
23.按照权利要求22的薄膜晶体管阵列衬底，其特征在于，杂质离子的高斯分布尖峰位于玻璃衬底与缓冲层之间的界面上。
24.一种薄膜晶体管阵列衬底，包括：
一个玻璃衬底；
玻璃衬底上的第一缓冲层；
第一缓冲层上的第二缓冲层；
玻璃衬底表面与第二缓冲层外表面之间的一个反应层，以防止流动离子渗入第一缓冲层或第二缓冲层；以及
第二缓冲层上的薄膜晶体管阵列，该薄膜晶体管阵列具有至少一个半导体层，一个薄膜晶体管和一个象素电极，
其中反应层是通过在第一/第二缓冲层中安置磷离子或氯离子而形成的。
25.按照权利要求24的薄膜晶体管阵列衬底，其特征在于，反应层是由一个磷硅玻璃层形成的。
26.按照权利要求24的薄膜晶体管阵列衬底，其特征在于，第一和第二缓冲层是氮化硅层、氧化硅层、氮氧化硅层和有机绝缘层当中的一种。
27.按照权利要求24的薄膜晶体管阵列衬底，其特征在于，反应层是通过植入、等离子体处理、掺杂、离子浴、扩散、化学蒸汽沉积、溅射和干法蚀刻之一形成的。
28.按照权利要求24的薄膜晶体管阵列衬底，其特征在于，衬底是一种钠钙玻璃衬底。
29.按照权利要求24的薄膜晶体管阵列衬底，其特征在于，反应层是通过按杂质离子的高斯分布安置杂质离子而形成的。
30.按照权利要求29的薄膜晶体管阵列衬底，其特征在于，杂质离子的高斯分布尖峰位于第一和第二缓冲层之间的界面上。
31.按照权利要求29的薄膜晶体管阵列衬底，其特征在于，杂质离子的高斯分布尖峰位于第一缓冲层与玻璃衬底之间的界面上。
32.按照权利要求24的薄膜晶体管阵列衬底，其特征在于，反应层是通过掺杂磷离子形成的一个磷硅玻璃层，用来在第一缓冲层与第二缓冲层之间的界面上吸收由玻璃衬底渗入的流动离子。
33.一种抑制来自玻璃衬底的碱离子的方法，包括：
在玻璃衬底上形成一个缓冲层；并且
在缓冲层中安置杂质离子，从而在缓冲层中形成用于防止流动离子渗入缓冲层的层，
其中杂质离子为磷离子或氯离子。
34.按照权利要求33的方法，其特征在于，衬底为一种钠钙玻璃衬底。
35.按照权利要求33的方法，其特征在于，缓冲层是用氧化硅层、氮化硅层、氮氧化硅层和有机绝缘层中的一种形成的。
36.按照权利要求33的方法，其特征在于，安置的杂质离子形成杂质离子的高斯分布。
37.按照权利要求36的方法，其特征在于，杂质离子的高斯分布尖峰位于玻璃衬底与缓冲层之间的界面上。
38.按照权利要求33的方法，其特征在于，安置包括植入、等离子体处理、掺杂、离子浴、扩散、化学蒸汽沉积、溅射和干法蚀刻之一。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020085735 | 2002-12-28 | ||
| KR10-2002-0085735 | 2002-12-28 | ||
| KR20020085735 | 2002-12-28 | ||
| KR10-2003-0024982A KR100531411B1 (ko) | 2002-12-28 | 2003-04-21 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR1020030024982 | 2003-04-21 | ||
| KR10-2003-0024982 | 2003-04-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1512248A CN1512248A (zh) | 2004-07-14 |
| CN1268976C true CN1268976C (zh) | 2006-08-09 |
Family
ID=32658672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031600247A Expired - Fee Related CN1268976C (zh) | 2002-12-28 | 2003-09-22 | 薄膜晶体管阵列衬底及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6956237B2 (zh) |
| JP (1) | JP4057505B2 (zh) |
| CN (1) | CN1268976C (zh) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101044489B1 (ko) * | 2003-12-29 | 2011-06-27 | 엘지디스플레이 주식회사 | 대형 폭의 채널을 구비하는 폴리실리콘 액정표시소자 및그 제조방법 |
| US7265015B2 (en) * | 2005-06-30 | 2007-09-04 | Promos Technologies Inc. | Use of chlorine to fabricate trench dielectric in integrated circuits |
| KR100957614B1 (ko) * | 2005-10-17 | 2010-05-13 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조 방법 |
| JP4680850B2 (ja) * | 2005-11-16 | 2011-05-11 | 三星モバイルディスプレイ株式會社 | 薄膜トランジスタ及びその製造方法 |
| JP2007273919A (ja) | 2006-03-31 | 2007-10-18 | Nec Corp | 半導体装置及びその製造方法 |
| KR100796608B1 (ko) * | 2006-08-11 | 2008-01-22 | 삼성에스디아이 주식회사 | 박막 트랜지스터 어레이 기판의 제조방법 |
| KR20080073017A (ko) * | 2007-02-05 | 2008-08-08 | 삼성전자주식회사 | 표시판 및 그 제조 방법 |
| US20090200553A1 (en) * | 2007-11-30 | 2009-08-13 | Applied Materials, Inc | High temperature thin film transistor on soda lime glass |
| US20090146264A1 (en) * | 2007-11-30 | 2009-06-11 | Applied Materials, Inc. | Thin film transistor on soda lime glass with barrier layer |
| KR101564922B1 (ko) * | 2008-05-09 | 2015-11-03 | 삼성디스플레이 주식회사 | 소다라임유리 기판의 처리 방법을 이용한 표시기판의 제조 방법 |
| JP2010040897A (ja) * | 2008-08-07 | 2010-02-18 | Sony Corp | 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、および電子機器 |
| JP5185186B2 (ja) | 2009-04-23 | 2013-04-17 | 株式会社東芝 | 半導体装置 |
| US8530273B2 (en) * | 2010-09-29 | 2013-09-10 | Guardian Industries Corp. | Method of making oxide thin film transistor array |
| KR20130043063A (ko) * | 2011-10-19 | 2013-04-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| CN104253246B (zh) * | 2014-09-23 | 2016-08-17 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜的制作方法、低温多晶硅薄膜及相关器件 |
| CN105633016B (zh) * | 2016-03-30 | 2019-04-02 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及制得的tft基板 |
| CN106298956A (zh) | 2016-09-08 | 2017-01-04 | 武汉华星光电技术有限公司 | 氧化物薄膜晶体管的制备方法 |
| CN109659235B (zh) * | 2018-12-14 | 2021-12-03 | 武汉华星光电半导体显示技术有限公司 | Tft的制备方法、tft、阵列基板及显示装置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3933530A (en) * | 1975-01-28 | 1976-01-20 | Rca Corporation | Method of radiation hardening and gettering semiconductor devices |
| JPH05275702A (ja) | 1992-03-30 | 1993-10-22 | Sanyo Electric Co Ltd | 薄膜トランジスタ |
| CN100483651C (zh) * | 1992-08-27 | 2009-04-29 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
| JP3462157B2 (ja) | 1992-08-27 | 2003-11-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5719065A (en) * | 1993-10-01 | 1998-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device with removable spacers |
| JPH07159809A (ja) | 1993-12-08 | 1995-06-23 | Toshiba Corp | 液晶表示装置 |
| CN1092839C (zh) | 1994-06-29 | 2002-10-16 | 英国电讯公司 | 半导体衬底的制备方法 |
| US5763904A (en) * | 1995-09-14 | 1998-06-09 | Kabushiki Kaisha Toshiba | Non-single crystal semiconductor apparatus thin film transistor and liquid crystal display apparatus |
| JP3444053B2 (ja) | 1995-10-13 | 2003-09-08 | ソニー株式会社 | 薄膜半導体装置 |
| US5795813A (en) * | 1996-05-31 | 1998-08-18 | The United States Of America As Represented By The Secretary Of The Navy | Radiation-hardening of SOI by ion implantation into the buried oxide layer |
| EP0954017A3 (en) * | 1998-04-16 | 2000-08-09 | STMicroelectronics, Inc. | A semiconductor structure having an improved pre-metal dielectric stack |
| JP2000091583A (ja) | 1998-09-08 | 2000-03-31 | Matsushita Electric Ind Co Ltd | 半導体素子 |
| JP3139678B2 (ja) * | 1998-11-09 | 2001-03-05 | 日本電気株式会社 | 半導体記憶装置およびその製造方法 |
| JP3308512B2 (ja) | 1999-11-08 | 2002-07-29 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
| US6781646B2 (en) * | 2000-07-28 | 2004-08-24 | Hitachi, Ltd. | Liquid crystal display device having gate electrode with two conducting layers, one used for self-aligned formation of the TFT semiconductor regions |
| KR100532082B1 (ko) * | 2001-12-28 | 2005-11-30 | 엘지.필립스 엘시디 주식회사 | 다결정 박막트랜지스터 및 그 제조방법 |
-
2003
- 2003-06-17 US US10/462,692 patent/US6956237B2/en not_active Expired - Lifetime
- 2003-09-22 CN CNB031600247A patent/CN1268976C/zh not_active Expired - Fee Related
- 2003-10-20 JP JP2003359435A patent/JP4057505B2/ja not_active Expired - Fee Related
-
2004
- 2004-12-06 US US11/004,083 patent/US7494851B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20040124451A1 (en) | 2004-07-01 |
| CN1512248A (zh) | 2004-07-14 |
| US7494851B2 (en) | 2009-02-24 |
| US20050106787A1 (en) | 2005-05-19 |
| JP2004214612A (ja) | 2004-07-29 |
| JP4057505B2 (ja) | 2008-03-05 |
| US6956237B2 (en) | 2005-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1268976C (zh) | 薄膜晶体管阵列衬底及其制造方法 | |
| CN100335957C (zh) | 共平面开关模式液晶显示装置及其制造方法 | |
| CN1858639A (zh) | 液晶显示器件及其制造方法 | |
| CN1637538A (zh) | 薄膜晶体管器件、液晶显示装置及其制造方法 | |
| CN1808221A (zh) | 液晶显示屏板和液晶显示装置 | |
| CN1794068A (zh) | 液晶显示器件及其制造方法 | |
| CN105446000A (zh) | 护眼式液晶显示装置的制作方法 | |
| CN1693974A (zh) | 液晶显示器件及其制造方法，以及显示器件 | |
| CN1678952A (zh) | 包括薄膜电路元件的电子器件的制造 | |
| CN1782787A (zh) | 液晶显示器件及其制造方法 | |
| KR101245216B1 (ko) | 평판표시소자 및 그 제조방법 | |
| CN1661426A (zh) | 液晶显示装置及其制造方法 | |
| CN105489552A (zh) | Ltps阵列基板的制作方法 | |
| CN1716066A (zh) | 液晶显示器件及其制造方法 | |
| CN1797153A (zh) | 液晶显示器件及其制造方法 | |
| CN1991530A (zh) | 显示面板及其制造方法 | |
| CN1755469A (zh) | 薄膜半导体装置及其制造方法、电光装置和电子机器 | |
| CN1291452C (zh) | 多晶硅结晶方法、薄膜晶体管及其液晶显示器的制造方法 | |
| CN1514469A (zh) | 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法 | |
| CN1302327C (zh) | 用于防止液晶显示器件中的断开的结构及其制造方法 | |
| CN1797152A (zh) | 液晶显示器件及其制造方法 | |
| CN1542508A (zh) | 液晶显示装置及其制造方法 | |
| CN104362157B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN1288254A (zh) | 半导体器件和有源矩阵衬底的制造方法及电光器件 | |
| CN1637474A (zh) | 液晶显示器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: LG DISPLAY CO., LTD. Free format text: FORMER NAME OR ADDRESS: LG. PHILIP LCD CO., LTD. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Seoul, South Kerean Patentee after: LG Display Co., Ltd. Address before: Seoul, South Kerean Patentee before: LG Philips LCD Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060809 Termination date: 20180922 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |