CN1266549A - 具有时间变化约束代码的通道所用的静态维特比检测器 - Google Patents

Abstract

在检测从存储通道(100)接收到的读信号中编码的数据时使用检测器(124)。检测器(124)包括具有时间不变结构的维特比检测器(124),它构成检测依据具有时间变化约束的代码编码的数据。

Description

具有时间变化约束代码的通道所用的静态维特比检测器

技术领域

本发明涉及盘片驱动器。尤其是，本发明涉及盘片驱动器中的数据检测器，其中数据检测器检测依据具有时间变化约束的代码而进行编码的数据，且数据检测器具有不随时间变化的结构。

发明内容

典型的盘片驱动器包括安装在枢轴或主轴上旋转的一个或多个盘片。典型的盘片驱动器还包括由在每个盘片上方飞行的液压(hydrodynamic)空气轴承所支撑的换能器(transducer)。把换能器和液压空气轴承统称为数据头。通常根据从主机系统接收到的命令，用驱动控制器来控制盘片驱动器。驱动器控制器控制盘片驱动器，以检索盘片的信息以及把信息存储在盘片上。

在一个常规的盘片驱动器中，机电致动器(actuator)在负反馈闭环伺服系统内进行操作。致动器使数据头在盘片表面上沿径向移动作磁道(track)搜索操作，以及保持换能器直接位于盘片表面的一轨道上作磁道跟踪操作。

通常，通过给数据头提供把代表待存储数据的信息写到盘片表面上的写信号而把信息存储在盘片表面上的同心磁道中。在从盘片检索数据时，驱动器控制器如此控制机电致动器，从而数据头在盘片上方飞行，读出(sense)盘片上的通量翻转并根据这些通量翻转产生读信号。通常，读信号经过驱动器读/写通道(channel)及其控制器的调节然后解码以恢复数据。

典型的数据存储通道包括盘片、数据头、自动增益控制电路、低通滤波器、模拟-数字转变器、数据检测器和解码器。读通道可作为分立的电路来实现，或者在与盘片驱动器相连的驱动器控制器中实现。这种驱动器控制器通常包括检错和纠错元件等。

过去把维特比检测器用作盘片驱动器读通道中的数据检测器。当至检测器的输入由附加白高斯噪声的信号构成，且当使用典型的分支量度(branchmetric)(提供给检测器的信号中误差的平方)时，维特比检测器起到类似于最大似然(maximum-likelihood)序列估算器的作用。

在数字磁记录中，通常把通道的脉冲响应均衡到(1-D)(1+D)ⁿ形式的适当的部分响应(PR)目标(targt)，其中n为非负整数，D为延迟算符。已开发了许多不同的PR目标。例如，当n＝1，2和3时，把获得的PR目标分别叫做部分响应级(class)4(PR4)、延伸的部分响应级4(EPR4)以及增强的延伸(enhanced extended)部分响应级(E²PR4)通道。

对预定的目标执行磁通道脉冲响应通常导致噪声增强和噪声相关。为了减少这些噪声，可把通道目标响应归纳为以下形式的PR多项式：

f(D)＝1+f₁D+f₂D²+...+f_nDⁿ

不失一般性，这里，f₀被归一化为1，允许f₁项取非整数值。

给定如上所述归纳的通道目标响应，维特比网格(trellis)中所需的状态数等于2ⁿ。例如，以下给出的E²PR4的维特比检测器： $F_{\mathrm{EPR}4}^2\left(D\right)=1+2D-{2D}^3-D^4$

具有2⁴＝16个状态。当然，当n增加时，维特比状态的数目可变得过大。为了减轻这种检测器的复杂性，可实现部分反馈来消除某些符号间干扰(ISI)项。这种检测器叫做状态减少的序列估算器(RSSE)，且包括2^m个状态及(n-m)个反馈抽头(tap)，这里m小于或等于n。

由两个分离的通道输出序列之间的最小欧几里得距离来控制维特比检测器的位差错率(bit error rate)性能。在数字磁记录中，已发现来自线性记录密度高的最大似然序列检测器及某些高级别的PR通道(诸如E²PR4)的主导差错事件一般具有+/-(2，-2，2)的形式。这里，差错事件代表当输入位为+/-1时两个输入序列之间的差。这种差错通常是在三位偏移一个采样时间或在把四位误认为两位或反之亦然时引起的。

发明内容

近来已研究一种相对较新的代码。这种代码包括通过从至数据检测器的输入位流中除去主导差错事件的方式而提出的最大转变运行(maximumtransition run)(MTR)码。这种MTR码用于增加磁记录通道内数据样品之间的最小欧几里得距离。

例如，MTR＝2码把调制波形中的连续转变的运行限制为2。实际上，MTR＝2码除去了包含两个以上连续转变的编码数据的所有图案(pattern)。结果，MTR＝2码还除去对高记录密度的MLSD检测器和更高级别的PR通道引起最大差错事件的所有图案。

已发现，如果放松MTR约束，则可除去相同的主导差错事件。换句话说，放松的MTR约束允许运行三个连续的转变，但这些转变需要每隔L个时间间隔就开始。因而，例如，当L＝2时，三位可在每隔一个时间间隔处开始。这种代码叫做时间变化的MTR码。

为了实现任何调制编码增益，必须在检测过程中执行代码约束。具体来说，必须从检测器结构中除去妨碍维特比网格中的任何状态或分支。由时间变化的MTR码，需要每隔L个时间间隔就修改网格图，以允许存在三位。例如，对于8状态的检测器，通常从网格中除去相应于存在三位的两个分支，但每隔单个时间间隔的L个时间间隔就恢复这两个分支。

因而，结合这些时间变化的MTR编码通道使用的维特比检测器本身就是时间变化的。这些检测器是这样实现的，即通过把选择输入提供给这些检测器，从而检测器的操作可在各种操作模式间切换，以适应编码通道的时间变化特征并实现时间变化的网格结构。不希望时间变化的检测器结构变得复杂。

本发明解决了这些和其它问题并提供了超过已有技术的其它优点。

依据本发明的一个方面，在检测从存储通道中接收到的读信号中的编码数据时使用检测器。该检测器包括维特比检测器，它具有构成检测依据具有时间变化约束的代码而编码的数据的时间不变结构。

本发明可实现为检测器、检测数据的方法或形成这种检测器的方法。

附图概述

图1是数据存储系统的简化方框图。

图2A是示出维特比检测器的操作的网格图。

图2B和2C是示出具有+/-(2，-2，2)形式的主导差错事件的波形。

图3是示出维特比检测器的操作的延伸的网格图。

图4是示出依据本发明一个方面的基4维特比检测器的操作的网格图。

图5A和5B是示出依据本发明一个方面的维特比检测器的逻辑功能的方框图。

本发明的较佳实施方式

图1是依据本发明的数据存储系统100的简化方框图。系统100包括编码器110、盘片112、读/写头114、自动增益控制(AGC)电路115、低通滤波器116、有限脉冲响应(FIR)滤波器122、维特比检测器124和解码器120。系统100还包括模拟-数字(A/D)转换器等。致动器组件(未示出)通常把读/写头14保持在盘片112的表面上方的适当位置。致动器组件包括刚性地耦合到头万向节(gimbal)组件的致动器臂。继而，头万向节组件包括刚性地耦合到其第一端处的致动器臂且刚性地耦合到其第二端处的万向节的承载梁或曲臂。万向节耦合到空气轴承，该空气轴承把把读/写头114支撑在盘片112的相应表面上方以访问盘片112表面上的磁道内的数据。

在操作中，与包含读通道110的盘片驱动器相连的驱动器控制器通常接收来自主机系统的命令信号，该信号指示待访问的盘片112的某一部分。响应于该命令信号，驱动器控制器给伺服控制处理器提供位置信号，该信号指示致动器把读/写头114安置到特定的圆柱体(cylinder)。伺服控制处理器把位置信号转换成模拟信号，该模拟信号被放大并提供给致动器组件。响应于该模拟位置信号，致动器组件把读/写头114置于所需的磁道上。

如果要进行写操作，则驱动器控制器把数据提供给编码器110，编码器110依据预定代码对该数据进行编码。此代码可包括诸如最大转变运行长度码约束等具有任何所需尺寸(诸如MTR＝2)的约束。代码约束还可以是时间变化的。然后，把经编码的数据以写信号的形式提供给读/写头114。然后，读/写头114进行操作，以把表示写信号中经编码数据的信息写到盘片112的表面上。

如果要执行读操作，则读/写头114利用表示读/写头114所在磁道中的信息的读信号。把读信号提供给AGC电路115，AGC电路115把该信号保持在期望的范围内并把它提供给低通滤波器116。低通滤波器116滤除高频分量并把该信号提供给FIR滤波器122。设置FIR滤波器122来把输入信号脉冲均衡为目标响应(具有较少非零值的脉冲)。

使用网格图更容易理解维特比检测器124的普通操作，该图是以一组垂直定向的状态所示的分立时间间隔来绘制的典型状态机图。例如，图2A示出维特比检测器124的操作的网格图125。在这样的系统中，系统输出处的相邻脉冲之间没有符号间干扰。假设用户输入位为零代表没有从盘片读取的转变或通量翻转，而有一位为一代表一个转变(即，假设NRZI编码系统)，且假设经均衡的转变的峰采样值为一，则为零的输入提供了为零的输出，为一的输入提供了为一或负一的输出。这与最后一个转变的极性有关。换句话说，每当输入序列中有一个一时，写电流的方向就发生变化。给定以上系统，很清楚必须改变转变的极性。在另一个示意系统中，使用NRZ调制。在这样的系统中，1相应于高，0相应于低。

所有的这些规则(对于NRZ调制)都是在图2A所示的状态机图中获取的。可使用这样的网格图来说明检测器的结构并对任何用户输入序列确定无噪声输出序列。

图2A所示的特定网格图125示出8状态基2全速率维特比检测器。如一般所知，维特比检测器的每个状态实现为加法-比较选择(ACS)单元。ACS单元把每个分支的量度加到其相应路径的总量度中。然后，比较两个输入路径的量度并选中具有最佳量度的路径。

图2B和2C示出用于高线性密度的最大似然序列检测器及用于较高级别部分响应通道的维特比检测器所碰到的主导差错事件。

图2B所示的上波形示出三位(即，具有三个连转变的波形)。图2C所示的下波形示出已偏移到右面一个时态空间的三位。图2C中的上波形示出四位(即，具有四个连续转变的波形)。为了解决这种差错事件，使用MTR码。放松的时间变化MTR码不仅允许这些三位在每隔L个时间间隔处就开始，而且还允许具有例如三个转变的波形。

网格125描述了在具有时间变化MTR码的通道中所使用的维特比检测器的结构。网格125所述的检测器依据时间变化的MTR码来处理数据，在该代码中不允许两个以上的连续转变，而允许三个连续转变在每隔一个样品间隔处开始(即，MTR＝2且L＝2的代码)。网格125包括状态列126及示出最后三个样品输入位的样品输入列128。每个状态代表至通道的最后三个样品输入位(由a_k-1、a_k-2和a_k-3来表示)的不同可能的组合。在网格图125中，在k-1时，允许三位。因而，在时间间隔k-1处不需要修改网格125。然而，在下一时间间隔k处，不允许三位，因此必须除去相应于三位图案的网格图中的分支。这些分支相应于图2A中的粗虚线130和132。

图3示出网格125的延伸，以进一步说明时间变化。在图3中，网格125从时段k-1延伸到时段k+2。可看出，必须每隔一个时段除去分支130和132，并把它们放回其余周期的网格图中。因而，这使得在维特比检测器中需要某种类型的选择机构，从而可切换维特比检测器的模式来实现网格125所示的时间变化结构。对这种时间变化结构的需要是因为必须把维特比检测器124设计成受在对数据进行编码时所使用的时间变化代码约束。

图4示出网格图140，该图说明如何把维特比检测器124实现为用于参考图2和3所述的同一通道实现基4维特比检测器。

在此维特比检测器中，如果维特比检测器要同时处理接收到的数据的许多(x)个样品，则维特比检测器的时钟速率为通道时钟速率的1/x倍。因而，维特比检测器在每个处理步骤的结尾处释放(release)了x位。在此情况下，每个ACS单元作用于2^x个分支，并选中具有最低量度的路径。

图4中的网格图140现在包括位于偶数和奇数时间间隔处(即，在时间间隔k-1和k处)的代码约束。图4示出用于网格140中每个状态的ACS单元除了与状态2和5相关的那些分支以外，ACS单元还作用于四个输入分支。执行针对图2和3所述的同一时间变化MTR约束除去了状态2和5的四个分支中的两个分支。因而，用于这些状态的ACS单元仅作用于两个输入。

具体来说，在基数2检测器中，由于已除去分支130，所以状态2不能接收来自状态5的任何输入。至状态5的输入来自于状态2和3。因而，在基数4检测器中，状态2不能接收来自状态2和3的任何输入。

类似地，在基数2检测器中，由于已除去分支132，所以状态5不能接收来自状态2的任何输入。至状态2的输入来自于状态4和5。因而，在基数4检测器中，状态5不能接收来自状态4和5的输入。

因而，图4示出描述一维特比检测器的网格140，该维特比检测器是不随时间变化，但它用于利用具有时间变化代码约束的代码的通道。即使在时间变化代码约束的情况下，也可使用这种技术来实现不随时间变化的维特比检测器结构，只要该代码约束对相同数目的时钟周期(其中维特比检测器进行并行处理)是周期性的。换句话说，在基数2^N维特比检测器中，维特比检测器以并行方式处理N个输入样品。其中，N大于1，时间变化代码约束对N个样品是周期性的，可如此使用本发明，从而使用该代码的通道中的维特比检测器是不随时间变化的。简单地永久性除去希望从维特比检测器的网格结构中周期性地除去的分支。这样明显地减少维特比检测器的复杂性，因为已除去分支而且不需要切换维特比检测器的模式的切换机构。

图5A和5B是示出依据本发明一个方面的维特比检测器的操作的方框图。图5A示出在图4所示网格结构的状态零处的维特比检测器的操作。除了状态2和5以外，所有其它状态的操作类似于图5A所示的操作。图5B示出在图4所示的网格结构140的状态2处的维特比检测器的操作。状态5处的维特比检测器的操作类似于图5B所示的操作。

图5A示出，维特比检测器在逻辑上包括四个分支量度计算器元件142、144、146和148以及加法-比较-选择(ACS)元件150。分支量度计算器元件142-148计算与分支有关的分支量度，这些分支从图4所示网格结构140中的时间周期k-1处的状态0、1、2和3开始到进入时间周期k处的状态0。分支量度计算器元件142-148根据接收到的样品并根据所需的值以公知的方式来计算分支量度，并把这些分支量度提供给ACS元件150。ACS元件150接收来自时间周期k-1处的状态0-4的状态量度，并把这些状态量度加到从时间周期k-1处的状态0-3开始的分支的分支量度，以及选择最低的值作为时间周期k处的状态0的状态量度。在输出152处把新的状态量度提供给适当的存储机构。

相反，图5B示出相应于时间周期k中的状态2处的网格结构140的维特比检测器的操作。图5B示出，只需要两个分支量度计算器元件154和156，把它们提供给ACS元件158。分支量度计算器元件154和156仅需要计算从时间周期k-1处的状态0和1引向时间周期k处的状态2的分支相关的分支量度。由于只有两个分支引向时间周期处的状态2，所以只需要两个分支量度计算器元件。

把分支量度提供给ACS元件158。ACS元件158接收与时间周期k-1处的状态0和1相关的量度值，并把这些值加到由元件154和156计算的分支量度中。然后，ACS元件158选择这两个值中较小的一个并把它作为输出160处相应于时间周期k处的状态0的新的状态量度来提供。可看出，与已有的维特比检测器相比，依据本发明的维特比检测器所需的分支量度计算器依据所需的分支量度的数目得以减少，且不需要随间隔而变化。这样比已有的维特比检测器有了明显节约且复杂性减小。

本发明不仅可通过除去分支来简化维特比检测器，还可用于从维特比检测器网格中永久性地除去状态。例如，如上所述把时间变化的MTR码应用于8状态检测器，不会导致在任何时间除去任何状态。然而，对于16状态检测器，当每个状态指定最后四个输入通道位(由a_k-1、a_k-2、a_k-3和a_k-4给出)时，每隔一个步骤从基2网格中除去由+/-(+1，-1，+1，-1)所代表的两个状态，以在MTR码中实现时间变化约束。

然而，在基4构造中，可在所有的时间除去这两个状态。表1和2定义了相应于此基4构造的网格结构。表1示出检测器的分支量度。

表2示出时间不变的基4MTR编码E²PR4通道的分支量度。如上所述，在基4构造中，每个分支量度为时间k-1和k处的分支量度之和。这些量度由(y_k-1-d_k-1)²和(y_k-d_k)²给出，其中y_k-1和y_k分别代表时间间隔k-1和k的检测器输入；d_k-1和d_k代表在时间间隔k-1和k处给出的分支的所需值。

表2示出每个状态，从这些状态接收到输入分支、所需值、所使用的分支量度和总分支量度。表2不仅示出从检测器网格中除去的两个状态，还示出状态1、2、5、8、11和12仅作用于三个输入分支上。

可进一步简化所示的量度。例如，在表2中，通过从时间k-1和k处的所有分支中除去y² _k-1和y² _k项并把获得的量度除以4来进行这种简化。

因此，可看出，可利用本发明来简化具有统一的PR目标的通道中的维特比检测器及状态减少的序列估算器(RSSE)。对于允许最大转变运行每隔L个时间周期(这里L大于或等于2)开始的MTR码，还可实现在每个处理步骤处作用于L个样品的时间不变的基2^L检测器。当然，本发明还可延伸到在每个处理步骤处处理L个以上样品的实例。一般，为了同时处理jL个样品，可实现基j(2)^L时间不变的检测器。

本发明包括用于检测在从存储通道100接收到的读信号中编码的数据的检测器124。维特比检测器124具有时间不变结构140(或如表1和2中所述)，该结构给出检测依据具有时间变化约束的代码编码的数据。在一个较佳实施例中，维特比检测器124为基2^N维特比检测器，该检测器基本上以并行方式检测在读信号中的N个时钟循环内编码的数据。此代码具有时间变化约束，它对于N个循环是周期性的，这里N大于1。

在更具体的实施例中，维特比检测器124用于利用具有最大转变运行长度约束的代码的通道中，该约束把信号中最大转变运行的开始的频率约束在不超过每L个时钟循环。然后，把维特比检测器124设置为2^L维特比检测器。

由具有多组状态128的网格图140来表示维特比检测器124，每一组状态相应于一个处理间隔，每个状态126具有一相应的状态量度。每一组中的状态126通过分支连接到另一组中的至少一个状态。每个分支具有一相应的分支量度。在一个实施例中，每一组中可允许的状态126的数目在N个时钟循环内在较高数目和较低数目之间周期性地改变。如此实现基2^N维特比检测器124，从而它相应于在每一组中只有较低数目的状态126的网格图。

还可在包括用于存储信息的计算机可读盘片112和用于对信息进行编码的编码器110的盘片驱动器及上述读通道的其余部分中实现本发明。

还可把本发明实现为形成检测器124的方法。该方法包括在时间不变的维特比检测器124上利用具有时间变化的约束的代码来检测通道中的数据。在一个实施例中，该方法包括设置基2^N维特比检测器124，该检测器基本上以并行方式检测在N个时钟循环内编码的数据，其中代码具有对N个时钟循环为周期性的时间变化约束，N大于一。

在一个较佳实施例中，代码还具有最大转变运行长度约束，该约束把读信号中最大转变运行约束的开始的频率约束在不超过每L个时钟循环。在该实施例中，通过提供基2^L维特比检测器124来实现提供基2^N维特比检测器。

还可把本发明实现为数据检测方法，其中时间不变的维特比检测器124具有时间不变结构140，该结构使得维特比检测器124可检测依据具有时间变化约束的代码来编码的数据。

应理解，即使在以上描述中已提出本发明各实施例的大量特征和优点及本发明各实施例的结构和功能，这种揭示只是示意性的，可进行细节的改变，尤其是对大到附图所示项目的广义所指的整个范围的本发明的原理内的部分的结构和配置进行改变。例如，特定元件可依据特定通道响应目标而变化同时保持基本上相同的功能，而不背离本发明的范围和精神。

Claims (10)

1.一种检测存储通道中的数据的方法，其特征在于所述数据依据具有时间变化约束的代码而编码，所述方法包括以下步骤：

提供以具有分支所连接的多个状态的网格结构来表示的维特比检测器，每个状态具有相关的状态量度，且每个分支具有相关的分支量度；

接收依据所述代码编码的数据；

对于每个状态，确定连接到该状态的预定数目的分支的分支量度，预定数目不随时间变化；

对于每个状态，根据来自从中产生连接到该状态的分支的状态的分支量度和先前状态量度来确定与该状态有关的状态量度；以及

根据对每个状态所确定的状态量度来检测数据。

2.如权利要求1所述的方法，其特征在于接收步骤包括这样的步骤：

接收采样的读信号中的数据，所述信号包括在多个时间周期中所提供的数据样品。

3.如权利要求2所述的方法，其特征在于一旦经过多个时间周期，就对每个状态进行确定分支量度和确定状态量度的步骤。

4.如权利要求3所述的方法，其特征在于时间变化约束包括在多个时间周期内至少在第一约束和第二约束之间变化的运行约束。

5.如权利要求4所述的方法，其特征在于多个时间周期包括N个时间周期，提供步骤包括这样的步骤：

提供基2^N维特比检测器，所述检测器基本上以并行方式检测在N个时间周期内提供的数据。

6.如权利要求5所述的方法，其特征在于时间变化约束包括最大转变运行长度约束，所述约束把读信号中最大约束运行的开始的频率约束在不超过每N个时间周期。

7.如权利要求2所述的方法，其特征在于由具有多组状态网格结构来表示维特比检测器，每一组状态相应于一个处理间隔，所述代码的每一组中具有许多可允许的状态，其数目在N个时钟循环内在较高数目和较低数目之间周期性地改变，仅对每一组中较低数目的状态进行确定分支量度和确定状态量度的步骤。

8.一种用于检测存储通道中的数据的检测器，其特征在于所述数据依据具有时间变化约束的代码而编码，所述检测器包括：

以具有分支所连接的多个状态的网格结构来表示的维特比检测器，每个状态具有相关的状态量度，且每个分支具有相关的分支量度，对于每个状态，所述维特比检测器还包括：

至少一个分支量度元件，确定引向该状态的分支的预定数目的分支量度，预定数目为时间间隔；以及

状态量度元件，根据分支量度并根据与从中产生连接到该状态的分支的先前状态相应的先前状态量度来确定与该状态相关的状态量度。

9.一种通信通道，其特征在于包括：

编码器，构成把数据编码成为具有时间变化约束的代码字；

可旋转数据存储盘片，它接收和存储经编码的数据；以及

读通道，它从盘片读取经编码的数据，读通道包括具有时间不变结构的维特比检测器，所述检测器构成接收表示从盘片读取的经编码的数据的读信号并检测读信号中的经编码的数据。

10.一种检测读信号中依据具有时间变化约束的代码编码的数据的方法，其特征在于所述数据依据具有时间变化约束的代码而编码，所述方法包括以下步骤：

提供具有时间不变结构的维特比检测器，该检测器对代码执行时间变化约束；

在维特比检测器处接收读信号；以及

以维特比检测器来检测读信号中的数据。

Images