CN1251191A - 可编程显示装置 - Google Patents
可编程显示装置 Download PDFInfo
- Publication number
- CN1251191A CN1251191A CN98803558A CN98803558A CN1251191A CN 1251191 A CN1251191 A CN 1251191A CN 98803558 A CN98803558 A CN 98803558A CN 98803558 A CN98803558 A CN 98803558A CN 1251191 A CN1251191 A CN 1251191A
- Authority
- CN
- China
- Prior art keywords
- data
- video data
- memory
- line storage
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/14—Display of multiple viewports
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/42—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of patterns using a display memory without fixed position correspondence between the display memory contents and the display position on the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/10—Mixing of images, i.e. displayed pixel being the result of an operation, e.g. adding, on the corresponding input pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
一种可编程显示装置包括:主CPU;主存储器,它储存程序、显示数据和其它数据;数据处理电路,它把主存储器中的显示数据的格式转换成显示装置的显示数据的格式;显示存储器部分,它储存转换后的显示数据;输出处理电路,它执行把显示数据输出到屏幕上的处理;直接存储器访问(DMA),它执行向主存储器、程序存储器、数据存储器的数据访问;显示处理器,它解释程序存储器和数据存储器所描述的指令和数据,并且主要根据所述指令和数据执行显示数据的传输等操作;以及同步信号产生电路。
Description
本发明涉及显示图象数据的计算机系统中的可编程显示装置,更详细地说,涉及一种非常灵活地从图形显示系统中的存储器读出显示数据,并在从存储器读出显示数据时能动态地定义每一个象素的准备读出的象素数据的最小单位的系统。
传统上,在标准计算机中,在单一帧存储器中显示数据的重叠和合成处理是直接由主处理器或存储器上的描绘装置完成的。图1是表示传统图象显示装置一个实施例的方框图。这种图象显示装置包括主CPU(中央处理单元)101、主存储器102、数据处理电路103、行存储器104、输出处理电路105、系统控制器106和同步信号产生电路107。
在主存储器102中,存储着某些显示数据。例如,考虑实行几种窗口显示类型的情况,储存与每一种窗口对应的显示数据。当这些窗口重叠并显示在一个屏幕上时,主CPU 101选择并读出每一个显示数据,以便获得单屏显示,并再次将单屏显示数据储存在主存储器102中。系统控制器106按照由同步信号产生电路107产生的同步信号的时序产生用于数据传输的主存储器102地址。在按照这地址从主存储器102读出显示数据,并由数据处理电路103完成预定的数据处理之后,该数据传输到行存储器104。来自行存储器104的数据按照同步信号的时序输出,经受借助输出处理电路105的显示处理并显示在显示器上。
另外,正如公开让公众审查的日本专利申请平6No.149527中公开的,有一种系统,其中按重叠所需的数目准备帧存储器,在输出图形时从所有各帧存储器读出数据,并根据各帧之间的优先级显示合成的结果。
另外,正如公开让公众审查的日本专利申请平6No.295169中所公开的,有一种系统,它通过为显示区域中存储器每一个显示像点设置一个独立于显示存储器的识别存储器来识别每一个显示像点处于何种方式(例如,一个象素的位数),并按照该方式显示该显示像点,从而在一个屏幕上显示不同的显示方式。
此外,正如公开让公众审查的日本专利申请平7No.334342中所公开的,有一种引用该识别存储器的内容的系统,或一种利用单独的屏蔽存储器的系统,当现在正在显示的每一个窗口中的信息发生变化或重写时,屏蔽该区域的外侧。
然而,当主CPU 101进行诸如每一个窗口重叠等的处理时,主CPU 101的负担变得太大,结果出现这样的问题,即主CPU 101无法进行其它处理,以致降低了总的处理速度。
另外,在一种方法中为了通过按重叠每一个窗口所需数目设置帧存储器来减轻软件的处理负荷,从初始化阶段起就要求具有必需考虑的最大数目的帧存储器。就是说,不管准备显示在屏幕上的窗口的大小,都要求帧存储器具有显示区域的最大尺寸。因此,存储器的利用效率下降,而当几个窗口同时打开时,要求同时从与该窗口对应的所有帧存储器读出数据。就是说,必须读出其窗口重叠的因而实际上并不显示的数据。于是,所消耗的功率与屏幕上打开的窗口数目成正比地变大。
此外,作为一种像在传统显示装置中的在一个屏幕上混合和显示不同的显示方式的方法,可以指出这样一种方法,它通过为该显示区域中存储器的每一个显示像点设置识别存储器来识别每一个显示像点处于何种方式。在这种方法中,因为全屏幕的存储器都必须单独地设置几位的识别存储器,所以必须外加一个其它应用程序无法使用的存储器(识别存储器)。使用屏蔽存储器时也有类似情况。
本发明的一个目的是提供一种可编程显示装置,它只要求一个存储空间来存储显示数据,而且它可以通过减少为显示而访问存储器的次数和减轻主控制部分的负担来提高处理速度。
本发明是为达到上述目的而提出的。其观点如下。
第一个方面是可编程显示装置,它包括:
主存储器,它储存显示数据;
数据处理电路,它把所述显示数据的数据格式转换成屏幕显示的数据格式;
若干个行存储器,它们储存由所述数据处理电路转换的每一显示行的显示数据;
显示控制部分,它控制从所述主存储器到所述行存储器的显示数据的传输和/或存储,以及必要的显示数据从所述行存储器的读出,以便将其显示的屏幕上;以及
主控制部分,它控制所述显示数据在所述主存储器中的储存,以及包括数据格式和储存地址的储存信息向所述显示控制部分的传输,其中,
所述显示控制部分根据所述存储信息、通过指定有可能显示在屏幕上的一行显示数据的地址而把所述显示数据读出到该显示数据从其中传输的所述主存储器中,使所述数据处理电路进行所述数据传输并选择用来储存所述显示数据的所述行存储器。
本发明的第二方面是按照权利要求1的可编程显示装置,其中所述显示控制部分控制准备重复利用的显示数据在所述行存储器中的储存,使得当显示重复的显示数据时,通过指定其地址而将所述重复的显示数据从所述行存储器中读出,并显示在屏幕上。
本发明的第三方面是按照权利要求1的可编程显示装置,它还包括数据缓冲存储器,用来储存准备重复利用的显示数据,并且当所述数据显示在屏幕上时,所述显示控制部分使所述重复的显示数据从所述数据缓冲存储器读出,并显示在屏幕上。
本发明的第四方面是按照权利要求1的可编程显示装置,它包括:
第一缓冲存储器,用来储存从所述主存储器读出的显示数据;
第二缓冲存储器,用来储存从所述第一缓冲存储器读出的显示数据;和
地址计数器,用来对所述第一和第二缓冲存储器的读出地址和写入地址进行计数;其中
所述显示控制部分分别控制关于所述地址计数器的读出地址计数和写入地址计数的停止和动作,进行扩展、压缩和跳越处理,并把所述数据存入所述行存储器。
本发明的第五方面是按照权利要求4的可编程显示装置,其中所述显示控制部分使读出地址计数的停止和动作以预定次序重复。
本发明的第六方面是按照权利要求1的可编程显示装置,其中所述数据处理电路具有多个转换处理电路,用来转换各种不同的数据格式,而且
所述显示控制部分根据所述储存信息的数据格式信息选择所述转换处理电路。
本发明的第七方面是按照权利要求1的可编程显示装置,其中所述显示控制部分设有程序存储器和数据存储器,用来储存必要的程序和数据。
本发明的第八方面是按照权利要求7的可编程显示装置,其中所述显示控制部分使所述程序存储器和所述数据存储器所需的信息从所述主存储器传输过来。
本发明的第九方面是按照权利要求1的可编程显示装置,其中所述显示控制部分在把显示数据存入所述行存储器时加上表示该数据准备用于哪一行的行信息,并且以这样一种方式控制数据的显示,即,在从所述行存储器读出显示数据时,同时读出行信息,而且该数据只在使用所述显示数据的行与所述行信息相同时才被显示。
在所述第一方面的本发明中,显示时所需要的那一部分显示数据是从主存储器中取出并使用的。因此,就有可能取出主存储器中任选位置的数据,并任选地将它们组合。这种控制是由显示控制部分完成的,故此主控制部分不必进行所述处理,因而可以减轻软件主控制部分的处理负担。
在所述第二方面的本发明中,当数据在行的方向上重复时,如像窗口系统中的背景,行存储器的读出地址可以在任选位置上循环。
在所述第三方面的本发明中,因为光标和重复的背景可以储存在数据缓冲存储器中,所以不必从主存储器中读出例行数据。因此,可以减少数据总线的使用次数。
在所述第四方面的本发明中,为了在读出显示数据时进行扩展/压缩处理,不必预先对显示用的数据进行扩展/压缩处理,故可提高总线使用效率。另外,当显示视频输入图形时,一般都要改变图形的尺寸,但通过在输出级进行扩展/压缩处理,就可以更有效地利用扩展/压缩处理电路。因此,尽管总是以原尺寸输入视频数据,但是显示可以设置为任选尺寸,而不必把数据传输到帧存储器等。
在所述第五方面的本发明中,通过以预定的顺序重复来自第一缓冲存储器的读出地址计数器的停止/动作,就可以利用简单的处理完成以某种放大系数进行的扩展和压缩。
在所述第六方面的本发明中,因为显示控制部分可以根据储存信息中的数据格式信息进行数据转换,所以对显示用的数据的储存格式没有特别限制。
在所述第七方面的本发明中,因为设置了用来储存所述显示控制部分所必要的程序和数据的程序存储器和数据存储器,所以不必在每次处理时都从主存储器读出数据。
在所述第八方面的本发明中,所述显示控制部分可以灵活地对应屏幕方式或图形区域的改变,以便从主存储器传输出所述程序存储器和所述数据存储器所必要的信息。因为可以从主存储器读出超出其容量的程序和数据,所以存储器的容量可以小。
在所述第九方面的本发明中,不必每显示一行都从行存储器删除数据,而只须在每一个垂直回扫过程中删除行存储器中的使用过的行信息,故可高速地进行处理。
图1是表示传统图象显示装置一个实施例的方框图;
图2是表示按照本发明的图象显示装置一个实施例的方框图;
图3是表示该图象显示装置的数据处理电路和显示存储器部分的方框图;
图4是表示该图象显示装置的显示处理器部分的方框图;
图5A至图5C是举例说明主存储器的显示数据和显示器的显示输出的示意图;
图6是显示单屏β屏幕数据用的流程图;
图7是β屏幕的显示屏幕的实例;
图8是储存β屏幕数据的主存储器的内存分配图;
图9是储存各种显示数据的主存储器的内存分配图;
图10是合成和显示多个窗口用的流程图;
图11是没有α交融的正常行传输的流程图;
图12A是没有α交融的显示屏幕的实例,而图12B是第L行行存储器的内存分配图;
图13是包括α交融的行传输流程图;
图14A是带有α交融的显示屏幕的实例,而图14B是第L行正常行存储器和α交融用的行存储器的内存分配图;
图15是表示控制数据的动作的示意图;
图16表示没有扩展、压缩和跳越、尺寸与原尺寸相同时传输用的缓冲存储器之间的传输动作的示意图;
图17是举例说明传输用的缓冲存储器的压缩动作的示意图;
图18是举例说明传输用的缓冲存储器的扩展动作的示意图;
图19是举例说明传输用的缓冲存储器的跳越动作的示意图;
图20是举例说明传输用的缓冲存储器在扩展、压缩和跳越同时存在的情况下的动作的示意图;
图21是举例说明传输用的缓冲存储器在扩展、压缩和跳越同时存在的情况下的另一种动作的示意图;
图22是举例说明传输用的缓冲存储器在扩展、压缩和跳越同时存在的情况下的再一种动作的示意图;
图23是举例说明传输用的缓冲存储器在某个放大倍数下的压缩动作的示意图;
图24是举例说明传输用的缓冲存储器在某个放大倍数下的扩展动作的示意图;
图25是表示用于储存使用过的行信息的显示存储器部分的方框图;
图26A是显示屏幕的实例,图26B是当使用过的行信息为N时行存储器的内存分配图和输出数据,图26C是当使用过的行信息为N+2时行存储器的内存分配图和输出数据,26D是当使用过的行信息为N+4时行存储器的内存分配图和输出数据;
图27是举例说明当重复使用背景时动作的示意图。
本发明最优实施方式
现将参照附图描述本发明的最佳实施例。
图2是表示按照本发明的可编程显示装置一个实施例的方框图。这种显示装置包括:主CPU 11;主存储器12,用来储存程序、显示数据和其它数据;数据处理电路13,用来完成把主存储器12中的显示数据转换成显示用的数据格式的处理;显示存储器部分14,用来储存转换后的显示数据;输出处理电路17,用来完成把显示数据输出到屏幕上的处理;DMA(直接存储器访问)18,它访问主存储器12中的数据;程序存储器19;数据存储器20;显示处理器21,用来解释程序存储器19和数据存储器20中描述的指令和数据,并主要根据所述指令和数据执行显示数据的传输等操作;同步信号产生电路22;和视频输入23,24。
如图3所示,数据处理电路13包括:YUV解码器27a,它对从显示处理器19传输来的显示数据进行YUV→红、绿、兰(RGB)转换;运行长度衍生电路27b,用于进行关于所述显示数据的运行长度衍生;彩色扩展电路27c,用来对所述显示数据进行彩色数据扩展;多个调色板的多个处理电路27d和27e,用来对所述显示数据进行调色板转换;以及选择器28。如图3所示,显示存储器部分14包括:数据缓冲区15,可以用来储存光标的图案数据;以及多个行存储器16,用来储存数据显示数据和使用过的行信息。输出处理电路17包括:选择器,用来从多个行存储器16中选择任选的一个行存储器;衰减器,用来改变显示数据的亮度,以实现α交融和用来将其输出相加的加法器;选择器,用来合成重复的背景数据、光标等,以及D/A转换器(数模转换器),用来完成D/A转换,以便在显示器上显示等等。如图4所示,显示处理器21具有传输用的缓冲存储器25a,25b,26a和26b。
这种显示装置并不具有专用的帧存储器,并采取UMA(统一存储器体系结构)结构,它把显示数据存放在主存储器12中,但它可以具有在主存储器12中包括专用的帧存储器的结构。
现将描述这个实施例的动作。
首先,将描述直至实际显示显示数据为止的一般流程。
显示数据主要由主CPU 11储存在主存储器12中。这些显示数据由DMA 18读出,临时储存在图4所示显示处理器21内部的传输用的缓冲存储器25a和25b。然后,在显示数据经过诸如扩展、压缩和跳越等动作并储存在传输用的缓冲存储器26a和26b之后,显示数据由数据处理电路13转换成简单的RGB格式的数据,然后储存在行存储器16中。按照同步信号产生电路22所产生的同步信号中的像点时钟读出一个象素的写入行存储器16的数据。然后,该数据由输出处理电路17进行两个屏幕的α交融处理或与重复背景数据或光标合成、D/A转换、连同同步信号一起输出到显示器,并显示。这是显示数据直至实际显示为止的一般流程。
在这个显示装置中,显示器相当大一部分的控制是由显示处理器21完成的。显示处理器21具有程序存储器19和专用的数据存储器20,解释储存在这里的程序和数据,并执行诸如显示数据传输等动作。程序存储器19和数据存储器20的信息按照需要从主存储器12传输过来。多个程序/数据按照显示器的结构、图形区域的变化等储存在主存储器12中。
从主存储器12传输显示数据的命令可以直接由主CPU 11发到显示处理器21,或者由显示处理器21本身发出。这主要是在显示方式(表示一个象素信息的位数)发生变化的时候主CPU 11发出传输命令。而主要是在形成单屏所需的程序/数据大于显示处理器的RAM(随机存取存储器)的容量的时候显示处理器21本身发出传输命令。这时,在显示中途替换程序/数据。
采用这样一种结构,信息可以根据需要传输,因而显示装置可以灵活地对应屏幕方式,或者图形区域的改变。另外,超过存储器容量的程序或数据也能执行。这样,显示处理器的RAM可以具有小的容量。相应地,构造紧凑或廉价的系统成为可能。
此外,当设置显示处理器21的动作而且没有必要改变时,程序存储器19或数据存储器20可以是ROM(只读存储器)。在这种情况下,不必从主存储器12传输数据。因为ROM与具有相同容量的RAM相比可以具有较小的芯片面积,所以,这从成本来说是有利的。
接着,将描述向显示处理器21提供程序以便执行屏幕显示时显示处理器21的动作。图5A至5C是举例说明主存储器12的显示数据和显示器的显示输出的示意图。它们全都用于把预先储存在主存储器12中的显示数据存入行存储器16。现将解释显示β屏幕的情况和合成并显示多个窗口等的情况。
如图5A所示,意味着背景、光标、窗口等的β屏幕作为由主CPU 11合成的β屏幕数据预先存入主存储器12,而当进行显示时,β屏幕数据从首地址顺序地读出,并传输到行存储器16。
当合成若干窗口时,有不考虑α交融(见图5B)和考虑α交融(见图5C)的两种情况。α交融意味着半透明合成,并且,例如,当两窗口重叠时,只有重叠部分这一侧的窗口被正常显示。但若设置α交融,这一侧的窗口变得透明,并可以看到背面的窗口。换句话说,α交融意味着以某个百分数合成多个显示数据,并显示它们的功能。另一方面,显示处理器21的动作与扩展、压缩和跳越的动作、对数据处理电路13和使用过的行信息的控制有关,以后将描述这些动作。
接着,将描述进行这些屏幕显示时显示装置的动作。图6是显示一个屏幕的β屏幕数据的流程图。图7表示此时显示屏幕的实例,而图8表示储存β屏幕数据的主存储器12的内存分配图。首先,为了显示一个屏幕,在步骤A1,获得β屏幕数据X方向上的坐标尺寸x1和Y方向上的坐标尺寸y1。
然后,在步骤A2,获得主存储器12中储存β屏幕数据的首地址beta addr,作为储存与第L行对应的β屏幕的首地址addr。这些数据如果是固定数据的话,就可以作为固定在程序中的立即数据而获得。另外,若它们具有任选的尺寸,则存在于主存储器12中的这些数据可以通过把这些数据传输到数据存储器20,并访问数据存储器20来获得。在步骤A3,获得跟在现正在显示的水平行号后面的下一个水平行号,作为第L行,并在步骤A4判断这个数值是偶数还是奇数。然后,若为偶数,则在步骤A5进行从主存储器12中储存与第L行对应的β屏幕数据的首地址到行存储器16a的尺寸x1的数据传输,或若为奇数,则在步骤A6传输到行存储器16b。
之所以由行号的奇偶来切换写往行存储器16a或行存储器16b,原因是当在显示侧访问行存储器时,无法从显示处理器21对其进行访问。通过设置一个独立于正在用于显示的行存储器的另一个行存储器,显示处理器12即使正在显示时也能访问该行存储器。
在步骤A7数据传输到行存储器16a或行存储器16b之后,将β屏幕Y方向上的坐标尺寸y1与接着将要显示的行号L加以比较,若数值(L+1)小于y1,则在步骤A8在储存与第L行对应的β屏幕数据的首地址addr上加上β屏幕X方向上的坐标尺寸x1,以获得存储与下一行号对应的β屏幕的首地址addr。同步的权重(步骤A9)通过判断正用于显示的行存储器16a或行存储器16b是否还在使用,就是说,通过在等待直至下一水平行显示开始之后才写往该行存储器来控制行存储器的重写。这就有可能通过进行上述向行存储器16a或行存储器16b的传输来显示一个象素y1次。
接着,将描述多个窗口等合成并显示的情况。
在β屏幕的显示中,主存储器12中的显示数据依次从首地址读出并显示,但是主存储器12中任选位置上的数据可以按照显示处理器21给定的程序通过取出任选个数据以任选的组合的形式显示。例如,在窗口系统的情况下,多个窗口的显示数据分别在单独的地址上以已经完成的形式,并按照每一个窗口的位置及其优先权储存在主存储器12中,可以通过重叠而实时地显示它们。
这里,假定,如图9内存分配图所示,各种显示数据,诸如背景数据、光标数据、窗口1数据、窗口2偶数据、窗口2奇数据等以已经完成的形式储存在主存储器12的任选地址位置上。在这些显示数据中,只有在合成时显示的数据才被读出,并被传输到行存储器。窗口2偶数据和窗口2奇数据意味着这样的数据结构:在交错信号,诸如NTSC信号被输入到主存储器12时,每个字段以奇数据的形式和以偶数据的形式输入。但是,以后将描述光标的显示。
图10是合成并显示多个窗口的流程图。它表示只有当图9中的各种数据被合成并读出以便显示一个屏幕时才显示该数据的动作。
因为显示数据,诸如窗口坐标、优先级等是每当显示一个屏幕时任何时刻都可能改变的任选数据,所以从主存储器12到数据存储器20的数据传输是由显示处理器21在步骤B1完成的。此外,为了显示一个屏幕,在步骤B2获得屏幕Y方向上的坐标尺寸y1,并在步骤B3获得目前正在显示的水平行号之后的下一个水平行号作为行No.L。在步骤B4,判断它是否进行了α交融,以及是否准备进行α交融,若不进行α交融,则完成正常行传输(步骤B5),若进行α交融,则进行α交融行传输(步骤B6)。接着,在步骤B7,把准备显示的行No.L与屏幕Y方向的坐标尺寸y1加以比较,若y1次循环尚未完成,则进行控制行存储器盖写的同步权重处理(步骤B8),并通过进行上述y1次处理来完成一个屏幕的显示。
图11是无α交融的正常行传输的流程图。
图12A是无α交融的显示屏幕的实例,而图12B是行No.L中行存储器的内存分配图。假定图12中的行No.L是下一次准备显示的行No.L,将描述该行号上的正常行传输。在步骤C1,显示处理器21计算无α交融时行No.L上各自显示数据之间的边界点和点数。每一个窗口的显示数据都传输到数据存储器20,从右上坐标、左下坐标、X方向上的坐标尺寸、Y方向上的坐标尺寸和优先级等计算边界点和点数。作为另一方案,预先由主CPU 11计算的数据已传输到数据存储器20,只有访问数据存储器20才能获得该数据。
这时边界点定义为xpt[](在[]中输入表示顺序的号码),而边界点的数目定义为xpm。如图12A所示,行No.L上的边界点将为xpt[0]=xs0,xpt[1]=xs1,xpt[2]=(xe1+1),xpt[3]=(xe2+1),xpt[4]=(xe0+1),而边界点的数目为5。在步骤C2,清除边界计数器xp,而在步骤C3,获得行L上的左边界点xp1,并在步骤C4获得最接近左边界点的右边界点xpr。判断xp1和xpr之间的显示数据,并且在步骤C5,获得储存与行No.L对应的显示数据的首地址addr。初始化时,令xp1=xpt[0]=xs0,而xpr=xpt[1]=xs1,因此,可以判断这些显示数据是背景数据,在储存与行No.L对应的背景数据的首地址addr由addr=back_addr+x1*L+xs0获得。
在步骤C6,判断行No.L是偶数还是奇数,并在数据传输到行存储器16a(步骤C7)或数据传输到行存储器16b(步骤C8)之间切换。传输到行存储器16a和行存储器16b的数据量为xpr-xp1,因为显示区域是xp1,xpr-1。由于写入行存储器16a和行存储器16b的位置是xp1,所以,向行存储器16a或行存储器16b的数据传输就意味着把数据(xs1-xs0)从addr传输到行存储器16a或行存储器16b的xs0。在步骤C9,在传输xs1和(xe1+1)之间的下一个数据时,右边界点xpr变为左边界点xp1。左边界点xp1可以令xp1=xpr而获得。然后,通过移动以获得上述的右边界点xpr(步骤C4),而这些动作都以相似的方法在边界点xs1和(xe1+1),(xe1+1)和(xe2+1)及(xe2+1)和(xe0+1)之间完成,可以完成行No.L的一行数据传输。在步骤C10,把边界计数器xp与边界点数目xpm加以比较,当边界计数器xp变为大于或等于边界点数目xpm时,开始下一行的处理。
图13是包括α交融的行传输的流程图。图14表示包括α交融的显示屏幕的实例。图14A是α交融的显示屏幕的实例,而图14B是行No.L中的正常行存储器和α交融用的行存储器的内存分配图。现将假定图14中行No.L是下一个准备显示的行No.L,描述该行号上的α交融行传输。在步骤D1,显示处理器21计算行No.L带有α交融的各个显示数据之间的边界点及点数。图12的正常显示屏幕实例中,边界点数加1。从右上坐标、左下坐标、X方向上的坐标尺寸、Y方向上的坐标尺寸、优先级等计算边界点及点数。或者,预先由主CPU 11计算的数据已经传输到数据存储器20,并只有通过访问数据存储器20才能获得该数据。
行No.L上的边界点将为xpt[0]=xs0,xpt[1]=xs1,xpt[2]=xs2,xpt[3]=(xe1+1),xpt[4]=(xe2+1),边界点数目将为6。因为无α交融的边界与正常行传输相同,所以将描述有α交融时边界计数器xp的情况。通过在步骤D4获得右边界点,在步骤D14获得的行L上的左边界点xp1=xpr=xpt[2]=xs2,xpr=xpt[3]=(xe1+1)。储存与这个显示数据的行No.L对应的窗口1数据的首地址addr计算为addr=win1_addr+(xe1-Xs1+1)*(L-ys1)+(xs2-xs1)(步骤D5)。然后,在步骤D6判断行No.L是偶数还是奇数,并把数据传输切换向行存储器16a(步骤D7)或向行存储器16b(D8)。
向行存储器16a或向行存储器16b的数据传输量将变为xpr-xp1,因为显示区域为xp1,xpr-1。因为写入行存储器16a和行存储器16b的位置是xp1,所以,向行存储器16a或向行存储器16b的数据传输意味着数据((xe1+1)-xs2)从addr传输到行存储器16a或行存储器16b的xs2。在步骤D9,完成该数据传输之后,判断是否有其它数据是对该数据进行α交融的。在这种情况下,窗口1和窗口2是准备α交融的,储存与这个显示数据的行No.L对应的窗口2偶数据的首地址addr计算为addr=win2e_addr+(xe2-xs2+1)*(L-ys2)(步骤D10)。
然后,在步骤D11判断行No.L是偶数还是奇数,并切换向行存储器16a传输数据或向行存储器16b传输数据(步骤D13)。这时行存储器16a和行存储器16b是α交融用的行存储器。向行存储器16c和行存储器16d的数据传输量变为xpr-xp1,因为显示区域是xp1,xpr-1。因为写入行存储器16c和行存储器16d的位置为xp1,所以向行存储器16c或向行存储器16d的数据传输意味着把数据((xe1+1)-xs2)从Addr传输到行存储器16c或行存储器16d的xs2。正常情况下,行存储器可以具有不准备进行α交融的数据,而α交融用的行存储器可以单独地具有准备进行α交融的数据,以便有可能通过硬件的α交融处理进行合成显示。以后步骤D14和步骤D15的处理与正常行传输相同。
光标的显示也可以由上述的动作程序来显示,但也可以在一行数据传输到行存储器之后通过提供光标的坐标、光标X方向上的尺寸、光标Y方向上的尺寸、储存光标数据的首地址curs_addr的坐标,并最后合成和显示它们来实现,当显示是对α交融的数据进行的时,光标可以通过既写入正常行存储器又写入α交融用行存储器来显示。采用这样的方法,光标总是最高优先级,而处理速度可以提高。显示处理器21的基本动作已如上述。
接着,将描述由显示处理器21执行的其它动作。
首先,将描述显示数据的扩展、压缩和跳越处理。如图4所示,显示处理器21中有两组传输用的缓冲存储器。从主存储器12读入的显示数据储存在第一组传输用的缓冲存储器25a和25b中,然后,存入另一组传输用的缓冲存储器26a和26b中,此后存入显示用的行存储器16中。传输用的缓冲存储器之间的读出和写入由向显示处理器21提供的程序精确控制。
具体地说,处理可以在每一个象素的任选位置进行,诸如第一组传输用的缓冲存储器25a和25b的读出计数器的开始/停止(称作“读出存储器”)、另一组传输用的缓冲存储器26a和26b的写入计数器的开始/停止(称作“写入存储器”),以及是否进行写入、起动显示图象的扩展或压缩、右手侧图象从某个位置起向右方向滑动并看上去好象图象中有一个孔(称作“跳越”)并且改变显示数据,以使这些数据变得有可能混合。
如图15举例说明控制数据的动作的示意图所表示的那样控制扩展、压缩和跳越的动作。对于一个象素,控制数据有2位信息,并对每一个象素单元控制传输用缓冲存储器25a,25b,26a和26b之间的读出计数器和写入计数器,或者是否写入。图16是一个示意图,表示尺寸与无扩展、压缩和跳越的原件相同时传输用的缓冲存储器之间的传输动作,在这种情况下,连续提供“00”作为控制数据。然后,读出计数器和写入计数器都连续地加1,与读出存储器相同的数据写入写入存储器,于是以同样的尺寸传输数据。
当数据压缩时,对于与你想省略的象素对应的数据在控制数据内设置“01”。在表示压缩动作的图17中,显示数据依次把0,1,2,和3写入写入存储器,但因控制数据在位置3为“01”,所以写入计数器停止,数据4覆盖在位置3上。因此,显示数据压缩了一个象素。若控制数据每隔一个象素设为“01”,则图象水平方向收缩为1/2,并且,例如,若部分地改变设置“01”的比率,则图象变成圆柱形。
当数据扩展时,在控制数据的相应位置设置“10”。在图18中,依次渐增地把显示数据0,1,2和3写入写入存储器,但因在3的位置上控制数据为“10”,故读出计数器停止,数据3再写入下一个位置3。从而,显示数据扩展了一个象素。
当控制数据为“11”时,便跳越。在图19中,直至0,1和2,数据都原样地写入,但因位置3上的控制数据为“11”,故读出地址停止。于是,位置3上的显示数据写到右侧的下一个象素上。另外,不完成向写入存储器的写入,在写入存储器的位置3上什麽都没有写。于是完成了一个象素的跳跃。
如上所述,通过设置控制数据的值,即可实现扩展、压缩和跳越。另外,通过以组合的形式设置扩展、压缩和跳越,如图20至图22所示,显示数据部分扩展,部分压缩,因而有可能实现对显示数据的复杂的修改。
在许多情况下,在水平方向上扩展和压缩的比率是恒定的,而在这些情况下,控制数据以相同的图案重复。在本实施例中,通过设置重复图案和重复点,与写一水平行的控制数据的情况相比,就可以以较少的数据规定扩展、压缩等。例如,当数据压缩为0.75倍时,如图23所示,控制数据以“00”,“00”,“00”和“01’的顺序重复。在这种情况下,通过设置4个象素的控制数据和重复点,以便进行每4个象素的重复,重复使用同样的控制数据来完成压缩动作。图24表示数据以类似方法扩展为1.75倍的情况。
在本实施例中,设置了2种类型的视频输入,而显示处理器21可以以此输入视频图象数据。视频图象信号经模数(A/D)转换后存入视频输入用的行存储器。每一种视频输入类型有两个视频输入用行存储器,和其他行存储器中的情况一样,它们通过交替切换而用来读出和写入。写入视频输入用的行存储器的视频数据由显示处理器21读出,经过扩展、压缩和跳越处理之后,传输到行存储器16。
接着,将描述数据处理电路13。显示数据不仅以正常RGB格式,还以其它数据格式存入主存储器。在显示数据由显示处理器21从主存储器12读出并写入行存储器16的同时,各种类型数据格式的显示数据通过处理电路,诸如YUV解码器27a、运行长度衍生(evolving)电路27b、颜色扩展电路27c和调色板27d,27e转换成RGB格式,并存入行存储器16。显示处理器21指令选择器28,为每一个象素的转换选择数据电路。可以有多个调色板,并且,例如,可以把一个调色板变换成与每一个窗口有关。另外,可以加上其它数据处理电路,从而显示处理器21可以对应显示数据的各种格式。
通过数据处理电路13的显示数据写入行存储器16,但显示数据中的某些数值,可以设置为实际上并不显示的写通过数据。当显示处理器21从主存储器12和数据缓冲区15把显示数据传输到行存储器16时,若有写通过数据,则那一部分象素不写入行存储器16。这对非矩形,例如,鼠标的图象显示有效。
接着,将描述利用使用过的行信息显示一个屏幕的动作。一般显示用的行存储器是成对起作用的。这是因为显示处理器21无法为写入而访问正在进行显示读出的行存储器,于是显示处理器21把下一行的显示数据写入独立于正在进行读出的行存储器的另一个行存储器。每次改换要显示的行时,进行读出和写入的行存储器交替切换,以便使显示继续。但是,当合成和显示多个窗口时,如图5B和图5C所示,和当背景不具体显示时,在某些情况下,显示数据写入行存储器只对窗口显示的部分进行,前一行便残留在其余部分。因此,要求在写入之前清除行存储器,因而需要花时间清除。所述使用过的行信息使得不必清除行存储器。
使用过的行信息以1∶1的比率对应于行存储器上的每一个象素的显示数据,并表示显示数据用在那一行上。与显示数据的一个象素对应的使用过的行信息比它能表达的(屏幕垂直方向的象素数目+1)位数(若屏幕尺寸为1280×1024,则为11位)多,并用于与每一个行存储器中的显示数据数目相同的象素,就是说,用于水平象素的数目。
图25是一个方框图,表示用于储存使用过的行信息的显示存储器部分14。连接到行存储器16a-16f的分别有比较器31-36和“与”门电路37-42。行存储器16e和16f是储存下述背景数据的存储器。比较器31-36将显示行号与使用过的行信息比较,而若两数值相符,则输出理论值1,而若两数值不相符,则输出理论值0。“与”门电路37-42在输入理论值1时把输出数据原样输出,而当输入理论值0时,不输出显示数据。
现将根据图26描述显示屏幕的动作。图26A是显示屏幕的实例,图26B是使用过的行信息为N时行存储器的内存分配图和输出数据,图26C是使用过的行信息为N+2时行存储器的内存分配图和输出数据,图26D是使用过的行信息为N+4时行存储器的内存分配图和输出数据。如图26B所示,正在进行第(N-1)行显示时,显示处理器21把第N行的显示数据写入行存储器。在第N行,有窗口1,而在写窗口1的显示数据的同时,N同时写入使用过的行信息。当显示第N行时,针对行存储器的每一个象素,把正在显示的行号N和使用过的行信息加以比较,只有当它们相等时,才认为显示数据有效,并输出行存储器中的显示数据。
在第(N+2)行中进行同一行存储器的写入,因为两个行存储器交替使用。如图26C所示,在第(N+2)行中有窗口1和窗口2,(N+2)被写入显示数据和使用过的行信息。这样,便完成显示。
接着,进行第(N+4)行的写入。第(N+4)行如图26D所示,只有窗口2,(N+4)写入显示数据和使用过的行信息。这时,在第(N+2)行写入的窗口1的数据残留下来,而若处理在不采取任何措施的情况下进行,则上述将会被显示出来,随后出现错误显示。但在本实施例中,旧窗口1的一部分的使用过的行信息仍旧是(N+2),这在随后被忽略,因而只有窗口2被正确显示。
所有行的显示都如上所述地进行,每一个垂直回扫周期都要清除所有行存储器的使用过的行信息。这是为了避免前一垂直显示周期的显示数据显示出来。通过把未使用值作为使用过的行信息写入来完成清除。
接着,将解释相同图案的重复显示。正如在窗口系统背景屏幕中经常看到的,有时在水平方向重复显示相同的图案。在这种情况下,通过使在任选范围内从行存储器16读出的读出地址循环成为可能,即可重复显示一个特定的图案。藉此,具体地说,在背景数据储存在主存储器12的情况下,可以减少要读出的数据量,因而可以减少主CPU 11数据总线的流通量。当利用这一功能时,必需有一对不同于正常行存储器的专用的行存储器16e和16f,用来储存重复图案。因此,行存储器至少要有4个,而同时使用α交融时至少6个。现将描述这个特定图案的重复显示功能。
图27是举例说明重复地使用背景时的动作的示意图。当把第N行数据写入行存储器时,首先把窗口的显示数据和使用过的行信息N写入储存窗口数据的行存储器,就像正常情况一样。接着,背景的显示数据和使用过的行信息N写入储存背景数据的行存储器,并且设置重复点。有几种方法设置重复点,诸如设置专用的寄存器的方法,把一个区别于正常情况的值写入使用过的行信息和显示数据,或者准备一个专用的行存储器。
为了显示,首先把用来储存窗口数据的行存储器中的使用过的行信息和正在显示的行号加以比较。若它们相符,则输出该窗口的显示数据,而若不相符,则输出背景数据。尽管背景数据不显示,但输出由其内部的背景数据读出计数器表示的背景数据。若这一读出计数器的值与重复点的值相符,则清除读出计数器的值。从而,输出的背景数据返回储存背景数据的行存储器的初始阶段,于是,重复输出背景数据。
接着,将描述数据缓冲区15。显示数据通常储存在主存储器12中,但是光标尺寸小的和设置了图案的显示数据可以储存在数据缓冲区15。储存在数据缓冲区15的显示数据可以由显示处理器21写入行存储器16。另外,该显示数据可以不传输到行存储器16,而传输到显示处理器21的程序存储器19或主存储器12,因此,该显示数据可以用于一般目的,而不限于光标显示。
另外,有几种方法用来设置借助α交融的两个屏幕的组合比率。方法之一是准备一个专用的寄存器,用来储存组合比率,并在α交融时从寄存器读出组合比率。在这种情况下,显示处理器21必须在每一次组合比率改变时重写该寄存器的内容。另一个方法是准备一个查找表,其中储存多个组合比率,并将每一个象素的显示数据连同查找表的访问地址一起写,再一个方法是直接把组合比率写入每一个象素用的行存储器中。
工业实用性
按照本发明的第一方面,显示时需要部分的显示数据从主存储器取出并使用。因此,可以取出主存储器中任选位置的数据,并任选地将它们加以组合。这种控制由显示控制部分完成,这样在多个窗口同时显示在屏幕上时可以减轻软件中主控部分的处理负荷。因此,可以提高每一个窗口的移动和切换速度。
按照本发明的第二方面,在读出行存储器中的数据时,而且若要在行方向重复该数据(诸如窗口系统中的背景),则读出行存储器地址可以在任选位置循环。这样,就不必进行多余的处理,处理便能高速进行。
按照本发明的第三方面,因为光标和重复背景可以储存在数据缓冲区存储器中,故不必从主存储器读出例行数据。这样,数据总线的负荷可以减轻,多余的处理不再必要,处理便能高速进行。
按照本发明的第四方面,不必预先对显示用的数据进行扩展/压缩处理,因为扩展/压缩处理在显示数据读出时进行,因而总线利用效率可以提高。另外,当显示视频输入图象时,一般都要改变图象尺寸,但通过在输出阶段进行扩展/压缩处理,可以更有效地利用扩展/压缩电路。以此,视频数据总是以原尺寸读入,显示可以设置为任选尺寸,而不必把数据传输到帧存储器等。
按照本发明的第五方面,以预定的顺序重复来自第一缓冲存储器的读出地址计数的停止/运动,通过简单的处理即可完成某个放大倍数的扩展/压缩,因而处理可以高速进行。
按照本发明的第六方面,因为显示控制部分可以根据储存信息中的数据格式信息来进行数据转换,所以储存显示用的数据格式不受限制。因而没有必要把储存在数据存储器中的显示字符等传输到帧缓冲区,因而处理可以高速进行。
按照本发明的第七方面,因为所述显示控制部分设有程序存储器和数据存储器,用来储存必要的程序和数据,故没有必要每次处理时都从主存储器读出数据,因而,可以减少数据总线的使用次数,这样处理便可高速进行。
按照本发明的第八方面,所述显示控制部分可以灵活地符合屏幕方式或图象面积的改变,以便从主存储器为程序存储器和数据存储器传输必要的信息。因为超过容量的程序或数据可以从主存储器读出,所以,存储器的容量可以小,这样就可以以低成本构造紧凑的系统。
按照本发明的第九方面,当显示数据传输到各个行存储器时,使用过该数据的行号被同时写入与每一个像点对应的使用过的行信息存储器,并通过把它与显示时准备显示的行号比较来判断行存储器上的数据是否有效,以此就没有必要在每一次使用行存储器时清除行存储器的内容,因而,处理可以高速进行。在行存储器中的使用过的行信息没有必要为每一行显示进行删除,而只需在每一个垂直回扫周期删除全部行存储器中的使用过的行信息,因而,处理可以高速进行。
Claims (9)
1.一种可编程显示装置,它包括:
主存储器,它储存显示数据;
数据处理电路,它把所述显示数据的数据格式转换成屏幕显示的数据格式;
若干个行存储器,它们储存所述数据处理电路为每一显示行转换的显示数据;
显示控制部分,它控制从所述主存储器到所述行存储器的显示数据的传输和存储,以及必要的显示数据从所述行存储器的读出,以便将其显示的屏幕上;以及
主控制部分,它控制所述显示数据在所述主存储器中的储存,以及包括数据格式和储存地址的储存信息向所述显示控制部分的传输,
其中,所述显示控制部分根据所述存储信息、通过指定有可能显示在屏幕上的一行显示数据的地址而把所述显示数据读出到该显示数据由其中传输的所述主存储器中,使所述数据处理电路进行数据传输并选择储存所述显示数据的所述行存储器。
2.按照权利要求1的可编程显示装置,其特征在于:所述显示控制部分控制准备重复利用的显示数据在所述行存储器中的储存,使得当重复显示的数据显示时,通过指定其地址将所述重复显示的数据从所述行存储器中读出,并显示在屏幕上。
3.按照权利要求1的可编程显示装置,其特征在于还包括数据缓冲存储器,用来储存准备重复利用的所述显示数据,并且当所述数据显示在屏幕上时,所述显示控制部分使所述重复显示数据从所述数据缓冲存储器读出,并显示在屏幕上。
4.按照权利要求1的可编程显示装置,它包括:
第一缓冲存储器,用来储存从所述主存储器读出的所述显示数据;
第二缓冲存储器,用来储存从所述第一缓冲存储器读出的所述显示数据;和
地址计数器,用来对所述第一和第二缓冲存储器的读出地址和写入地址进行计数;
其特征在于:
所述显示控制部分分别控制关于所述地址计数器的读出地址计数和写入地址计数的停止和动作,执行扩展、压缩和跳越处理,并把所述数据存入所述行存储器。
5.按照权利要求4的可编程显示装置,其特征在于:所述显示控制部分使所述读出地址计数器的停止和动作以预定的次序重复。
6.按照权利要求1的可编程显示装置,其特征在于:所述数据处理电路具有多个转换处理电路,用来转换不同的数据格式,以及
所述显示控制部分根据所述储存信息的数据格式信息选择所述转换处理电路。
7.按照权利要求1的可编程显示装置,其特征在于:所述显示控制部分设有程序存储器和数据存储器,用来储存必要的程序和数据。
8.按照权利要求7的可编程显示装置,其特征在于:所述显示控制部分使所述程序存储器和所述数据存储器所需的信息从所述主存储器传输过来。
9.按照权利要求1的可编程显示装置,其特征在于:所述显示控制部分在把显示数据存入所述行存储器时加上表示该数据准备用于哪一行的行信息,并以这样一种方式控制所述数据的显示,即,在从所述行存储器读出显示数据时,同时读出所述行信息,而且所述数据只在使用所述显示数据的行与所述行信息相同时才被显示。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9010592A JPH10207446A (ja) | 1997-01-23 | 1997-01-23 | プログラマブル表示装置 |
JP10592/1997 | 1997-01-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1251191A true CN1251191A (zh) | 2000-04-19 |
CN1107936C CN1107936C (zh) | 2003-05-07 |
Family
ID=11754526
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN98803558A Expired - Fee Related CN1107936C (zh) | 1997-01-23 | 1998-01-22 | 可编程显示装置 |
Country Status (10)
Country | Link |
---|---|
US (1) | US7256789B1 (zh) |
EP (1) | EP0955625B1 (zh) |
JP (1) | JPH10207446A (zh) |
KR (1) | KR100313693B1 (zh) |
CN (1) | CN1107936C (zh) |
DE (1) | DE69840431D1 (zh) |
ID (1) | ID22589A (zh) |
MY (1) | MY140857A (zh) |
TW (1) | TW367461B (zh) |
WO (1) | WO1998033167A1 (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100430989C (zh) * | 2004-06-30 | 2008-11-05 | 夏普株式会社 | 液晶显示设备的显示控制装置和有该装置的液晶显示设备 |
CN1831928B (zh) * | 2005-02-12 | 2010-05-12 | 美国博通公司 | 处理视频数据的方法和处理视频数据的移动多媒体处理器 |
CN101923479A (zh) * | 2010-09-08 | 2010-12-22 | 青岛海信移动通信技术股份有限公司 | 一种终端启动时控制屏幕显示的方法及移动终端 |
JP2022515709A (ja) * | 2018-11-14 | 2022-02-22 | ベステル エレクトロニク サナイー ベ ティカレト エー.エス. | 画像を生成するための方法、コンピュータプログラム、及び装置 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6501480B1 (en) * | 1998-11-09 | 2002-12-31 | Broadcom Corporation | Graphics accelerator |
US6657633B1 (en) | 2000-09-19 | 2003-12-02 | Garmin International, Inc | DMA computer system for driving an LCD display in a GPS receiver |
DE10206951B4 (de) * | 2002-02-19 | 2004-11-18 | Mark Iv Industries Gmbh | Anzeigeeinheit sowie Verfahren zur visuellen Darstellung von Informationen auf einer solchen |
JP4007452B2 (ja) * | 2003-10-10 | 2007-11-14 | 株式会社Access | ブラウザを利用して機器情報を表示するシステム、およびプログラム |
FR2868865B1 (fr) * | 2004-04-08 | 2007-01-19 | Philippe Hauttecoeur | Procede et systeme de construction volatile d'une image a afficher sur un systeme d'affichage a partir d'une pluralite d'objets |
KR100657276B1 (ko) * | 2004-08-30 | 2006-12-14 | 삼성전자주식회사 | 영상 출력 제어 장치 및 영상 출력 제어 방법 |
JP4672390B2 (ja) * | 2005-02-24 | 2011-04-20 | 株式会社デジタル | 画像重畳装置 |
JP2010256580A (ja) * | 2009-04-24 | 2010-11-11 | Toshiba Corp | 映像表示装置 |
JP2012007829A (ja) * | 2010-06-25 | 2012-01-12 | Sharp Corp | 加熱調理器 |
JP5144816B2 (ja) * | 2011-03-02 | 2013-02-13 | 三菱電機株式会社 | プログラマブル表示器、及び作画データの作成方法 |
EP3089025B1 (en) * | 2013-12-25 | 2020-02-12 | Ricoh Company, Ltd. | Information processing device, program, and transfer system |
US10377399B2 (en) | 2015-04-20 | 2019-08-13 | Mitsubishi Electric Corporation | Train data transmission system and train data transmission program |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2274974A1 (fr) * | 1974-06-11 | 1976-01-09 | Ibm | Generateur de signaux video pour dispositif d'affichage numerique dynamique |
JPS5425630A (en) | 1977-07-29 | 1979-02-26 | Hitachi Ltd | Crt diaplay system |
JPS5717073A (en) | 1980-07-04 | 1982-01-28 | Canon Inc | Picture data processing system |
JPS57169790A (en) | 1981-04-13 | 1982-10-19 | Casio Computer Co Ltd | Crt display control system |
JPS58501891A (ja) * | 1981-11-06 | 1983-11-04 | アメリカン ヘキスト コ−ポレイシヨン | ラスタ−イメ−ジプロセツサ−及びその方法 |
JPS59119387A (ja) | 1982-12-24 | 1984-07-10 | 富士通株式会社 | デイスプレイ表示制御方式 |
JPS59128590A (ja) * | 1983-01-14 | 1984-07-24 | 株式会社 ナムコ | 映像表示信号の合成方法 |
US4679038A (en) * | 1983-07-18 | 1987-07-07 | International Business Machines Corporation | Band buffer display system |
JPS60257491A (ja) | 1984-06-01 | 1985-12-19 | 株式会社ピーエフユー | 表示制御装置 |
US5043714A (en) * | 1986-06-04 | 1991-08-27 | Apple Computer, Inc. | Video display apparatus |
JPS63159961A (ja) | 1986-12-24 | 1988-07-02 | Toshiba Corp | ダイレクトメモリアクセス転送制御装置 |
JPS63223691A (ja) | 1987-03-13 | 1988-09-19 | 株式会社日立製作所 | カラ−液晶表示用コントロ−ラ・ドライバ回路 |
JPH01274232A (ja) * | 1988-04-26 | 1989-11-02 | Nec Corp | 端末装置のオンラインプログラムによるcrtディスプレイ制御方式 |
JPH06101039B2 (ja) * | 1988-05-11 | 1994-12-12 | 富士通株式会社 | ウインドウ画像データの読出処理方式 |
US6124842A (en) * | 1989-10-06 | 2000-09-26 | Canon Kabushiki Kaisha | Display apparatus |
JP2673386B2 (ja) * | 1990-09-29 | 1997-11-05 | シャープ株式会社 | 映像表示装置 |
WO1993020513A1 (en) * | 1992-04-07 | 1993-10-14 | Chips And Technologies, Inc. | Method and apparatus for performing run length tagging for increased bandwidth in dynamic data repetitive memory systems |
JPH0619452A (ja) * | 1992-07-06 | 1994-01-28 | Matsushita Electric Ind Co Ltd | 画像スクロール装置 |
JPH06149527A (ja) | 1992-11-10 | 1994-05-27 | Hitachi Ltd | マルチウィンドウシステムの切り換え方式 |
JPH06266834A (ja) * | 1993-03-12 | 1994-09-22 | Japan Radio Co Ltd | 矩形画像の拡大縮小装置及び方法 |
JP3306159B2 (ja) | 1993-04-08 | 2002-07-24 | 株式会社日立製作所 | マルチウィンドウ表示制御方法および装置 |
JPH0736430A (ja) * | 1993-06-28 | 1995-02-07 | Nec Shizuoka Ltd | 色表示パレット制御回路 |
GB2287627B (en) * | 1994-03-01 | 1998-07-15 | Vtech Electronics Ltd | Graphic video display system including graphic layers with sizable,positionable windows and programmable priority |
US5901274A (en) * | 1994-04-30 | 1999-05-04 | Samsung Electronics Co. Ltd. | Method for enlargement/reduction of image data in digital image processing system and circuit adopting the same |
US5706478A (en) * | 1994-05-23 | 1998-01-06 | Cirrus Logic, Inc. | Display list processor for operating in processor and coprocessor modes |
JPH07336727A (ja) | 1994-06-07 | 1995-12-22 | Sharp Corp | データ圧縮伸長方法及びデータ変換装置 |
JPH07334342A (ja) | 1994-06-07 | 1995-12-22 | Sharp Corp | 画像データ表示装置 |
US5771031A (en) * | 1994-10-26 | 1998-06-23 | Kabushiki Kaisha Toshiba | Flat-panel display device and driving method of the same |
JP3523938B2 (ja) * | 1995-06-20 | 2004-04-26 | 株式会社ルネサステクノロジ | 表示制御装置 |
JP3713084B2 (ja) * | 1995-11-30 | 2005-11-02 | 株式会社日立製作所 | 液晶表示制御装置 |
US5808629A (en) * | 1996-02-06 | 1998-09-15 | Cirrus Logic, Inc. | Apparatus, systems and methods for controlling tearing during the display of data in multimedia data processing and display systems |
JP3304290B2 (ja) * | 1997-06-26 | 2002-07-22 | シャープ株式会社 | ペン入力装置及びペン入力方法及びペン入力制御プログラムを記録したコンピュータ読み取り可能な記録媒体 |
-
1997
- 1997-01-23 JP JP9010592A patent/JPH10207446A/ja active Pending
-
1998
- 1998-01-19 MY MYPI98000220A patent/MY140857A/en unknown
- 1998-01-21 TW TW087100774A patent/TW367461B/zh not_active IP Right Cessation
- 1998-01-22 DE DE69840431T patent/DE69840431D1/de not_active Expired - Lifetime
- 1998-01-22 EP EP98900694A patent/EP0955625B1/en not_active Expired - Lifetime
- 1998-01-22 US US09/341,633 patent/US7256789B1/en not_active Expired - Fee Related
- 1998-01-22 ID IDW990675A patent/ID22589A/id unknown
- 1998-01-22 CN CN98803558A patent/CN1107936C/zh not_active Expired - Fee Related
- 1998-01-22 WO PCT/JP1998/000233 patent/WO1998033167A1/ja active IP Right Grant
-
1999
- 1999-07-22 KR KR1019997006610A patent/KR100313693B1/ko not_active IP Right Cessation
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100430989C (zh) * | 2004-06-30 | 2008-11-05 | 夏普株式会社 | 液晶显示设备的显示控制装置和有该装置的液晶显示设备 |
CN1831928B (zh) * | 2005-02-12 | 2010-05-12 | 美国博通公司 | 处理视频数据的方法和处理视频数据的移动多媒体处理器 |
CN101923479A (zh) * | 2010-09-08 | 2010-12-22 | 青岛海信移动通信技术股份有限公司 | 一种终端启动时控制屏幕显示的方法及移动终端 |
CN101923479B (zh) * | 2010-09-08 | 2014-02-12 | 青岛海信移动通信技术股份有限公司 | 一种终端启动时控制屏幕显示的方法及移动终端 |
JP2022515709A (ja) * | 2018-11-14 | 2022-02-22 | ベステル エレクトロニク サナイー ベ ティカレト エー.エス. | 画像を生成するための方法、コンピュータプログラム、及び装置 |
Also Published As
Publication number | Publication date |
---|---|
KR100313693B1 (ko) | 2001-11-16 |
EP0955625B1 (en) | 2009-01-07 |
CN1107936C (zh) | 2003-05-07 |
WO1998033167A1 (fr) | 1998-07-30 |
US7256789B1 (en) | 2007-08-14 |
EP0955625A1 (en) | 1999-11-10 |
JPH10207446A (ja) | 1998-08-07 |
TW367461B (en) | 1999-08-21 |
DE69840431D1 (de) | 2009-02-26 |
ID22589A (id) | 1998-11-25 |
EP0955625A4 (en) | 2002-07-24 |
KR20000070377A (ko) | 2000-11-25 |
MY140857A (en) | 2010-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1107936C (zh) | 可编程显示装置 | |
CN1162832C (zh) | 图像显示装置 | |
CN1138234C (zh) | 图象生成的方法与设备 | |
JPH02503238A (ja) | パーソナルコンピュータ装置 | |
CN1308895C (zh) | 用于生成图形数据的可视表示和数字文档处理的系统和方法 | |
CN101080698A (zh) | 使用可编程硬件进行的实时显示后处理 | |
EP0133903B1 (en) | Display control method and display control apparatus | |
CN1255765C (zh) | 数据通信系统和方法 | |
CN1520159A (zh) | 能作图象处理的数字摄象机 | |
CN1783198A (zh) | 显示装置及其显示方法 | |
JPS61148488A (ja) | デイスプレイ制御装置 | |
CN1111306C (zh) | 地址发生设备和方法以及图象显示设备和方法 | |
CN1950877A (zh) | 图像数据的误差累加抖动 | |
CN1809869A (zh) | 存储控制器和用于平板显示器的数据驱动器 | |
CN1831931A (zh) | 允许重叠显示的显示控制器 | |
CN1113317C (zh) | 图形处理器和图形处理方法 | |
CN1236401C (zh) | 数据处理系统和方法、计算机程序和记录介质 | |
CN1438571A (zh) | 图像显示电路和移动电子设备 | |
WO1995001629A1 (fr) | Dispositif et procede de traitement d'images et machine de jeu dotee d'un organe de traitement d'images | |
CN1545682A (zh) | 图像处理装置 | |
KR19990013209A (ko) | 인터넷 셋 탑 박스의 영상신호 출력장치 및 화면 고속 스크롤 방법 | |
CN1038367A (zh) | 图形显示系统 | |
JPH087565B2 (ja) | 画像表示装置 | |
US20010015727A1 (en) | Image data display control method and an image display device thereof | |
JP3914454B2 (ja) | 表示制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20030507 Termination date: 20140122 |