JPS61148488A - デイスプレイ制御装置 - Google Patents
デイスプレイ制御装置Info
- Publication number
- JPS61148488A JPS61148488A JP59269664A JP26966484A JPS61148488A JP S61148488 A JPS61148488 A JP S61148488A JP 59269664 A JP59269664 A JP 59269664A JP 26966484 A JP26966484 A JP 26966484A JP S61148488 A JPS61148488 A JP S61148488A
- Authority
- JP
- Japan
- Prior art keywords
- area
- display
- bitmap memory
- memory
- lut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ディスプレイ制御装置に関し、特に、ビット
マップ・メモリを有するラスク走査型のディスプレイに
おける表示制御装置に関する。
マップ・メモリを有するラスク走査型のディスプレイに
おける表示制御装置に関する。
ビットマップ・メモリを有するラスク走査型のディスプ
レイの多くは、ビデオ・ルックアップ・テーブル(vi
deo 1ook−up table 、また、カラー
・テーブル、カラー・マツプなどとも呼ばれ、以下LU
Tと略記する)を用いる(例えば、Avan l)am
” pundamentals of Intera
ctiveComputer Graphics ”
pp、 129〜135 。
レイの多くは、ビデオ・ルックアップ・テーブル(vi
deo 1ook−up table 、また、カラー
・テーブル、カラー・マツプなどとも呼ばれ、以下LU
Tと略記する)を用いる(例えば、Avan l)am
” pundamentals of Intera
ctiveComputer Graphics ”
pp、 129〜135 。
Addison −Wesley 、 1982参照)
。LUTは、リフレッシュ・バッファであるビットマッ
プ・メモリ上の格納値をテーブル・インデックスとして
、CRTの輝度やカラーを制御するだめの、変換テーブ
ルである。他方、LUTを介さずに、ピントマツプ・メ
モリ上の格納値をCRTの輝度信号やカラー信号(赤、
緑、青)として、直接に利用する方式も知られている。
。LUTは、リフレッシュ・バッファであるビットマッ
プ・メモリ上の格納値をテーブル・インデックスとして
、CRTの輝度やカラーを制御するだめの、変換テーブ
ルである。他方、LUTを介さずに、ピントマツプ・メ
モリ上の格納値をCRTの輝度信号やカラー信号(赤、
緑、青)として、直接に利用する方式も知られている。
上記のLUTによる変換方式にしろ、LUTを介さない
直接方式にしろ、従来は、ビットマップ・メモリの全体
に対して、いずれか1つの方式のみを選択するものであ
った。しかし、ディスプレイ表示の目的によっては、ビ
ットマップ・メモリ上のある部分領域についてはLUT
を介さない直接表示とし、他の部分領域についてはLU
Tによる変換表示とするように、2方式の併用が望まれ
る場合がある。例えば、コンピュータ・グラフィックス
の手法で生成した画像とカメラ撮映による風景画像とを
合成表示する場合、ビットマップ・メモリ上のある部分
領域に格納された前者の画像をLUT経由で表示し、ビ
ットマップ・メモリ上の他の領域に格納された後者の画
像はLUTを介さず直接表示するケースが、その例であ
る。このような、LUT経由の変換表示とLUTを介さ
ない直接表示を同一のディスプレイ画面において併用す
ることは、多くの用途を持ち、画像処理技術の豊富化に
つながるものである。
直接方式にしろ、従来は、ビットマップ・メモリの全体
に対して、いずれか1つの方式のみを選択するものであ
った。しかし、ディスプレイ表示の目的によっては、ビ
ットマップ・メモリ上のある部分領域についてはLUT
を介さない直接表示とし、他の部分領域についてはLU
Tによる変換表示とするように、2方式の併用が望まれ
る場合がある。例えば、コンピュータ・グラフィックス
の手法で生成した画像とカメラ撮映による風景画像とを
合成表示する場合、ビットマップ・メモリ上のある部分
領域に格納された前者の画像をLUT経由で表示し、ビ
ットマップ・メモリ上の他の領域に格納された後者の画
像はLUTを介さず直接表示するケースが、その例であ
る。このような、LUT経由の変換表示とLUTを介さ
ない直接表示を同一のディスプレイ画面において併用す
ることは、多くの用途を持ち、画像処理技術の豊富化に
つながるものである。
本発明の目的は、ビットマップ・メモリを有するラスタ
走査型ディスプレイにおいて、LUT経由の変換表示と
LUTを介さない直接表示の単一画面における併用を、
簡潔な手段により実現することにある。
走査型ディスプレイにおいて、LUT経由の変換表示と
LUTを介さない直接表示の単一画面における併用を、
簡潔な手段により実現することにある。
本発明によれば、前記の型のディスプレイにおいて、ビ
ットマップ・メモリの任意の領域を指定する情報を保持
する手段が設けられ、領域判定手段が、ビットマップ・
メモリの走査位置が指定された領域にあるか否かを調べ
、その結果に従って選択回路を制御し、ビットマップ・
メモリからの出力を、直接又はルックアップ・テーブル
経由で、表示させる。
ットマップ・メモリの任意の領域を指定する情報を保持
する手段が設けられ、領域判定手段が、ビットマップ・
メモリの走査位置が指定された領域にあるか否かを調べ
、その結果に従って選択回路を制御し、ビットマップ・
メモリからの出力を、直接又はルックアップ・テーブル
経由で、表示させる。
第2図は、本発明の概念を模式的に表わしたものである
。ビットマップ・メモリ1の領域Aは、LUT2で変換
されて表示される領域であシ、領域Bは、LUT2を介
さずに、直接表示される領域でちる。ビットマップ・メ
モリ1が走査されて各画素情報が順次読出される間、領
域判定回路3は、走査が領域Aにあるか同Bにあるかを
調べ、その結果によシ選択回路4を切替えて、領域Aで
あれば、LUT2の出力5を表示部7に送ることによっ
て、変換表示を行ない、領域Bであれば、ビットマップ
・メモリ1からの直接の出力6を選択して表示部7に送
ることによって、直接表示を行なう。
。ビットマップ・メモリ1の領域Aは、LUT2で変換
されて表示される領域であシ、領域Bは、LUT2を介
さずに、直接表示される領域でちる。ビットマップ・メ
モリ1が走査されて各画素情報が順次読出される間、領
域判定回路3は、走査が領域Aにあるか同Bにあるかを
調べ、その結果によシ選択回路4を切替えて、領域Aで
あれば、LUT2の出力5を表示部7に送ることによっ
て、変換表示を行ない、領域Bであれば、ビットマップ
・メモリ1からの直接の出力6を選択して表示部7に送
ることによって、直接表示を行なう。
以下、本発明の一実施例を第1図により説明する。図中
、lli’11.同期発生部、12はXカウンタ、13
はXカウンタ、14はクロック発生部、15はビットマ
ップ・メモリ、16はLUT、17は領域判定部、18
〜20は選択回路、21〜23はDAコンバータ(DA
C)、24はディスプレイである。また、第3図は、ビ
ットマップ・メモリ15に格納されたデータの配置の一
例を示したもので、図中、51はLUT経由で表示すべ
き領域(変換表示領域)を表わし、52ばLUTを介さ
ずに直接表示すべき領域(直接表示領域)を表わす。な
お、ビットマップ・メモリ15上の位置座標は、第3図
のXY座標で表現するものとする。
、lli’11.同期発生部、12はXカウンタ、13
はXカウンタ、14はクロック発生部、15はビットマ
ップ・メモリ、16はLUT、17は領域判定部、18
〜20は選択回路、21〜23はDAコンバータ(DA
C)、24はディスプレイである。また、第3図は、ビ
ットマップ・メモリ15に格納されたデータの配置の一
例を示したもので、図中、51はLUT経由で表示すべ
き領域(変換表示領域)を表わし、52ばLUTを介さ
ずに直接表示すべき領域(直接表示領域)を表わす。な
お、ビットマップ・メモリ15上の位置座標は、第3図
のXY座標で表現するものとする。
図に示すように、直接表示領域は4点(L 、 Y+
)。
)。
(Xr 、Yz )、 (X2 、 Yl )、 (X
2 、 Y2 )で囲まれた矩形領域である。説明の便
宜上、直接表示領域と変換表示領域がそれぞれ1つのみ
存在する場合を第3図に示したが、各領域が複数個存在
する場合も取扱うことができる。
2 、 Y2 )で囲まれた矩形領域である。説明の便
宜上、直接表示領域と変換表示領域がそれぞれ1つのみ
存在する場合を第3図に示したが、各領域が複数個存在
する場合も取扱うことができる。
一例として、ビットマップ・メモリ15上のデータ配置
が第3図に示す場合について、第1図の装置の動作を以
下に説明する。
が第3図に示す場合について、第1図の装置の動作を以
下に説明する。
クロック発生部14からのクロックを受けて、Xカウン
タ13はビットマップ・メモリ15に対するXアドレス
を1ずつインクリメントする。Xカウンタの容量は、ビ
ットマップ・メモリの横幅に等しく定めてあシ、Xカウ
ンタ13のオーバフローにより、Xカウンタ12の内容
がインクリメントする。Xカウンタ13とXカウンタ1
2は、ビットマップ・メモリ15に対する2次元アドレ
ス(111と112)を指示するものであるので、上記
のようにして、ピットマツプ・メモリ15の内容は、順
次、左右・上下に1画素ずつラスタ走査される。ピット
マツプ・メモリ15は、Mビット(M≧1)の深さを持
つ。ビットマップ・メモリ15から読出されたMビット
のデータ113は、LUTl6へのテーブル・インデッ
クスとなる。
タ13はビットマップ・メモリ15に対するXアドレス
を1ずつインクリメントする。Xカウンタの容量は、ビ
ットマップ・メモリの横幅に等しく定めてあシ、Xカウ
ンタ13のオーバフローにより、Xカウンタ12の内容
がインクリメントする。Xカウンタ13とXカウンタ1
2は、ビットマップ・メモリ15に対する2次元アドレ
ス(111と112)を指示するものであるので、上記
のようにして、ピットマツプ・メモリ15の内容は、順
次、左右・上下に1画素ずつラスタ走査される。ピット
マツプ・メモリ15は、Mビット(M≧1)の深さを持
つ。ビットマップ・メモリ15から読出されたMビット
のデータ113は、LUTl6へのテーブル・インデッ
クスとなる。
第4図に示すように、LUTl6は2M個のエントリー
を有し、各エントリーは3Nビツトで構成される(N≧
1)。一般に、ピットマツプ・メモリ15から読出され
たMビットのデータを2進数表現で(bM−1・・・b
z bt bo)のように表わせば、値 がLUTl6に対するテーブル・インデックスとなp、
LUTl6の第V番目のエントリーの内容(3Nビツト
)を読出す。この3NビツトのデータはNビットずつに
3分割され、3つの選択回路18〜20にそれぞれ(1
14〜116)供給される。
を有し、各エントリーは3Nビツトで構成される(N≧
1)。一般に、ピットマツプ・メモリ15から読出され
たMビットのデータを2進数表現で(bM−1・・・b
z bt bo)のように表わせば、値 がLUTl6に対するテーブル・インデックスとなp、
LUTl6の第V番目のエントリーの内容(3Nビツト
)を読出す。この3NビツトのデータはNビットずつに
3分割され、3つの選択回路18〜20にそれぞれ(1
14〜116)供給される。
一方、ピットマツプ・メモリ15から読出されたデータ
は、LUTl6を介さず、117〜119に示すように
、3つの選択回路18〜20にも直接供給される。選択
回路18〜20は、LUT 1’ 6経由の信号114
〜116とピットマツプ・メモリ15からの直接の信号
117〜119のいずれかを選択して、DAコンバータ
(DAC)21〜23に供給する。DAC21〜23は
、選択回路18〜20の出力をそれぞれ、R(赤色)、
G(緑色)、B(青色)のアナログ信号124〜126
に変換し、ディスプレイ24に送出する。
は、LUTl6を介さず、117〜119に示すように
、3つの選択回路18〜20にも直接供給される。選択
回路18〜20は、LUT 1’ 6経由の信号114
〜116とピットマツプ・メモリ15からの直接の信号
117〜119のいずれかを選択して、DAコンバータ
(DAC)21〜23に供給する。DAC21〜23は
、選択回路18〜20の出力をそれぞれ、R(赤色)、
G(緑色)、B(青色)のアナログ信号124〜126
に変換し、ディスプレイ24に送出する。
ディスプレイ24は、これらのR,、G、B信号と同期
発生部11からの同期信号127(水平同期。
発生部11からの同期信号127(水平同期。
垂直同期等)をもとに、カラー表示を行なう。
選択回路18〜20は、領域判定部17の出力信号12
0によって制御される。すなわち、これらの選択回路は
、信号120の論理状態がtt Oppか1″かに対応
して、LUT16経由の信号114〜116、あるいは
ピットマツプ・メモリ15からの直接の信号117〜1
19を、それぞれ選択する。
0によって制御される。すなわち、これらの選択回路は
、信号120の論理状態がtt Oppか1″かに対応
して、LUT16経由の信号114〜116、あるいは
ピットマツプ・メモリ15からの直接の信号117〜1
19を、それぞれ選択する。
上記の領域判定部17の構造を第5図に示す。
図中、111と112はピットマツプ・メモリ15のX
アドレスとXアドレスをそれぞれ示し、120は選択回
路18〜20への出力信号を示す。
アドレスとXアドレスをそれぞれ示し、120は選択回
路18〜20への出力信号を示す。
61ばXルジスタ、62はX2レジスタ、63〜64は
比較器、65はフリップフロップ(FF)、66ばAN
Dゲート、67は¥1 レジスタ、68は¥2レジスタ
、69〜70は比較器、71はフリップフロップ(PF
)である。
比較器、65はフリップフロップ(FF)、66ばAN
Dゲート、67は¥1 レジスタ、68は¥2レジスタ
、69〜70は比較器、71はフリップフロップ(PF
)である。
第3図に示すように、直接表示領域52の位置座標は、
(Xt 、 Xz ) 、 (Yt 、 Y2 )で与
えられるが、これらのデータを、Xl レジスタ61゜
X2レジスタ62.¥4レジスタ67、Y2 レジスタ
68に、事前に設定する。ピットマツプ・メモリ15の
ラスタ走査にともなって、ピットマツプ・メモリ15に
対するXアドレス112とXアドレス111の値が更新
される。比較器63は、Xアドレス112の値とXルジ
スタ61の格納値を比較し、両者が一致した時点でフリ
ップフロップ65に対するセット信号を送出する。Xア
ドレス112の値はまた、比較器64によってX2レジ
スタ62の格納値とも比較され、両者が一致した時点で
、フリップフロップ65がリセットされる。同様にして
、Xアドレス111の値とY+レジスタ67およびYz
レジスタ68の格納値と比較することによシ、フリッ
プフロップ71は、XアドレスがY1〜Y2の範囲内に
存在する期間のみセットされる。フリップフロップ65
と71の出力の論理積がAND回路66によシ形成され
て、選択回路18〜20に対する制御信号120を生成
する。以上の処理の結果、ラスタ走査点が直接表示領域
52に存在する場合に信号120ば°゛1”となり、そ
の他の場合には、信号120はIt Ojjとなる。し
たがって、ピットマツプ・メモリ15上の直接表示領域
52内のデータはLUTl6を介さずに表示され、変換
表示領域51内のデータはLUTl 6経由で表示され
る。
(Xt 、 Xz ) 、 (Yt 、 Y2 )で与
えられるが、これらのデータを、Xl レジスタ61゜
X2レジスタ62.¥4レジスタ67、Y2 レジスタ
68に、事前に設定する。ピットマツプ・メモリ15の
ラスタ走査にともなって、ピットマツプ・メモリ15に
対するXアドレス112とXアドレス111の値が更新
される。比較器63は、Xアドレス112の値とXルジ
スタ61の格納値を比較し、両者が一致した時点でフリ
ップフロップ65に対するセット信号を送出する。Xア
ドレス112の値はまた、比較器64によってX2レジ
スタ62の格納値とも比較され、両者が一致した時点で
、フリップフロップ65がリセットされる。同様にして
、Xアドレス111の値とY+レジスタ67およびYz
レジスタ68の格納値と比較することによシ、フリッ
プフロップ71は、XアドレスがY1〜Y2の範囲内に
存在する期間のみセットされる。フリップフロップ65
と71の出力の論理積がAND回路66によシ形成され
て、選択回路18〜20に対する制御信号120を生成
する。以上の処理の結果、ラスタ走査点が直接表示領域
52に存在する場合に信号120ば°゛1”となり、そ
の他の場合には、信号120はIt Ojjとなる。し
たがって、ピットマツプ・メモリ15上の直接表示領域
52内のデータはLUTl6を介さずに表示され、変換
表示領域51内のデータはLUTl 6経由で表示され
る。
3個以上の領域に対して表示形式の切替を行なうには、
領域の位置座標を格納するレジスタ61゜62,67.
68と比較器63,64,69゜70の組を、追加され
た各領域に対応して設ければよい。
領域の位置座標を格納するレジスタ61゜62,67.
68と比較器63,64,69゜70の組を、追加され
た各領域に対応して設ければよい。
第6図は他の実施例を、第1図からの変更部分について
のみ示す。図において、第1図におけるのと同一の符号
は対応する部分を示す。この実施を 例においては、領域指示がビットマップ・メモリー5内
のデータが行なう。第6図の例では、ピットマツプ・メ
モリー5の予め定められた1つの面15PのピットをI
t 1 jjとすることによって、直接表示領域52で
あることを示す。領域判定部17は、ビットマップ・メ
モリー5から読出される各画素情報113の内で前記1
5P面のピット信号113Pを調べ、それがat On
であるかIt 、 jjであるかに従って、選択回路1
8〜20への信号120をat On又は1″とする。
のみ示す。図において、第1図におけるのと同一の符号
は対応する部分を示す。この実施を 例においては、領域指示がビットマップ・メモリー5内
のデータが行なう。第6図の例では、ピットマツプ・メ
モリー5の予め定められた1つの面15PのピットをI
t 1 jjとすることによって、直接表示領域52で
あることを示す。領域判定部17は、ビットマップ・メ
モリー5から読出される各画素情報113の内で前記1
5P面のピット信号113Pを調べ、それがat On
であるかIt 、 jjであるかに従って、選択回路1
8〜20への信号120をat On又は1″とする。
なお、ビットマップ・メモリー5内に特別の面15Pを
設ける代りに、ビットマップ・メモリー5と同期して順
次読出される別のメモリを用いてもよい。これらの構成
によれば、直接表示か変換表示かの指示が画素ごとに与
えられるから、任意の複雑な形状の領域を指定すること
ができる。
設ける代りに、ビットマップ・メモリー5と同期して順
次読出される別のメモリを用いてもよい。これらの構成
によれば、直接表示か変換表示かの指示が画素ごとに与
えられるから、任意の複雑な形状の領域を指定すること
ができる。
以上に述べた実施例はカラー画像の場合であったが、モ
ノクロ濃淡画像の場合には、選択回路18〜20及びD
AC21〜23を1系統のみとすればよい。また、前記
の技術を応用すれば、LU’Tも複数個設け、指定され
た領域によって経由するLUTも切替えることによシ、
一層多彩な表示機能を実現することができる。
ノクロ濃淡画像の場合には、選択回路18〜20及びD
AC21〜23を1系統のみとすればよい。また、前記
の技術を応用すれば、LU’Tも複数個設け、指定され
た領域によって経由するLUTも切替えることによシ、
一層多彩な表示機能を実現することができる。
本発明によれば、例えば次のような多様な画像の処理が
容易になる。
容易になる。
(1)TV左カメラどからの映像と、それに関連するコ
ンピュータ・グラフィックス出力とを並べて、比較、照
合など行なうことが容易にできる。このような機能は、
例えば、専横作業ロボットの視野からの映像とコンピュ
ータによる予想パターンとを対比して必要な指令を与え
る作業などに応用できる。
ンピュータ・グラフィックス出力とを並べて、比較、照
合など行なうことが容易にできる。このような機能は、
例えば、専横作業ロボットの視野からの映像とコンピュ
ータによる予想パターンとを対比して必要な指令を与え
る作業などに応用できる。
(2)特に、画素単位で領域を指定する実施例によレバ
、コンピュータ・グラフィックス出カド他の画像(例え
ば写実映像)との合成(スーパーインポーズ)が自由に
行なえる。この形態は、例えば、ゲームやアニメーショ
ンにおいて効果的である。
、コンピュータ・グラフィックス出カド他の画像(例え
ば写実映像)との合成(スーパーインポーズ)が自由に
行なえる。この形態は、例えば、ゲームやアニメーショ
ンにおいて効果的である。
以上のように、本発明によれば、単純な構成により、L
UT経由の変換表示画像とLUTを介さない直接表示画
像とを、ビットマップ・メモリ上の領域ごとに使い分け
ることができるから、多彩な表示が可能で、コンピュー
タによる画像処理の内容の豊富化に資するところも多い
。そして、異種の画像データを別のメモリに格納してお
いて、ビデオ信号レベルで合成処理を行なうのと比較し
ても、装置が単純化される。
UT経由の変換表示画像とLUTを介さない直接表示画
像とを、ビットマップ・メモリ上の領域ごとに使い分け
ることができるから、多彩な表示が可能で、コンピュー
タによる画像処理の内容の豊富化に資するところも多い
。そして、異種の画像データを別のメモリに格納してお
いて、ビデオ信号レベルで合成処理を行なうのと比較し
ても、装置が単純化される。
第1図は本発明の一実施例のブロックダイヤグラム、第
2図は本発明の詳細な説明するだめの模式図、第3図は
ビットマップ・メモリの領域座標の模式図、第4図はL
UTのテーブル構造の概略図、第5図は第1図における
領域判定部のブロックダイヤグラム、第6図は本発明の
他の実施例の要部のブロックダイヤグラムである。 15・・・ビットマップ・メモリ、16・・・ルックア
ンプ・テーブル(LUT)、17・・・領域判定部、1
8〜20・・・選択回路、21〜23・・・DAコンバ
ータ、24・・・ディスプレイ、61,62,67゜6
8.15P・・・領域指定情報保持手段、114〜11
6・・・LUTからの出力、117〜119・・・ビッ
トマップ・メモリからの出力。
2図は本発明の詳細な説明するだめの模式図、第3図は
ビットマップ・メモリの領域座標の模式図、第4図はL
UTのテーブル構造の概略図、第5図は第1図における
領域判定部のブロックダイヤグラム、第6図は本発明の
他の実施例の要部のブロックダイヤグラムである。 15・・・ビットマップ・メモリ、16・・・ルックア
ンプ・テーブル(LUT)、17・・・領域判定部、1
8〜20・・・選択回路、21〜23・・・DAコンバ
ータ、24・・・ディスプレイ、61,62,67゜6
8.15P・・・領域指定情報保持手段、114〜11
6・・・LUTからの出力、117〜119・・・ビッ
トマップ・メモリからの出力。
Claims (1)
- 【特許請求の範囲】 1、ビットマップ・メモリとルックアップ・テーブルを
有するラスタ走査型ディスプレイにおいて、前記ビット
マップ・メモリの任意の領域を指定する情報を保持する
手段と、前記ビットマップ・メモリの走査が前記指定さ
れた領域にあるか否かを判定する手段と、前記判定手段
の出力に応答して前記ビットマップ・メモリからの出力
又は前記ルックアップ・テーブルからの出力の一方又は
他方を選択して表示部に送る手段とを備えたことを特徴
とするディスプレイ制御装置。 2、特許請求の範囲1において、その領域指定情報保持
手段は領域の周縁を決定する座標値を保持するレジスタ
であることを特徴とするディスプレイ制御装置。 3、特許請求の範囲1において、その領域指定情報保持
手段は前記ビットマップ・メモリの各画素位置に対応し
て設けられたビット保持手段であることを特徴とするデ
ィスプレイ制御装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59269664A JPH0695273B2 (ja) | 1984-12-22 | 1984-12-22 | デイスプレイ制御装置 |
US06/809,905 US4808989A (en) | 1984-12-22 | 1985-12-17 | Display control apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59269664A JPH0695273B2 (ja) | 1984-12-22 | 1984-12-22 | デイスプレイ制御装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5112539A Division JPH0619442A (ja) | 1993-05-14 | 1993-05-14 | ディスプレイ制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61148488A true JPS61148488A (ja) | 1986-07-07 |
JPH0695273B2 JPH0695273B2 (ja) | 1994-11-24 |
Family
ID=17475490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59269664A Expired - Lifetime JPH0695273B2 (ja) | 1984-12-22 | 1984-12-22 | デイスプレイ制御装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4808989A (ja) |
JP (1) | JPH0695273B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0227353A (ja) * | 1988-07-15 | 1990-01-30 | Konica Corp | ハロゲン化銀カラー写真感光材料の処理方法及び処理液 |
JPH0287194A (ja) * | 1988-09-26 | 1990-03-28 | Nec Corp | デイスプレイ制御回路 |
JPH03194593A (ja) * | 1989-12-25 | 1991-08-26 | Fujitsu Ltd | 指標表示と直値表示の同時表示制御方式 |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5086295A (en) * | 1988-01-12 | 1992-02-04 | Boettcher Eric R | Apparatus for increasing color and spatial resolutions of a raster graphics system |
US5396263A (en) * | 1988-06-13 | 1995-03-07 | Digital Equipment Corporation | Window dependent pixel datatypes in a computer video graphics system |
US5058041A (en) * | 1988-06-13 | 1991-10-15 | Rose Robert C | Semaphore controlled video chip loading in a computer video graphics system |
US5216413A (en) * | 1988-06-13 | 1993-06-01 | Digital Equipment Corporation | Apparatus and method for specifying windows with priority ordered rectangles in a computer video graphics system |
JP2790215B2 (ja) * | 1988-10-31 | 1998-08-27 | 株式会社日立製作所 | 半導体集積回路装置 |
US4998165A (en) * | 1989-03-17 | 1991-03-05 | Picker International, Inc. | Software invisible selective monochrome to color signal converter for medical diagnostic imaging |
JPH0748838B2 (ja) * | 1989-04-27 | 1995-05-24 | 三菱電機株式会社 | テレビ画像表示装置 |
JPH03119386A (ja) * | 1989-10-02 | 1991-05-21 | Canon Inc | 画像処理装置 |
EP0422296B1 (en) * | 1989-10-12 | 1995-01-11 | International Business Machines Corporation | Display system with direct colour mode |
US5228120A (en) * | 1989-10-12 | 1993-07-13 | International Business Machines Corporation | Display system with direct color mode |
US6232955B1 (en) * | 1990-06-27 | 2001-05-15 | Texas Instruments Incorporated | Palette devices, systems and methods for true color mode |
JP3075567B2 (ja) * | 1990-07-18 | 2000-08-14 | 株式会社日立製作所 | 階調変換方式 |
EP0482746A3 (en) * | 1990-10-23 | 1992-07-01 | International Business Machines Corporation | Multiple-window lookup table selection |
US5245322A (en) * | 1990-12-11 | 1993-09-14 | International Business Machines Corporation | Bus architecture for a multimedia system |
NL9100540A (nl) * | 1991-03-26 | 1992-10-16 | Music Semiconductors N V | Kleurpaletschakeling. |
US5389947A (en) * | 1991-05-06 | 1995-02-14 | Compaq Computer Corporation | Circuitry and method for high visibility cursor generation in a graphics display |
US5847700A (en) * | 1991-06-14 | 1998-12-08 | Silicon Graphics, Inc. | Integrated apparatus for displaying a plurality of modes of color information on a computer output display |
US5424754A (en) * | 1991-09-30 | 1995-06-13 | Electronics For Imaging, Inc. | Animated windows with multi-choice variants and analog controls |
US5446482A (en) * | 1991-11-13 | 1995-08-29 | Texas Instruments Incorporated | Flexible graphics interface device switch selectable big and little endian modes, systems and methods |
US5313231A (en) * | 1992-03-24 | 1994-05-17 | Texas Instruments Incorporated | Color palette device having big/little endian interfacing, systems and methods |
US5371841A (en) * | 1992-07-31 | 1994-12-06 | Eastman Kodak Company | Progressive bit plane reconstruction method |
US5400056A (en) * | 1993-01-21 | 1995-03-21 | Brooktree Corporation | Apparatus for and method of processing and converting binary information to corresponding analog signals |
US5644336A (en) * | 1993-05-19 | 1997-07-01 | At&T Global Information Solutions Company | Mixed format video ram |
US5705891A (en) * | 1993-09-30 | 1998-01-06 | Hitachi Denshi Kabushiki Kaisha | Power supply for reducing the power consumption of digital oscilloscope |
US5604514A (en) * | 1994-01-03 | 1997-02-18 | International Business Machines Corporation | Personal computer with combined graphics/image display system having pixel mode frame buffer interpretation |
EP0665527B1 (en) * | 1994-01-28 | 1999-05-06 | Sun Microsystems, Inc. | Flat panel display interface for a high resolution computer graphics system |
US5666030A (en) * | 1994-07-20 | 1997-09-09 | Ncr Corporation | Multiple window generation in computer display |
JP2845857B2 (ja) * | 1997-04-01 | 1999-01-13 | コナミ株式会社 | 画像の半透明表示装置,半透明表示方法,及びコンピュータプログラムを記録した機械読取り可能な記録媒体 |
JP2000236442A (ja) * | 1999-02-15 | 2000-08-29 | Canon Inc | 画像処理装置及びその方法、コンピュータ可読メモリ |
JP4724517B2 (ja) * | 2005-09-29 | 2011-07-13 | キヤノン株式会社 | 画像処理システムおよび画像処理方法およびプログラムおよび記憶媒体 |
US7884791B2 (en) * | 2006-07-11 | 2011-02-08 | Hannstar Display Corporation | Liquid crystal display and over driving method thereof |
US20090276096A1 (en) * | 2008-05-02 | 2009-11-05 | Carrier Corporation | Device and method for controlling a display using a virtual display buffer |
US20100017699A1 (en) * | 2008-07-20 | 2010-01-21 | Farrell Glenn H | Multi-choice controls for selecting data groups to be displayed |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5459030A (en) * | 1977-10-19 | 1979-05-12 | Nec Corp | Color picture emphasizing display unit |
JPS5522771A (en) * | 1978-08-08 | 1980-02-18 | Nippon Electric Co | Image quntizing device |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3996584A (en) * | 1973-04-16 | 1976-12-07 | Burroughs Corporation | Data handling system having a plurality of interrelated character generators |
US4232376A (en) * | 1979-03-15 | 1980-11-04 | Rca Corporation | Raster display refresh system |
JPS5858674B2 (ja) * | 1979-12-20 | 1983-12-26 | 日本アイ・ビ−・エム株式会社 | 陰極線管表示装置 |
US4509043A (en) * | 1982-04-12 | 1985-04-02 | Tektronix, Inc. | Method and apparatus for displaying images |
US4533910A (en) * | 1982-11-02 | 1985-08-06 | Cadtrak Corporation | Graphics display system with viewports of arbitrary location and content |
US4561659A (en) * | 1983-01-06 | 1985-12-31 | Commodore Business Machines, Inc. | Display logic circuit for multiple object priority |
US4566000A (en) * | 1983-02-14 | 1986-01-21 | Prime Computer, Inc. | Image display apparatus and method having virtual cursor |
JPS59229595A (ja) * | 1983-06-13 | 1984-12-24 | ソニー株式会社 | 表示駆動回路 |
GB2141607A (en) * | 1983-06-15 | 1984-12-19 | Philips Electronic Associated | Video display system with index pages |
US4542376A (en) * | 1983-11-03 | 1985-09-17 | Burroughs Corporation | System for electronically displaying portions of several different images on a CRT screen through respective prioritized viewports |
-
1984
- 1984-12-22 JP JP59269664A patent/JPH0695273B2/ja not_active Expired - Lifetime
-
1985
- 1985-12-17 US US06/809,905 patent/US4808989A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5459030A (en) * | 1977-10-19 | 1979-05-12 | Nec Corp | Color picture emphasizing display unit |
JPS5522771A (en) * | 1978-08-08 | 1980-02-18 | Nippon Electric Co | Image quntizing device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0227353A (ja) * | 1988-07-15 | 1990-01-30 | Konica Corp | ハロゲン化銀カラー写真感光材料の処理方法及び処理液 |
JPH0287194A (ja) * | 1988-09-26 | 1990-03-28 | Nec Corp | デイスプレイ制御回路 |
JPH03194593A (ja) * | 1989-12-25 | 1991-08-26 | Fujitsu Ltd | 指標表示と直値表示の同時表示制御方式 |
Also Published As
Publication number | Publication date |
---|---|
US4808989A (en) | 1989-02-28 |
JPH0695273B2 (ja) | 1994-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61148488A (ja) | デイスプレイ制御装置 | |
US5243447A (en) | Enhanced single frame buffer display system | |
KR100411534B1 (ko) | 영상데이터생성방법,생성장치및생성회로,및게임재생장치 | |
US5524197A (en) | Workstation for displaying dynamic image with real-time special effects | |
US6172669B1 (en) | Method and apparatus for translation and storage of multiple data formats in a display system | |
JPH0222957B2 (ja) | ||
JPS6025794B2 (ja) | カラ−図形表示装置 | |
CA1220293A (en) | Raster scan digital display system | |
JPH0651752A (ja) | ビジュアルデータ処理装置 | |
JPH0426471B2 (ja) | ||
JPS6360395B2 (ja) | ||
JPS6191777A (ja) | ビデオ画像形成装置 | |
US5400052A (en) | Mosaic picture display and external storage unit used therefor | |
US5535315A (en) | Graphic coloring system in a graphic-display system having separately stored shape/positional data and color data selectively combinable to form desired images of differing shapes and colors | |
WO1995001629A1 (fr) | Dispositif et procede de traitement d'images et machine de jeu dotee d'un organe de traitement d'images | |
US5592196A (en) | Picture data processing apparatus | |
JP2898482B2 (ja) | コンピュータゲーム装置 | |
JP2508544B2 (ja) | グラフィックディスプレイ装置 | |
JPH06124189A (ja) | 画像表示装置および画像表示制御方法 | |
JP3704999B2 (ja) | 表示装置及び表示方法 | |
JPH02137070A (ja) | 画像処理装置 | |
JPH0352066B2 (ja) | ||
JPS61103195A (ja) | フレ−ムメモリ書込み制御方式 | |
JPH10124039A (ja) | 図形表示装置 | |
JP2820068B2 (ja) | 画像データ合成表示装置 |