CN1248036C - 半导体器件和备有该半导体器件的显示屏模块 - Google Patents

半导体器件和备有该半导体器件的显示屏模块 Download PDF

Info

Publication number
CN1248036C
CN1248036C CNB031307000A CN03130700A CN1248036C CN 1248036 C CN1248036 C CN 1248036C CN B031307000 A CNB031307000 A CN B031307000A CN 03130700 A CN03130700 A CN 03130700A CN 1248036 C CN1248036 C CN 1248036C
Authority
CN
China
Prior art keywords
semiconductor devices
wiring
liquid crystal
semiconductor element
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031307000A
Other languages
English (en)
Other versions
CN1456927A (zh
Inventor
铃木岳洋
丰泽键司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1456927A publication Critical patent/CN1456927A/zh
Application granted granted Critical
Publication of CN1248036C publication Critical patent/CN1248036C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种半导体器件，在1个承载带(carrier tape)上按COF方式安装多个半导体元件。这里，各半导体元件大致为矩形，各自的长边方向与大致矩形的承载带的长边方向对齐，同时沿着该承载带的长边方向配置。并且，相邻的半导体元件之间由承载带上的布线进行连线。由此，可避免由于输入信号布线的布线距离加长产生的特性异常和信号传输速度延迟，并且可实现搭载半导体器件的显示屏(panel)模块的尺寸缩小、成本降低。

Description

半导体器件和备有该半导体器件的显示屏模块
技术领域
本发明涉及半导体器件和以该半导体器件为驱动装置安装在液晶屏等显示屏上的显示屏模块。
背景技术
近年来，作为在显示屏模块上搭载的显示屏，正在从阴极射线管向具有低功耗且节省空间等的多个优点的液晶屏发展。但是，目前液晶屏的价格是阴极射线管的10倍左右，要扩大液晶屏的市场，必须降低液晶屏和周边设备的成本。
以往，构成用于驱动液晶屏的液晶驱动器的半导体元件安装在把布线层形成于绝缘性膜基材上的承载带上，作为经封装后的半导体器件连接在液晶屏的外缘。把半导体元件安装在承载带上的半导体器件的封装方式有COF(chip on FPC(flexible print circuit))、TCP(Tape carrierPackage)等。
在TCP方式中，在承载带的膜基材上形成有用于搭载半导体元件的孔(设备孔：device hole)，半导体元件的电极面的连接端子连接作为该设备孔上突出的布线的内部引线(inner lead)。而在COF方式中，在承载带上没有设置设备孔，和半导体元件连接的内部引线形成在膜基材上。
目前，从希望把在外缘上备有半导体器件的显示屏模块的边缘做狭窄等的角度出发，期望把半导体器件作成更细长的形状，因而半导体器件的宽度容易细窄化的COF方式令人关注。这是由于与把半导体元件连接设备孔上突出的内部引线的TCP方式相比，在膜基材上支持内部引线的COF方式更容易使半导体器件的宽度细窄化，可作成细长形状。
图8表示安装半导体器件的液晶屏模块的一例。图8中，51是液晶屏，由作为各向异性导电膜的ACF等将多个按COF方式进行封装的COF型半导体器件54连接(接合)在液晶屏51的外缘上。各半导体器件54上安装主要构成液晶驱动器(液晶驱动电路)的半导体元件55。
利用图9(a)(b)说明作为COF方式的安装的一例的制造工序概要。图9(a)(b)中，101是半导体元件，102是在半导体元件101的表面上形成的输入输出用的端子电极，103是在输入输出用的端子电极102上设置的金凸块(bump)电极，104是绝缘性的膜基材，105是膜基材104的表面上形成的金属布线图，107是粘接(Bonding)工具。106是膜基材104和金属布线图105构成的承载带。
首先，如图9(a)所示，将输入输出用的端子电极102上形成金凸块电极103的半导体元件101与膜基材104上形成的内部引线105进行位置配合。即，通过进行位置配合，使得凸块电极103与内部引线105上的规定位置一致。
这里，金凸块电极103的厚度为10～18微米左右。构成承载带106的膜基材104以聚合物树脂、聚酯等的塑料绝缘材料为主要材料。金属布线图105主要由铜(Cu)等导电性物质构成，其表面上镀Sn、镀Au等。承载带106为带状形式，其两侧缘上按规定间隔设置运送孔，可在长边方向移动。
并且，在对承载带106和半导体元件101进行位置配合后，如图9(b)所示，使用粘接工具107，通过热压接合金凸块电极103和承载带106的膜基材104的表面上形成的金属布线图105。该连接方法一般称为ILB(inner Lead Bonding)。
ILB后，半导体器件用未示出的环氧树脂、硅树脂等材料树脂密封半导体元件101。树脂密封通过喷嘴涂布在半导体元件101的周围，由回流方式等加热硬化。之后，从带(承载带)上取下半导体元件101的安装部，作为各个半导体器件(半导体集成电路装置)安装在液晶屏等上。
如图8所示，半导体器件54对液晶屏51的安装通过半导体器件54作为外部连接端子具有的输出侧外部引线(outer lead)52和输入侧外部引线53进行，输出侧外部引线52连接液晶屏51，输入侧外部引线53连接布线基板61。
液晶屏51上安装的各半导体器件54需要彼此共用电源和输入信号等，因此各半导体器件54经上述电路基板61进行信号交换和通电。
但是，液晶屏模块中，在便携电话等比较小型的模块中，其驱动方式等要廉价，并且1个液晶屏上安装的液晶驱动器(半导体元件)也为1个。然而，AV(Audio Visual)用(液晶电视)等大型液晶屏中，需要多个液晶驱动器(半导体元件)，迄今仍是很昂贵的。并且液晶屏还有朝着进一步大型化发展的趋势。
随着液晶屏的大型化，图8所示的半导体器件54的使用数增加，随之而来的是用输入端子部接合各半导体器件54的布线基板61的大小变得非常大。布线基板61增大时，布线基板61的重量增加，接合各半导体器件54的场所产生过剩的应力，可能产生断线等不良情况。由于装备布线基板61，使得液晶屏模块大小增大，与当前的轻薄小型化背道而驰。
另外，作为TCP、COF等的基材的承载带非常昂贵，因此安装的半导体元件数多时，必然导致成本膨胀，从降低成本来看，必然要降低、减少基材成本。
以往，为了实现这种成本降低和液晶屏模块大小的小型化，提出了对半导体器件采取种种措施的各种发明。
例如在特开平5-297394、特开平6-258651号公报中，公开了一种可以去掉连接各半导体器件的基板、即图8的布线基板61的结构。特开平11-150227号公报中公开一种在一个TCP上安装多个半导体元件的技术。
这里说明这些已有文献中公开的技术的要点。
①特开平5-297394号公报(公开日1993年11月12日)
图10(a)表示该公报的液晶屏模块的平面图，图10(b)放大表示该液晶屏模块的在液晶屏上相邻安装的2个半导体器件。
图10(a)中，液晶屏模块在液晶屏201的上下外缘上安装多个按TCP方式安装的半导体器件200。各半导体器件200上安装构成液晶驱动器等的大致矩形的半导体芯片(半导体元件)202，形成输出侧的外部引线203、输入端子侧的外部引线204。上述半导体芯片202由树脂密封。
并且如图10(b)详细示出的那样，形成输入侧的外部引线204的部分基材上设置缝隙205，各半导体器件200分别通过沿着半导体元件202的纵向延伸的外部引线204将相邻的半导体器件200彼此连接起来。
这里，各半导体器件200和液晶屏201的连接与原来同样通过输出侧的外部引线203进行，但相邻的半导体器件200之间的连接通过将缝隙205彼此重合、相互连接外部引线204进行。
这样，各半导体器件200的半导体元件202的两侧分别设置外部引线204，通过将相邻的半导体器件200·200用该外部引线204连接，不再需要图8中作为布线基板61示出的连接各半导体器件之间的布线基板，可实现液晶屏模块大小的缩小、成本降低。
②特开平6-258651号公报(公开日1994年9月16日)
图11(a)表示该公报的液晶显示装置的平面图，图11(b)表示该液晶显示装置的在液晶屏上安装的液晶驱动器带承载封装体(半导体器件)的平面图。
图11(a)中，液晶屏309的外周上形成H上侧TCP305、V侧TCP306、H下侧TCP307、和信号输入端子308。成为这些H上侧TCP305、V侧TCP306、H下侧TCP307的TCP301上，如图11(b)所示，安装液晶驱动器302，每一个上形成输入端子303、输出端子304。
从信号输入端子308输入的信号通过液晶屏309上的布线送到H上侧TCP305、H下侧TCP307、和V侧TCP306，液晶驱动器302将装应输入信号的液晶驱动信号输出到液晶屏309。此时，相邻的TCP的输入端子经和液晶屏309上的布线的连接传递输入信号。
因此，该公报的构成中，也不再需要图8中作为布线基板61示出的连接各半导体器件之间的布线基板，可实现液晶屏模块大小的缩小、成本降低。
③特开平11-150227号公报(公开日1999年6月2日)
图12(a)表示该公报的液晶驱动器(半导体器件)的平面图，图12(b)表示将该液晶驱动器上安装的相邻的2个芯片结合体作为一个芯片的液晶驱动器芯片(半导体元件)的平面图。
图12(a)、12(b)中，410，411各自是80输出(输出端子数为80个)的液晶驱动器芯片。这2个液晶驱动器芯片的各输入端子412·413之间使用承载带414的内部引线布线415连线，封入一个带承载封装体中。通过在1个承载带上搭载2个80输出的液晶驱动器芯片，成为160输出液晶驱动器。
这样，通过在1个承载带内搭载多个半导体元件可降低需要的承载带的个数，从而可实现成本降低、以及液晶屏模块大小的缩小。
但是，上述已有文献①～③公开的已有技术中存在下面问题。
①的结构中，去掉了图8所示的布线基板61，避免了断线不良情况、液晶屏模块大小的增加，但需要缝隙5·5的连接工序。半导体器件200的基材(承载带)的使用量(个数)与目前相比无变化，需要半导体芯片202的数目个的基材，不能通过基材个数减少来实现成本降低。
②的结构中，也去掉了图8所示的布线基板61，避免了断线不良情况、液晶屏模块大小的增加，但与①的结构同样，TCP305～307的基材(承载带)的使用个数与目前相比无变化，不能实现成本降低。
像①②这样，在液晶屏201·309的外缘上设置多个半导体器件200或TCP305～307的方式中，在液晶屏201·309的像素数相同而液晶屏大小变更的情况下，液晶屏201·309和半导体器件200或TCP305～307的外部引线203或输出端子304的间距大小变更，通用性变得非常差。
此外，这些①②结构中，输入信号从液晶屏201·309的一部分输入，经各半导体器件200或TCP305～307输入到全部的半导体器件200或TCP305～307。
即，①的结构中，如图10(a)所示，从最边缘的半导体器件200的输入侧的外部引线204输入信号，信号通过半导体芯片202内传递到相邻的半导体器件200。传递的信号通过半导体器件200的半导体芯片202内再传递到相邻的半导体器件200。同样，向全部的半导体器件200传递信号。
另一方面，②的结构中，如图11(a)所示，从位于液晶屏309的边角的信号输入端子308输入信号，首先传递到每每隔开了多个的TCP305～307中的与该信号输入端子308最近的TCP305～307，另外通过液晶屏309上的布线依次传递到相邻的TCP305～307，将信号传递到液晶屏309的外缘上安装的全部的TCP305～307。
因此，这样的①②结构中，从最初输入输入信号(包含电源)的半导体器件200或TCP305～307到最后输入的半导体器件200或TCP305～307的布线距离变得非常长。
布线距离长时，产生压降等，最初输入的信号的特性与最后输入的半导体器件200或TCP305～307的可能不同。该问题即便是当前不会产生问题，但随着液晶屏进一步提高分辨率、提高亮度等，今后可能产生显示异常。输入信号的高速动作也是必要的，布线距离长在高速动作化进程中是致命的。
与此不同，上述③结构中，承载带的使用个数比驱动器芯片(半导体元件)数减少，实现成本降低，也缩小屏大小。即便液晶屏的像素数相同但变更液晶屏大小，也不需要变更液晶驱动器的外部引线的间距大小，通用性优越。并且，通过将多个半导体元件汇总在1个半导体器件中，各半导体元件间要共用的输入信号布线的距离与上述①②结构相比也能缩短。
但是，该③结构中，采用TCP方式，2个液晶驱动器芯片搭载在基材上形成的1个设备孔中，2个芯片之间用内部引线布线415连线。因此，用于对芯片之间进行连线的布线按コ字的形状来回引线，布线距离加长。
与作为上述①②结构的问题所述那样，布线距离长时，恐怕会由于压降等产生特性异常(显示异常)，并且输入信号需要高速动作等，布线距离长会产生不妥。
发明内容
本发明的目的是提供一种半导体器件和显示屏模块，它既可以降低由于输入信号布线的布线距离加长产生的特性异常的同时避免信号传输速度延迟，又可缩小显示屏模块大小、降低成本。
为实现上述目的，本发明的半导体器件是一种在1个将布线层形成于绝缘性的膜基材上的结构的承载带上安装多个半导体元件的半导体器件，各半导体元件大致为矩形，各自的长边方向与大致矩形的承载带的长边方向对齐，同时沿着该承载带的长边方向配置，并且，相邻的半导体元件之间存在上述膜基材，由在该基材上形成的布线层对相邻的半导体元件之间以构成距离最短的直线方式进行连线。
据此，首先，通过多个半导体元件汇总在1个承载带上进行搭载，实现下面的作用。可通过昂贵的承载带的个数减少实现成本降低，并且将半导体器件连接于显示屏的安装工需只需要1个工序即可，由于工序数减少，可降低成本。像安装将半导体元件分别封装构成的多个半导体器件的情况那样，由于不需要联系各半导体器件之间的布线基板，可实现成本降低和显示屏模块大小的缩小。与安装将半导体元件分别封装构成的多个半导体器件的情况相比，由于输入信号布线的距离缩小，可避免导致作为输入信号布线加长引起的不良情况的、压降等造成的特性异常(显示异常)的产生、需要输入信号的高速动作等的状况。另外，即便液晶屏的像素数相同但变更液晶屏大小，也不需要变更液晶驱动器的外部引线的间距大小，通用性优越。
接着，上述结构中，各半导体元件大致为矩形，各自的长边方向与大致矩形的承载带的长边方向对齐，同时沿着该承载带的长边方向配置。由此，可将半导体器件作成宽度窄小的细长形状。通过将半导体器件作成细长形状，在安装于显示屏的外缘并构成显示屏模块的情况下，有效地避免了导致模块的安装半导体器件一侧的边缘太粗的情况。
而且，上述结构中，相邻半导体元件之间存在膜基材，由该膜基材上形成的布线层对相邻半导体元件之间进行连线，从而与上述已有技术③的结构中，即把布线引出到设备孔外侧并按コ字形状来回引线的结构相比，输入信号布线距离可缩短(可用直线距离进行连线)，更进一步有效避免了输入信号布线加长造成的不良情况。
其结果是实现如下效果：可提供一种在降低输入信号的布线距离加长产生的特性异常的同时，既避免信号传输速度延迟又可缩小液晶屏模块大小、降低成本的半导体器件。
上述本发明的半导体器件更好是在上述承载带上未形成半导体元件搭载用的孔的COF型结构。
为达到上述目的，本发明的显示屏模块是一种半导体器件作为驱动显示屏的驱动电路安装在显示屏的外缘的显示屏模块，上述半导体器件是在1个将布线层形成在绝缘性膜基材上构成的承载带上安装多个半导体元件的结构，该半导体器件的各半导体元件大致为矩形，各自的长边方向与大致矩形的承载带的长边方向对齐，同时沿着该承载带的长边方向配置，并且，相邻的半导体元件之间存在上述膜基材，由在该基材上形成的布线层对相邻的半导体元件之间以构成距离最短的直线方式进行连线。
如上所述，本发明的半导体器件是一种在降低输入信号布线的布线距离加长产生的特性异常的同时，既避免信号传输速度延迟又可缩小液晶屏模块大小、降低成本的半导体器件。
因此搭载这种半导体器件的本发明的显示屏模块在降低输入信号的布线距离加长产生的特性异常的同时，既避免信号传输速度延迟又可缩小液晶屏模块大小、降低成本。
本发明的其他目的、特征和优点通过下面所示的说明可变得明了。本发明的优点可通过下面参考附图的说明变得明确。
附图说明
图1是表示本发明的一个实施例的液晶屏模块的简要构成的平面图；
图2是表示上述液晶屏模块的半导体器件的构成的平面图；
图3是用于说明上述半导体器件的输入信号的信号传输路径的布线图；
图4是用于说明上述半导体器件的输入信号的信号传输路径的不良情况的图；
图5是用于说明上述半导体器件的输入信号的信号传输路径的另一不良情况的图；
图6是表示上述液晶屏模块的在液晶屏的玻璃基板上形成的基板上布线的模式图；
图7是表示上述液晶屏模块的在液晶屏的玻璃基板上形成的基板上布线的另一例的模式图；
图8是表示显示屏模块的已有构成的平面图；
图9(a)和图9(b)是一起说明ILB连接方式的剖面图；
图10(a)是表示显示屏模块的另一已有构成的平面图，图10(b)是该显示屏模块的相邻半导体器件的平面图；
图11(a)是表示显示屏模块的又一已有构成的平面图，图10(b)是该显示屏模块上安装的半导体器件的平面图；
图12(a)是已有的半导体器件的平面图，图12(b)是该半导体器件上安装的半导体芯片的平面图。
具体实施方式
使用图1～图7在下面说明本发明的一个实施例。
图1是表示作为本实施例的液晶屏模块的液晶屏模块的构造的平面图。图1中，1是作为显示屏的液晶屏。在该液晶屏1的外缘，即矩形的液晶屏1的长边的中央部安装1个半导体器件4。
如图2所示，该半导体器件4搭载多个主要构成液晶驱动器的矩形半导体元件5。这里，表示出搭载3个半导体元件的情况并进行说明。但是，本发明中1个半导体器件内安装的半导体元件数不限于此。
半导体器件4备有1个承载带6，作为其基材。承载带6在绝缘性膜基材上形成布线层。该承载带6上按在承载带6上不形成设备孔的COF方式安装上述多个半导体元件5。
另外，半导体器件4上设置用于和液晶屏1接合的输出侧的外部引线2和用于将信号输入半导体器件4的输入侧的外部引线3。半导体器件4经输出侧的外部引线2与液晶屏1接合。
在液晶屏1中安装液晶屏1的驱动需要的多个半导体元件5....时，在图8所示已有结构中，按将各半导体元件55每一个搭载在一个承载带上的方式来构成多个半导体器件54，将这些多个半导体器件54并置搭载在液晶屏51的外缘上。
然而，这样，本发明的结构中，在1个承载带6上汇总安装液晶屏1驱动需要的多个半导体元件5，作为一个半导体器件4。
由此，可去掉原来构成中需要的、图8所示的连接多个半导体器件54的输入侧的布线基板61(参考图8)，从而实现成本降低、和液晶屏模块大小的缩小。
将昂贵的承载带6的个数减少为1个，从而可降低成本。对液晶屏1连接半导体器件4的安装工序中，由于作成1个半导体器件4，因此对液晶屏1的安装工序只要1个工序即可，使成本降低。与此相反，原来结构中，需要安装多个半导体器件54，工序数为多个。
此外，通过将多个半导体元件5....汇总安装在1个承载带6上，可缩小要一起输入各半导体元件5的信号的布线距离。从而，避免导致作为输入信号布线加长造成的不良情况的、压降等产生的特性异常(显示异常)的产生、输入信号需要高速动作的情况。
此外，即便显示屏1的像素数相同但变更显示屏1的大小，也不需要变更半导体器件4的输出侧的外部引线2的间距大小，通用性优越。
并且，上述半导体器件4中，多个半导体元件5....将各自的长边方向与矩形的承载带6的长边方向对齐，并且，沿着该承载带6的长边方向配置。即，图1的液晶屏模块中，各半导体元件5的长边方向和排列方向与承载带6的长边方向一致，而且该承载带6的长边方向占优势液晶屏1的长边方向一致。
在将多个半导体元件5....汇总安装在1个承载带6上时，这样，通过将各半导体元件5的各自的长边方向与承载带6的长边方向对齐，同时沿着该承载带6的长边方向配置，可将半导体器件4作成窄小的细长形状。
通过将半导体器件4作成细长形状，液晶屏模块的安装半导体器件4的一侧的边缘部不会太粗，可达到期望的边缘狭窄化。尤其，这里，多个半导体元件5....直线状配置，因此半导体器件4的形状也为最细长的形状。
上述半导体器件4中，将相邻的半导体元件5·5之间的分开距离W设为约1mm。这是考虑了当前的ILB装置的精度、承载带6的材质、热膨胀系数的值。这样将多个半导体元件5....并排安装在同一承载带6上时，通过ILB时的热压等可能对相邻的半导体元件安装场所的内部引线尺寸产生影响。本申请的申请人确认：在分开距离不足1mm的情况下，在承载带6上形成的布线层的内部引线尺寸变化，不能良好地连接半导体元件5和内部引线，用作半导体器件4的可能性增高。通过确保分开距离W在1mm以上，可避免导致这种不良情况。
这种半导体器件4中，信号对搭载的半导体元件5的输入由输入侧的外部引线3进行。其中，时钟信号、水平同步信号、垂直同步信号、开始脉冲信号等输入信号和电源需要在多个半导体元件5之间同样共用。各半导体元件5以输入信号为基础，对每个半导体元件5发出输出信号。来自各半导体元件5的输出信号经输出侧的外部引线2分别提供给液晶屏1。
图3中表示半导体器件4的布线状态。如图3所示，半导体器件4中形成一起将输入信号传递到搭载的多个半导体元件5的信号传输布线7。经输入侧的外部引线3输入半导体器件4中的信号中，上述时钟信号、同步信号、开始脉冲信号等输入信号和电源等需要在多个半导体元件5之间共用的信号经该信号传输布线7进行传输。
从输入侧的外部引线3输入信号传输布线7的信号首先进入半导体元件5a，通过该半导体元件5a内进入其相邻的半导体元件5b中。并且，再通过该半导体元件5b内进入相邻的半导体元件5c中。这样，顺序传递到半导体元件5a、半导体元件5b、半导体元件5c。
这里，信号传输布线7由通过各半导体元件5内的布线7a、通过各半导体元件5之间的承载带6上的布线7b构成。多个半导体元件并设在1个设备孔内并将彼此连线的已有构成(参考图12)中，由于形成设备孔，连接各半导体元件之间的布线按コ字形状来回引线。但是，这样，通过相邻的半导体器件5·5之间存在承载带6的膜基材，经承载带6上的布线层(布线7b部分)对相邻半导体器件5·5连线，可用直线距离进行连接，更进一步有效避免信号传输布线7加长造成的不良情况。
这里，图4中表示出在每个搭载的半导体元件5上从输入侧的外部引线3开始分别形成信号传输布线7’、经各信号传输布线7’输入上述共用的信号的结构的半导体器件40的平面图。该半导体器件40中，各半导体元件5共用的信号从外部引线3’输入到每个半导体元件5，从而必然增大输入侧的外部引线3’的面积，是与成本降低背道而驰的结构。
与此相反，图2所示的半导体器件4中，共用的信号的输入部汇总在1个半导体元件上，因此输入侧的外部引线3的面积减小，承载带6的膜基材的使用量可减少，可降低成本。
图5中，表示输入侧的外部引线3与本发明同样汇总的在承载带6上形成将共用的信号输入各半导体元件5的信号传输布线7”的结构的半导体器件41的平面图。该半导体器件41的结构中，承载带6上需要形成信号传输布线7”的空间12。空间12在图中加上点阵图。
与此相反，图2所示的半导体器件4中，信号传输布线7经各半导体元件5布线，因此不需要空间12，可减少承载带6的膜基材的使用量，可降低成本。
另外，信号传输布线7经半导体元件5·5按直线距离形成，从而可缩短布线距离。由此，可对应输入信号的高速化，可减轻由于布线距离长产生的压降所导致的特性不良。
接着使用图6说明安装这种半导体器件4的液晶屏1侧的布线。
如图6所示，半导体器件4设置在液晶屏1的外缘的中央部。这里，半导体器件4的输出信号从输出侧的外部引线2输出，经构成液晶屏1的玻璃基板1a上的基板上布线(连接布线)8传递到液晶屏1的各信号线。
这里，基板上布线8对应外部引线2和液晶屏1的各信号线的输入端子之间的分开距离分为3个区域：最靠近半导体器件4的输出侧的外部引线2的场所为8a、靠近半导体器件4的输出侧的外部引线2的场所为8b、远离半导体器件4的输出侧的外部引线2的场所为8c。
液晶屏1的输入端子(未示出)与半导体器件4的输出侧的外部引线2的连接距离长，则基板上布线8的电阻值高，因此基板上布线8中，远离半导体器件4的输出侧的外部引线2的场所8c的布线宽度最粗，靠近半导体器件4的输出侧的外部引线2的场所8b的布线宽度、最靠近半导体器件4的输出侧的外部引线2的场所8a的布线宽度依次变细。
这样使布线宽度不同，可减轻基板上布线8的布线距离加长造成的压降，可不依赖于布线距离，都提供相同的电压。
本实施例中，将半导体器件4安装在液晶屏1的外缘的中央部(液晶屏1的安装半导体器件4的边的中央部)。据此，有如下优点。
半导体器件4的输出侧的外部引线2的输出个数由液晶屏1的分辨率决定。目前，液晶屏1为大型情况下，VGA是主流，为640×480像素数。但是，实际上由于是彩色的，需要输出RGB，需要640×3＝1920输出。即，作为上述基板上布线8，需要在玻璃基板1a上形成1920根布线。
这里，如图7所示，将半导体器件4安装在液晶屏1一端(液晶屏1的安装半导体器件4的边的端部)的情况下，基板上布线8的L/S(布线宽/相邻布线间的间隔(空间))设为10微米/10微米时，需要将宽度X约为40mm左右的空间作为基板上布线8的形成区域。
与此相反，如图6所示，将半导体器件4安装在液晶屏1的长边的中央部时，上述所示的空间，即宽度X为一半左右。今后，像XGA、SVGA那样随着液晶屏向高分辨率进展，基板上布线8的个数增加，其形成区域增加，从而如图6所示，半导体器件4配置在液晶屏1的中央部的结构是有效的。
作为防止基板上布线8的布线距离加长造成的压降的另外的方法，并非每个区域变更基板上布线8的宽度，而是对应外部引线2和液晶屏1的各信号线的输入端子的分开距离变更基板上布线8的布线厚度。
即，液晶屏1侧的输入端子与半导体器件4的输出侧的外部引线2的距离长时，基板上布线8的厚度加厚，使电阻降低，防止布线距离产生的压降，避免特性不良等不良情况。
作为变更基板上布线8的厚度的方法，可变更布线形成时的蚀刻量等来进行对应。
作为与布线距离无关地使基板上布线8的电阻值均匀一致的方法，比较使布线宽度不同的方法和使布线厚度不同的方法时，考虑显示屏模块大小的缩小，希望是后者。这是由于在变更布线宽度的方法中，形成基板上布线8的区域加宽了基板上布线8的宽度部分。变更布线厚度方法中，基板上布线8的形成区域不加宽。
但是，变更布线厚度情况下，由于需要蚀刻掩膜，工序数增加，在成本方面看，希望是变更布线宽度的结构。变更基板上布线8的宽度还是厚度可通过液晶屏模块的结构选择。
作为基板上布线8，可使用ITO膜等透明导电膜，作为促进显示的部分，更好是使用电阻值更低的铜、铝等。
此外，基板上布线8上形成聚合物等的保护膜，以覆盖该布线，更好是减轻布线8的氧化、布线8·8之间的短路。
如上所述，本发明的半导体器件是在1个把布线层形成在绝缘性膜基材上的承载带上安装多个半导体元件的半导体器件，其特征在于各半导体元件大致为矩形，各自的长边方向与大致矩形的承载带的长边方向对齐，同时沿着该承载带的长边方向配置，并且，相邻的半导体元件之间存在上述膜基材，由在该基材上形成的布线层对相邻的半导体元件之间进行连线。
据此，首先，多个半导体元件汇总搭载在1个承载带上，可实现以下作用。
·由于昂贵承载带的个数减少，可降低成本，同时把半导体器件连接显示屏的安装工序用1个工序即可，从而通过工序数减少，可降低成本。
·像安装将半导体元件分别封装构成的多个半导体器件的情况那样，由于不需要联系各半导体器件之间的布线基板，可实现成本降低和显示屏模块大小的缩小。
·与安装将半导体元件分别封装构成的多个半导体器件的情况相比，由于输入信号布线的距离缩小，可避免导致作为输入信号布线加长引起的不良情况的、压降等造成的特性异常(显示异常)的产生、需要输入信号的高速动作等的状况。
·即便液晶屏的像素数相同但变更液晶屏大小，也不需要变更半导体器件的外部引线的间距大小，通用性优越。
接着，上述结构中，各半导体元件大致为矩形，各自的长边方向与大致矩形的承载带的长边方向对齐，同时沿着该承载带的长边方向配置，因此，可将半导体器件作成宽度窄小的细长形状。通过将半导体器件作成细长形状，在安装于显示屏的外缘并构成显示屏模块的情况下，有效地避免了导致模块的安装半导体器件一侧的边缘太粗的情况。
而且，上述结构中，相邻半导体元件之间存在膜基材，由该膜基材上形成的布线层对相邻半导体元件之间进行连线，从而与上述已有技术③的结构中，即把布线引出到设备孔外侧并按コ字形状来回引线的结构相比，输入信号布线距离可缩短(可用直线距离进行连线)，更进一步有效避免了输入信号布线加长造成的不良情况。
其结果是实现如下效果：可提供一种在降低输入信号的布线距离加长产生的特性异常的同时，既避免信号传输速度延迟又可缩小液晶屏模块大小、降低成本的半导体器件。
上述本发明的半导体器件更好是在上述承载带上未形成半导体元件搭载用的孔的COF型结构。
作为半导体器件的封装方式，可采用在承载带上未形成半导体元件搭载用的孔(下面叫设备孔)的COF方式、和形成设备孔的TCP方式中的任一种。即，TCP方式中，可在每个半导体元件上形成设备孔。但是，形成每个半导体元件的设备孔时，相邻的半导体元件之间的间隔与没有设备孔的COF方式相比，必然增大，与半导体器件的大小缩小背道而驰。因此，本发明的情况下，更好是采用COF方式的COF型。
上述本发明的半导体器件更好是各半导体元件按直线状配置的结构。
通过各半导体元件按直线状配置，在搭载的半导体元件的尺寸相同的情况下，可使半导体器件的宽度最细。其结果是更有效地使显示屏模块的安装半导体器件的一侧的边缘部变细。
上述的本发明的半导体器件最好为对相邻半导体元件之间连线的布线传输输入信号和电源的结构。
构成驱动显示屏的驱动器的各半导体元件之间，需要同样共用时钟信号、水平同步信号、垂直同步信号、开始脉冲信号等输入信号和电源。因此，这样通过由对相邻半导体元件之间进行连线的布线传输输入信号和电源，可传递输入信号和电源，不会导致布线距离加长产生的不良情况。
如上述，本发明的显示屏模块的特征在于上述本发明的半导体器件作为驱动显示屏的驱动电路安装在显示屏的外缘。
如上所述，本发明的半导体器件是一种在降低输入信号布线的布线距离加长产生的特性异常的同时，既避免信号传输速度延迟又可缩小液晶屏模块大小、降低成本的半导体器件。
因此搭载这种半导体器件的本发明的显示屏模块在降低输入信号的布线距离加长产生的特性异常的同时，既避免信号传输速度延迟又可缩小液晶屏模块大小、降低成本。
上述本发明的显示屏模块更好是半导体器件配置在该半导体器件承担驱动的显示区域的中央部的结构。
在显示屏上安装半导体器件时，连接显示屏侧的输入端子和半导体器件侧的输出部(作为布线层的一部分的输出侧的外部引线)，但这些连接布线的厚度及宽度相等时，布线距离加长，布线电阻值增高。这些连接布线并非用一直线连接到半导体器件的输出部和显示屏侧的输入端子之间时，在沿着安装半导体器件的显示屏的端面的方向上来回引线，因此其个数增多，在形成显示屏的基板上占据的形成连接布线的区域需要加宽。
因此，上述结构中，半导体器件位于该半导体器件承担驱动的显示区域的中央部。由此，连接布线分为左右两个大小形成，从而与配置在显示屏的一端的情况相比，连接布线长可缩短。沿着上述显示屏的端面方向来回引线的个数也约为一半，从而在基板上占据的该连接布线用的形成区域也约为一半，可实现显示屏模块大小的缩小。
上述本发明的显示屏模块是这样的结构：作为在上述显示屏上形成的布线，连接到上述半导体器件的各输出部和由显示屏上形成的该半导体器件驱动的多个信号线的各输入端子的布线对应从半导体器件的输出部到显示屏的输入端子的布线距离而使布线宽度不同。
如上所述，在显示屏上安装半导体器件时，连接显示屏侧的输入端子和半导体器件侧的输出部，但这些连接布线的厚度和宽度相等时，布线距离长，则布线电阻值高。因此，这样，对应从半导体器件的各输出部到显示屏的输入端子的布线距离，使上述连接布线的宽度适当不同，可使各连接布线间产生的电阻值之差为零，可使各连接布线之间的信号传输特性均匀。即，使从半导体器件的输出端子到显示屏侧的输入端子的布线距离长的那个的连接布线宽度较宽。
上述本发明的显示屏模块是这样的结构：作为在上述显示屏上形成的布线，连接到上述半导体器件的各输出部和由显示屏上形成的该半导体器件驱动的多个信号线的各输入端子的布线对应从半导体器件的输出部到显示屏的输入端子的布线距离而使布线厚度不同。
如上所述，在显示屏上安装半导体器件时，连接显示屏侧的输入端子和半导体器件侧的输出部，但这些连接布线的厚度和宽度相等时，布线距离长，则布线电阻值高。因此，这样，对应从半导体器件的各输出部到显示屏的输入端子的布线距离，使上述连接布线的厚度适当不同，可使各连接布线间产生的电阻值之差为零，可使各连接布线之间的信号传输特性均匀。即，使从半导体器件的输出部到显示屏侧的输入端子的布线距离长的那个的连接布线较厚。
本发明的半导体器件和显示屏模块可如下表现。
即，本发明的半导体器件构成为：在膜基板(膜基材)上形成布线，安装了作为驱动液晶屏的半导体元件的液晶驱动器的COF型半导体器件中，在膜基板(COF)上与半导体器件的长边平行地安装多个主要作为液晶驱动器的长方形的半导体元件。
本发明的显示屏模块是在安装了作为驱动液晶屏的半导体元件的液晶驱动器的半导体器件中，在与液晶屏的长边平行地形成布线的1个膜基板(COF)上安装3个以上主要作为液晶驱动器的长方形的半导体元件。
本发明的半导体器件还可构成为：在1个基板(COF)上形成3个以上的半导体元件，这些半导体元件按直线状配置。
本发明的半导体器件还可构成为：各半导体元件的输入信号、电源经相邻的半导体元件传递，其布线由形成在基板上的信号、电源线实施。
本发明的显示屏模块是一种上述的本发明的半导体器件连接安装在显示屏上的液晶屏模块，该显示屏模块是安装了作为驱动液晶屏的半导体元件的液晶驱动器的半导体器件将3个以上的主要作为液晶驱动器的长方形的半导体元件在与液晶屏的长边平行地形成布线的1个膜基板(COF)上安装的结构。
本发明的显示屏模块还可以是仅将1个半导体器件形成在液晶屏的外缘的中央部的结构。
本发明的显示屏模块还可以是在作为半导体器件和液晶屏的连接的玻璃基板上形成的布线中，在到半导体器件和液晶屏的输入端子的距离中，变更布线宽度的结构。
本发明的显示屏模块还可以是在玻璃基板上形成的布线宽度中，到半导体器件和液晶屏的输入端子的距离长的那个的布线宽度较宽的结构。
本发明的显示屏模块还可以是在作为液晶屏模块的半导体器件和液晶屏的连接的玻璃基板上形成的布线中，在到半导体器件和液晶屏的输入端子的距离中，变更布线厚度的结构。
本发明的显示屏模块还可以是在玻璃基板上形成的布线宽度中，到半导体器件和液晶屏的输入端子的距离长的那个的布线厚度较厚的结构。
如以上所述，在1个半导体器件上(COF)与液晶屏的长边平行地安装3个以上的主要作为液晶驱动器的长方形的半导体器件，因此输入信号布线距离缩小，可对应信号传输速度高速化。
以往在大型液晶屏中使用多个半导体器件，但将其作成一个部件时，可减少联系多个半导体器件的膜基板，可实现成本降低和液晶屏模块大小的缩小。
此外，为将半导体器件的输出信号传递到液晶屏而设置的玻璃基板上布线的线宽、线厚通过半导体器件的输出端子与液晶屏的输入端子的连接距离进行变更，使得可减轻距离产生的压降等。
发明的详细说明中说明的具体实施例或实施形式至多是为例理解本发明的技术内容，不应狭义地解释为限定于这种具体例子，在本发明的精神和权利要求的范围内，可实施各种变更。

Claims (10)

1.一种半导体器件(4)，在1个包含绝缘性膜基材和形成在该膜基材上的布线层的承载带(6)上安装多个半导体元件，其特征在于：
各半导体元件(5)大致为矩形，各自的长边方向与大致矩形的承载带(6)的长边方向对齐，同时沿着该承载带(6)的长边方向配置，并且，在相邻的半导体元件之间存在所述膜基材，由在该基材上形成的布线层对相邻的半导体元件之间以构成距离最短的直线方式进行连线。
2.根据权利要求1所述的半导体器件(4)，其特征在于：
所述半导体器件是在所述承载带(6)上未形成半导体元件搭载用的孔的COF型。
3.根据权利要求1所述的半导体器件(4)，其特征在于：
各半导体元件(5)按直线状配置。
4.根据权利要求1所述的半导体器件(4)，其特征在于：
对相邻的半导体元件之间连线的布线(7b)传递输入信号和电能。
5.根据权利要求4所述的半导体器件(4)，其特征在于：
所述输入信号包含时钟信号、同步信号、或开始脉冲信号。
6.一种显示屏模块，半导体器件(4)作为驱动显示屏(1)的驱动电路安装在显示屏(1)的外缘，其特征在于：
所述半导体器件(4)包括在1个包含绝缘性膜基材和形成在该膜基材上的布线层的承载带(6)上安装的多个半导体元件，该半导体器件(4)上的各半导体元件大致为矩形，各自的长边方向与大致矩形的承载带(6)的长边方向对齐，同时沿着该承载带(6)的长边方向配置，并且，在相邻的半导体元件之间存在所述膜基材，由在该基材上形成的布线层对相邻的半导体元件之间以构成距离最短的直线方式进行连线。
7.根据权利要求6所述的显示屏模块，其特征在于：
所述半导体器件(4)配置在该半导体器件(4)承担驱动的显示区域的中央部。
8.根据权利要求6或7所述的显示屏模块，其特征在于：
作为在所述显示屏(1)上形成的布线，连接到所述半导体器件(4)的各输出部(2)和由在显示屏(1)上形成的该半导体器件(4)驱动的多个信号线的各输入端子的布线(8)的宽度或厚度，对应从所述半导体器件(4)的输出部(2)到显示屏(1)的输入端子的布线距离而不同，以便消除各连接布线之间发生的电阻之差。
9.根据权利要求8所述的显示屏模块，其特征在于：
从所述输出部(2)到所述输入端子的布线距离越长，则连接到所述半导体器件(4)的各输出部(2)和显示屏(1)上的各输入端子的所述布线(8)的宽度越宽。
10.根据权利要求8所述的显示屏模块，其特征在于：
从所述输出部(2)到所述输入端子的布线距离越长，则连接到所述半导体器件(4)的各输出部(2)和显示屏(1)上的各输入端子的所述布线(8)的厚度越厚。
CNB031307000A 2002-05-10 2003-05-08 半导体器件和备有该半导体器件的显示屏模块 Expired - Fee Related CN1248036C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002136309 2002-05-10
JP2002136309A JP2003330041A (ja) 2002-05-10 2002-05-10 半導体装置及びそれを備えた表示パネルモジュール

Publications (2)

Publication Number Publication Date
CN1456927A CN1456927A (zh) 2003-11-19
CN1248036C true CN1248036C (zh) 2006-03-29

Family

ID=29397526

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031307000A Expired - Fee Related CN1248036C (zh) 2002-05-10 2003-05-08 半导体器件和备有该半导体器件的显示屏模块

Country Status (5)

Country Link
US (1) US20030209803A1 (zh)
JP (1) JP2003330041A (zh)
KR (1) KR100549488B1 (zh)
CN (1) CN1248036C (zh)
TW (1) TW589486B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100642765B1 (ko) * 2004-09-15 2006-11-10 삼성전자주식회사 하이브리드 범프를 포함하는 미세전자소자칩, 이의패키지, 이를 포함하는 액정디스플레이장치 및 이러한미세전자소자칩의 제조방법
KR101217083B1 (ko) * 2006-01-13 2012-12-31 삼성디스플레이 주식회사 연성회로기판과, 이를 갖는 디스플레이 유닛 및 표시장치
JP2008053762A (ja) * 2007-11-12 2008-03-06 Sharp Corp 半導体装置及びそれを用いた表示用モジュール
CN101471321B (zh) * 2007-12-29 2010-08-18 南茂科技股份有限公司 用于封装芯片的承载带及芯片封装结构
JP5072639B2 (ja) 2008-02-15 2012-11-14 株式会社ジャパンディスプレイセントラル 液晶表示装置
KR101539402B1 (ko) 2008-10-23 2015-07-27 삼성전자주식회사 반도체 패키지
US8370654B1 (en) 2009-03-26 2013-02-05 Marvell Israel (M.I.S.L) Ltd. AVS-adaptive voltage scaling
CN102246218A (zh) * 2009-12-10 2011-11-16 松下电器产业株式会社 显示屏模块以及显示装置
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
CN102509723B (zh) * 2011-10-18 2014-05-21 深圳市华星光电技术有限公司 覆晶薄膜的面板结构
CN102855861A (zh) * 2012-09-27 2013-01-02 深圳市华星光电技术有限公司 液晶面板的驱动电路构造
JP5605478B2 (ja) * 2013-08-30 2014-10-15 セイコーエプソン株式会社 電気光学装置および電子機器
CN103762204B (zh) * 2013-12-25 2017-02-15 深圳市华星光电技术有限公司 一种覆晶薄膜cof模组、显示面板和显示器
CN105425096B (zh) * 2015-12-16 2018-05-18 友达光电（苏州）有限公司 显示装置及测试方法
JP7222905B2 (ja) * 2017-11-10 2023-02-15 日東電工株式会社 貼付型生体センサ
KR102322539B1 (ko) 2018-02-07 2021-11-04 삼성전자주식회사 반도체 패키지 및 이를 포함하는 디스플레이 장치
CN108735172A (zh) * 2018-05-24 2018-11-02 深圳市华星光电技术有限公司 液晶显示电路及液晶显示器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996008746A1 (fr) * 1994-09-16 1996-03-21 Seiko Epson Corporation Affichage a cristaux liquides, sa structure de montage, et dispositif electronique
JP2666788B2 (ja) * 1995-10-19 1997-10-22 日本電気株式会社 チップサイズ半導体装置の製造方法
JP2776357B2 (ja) * 1996-01-31 1998-07-16 日本電気株式会社 液晶表示装置
JPH11191577A (ja) * 1997-10-24 1999-07-13 Seiko Epson Corp テープキャリア、半導体アッセンブリ及び半導体装置並びにこれらの製造方法並びに電子機器
JP3985016B2 (ja) * 1997-10-31 2007-10-03 沖電気工業株式会社 半導体装置
JP4132580B2 (ja) * 1999-08-06 2008-08-13 シャープ株式会社 配線構造および基板の製造方法ならびに液晶表示装置およびその製造方法
US6456353B1 (en) * 1999-11-04 2002-09-24 Chi Mei Opto Electronics Corp. Display driver integrated circuit module
JP3508837B2 (ja) * 1999-12-10 2004-03-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶表示装置、液晶コントローラ、ビデオ信号伝送方法
JP3638123B2 (ja) * 2000-10-27 2005-04-13 シャープ株式会社 表示モジュール
KR100389022B1 (ko) * 2001-05-23 2003-06-25 엘지.필립스 엘시디 주식회사 액정표시장치를 이용한 휴대 정보 단말기
JP2003255381A (ja) * 2001-12-28 2003-09-10 Advanced Display Inc 画像表示装置およびその製造方法
US6693384B1 (en) * 2002-02-01 2004-02-17 Alien Technology Corporation Interconnect structure for electronic devices
JP3889700B2 (ja) * 2002-03-13 2007-03-07 三井金属鉱業株式会社 Ｃｏｆフィルムキャリアテープの製造方法

Also Published As

Publication number Publication date
TW200402569A (en) 2004-02-16
KR20030087973A (ko) 2003-11-15
CN1456927A (zh) 2003-11-19
JP2003330041A (ja) 2003-11-19
TW589486B (en) 2004-06-01
KR100549488B1 (ko) 2006-02-08
US20030209803A1 (en) 2003-11-13

Similar Documents

Publication Publication Date Title
CN1248036C (zh) 半导体器件和备有该半导体器件的显示屏模块
CN1218203C (zh) 光学模块及其制造方法、半导体装置以及光传递装置
CN1266532C (zh) 液晶显示设备
CN1242373C (zh) 矩阵型显示装置
CN1246899C (zh) 半导体装置
CN1271712C (zh) 具有从密封树脂暴露出来的散热器的半导体器件
CN1211677C (zh) 光学模块及其制造方法以及光传递装置
CN1192338C (zh) 电光装置及其制造方法和电子设备
CN1199534C (zh) 电路基板及使用它的显示装置、以及电子设备
CN1172285C (zh) 液晶显示器
CN1080984C (zh) 屏板组合结构
CN1149664C (zh) 带自动键合用带状载体、集成电路
CN1305119A (zh) 液晶显示装置
CN1442729A (zh) 集成电路芯片、电子装置及其制造方法以及电子机器
CN1677660A (zh) 半导体装置及其制造方法、半导体模块装置以及布线基片
CN1340881A (zh) 显示模块与印刷基板的连接结构和半导体装置、显示模块和电子部件
CN1412614A (zh) 显示基板及具有该基板的液晶显示器
CN101692443B (zh) 薄膜覆晶型半导体封装及显示装置
CN1770438A (zh) 半导体装置、柔性基板、带载体和具备半导体装置的电子设备
TW201251145A (en) Light emitting device module and method of manufacturing the same
CN102214776B (zh) 发光二极管封装结构、照明装置及发光二极管封装用基板
CN1690813A (zh) 电子零件的连接构造
CN1670580A (zh) 半导体芯片和利用其的显示设备
CN1385900A (zh) 半导体封装及其制造方法
CN1514422A (zh) 电子模块及其制造方法、驱动方法、电子仪器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060329

Termination date: 20150508

EXPY Termination of patent right or utility model