CN1245348A - 产生构图材料层的方法 - Google Patents

产生构图材料层的方法 Download PDF

Info

Publication number
CN1245348A
CN1245348A CN99117902A CN99117902A CN1245348A CN 1245348 A CN1245348 A CN 1245348A CN 99117902 A CN99117902 A CN 99117902A CN 99117902 A CN99117902 A CN 99117902A CN 1245348 A CN1245348 A CN 1245348A
Authority
CN
China
Prior art keywords
layer
material layer
composition
another
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99117902A
Other languages
English (en)
Other versions
CN1146026C (zh
Inventor
G·新德勒
W·哈特纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN1245348A publication Critical patent/CN1245348A/zh
Application granted granted Critical
Publication of CN1146026C publication Critical patent/CN1146026C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

描述了一种在基体(2)上特别是半导体上产生构图材料层的方法,其步骤为:制备第一材料层(3);通过部分或全部的局部的层蚀形成凸起的层区(4)和凹进的层区实现第一材料层(3)的构图;涂敷另一材料层(8)。其中构成图形的第一材料层(3)作为永久保留的材料层,并通过从凸起层区(4)到凹进层区过渡形成的已构成图形的第一材料层(3)的边缘上的高度差实现边缘上另一材料层(8)的单个层区的隔离,其中凸起区(4)的边缘起着另一层材料层(8)的分离边缘的作用。

Description

产生构图材料层的方法
本发明涉及产生构图材料层的一种方法，这种材料层在半导体技术中得到应用，一般用光刻方法进行制作，其中通常首先在一种照射敏感的光刻胶上构图，接着用一道腐蚀工序将构图转移到光刻下面的材料层上。其中要单独进行下列工序：
-首先把一种照射敏感的光刻胶涂敷到待构图的材料层上；
-为了获得需要的图形，在用掩模的情况下对光刻胶进行照射；
-为了产生光刻胶图形，光刻胶进行显影；
-蚀去未被已显影的光刻胶层覆盖的打开部位上的待构图的材料层；
-溶去保留的胶层。
但并不是要构图的全部材料层都可用这种方法，尤指那些几乎不可腐蚀的材料层，例如贵金属如金、铂，或铂族金属如铱或钯以及分集的氧化物如二氧化铱或磁性材料。在这些情况中，材料层的构图几乎不可能，或在过程中只构成图形的平的边缘或甚至构成错误的构图例如不希望的沉积。在这些情况中，则需采用非直接的构图方法，例如所谓的“剥蚀工艺”：
-制备一层第一材料层；
-第一材料层的构图；
-涂敷至少另一层材料层；
-蚀去第一材料层的保留部分，其中在这些部位上，至少另一层材料层涂敷在第一材料层上的部分一起自动蚀去。只剩下已构图的第二材料层。但这种方法用于产生微细的图形特别是亚微米范围的图形则受到严重的限制，以及这种方法存在困难的生产工艺的处理问题。在蚀去时，另一材料层的材料与第一层的材料一起部分地以不希望的方式重新沉积。
在半导体技术领域内，这些方法被用来产生单个元件例如晶体管、电容器等等。但上述这些方法的缺点是，除了上面已述及的问题外，还分别需要材料层的涂敷和蚀去一种费时的方法，其中特别是在进行蚀去工序时对层的蚀去的选择性必须保持高的要求才能蚀去要求的层。此外，光刻方法只能有条件地使用，对一系列的材料不能使用。所以这些缺点导致元件制造的高的生产成本。
最后，不用光刻方法进行一层材料层的直接构图的一种可能性是，用离子轰击或等离子蚀刻进行层剥蚀。但这时存在诸多困难：剥蚀过程可可能缓慢进行、只构成很小陡度的侧缘和由于已剥蚀的层材料的重新沉积而可能产生错误构图。
上述构图方法的细节可参考半导体技术的现行标准文献，例如D·魏德曼、H·马德尔、H·弗里得里希著：《高度集成电路的工艺》，第二版，柏林施普林格出版社1996年出版，29、101、102和166～168页。
所以本发明旨在提出一种可简化产生构图材料层的方法。
本发明的这个目的是通过权利要求1所述的特征来实现的。
其中，第一层在其构图后永久保留在基体上，因而不再需要将其蚀去，这是特别有利的。作为第一层可用基片。最好选用一种相当容易构图的材料作为第一层。然后通过第一层表面构型的高度差在个别范围内自动产生至少另一层的构图。其中只须考虑另一材料层的层厚至少必须小于由相互邻接的凸起和凹进区域构成的边缘的高度差。凸起和凹进的层区域之间的高度差最好至少为另一材料层的层厚的2倍，特别是层厚的2至5倍。然后这些边缘起分离边缘的作用，这些分离边缘在边缘区用来分离另一材料层的凸起区域和该材料层的凹进区域。与需要材料层局部剥蚀，从而在材料层构图时必然带来较大的不精确性的方法比较，用这种方法比较容易在要构图的材料层上产生较小的图形。
最好另外的第一层通过具有定向沉积特性的涂敷方法例如通过准直溅射沉积在第一材料层的表面上，亦即最好与层的平面垂直进行涂敷。从而避免了待涂敷的表面的凸起和凹进的边缘的沉积，并可获得材料层的各个范围的清晰的隔离。
如果在至少另一材料层沉积后进行另一材料层的适当的层剥蚀-例如一道腐蚀工序-来除掉边缘的覆盖，则边缘区的各层区域的清晰的隔离可用别的或附加的方法来实现。但层剥蚀这时可用对选择性、边缘陡度或剥蚀速度要求相当低的方法来进行，例如在其他材料层的直接构图时就是这种情况。
也可在凸起部上设置一个辅助层，这个辅助层在至少另一个材料层沉积之前发生化学变化，即这个辅助层进行体积膨胀。这样这个辅助层超过第一材料层的凸起的边缘，并因而掩蔽了凸起的侧缘。这样特别是在不可能达到侧缘的理想陡度时，亦即侧缘不能理想地垂直于层表面构图时，是特别有优点的。辅助层的化学变化例如可以是一种氧化或氮化。所以作为化学变化的辅助层例如可生成SiO2、Si3N4、TiOx或TaOx。
在一种有利的结构型式中，第一材料层的凸起部确定至少另一材料层的功能源区。其中进行至少另一材料层的凹进范围的掩蔽，这种掩蔽适合这些范围功能的中性化。这样，一层材料层的这些不需要的范围就以相当不复杂的方式中性化，而又在很大程度上与功能源区绝缘。根据依次紧接着的材料层的性能，这种掩蔽可由这些紧接着的材料层本身来实现。为此，在另一第一材料层沉积后，可进行至少另一材料层的保形沉积，亦即这个另外的材料层以基本上相同的层厚沉积到整个表面上。但其它的材料层也可用定向沉积。
所述的方法可用来制作集成电路例如存储器阵列，其中通过材料层的构图产生集成电路的元器件。
存储器阵列的特征在于，在半导体内以及一种在该半导体上涂敷的绝缘层上埋入选择晶体管并在衬底上布置电元件特别是存储电容器，其中，用来产生器件的其它材料层沉积在衬底的表面上。作为衬底也可用绝缘层，将选择的晶体管插在该绝缘层内。用来构成器件的材料层的构图可按本发明的思路以简单的方式通过衬底表面构成凸起和凹进范围的图形来进行。其中例如衬底上的凸起部可这样构图，即这些凸起部直接给定一个器件例如一个存储器电容器的形状和位置。这样，这个器件即这里所述的存储电容器便通过随后的材料沉积在衬底的凸起部上自动产生。
所以为了产生存储电容器，首先将存储电容器的第一电容器极板的第一层电极层通过一种带定向沉积特征的涂敷方法，例如一种准直沉积例如一种溅射方法沉积在衬底的表面上。在这个第一电极层上沉积存储器介质以及第二电极层。这两层的沉积既可通过保形沉积，又可通过准直涂敷进行，其中两种涂敷方式的组合也是可设想的。作为存储器介质的材料既可用介电物质，也可用铁电物质。电极材料应适应电容器的要求功能。其中在电极材料以及其余所用的材料层的选择时必须考虑制作存储器阵列的其它过程参数。所以为了制作具有高介电体或铁电体的DRAM或FRAM存储器阵列时，作为存储器电介质例如可用氧化的电介质如SBT SrBi2Ta2O9，SBTN SrBi2(Ta1-xNbx)2O9，PZTPbxZr1-xTiO3或BST BaxSr1-xTiO3。但也可用钙钛矿类的顺电体或铁电体材料层。因为制作DRAM或FRAM存储器阵列的这种存储电容器需要高达800℃的温度，所以必需用相应的合适的电极材料如贵金属或其氧化物，例如铂或铂族金属如钌、锇、铑、铱或钯才能满足制作电容器的高要求。
下面借助图1和图2来说明本发明的一个特殊实施例。这里说明由多个存储器单元组成的存储器阵列的制作过程，这些存储器单元具有至少一个选择晶体管以及一个存储电容器，后者与该选择晶体管导电连接。其中选择晶体管嵌入一种半导体以及在其上涂敷一层绝缘层。其它的电元件特别是象引入线或存储器单元的存储器电容器都设置在这层绝缘层上。
附图表示：
图1半导体和带有选择晶体管的绝缘层的示意图；
图2正连接的制作；
图3绝缘层的构图；
图4第一材料层的准直涂敷；
图5其它材料层的保形涂敷；
图6其它层的准直涂敷；
图7在绝缘层上涂敷一层辅助层；
图8在构图后为了掩蔽图形的边缘用的化学变化的辅助层；
图9基片的接通；
图10在非选择性腐蚀后带辅助层的绝缘层；
图11在绝缘层的选择性腐蚀后带辅助层的绝缘层；
图12在另一材料层的几乎准直的涂敷后的带辅助层的绝缘层。
现在来观察特殊的存储器单元，它们近来特别用于FRAM或DRAM储器阵列，即这种存储器单元具有高介电常数的介电体或铁电体作为存储器电容器6的存储器介质9。为了制作这种存储器电容器6，作为电极层8、9的电极材料采用铂或铂族金属如钌、锇、铑、铱或钯或其化合物如IRO2，以便满足制作存储器电容器6的高要求。作为存储器电介质9则采用例如SBT SrBi2Ta2O9，SBTN SrBi2(Ta1-xNbx)2O9，PZT PbxZr1-xTiO3或BST BaxSr1-xTiO3。
为了把元器件例如存储器电容器6设置在绝缘层3上，迄今为止大多数需要在该绝缘层3的表面上进行另外的材料层的准直沉积过程和蚀去过程。这些过程是要付出相当高的技术费用的，在用铂或铂族金属作电极材料时尤其如此。
利用本发明可简化存储器单元的元器件的制作。
为了制作存储器阵列，首先须将选择晶体管1的图形制作在一种半导体2上，这种图形用一层例如SiO2制成的绝缘层3。下面进行该绝缘层的构图，其中反应性腐蚀用CF4进行。首先在绝缘层3上腐蚀晶体管1和存储器电容器之间的导电正连接5，并用正材料填充以及必要时在其上沉积一层阻挡层7。正材料5和必要时的阻挡层7最好与绝缘层3的表面终止在同一平面。但也可使正材料5与绝缘层3的表面终止在同一平面，然后按下面的说明进行绝缘层3的构图，并将阻挡层7首先涂敷到已经构成图形的绝缘层3上，亦即该绝缘层在这种情况中位于图4所示电极层8的下方。
只要在构图过程的范围内没有达到凸起区4的边缘的理想陡度，则可在绝缘层3沉积后在该绝缘层3上再沉积一层辅助层14，该辅助层最好用这样一种材料，即它可通过化学变化转变成绝缘层的材料。在绝缘层用SiO2的情况中，该辅助层14可用多晶硅。然后这两层进行构图，这样通过绝缘层3上沉积的辅助层14构成凸起区4。然后辅助层14进行化学变化，在特例中进行氧化，其中，这种氧化产生体积膨胀。在本例中，该辅助层在氧化后生成一种与该绝缘层一致的材料统一体，所以对其他过程不可能由于这层产生干扰影响。所以这时与氧化的辅助层14一致的绝缘层3的范围超出凸起区4的边缘并将这些边缘掩蔽，从而可理想地避免在沉积电极层8时覆盖这些边缘。
另一种解决办法是，选择具有这样一种腐蚀特性的辅助层20，即它与绝缘层3的腐蚀特性不同。图10至12表示这种特殊情况的工艺步骤：首先绝缘层3与辅助层20一起腐蚀，以形成凸起部4，然后进行绝缘层3的有选择性的各向同性腐蚀，其中辅助层20几乎没有影响地保留。经此工艺步骤后辅助层20超出凸起部4的边缘，从而又可达到掩蔽的目的。如果现在进行还会导致部分边缘覆盖的另一材料层8的几乎准直的涂敷，则只会覆盖辅助层20的边缘。这种覆盖甚至是希望的，因为在涂敷一层电极层8时也可利用辅助层20的边缘作为电极工作面，尽管可达到凸出区4的相互隔离。其中辅助层20的材料例如可用Si3N4或多晶硅。
但下面以图2所示为出发点来进行说明，在绝缘层3构图之前，阻挡层7涂敷在正材料5上，且不用辅助层14。绝缘层3是这样构图的，即形成凸起区4。在这些凸起区上产生以后的存储器电容器6。这里暂时不观察其它的元器件。在剩余表面上方的这些区域4的高度是这样选择的，即它至少大于电容器6以后的下电极8的厚度，这个高度也可高于以后的电容器6的整个厚度。这些区域的高度最好为下电极8的2至5倍。还可附加地设置一个光刻胶掩模，以便象译码器范围的遮盖那样实现其余的材料层8、9、10的附加的构图和实现单个单元阵列的隔离。凸起区域4也可象图所示那样构成由相当宽的凹进区域相互隔离的连接条。但也可通过相当窄的沟道的构图来进行凸起区域4的隔离。
通过绝缘层3的构图可确定待布置在绝缘层3上的元器件的整个图形。通常绝缘层3的构图比其余材料层8、9、10的构图要简单得多，这正是本发明解决办法的一个明显的简化。如果在这样构图的表面上沉积其它需要的材料层8、9、10，则自动产生可作为元器件用的要求的层结构。
紧接着进行其它材料层8、9、10的逐层的沉积，其中至少作为电容器下电极的第一层8选用铂或铂族金属，并通过准直溅射产生。但对电极层8、10特别是对下电极层8也可用上述材料例如铂/铱或铂/二氧化铱的多层结构。通过准直测射只实现材料层沉积在对准靶方向的表面区域，所以通过表面结构实现了不同层区域的隔离。其中准直溅射最大限度地防止了材料沉积在凸起区4的侧壁上。对下电极层，最好选用50和400纳米之间的层厚，最理想的层厚为100和200纳米。为了达到尽可能小的图形，应当力求产生电容器下电极的较大侧面，这些侧面然后可同样作为电容器工作面利用，这时层厚为200至400纳米是特别重要的。
通过紧接着的一道腐蚀工序例如用三份HCl和一份HNO3组成的王水进行各向同性的湿法化学腐蚀可蚀去由电极层8引起的可能的不希望的边缘覆盖，其中该腐蚀工序比电极层8本身的构图通常所花的时间要短得多，而且对选择性、边缘陡度或腐蚀速率的要求很少。例如用王水在70℃进行一道腐蚀工序，它引起的层蚀去在用铂电极的情况下约为10纳米/分。在用准直方法沉积的电极层厚度大约100纳米情况下，根据凸起的图形区域的高度还可产生到层厚的大约10％的边缘覆盖，所以一分钟的腐蚀工序即可保证完全蚀去边缘覆盖。使用这种操作相当简单的各向同性的腐蚀方法是不成问题的，因为余下的要求的电极层区域通过这种层的蚀去只受到不明显的影响，而其功能则保留不变。
在第一层内电极层的准直溅射后，进行电介质层9和第二层外电极层10的保形沉积。这可附加利用第一层电极层8的侧壁作为电容器工作面，并因此增加电容。由于外电极层8延伸存储器阵列的整个层区，所以单个存储器电容器6的接通不需要附加的金属化层。
另一种办法是，用介电层以及电容器上电极层10的准直涂敷来实现单个电容器的相互隔离，这时当然不再可能利用电容器下电极8的侧壁。同样要注意电容器下电极8与保形的材料层沉积比较相对于两侧相邻区域减小了的侧向掩蔽，这里可能需要附加的掩蔽。这种沉积方法尤其适用于薄的材料层8、9、10。为了存储器阵列的单个电容器6的接通，在这种情况中还需要在外电极层10的上面设置另一层绝缘层11，电容器电极的通路接触孔12腐蚀在该绝缘层中。这个绝缘层也可用来在到现在为止构成的凸起区和凹进区的整个阵列上又产生一个平的表面。如果例如产生凸起区域4的沟道构图，则可通过保形沉积层厚至少为沟道宽度的一半的绝缘层来实现沟道的填充，从而达到一个几乎平的表面。这种表面为别的工序如金属化提供了方便。这种方法原则上可用于本发明上述任意一种产生一个平的表面的结构型式，但尤其适用于沟道构图的场合。
紧接着进行一层例如用铝的金属化层13的涂敷，它可按要求的方式容易构图。其中绝缘层11和金属化层13的涂敷通过保形沉积进行。
最后，为了整个阵列的封装，在整个阵列上涂敷另一层图中未示出的绝缘层。
为了避免相邻电容器之间的可能串扰，下电极层8的范围可设定一个确定的电位例如零伏，这样在单个电容器之间构成一个具有确定电位的区域。
此外，产生构成图形的材料层的上述方法也可用于半导体2的接通。这种接通通常在存储器阵列的周边内进行，亦即在布置存储器单元的区域以外进行。其中必须进行下电极层8的蚀去。这是一大优点，因为正好下电极层8常常是用一种比其余的材料层难于构图的材料制成的。为了接通，在存储电容器6和晶体管1之间的导电正连接5的制作以及存储电容器6本身的制作一起产生一个类似结构，但它没有晶体管1，而是在半导体2和下电极层8之间构成一个导电的连接16。在全部电容器图形完成后，在到半导体2的接通区蚀去外电极层10和介电层9。所以在阵列封装后，可在这个区域内提供一个到下电极层8的通路接触孔18，并涂敷一层金属化涂层15，该涂层构成到半导体2的接通的第二部分。所以半导体2的接通是通过导电连接16，一个类似于正连接5时的结构的可能存在的阻挡层7，作为层岛设置在下电极层8的凸起部上的部分以及位于通路接触孔18中的金属化涂层15的部分来实现的。这样就以简单的方式将下电极层8的一部分集成在通路接触中，而不是以花费大的方式蚀去这层来获得一个通过所有的层直至半导体2的通路接触孔，然后用一种金属填充该通路接触孔，以接通半导体2。

Claims (22)

1.在一种基体(2)上特别是一种半导体上图形材料层(3，8)的产生方法，其步骤为：
-制备第一材料层(3)；
-通过部分或完全局部蚀去材料层形成凸起的层区(4)和凹进的层区实现第一材料层(3)的构图；
-涂敷另一层材料层(8)；
其特征为，构成图形的第一材料层(3)作为永久保留的材料层，并通过从凸起层区(4)到凹进层区过渡形成的已构成图形的第一材料层(3)的边缘上的高度差实现边缘上另一层材料层(8)的单个层区的隔离，其中凸起区(4)的边缘起着另一层材料层(8)的分离边缘的作用。
2.按权利要求1的方法，其特征为，凸起层区和凹进层区之间的高度差至少为该另一层材料层的层厚的2倍。
3.按权利要求1或2的方法，其特征为，该另一层材料层(8)通过一种具有定向沉积特性的涂敷方法沉积到第一材料层(3)的表面上。
4.按权利要求1至3任一项的方法，其特征为，在另一材料层(8)沉积以后，进行另一材料层(8)的适当的蚀去，以除掉边缘上的材料覆盖。
5.按权利要求4的方法，其特征为，在另一材料层(8)沉积以后，通过一道腐蚀工序进行层蚀去，以除掉边缘上的材料覆盖。
6.按权利要求1至5任一项的方法，其特征为，在第一材料层(3)上涂敷一层辅助层(14)，它与第一材料层(3)一起构图并在构图后这样产生化学变化，使辅助层(14)达到体积膨胀。
7.按权利要求1至5任一项的方法，其特征为，在第一材料层(3)上涂敷一层辅助层(20)，该辅助层的腐蚀特性与该第一材料层的腐蚀特性不同，其中辅助层(20)在第一道工序中与第一材料层(3)一起构图并接着进行第一材料层(3)的有选择的腐蚀。
8.按权利要求1至7任一项的方法，其特征为，第一材料层(3)的凸起部定义为另一材料层(8)的功能有源区。
9.按权利要求1至8任一项的方法，其特征为，进行另一材料层(8)的凹进层区的覆盖，这些凹进区是由于另一材料层(8)涂敷到已构成图形的第一材料层(3)的凹进区上形成的，这种覆盖适合这些区域功能的中性化。
10.按权利要求1至9任一项的方法，其特征为，在另一材料层(8)定向沉积后，进行下一材料层(9)的保形涂敷。
11.制造一种集成电路的元器件的方法，其特征为，按权利要求1至10任一项所述的工艺步骤进行。
12.用于制造按权利要求1至10任一项的存储器阵列的方法，其中
-在一种半导体(2)上以及一层涂敷在该半导体(2)的绝缘层(3)上埋入选择晶体管(1)，
-在衬底(3)上设置电元件特别是存储器电容器(6)，即在衬底(3)的表面上依次沉积另外的材料层(8、9、10)来产生元件(6)，其特征为，衬底(3)上的其它材料层(8、9、10)的构图通过衬底(3)表面构成凸起区(4)的凹进区的图形来进行。
13.按权利要求12所述的制造存储器阵列的方法，其特征为，衬底(3)的凸起部确定存储器阵列的待产生元件(6)的形状和位置。
14.按权利要求12或13的方法，其特征为，为了产生存储器电容器(6)，首先将存储器电容器(6)的第一电容器电极的第一电极层(8)通过一种具有定向沉积特征的涂敷方法特别是通过保形溅射沉积到衬底(3)的表面上。
15.按权利要求14的方法，其特征为，第一电极层(8)沉积成多层结构。
16.按权利要求14或15的方法，其特征为，在第一电极层(8)上通过保形沉积涂敷一种存储器电介质(9)以及第二电极层(10)。
17.按权利要求14或15的方法，其特征为，在第一电极层(8)上通过一种具有定向沉积特征的涂敷方法特别是通过准直溅射涂敷一种存储器电介质(9)以及第二电极层(10)。
18.按权利要求12至17任一项的方法，其特征为，为了凸起区(4)的构图，沟道的构图作为凹进区进行，并在以后的一次构图步骤中进行一层材料层(11)的保形沉积，其层厚至少为沟道宽度的一半。
19.按权利要求16至18任一项的方法，其特征为，作为存储器电容器(6)的存储器电介质(9)采用顺磁性的或铁磁性的材料或具有高介电常数的电介质材料。
20.按权利要求19的方法，其特征为，作为存储器电介质(9)采用SBT SrBi2Ta2O9，SBTN SrBi2(Ta1-xNbx)2O9，PZT PbxZr1-xTiO3或BST BaxSr1-xTiO3。
21.按权利要求14至20任一项的方法，其特征为，作为存储器电容器(6)的电极材料(8、10)采用一种贵金属特别是铂或一种铂族金属如钌、锇、铑、铱或钯或其氧化物如IrO2。
22.按权利要求16至21任一项的方法，其特征为，衬底(3)的接通是这样进行的：
-进行凸起区(4)的构图，在该凸起区中埋设一个到衬底(3)的导电连接(16)；
-在其它的材料层(8、9、10)沉积后，除掉存储器电介质(9)以及凸起区(4)范围内的第二电极层；
-进行第一电极层(8)设置在凸起区(4)上的区域的接通(15)。
CNB991179021A 1998-08-13 1999-08-13 构图材料层的方法 Expired - Fee Related CN1146026C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19836751.1 1998-08-13
DE19836751 1998-08-13

Publications (2)

Publication Number Publication Date
CN1245348A true CN1245348A (zh) 2000-02-23
CN1146026C CN1146026C (zh) 2004-04-14

Family

ID=7877449

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991179021A Expired - Fee Related CN1146026C (zh) 1998-08-13 1999-08-13 构图材料层的方法

Country Status (6)

Country Link
US (1) US6627496B1 (zh)
EP (1) EP0984490A1 (zh)
JP (1) JP2000106360A (zh)
KR (1) KR100632526B1 (zh)
CN (1) CN1146026C (zh)
TW (1) TW459309B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110383065A (zh) * 2017-03-14 2019-10-25 豪夫迈·罗氏有限公司 纳米孔阱结构和方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436838B1 (en) 2000-04-21 2002-08-20 Applied Materials, Inc. Method of patterning lead zirconium titanate and barium strontium titanate
US7410816B2 (en) * 2004-03-24 2008-08-12 Makarand Gore Method for forming a chamber in an electronic device and device formed thereby
JP4827653B2 (ja) * 2006-08-10 2011-11-30 富士通セミコンダクター株式会社 半導体装置とその製造方法
KR20230012876A (ko) * 2021-07-16 2023-01-26 주식회사 키파운드리 반도체 소자의 ｍｉｍ 커패시터 및 그 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58153375A (ja) 1982-03-08 1983-09-12 Oki Electric Ind Co Ltd 半導体素子の製造方法
US4883768A (en) * 1989-02-28 1989-11-28 United Technologies Corporation Mesa fabrication in semiconductor structures
JP2550852B2 (ja) * 1993-04-12 1996-11-06 日本電気株式会社 薄膜キャパシタの製造方法
US5793076A (en) * 1995-09-21 1998-08-11 Micron Technology, Inc. Scalable high dielectric constant capacitor
JP2751906B2 (ja) * 1996-01-17 1998-05-18 日本電気株式会社 容量素子の形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110383065A (zh) * 2017-03-14 2019-10-25 豪夫迈·罗氏有限公司 纳米孔阱结构和方法
CN110383065B (zh) * 2017-03-14 2020-12-29 豪夫迈·罗氏有限公司 纳米孔阱结构和方法

Also Published As

Publication number Publication date
CN1146026C (zh) 2004-04-14
JP2000106360A (ja) 2000-04-11
EP0984490A1 (de) 2000-03-08
US6627496B1 (en) 2003-09-30
KR20000047460A (ko) 2000-07-25
KR100632526B1 (ko) 2006-10-09
TW459309B (en) 2001-10-11

Similar Documents

Publication Publication Date Title
US6337496B2 (en) Ferroelectric capacitor
US6534326B1 (en) Method of minimizing leakage current and improving breakdown voltage of polycrystalline memory thin films
US5573979A (en) Sloped storage node for a 3-D dram cell structure
JP3494852B2 (ja) 半導体素子のコンタクト配線方法及びこれを利用したキャパシタの製造方法
US7173301B2 (en) Ferroelectric memory device with merged-top-plate structure and method for fabricating the same
US6858492B2 (en) Method for fabricating a semiconductor memory device
KR19990072456A (ko) 유전체캐패시터및그제조방법,및그를이용하는유전체메모리
US20130037872A1 (en) Method for fabricating a damascene self-aligned ferroelectric random access memory (f-ram) having a ferroelectric capacitor aligned with a three dimensional transistor structure
US20060183252A1 (en) Ferroelectric memory devices
CN1248790A (zh) 具有高ε介电材料或铁电材料的电容器及其制造方法
CN1146026C (zh) 构图材料层的方法
US6773986B2 (en) Method for fabricating a semiconductor memory device
CN1149662C (zh) 用于制作无阻挡层的半导体存储器装置的方法
JPH0727978B2 (ja) 高集積半導体メモリ装置及びその製造方法
US8728901B2 (en) Method for fabricating a damascene self-aligned ferroelectric random access memory (F-RAM) with simultaneous formation of sidewall ferroelectric capacitors
US8552515B2 (en) Method for fabricating a damascene self-aligned ferroelectric random access memory (F-RAM) device structure employing reduced processing steps
CN1156905C (zh) 结构化的含金属氧化物层的制法
US6605505B2 (en) Process for producing an integrated semiconductor memory configuration
US7122441B2 (en) Method of fabricating a plurality of ferroelectric capacitors
CN1897256A (zh) 制造闪存设备的方法
KR20010085574A (ko) 강유전성 커패시터 장치의 제조 방법
KR100505446B1 (ko) 강유전체 메모리 소자 및 그 제조방법
US7001780B2 (en) Method of fabrication of an FeRAM capacitor and an FeRAM capacitor formed by the method
KR100448235B1 (ko) 강유전체 캐패시터의 제조방법
KR20050002028A (ko) 배리어메탈의 산화를 방지하기 위한 하부전극을 구비한강유전체 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1063620

Country of ref document: HK

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040414

Termination date: 20090914