TW459309B - Method to generate structurized-layers and method to produce a memory-arrangement - Google Patents
Method to generate structurized-layers and method to produce a memory-arrangement Download PDFInfo
- Publication number
- TW459309B TW459309B TW088113564A TW88113564A TW459309B TW 459309 B TW459309 B TW 459309B TW 088113564 A TW088113564 A TW 088113564A TW 88113564 A TW88113564 A TW 88113564A TW 459309 B TW459309 B TW 459309B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- material layer
- memory
- scope
- area
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 230000007704 transition Effects 0.000 claims abstract 2
- 239000000463 material Substances 0.000 claims description 116
- 239000003990 capacitor Substances 0.000 claims description 35
- 238000002955 isolation Methods 0.000 claims description 32
- 238000000151 deposition Methods 0.000 claims description 22
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 18
- 238000011049 filling Methods 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 15
- 230000008021 deposition Effects 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 14
- 238000000576 coating method Methods 0.000 claims description 13
- 230000000694 effects Effects 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 229910052697 platinum Inorganic materials 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 5
- 239000007772 electrode material Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 4
- 230000002079 cooperative effect Effects 0.000 claims description 4
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- 229910052742 iron Inorganic materials 0.000 claims description 2
- 239000000696 magnetic material Substances 0.000 claims description 2
- 229910052762 osmium Inorganic materials 0.000 claims description 2
- -1 platinum group metals Chemical class 0.000 claims description 2
- 229910052703 rhodium Inorganic materials 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- 230000005298 paramagnetic effect Effects 0.000 claims 2
- 229910020684 PbZr Inorganic materials 0.000 claims 1
- 230000000994 depressogenic effect Effects 0.000 claims 1
- 239000003302 ferromagnetic material Substances 0.000 claims 1
- 230000003472 neutralizing effect Effects 0.000 claims 1
- 229910000510 noble metal Inorganic materials 0.000 claims 1
- 229910052763 palladium Inorganic materials 0.000 claims 1
- 239000002907 paramagnetic material Substances 0.000 claims 1
- 238000002360 preparation method Methods 0.000 claims 1
- 230000000717 retained effect Effects 0.000 claims 1
- 238000000926 separation method Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 188
- 230000004888 barrier function Effects 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 239000013589 supplement Substances 0.000 description 4
- 239000004744 fabric Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 241000218033 Hibiscus Species 0.000 description 2
- 235000005206 Hibiscus Nutrition 0.000 description 2
- 235000007185 Hibiscus lunariifolius Nutrition 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010494 dissociation reaction Methods 0.000 description 2
- 230000005593 dissociations Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 235000018185 Betula X alpestris Nutrition 0.000 description 1
- 235000018212 Betula X uliginosa Nutrition 0.000 description 1
- 229910052778 Plutonium Inorganic materials 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 239000005864 Sulphur Substances 0.000 description 1
- 229910003087 TiOx Inorganic materials 0.000 description 1
- OXAOLQGVAKSQSU-SZQCDHDFSA-M [1-[3-[4-[(e)-(2,6-dichlorophenyl)methoxyiminomethyl]pyridin-1-ium-1-yl]propyl]pyridin-4-ylidene]methyl-oxoazanium;dibromide Chemical compound [Br-].[Br-].ClC1=CC=CC(Cl)=C1CO\N=C\C(C=C1)=CC=[N+]1CCCN1C=CC(=C[NH+]=O)C=C1 OXAOLQGVAKSQSU-SZQCDHDFSA-M 0.000 description 1
- MWZXTPHEXZSJOF-UHFFFAOYSA-N [Au].[Pu] Chemical compound [Au].[Pu] MWZXTPHEXZSJOF-UHFFFAOYSA-N 0.000 description 1
- GZRDJPGWGMWUQZ-UHFFFAOYSA-N [Re].[Au] Chemical compound [Re].[Au] GZRDJPGWGMWUQZ-UHFFFAOYSA-N 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000002309 gasification Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- OYEHPCDNVJXUIW-UHFFFAOYSA-N plutonium atom Chemical compound [Pu] OYEHPCDNVJXUIW-UHFFFAOYSA-N 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 239000003755 preservative agent Substances 0.000 description 1
- 230000002335 preservative effect Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Materials Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Drying Of Semiconductors (AREA)
Description
459309 A7 B7 k- (h] if： 經濟部智慧財產局員工消費合作社印製 五、發明說明（） 本發明係豳於一種産生結構化材料層所用之方法β此 種材料層可應用在半導體技術中且通常是藉肋於撤影術 (lithography)來製成，其中通常首先是對-種光敏感 之光阻（Lack}進行結構化，然後以一種钱刻步驟對此結 構進行過（over)蝕刻直至此結構下方之材料層為止。詳 言之，須進行以下各步驟： -在待結構化之材料層上施加一種光敏域之光阻， -在使用所期望之結構用之遮罩此情況下對上述光阻 進行照射， -使此光阻層顯像以便産生一種光阻結檐（ -在這些未被已顯像之光阻層所覆蹇之敏開的位置上 對上述待結構化之材料層進行蝕剡且去餘之_ •去除殘留之光阻層。 但並非此結構之所有材料層都可藉由此植方法而接近 ,此種方法特別適用於一些幾乎不可蝕刻之材料層，例 如，貴金颶（例如，Au，Pt)或鉑金屬（例如，Ir, pd)以 及各種不同之氣化材料（例如，Ι：·〇2 )或磁性材料β在 此種情況下，逭些材料層之結構化幾乎是不可能的或在 此種過程中只能肜成此結構之一些非常平坦之遵緣或甚 至形成一些有缺陷之結構（例如，一些不期望之沈横物） 。在此種情況下須動用間接之結構化方法，柄（如，所謂 M 剝離（L i f t - 〇 f f )方法"： -預備第一材料層， -對第一材料層進行結構化， 本紙張尺度適用_中國國家標準（CNS)A4規格（210 X 297公釐） I:------------^裝 --------訂----i I I ! I ^ -- (請先閱讀背面之注意事項再填寫本頁) 459309 A7 B7 & ik 修正 補充 五、發明說明（ -施加至少另一材料層， -去除第一材料層之殘餘之部份，其中在逭些位置上 至少上逑之另一材料靥之施加於第一材料層上之此部份 須自動地一起去除。此時剩下已結構化之第二材料靥。 但問題是此方法用來産生較小結構時其適用性受到很大 之限制（持別是在次撤米範圍時）以及此種方法在生産技 術上較不易操控。又*另一材料層之材料在去除時與第 一層之一部份一起以不期望之方式而又被沈積。 經濟部智慧財產局員工消費合作社印製 在半 別之組 缺點是 要一種 之選择 。另外 用撖影 産成本 最好 構化， 刻來逹 行，只 導體技術 件，例如 :除了上 較長時間 性有很高 ,只能有 術。逭些 〇 ,可對以 其中對一 成。但會 能形成一 之材料層之再沈 為了詳述上述 術之實際之榡準 H. Friedrich: 之領域中，須 ，電晶體，锺 述問題外，由 之製程，其中 之霈求，以便 條件地使用顯 缺點因此可在 微影術不可接 種層之整平是 有下述困難性 些斜度較小之 積而産生有缺 之結構化方法 文獻，例如， Technologie 使用上逑方法以便産生各 容器等等。但此種方法之 於各層之塗佈及整平而髂 在整平步驟中對各層整平 只對所期望之層進行整平 像旦在一列材料中不可使 組件製程中迪成很高之生 近之材料層進行直接之結 藉由離子之轟擊或電漿蝕 :整平過程只能鑀慢地進 側面邊縴且會由於已去除 陷之結構。 ，則可參考有關半導體技 D . Wi diann, H. Mader, hochintegrierter (諳先閒讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4593 0 9 A7 P7 修止 五、發明說明（4 )
Scha 11ungeη , Z. Auflage, Springer-Ver 1 ag Berlin 1996， S· 29， 1〇1_1〇2及166_168。 本發明之目的楚提供一種方法，其能以最簡單之方式 來産生結構化之材料；g。 依據本發明，此目的是以申鯖専利範圍第1項之特戳 來達成。 持別有利的是：第一層在其綰構化之後永久保留在基 體上，此種已結楢化之層因此不需整平。基板層因此可 用作第一層。理想方式是選擇一種材料作為第一層，此 種材料可較容易地被結構化。在一各別匾域中至少另一 層之結構化可由於第一層之表面迪形之高度不同而自動 地逹成，其中只播注意：另一材料靥之層厚度至少必須 小於各邊綠上之高度差，造些邊綠是由於相鄰之凸起及 凹入之匾域所形成。理想方式是凸起和凹入之層匾域之 間的高度差至少是另一材料層之層厚度之二倍，最好是 2至5倍。這些埵緣於是用作基本邊綠，其是用來使另 (請先閱讀背面之注項再填寫本頁) 入化 凹構 之結 餍待 料在 材地 此易 與容 中較 域可 匾則此 綠 * , 邊法構 在方結 域本之 區用小 之利較 起。生 凸離産 之隔中 層相層 料域料 材區材 1 之之 性 部 局 要 需 其 /V 法 方 ΜΒΒ 種 經濟部智慧財產局員工消費合作社印製 必 時 化 播 結 之1 料 材 在 且 易 容 不 。 較性 則確 }準 平之 Γ大 層較 料 t成 彳造 將 地然 1 J面 例 s{«表 是法之 式方層 方佈料 佳塗材 較之一 佳第 較 直 ΐ在 性17垂 漬 準 只 對;e上 之m式 性Γ)方 待te想 積ut理 t P I 沈 S 種 由丨此Η^Ξ 藉li由 層式藉- 料 : 9 5^ ^ ^ 材 ίΕΙ]- . 對 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） Α7 Β7 459309 五、發明說明（4 ) 於層平面來進行之塗佈法來進行。待塗層之表面之凹入 或凸起之邊緣之塗層因此可不霈要，於是可使材料層之 各別區域有明確之隔離》 遴緙區域中各別之雇區域有一種明確之隔離可以其它 方式或額外之方式來逹成：在沈積至少B—材料層之後 對至少S—材料層進行適當之整平（例如，進行一種蝕刻 步驟）以便去除邊緣1蓋物。但此種層之整平遇程現在 對選擇性，邊緒斜度或整平速率只有非常小之需求，此 種需求例如較其它材料雇之直接結構化時小很多β 亦可在凸起處設置一種輔肋層，其在沈稹至少另一材 料層之前須以化學方式改變，使此輔助層之髅積膨脹。 於是此輔肋靥突出於第一材料靥之凸起之邊綠上方且因 此遮蔽了各凸起之侧面邊縴。逭在下方情況是特別有利 的，即，侧面邊緣之最佳斜度尚未達成，側面邊綠因此 不能理想化地垂直於層表面而被結構化時β氧化作用或 氮化作用可對輔助層作化學上之改變。因此可産生例如 Si02，SisN4 ,TiOx 1Ta〇x以作為己作化學改變之辅 助層》 在較佳之實施形式中之設計方式是：第一材料層之凸 起界定了至少另一材料層之功能上之主動區。於是合理 的是·1對至少9 一材料層之下降區域進行一種覆蓋過程 ，這樣適合使這些區域在功能上被中和（neutralize)。 因此可使材料屉之逭些不薄要之區域以較不複雜之方式 而被中和且仍然廣泛地與功能上之主動區相隔離β依據 {請先閱讀背面之注意事項再填寫本頁) r 1 n ^11-i-r-OJI HI n I I n I t 經濟部智慧財產局員工消費合作社印製 1 Μ找J?疽谪用中圃阈友標準（CNS)A4規格（210 X 297公釐） 459309 Α7 Β7 修iL補充 經濟部智慧財產局員工消費合作社印製 五、發明說明（r) 随後之各材料層之特性，上逑之覆蓋是由隨後各層本身 來逹成。這表示：在塗佈另一第一材料層之後至少須進 行另一材料層之保形（conforn)塗佈，即，S—材料層基本 上是以相同之層厚度而塗佈在整値表面上。但亦能以對 準方式沈積其它材料層。 上逑方ί去可用來造成一重穡體置輅ί例如，記億體配 置），其中藉由這些材料層之维廬iLMa圭此積體電路 之各組件。 這些記億體配置之特徽特别是；在半導體本體中以及 在半導體本體上所施加之隔離層中埋置一些選擇電晶體 且於載體層上配置一些電性組件（特別是記億體電容器） ，其中沈積一些其它材料層以便在載體層之表面上産生 一些組件。因此亦可使用上述之隔離層作為載體層，其 中可埋置一些選擇電晶體。材料層之結構化（由此可構 成一些組件）現在可依據本發明之構想而以簡單之方式 藉由載體層之表面之結構化而在凸起區和凹入區中進行 。因~此例如可對載體層中之凸起進行結構化，使其直接 預先給定一種組件（例如，記憶體電容器）之形式和泣置 β此種組件（此情況是記億體電容器）然後藉由材料沈積 於載體層之凸起而自動産生β 因此，為了産生記億體電容器，首先藉由一種沈積特 性之對準性較佳之塗佈方法（例如，對準式沈積法，就 像濺鍍法一樣）在載體層之表面上沈積記憶體電容器之 第一電極用之第一電極層0在第一電極層上方沈積記億 II---^---^ I I I X ^--------訂----l·----線人 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4593 0 9 A7 咖+修正 B7 1 Mff 經濟部智慧財產局員工消費合作社印制衣 五、發明說明（) 醱介電質以及第二電極層β此二層之沈積可藉由保形 (C ο η f 0 r ΙΒ)之沈積或對準式塗佈法來逹成，其中亦可使 用此種塗佈方式之組合。可使用介電質或鐵電質作為記摁醱介霄 質用之材料^電極材料須適應於電容器所期望之功能， 其中亦須考盧此製程之其它參數以便在選擇電極材料以 及選擇其餘所使用之材料層時可製成此記億體配置。因 此，一些氣化之介電質（例如，SBT SrBi2Ta2〇9， SBTN SrB i2 ( T a !_x Nbx >2 〇 9，PZT P b Z r i-x T iO 3 或BST BaxSrpjj Ti03 )可用來製成DRAM或FRAM-記憶 體配置，其具有較高介電常數之介電質或鐵電性介電質 以作為記億體介電質〇但其它鈣鈦礦（perovskit)形式 之順電性或鐵電性材料層亦可使用》由於製成DRAM或 FR AM記憶體配置用之此種電容器需要較高之溫度（可達 8 0 0 °C ),則必須使用較適當之電極材料，例如，貴金屬 或其氣化物，其可為鉑或鉑族金鼷（例如，Ru，Os，Rh, Ir或Pd),以便在製成電容器時能符合高的霹求。 本發明之持別之實施例將依據隨後之第1圖及第2圖 來說明。在此説明記億體配置之製迪，其是由許多記億 體單胞構成，各記億體單胞分別具有至少一個選擇電晶 體及一個電容器，電容器導電性地與選擇電晶體相連接 。選擇電晶體埋置在半導體本體中以及埋置於半導體本 體上之隔離層中《其它之電性組件（待別是導線或記億體 單胞之電容器）配置在隔離層上。 圖式簡單說明如下： -8 " 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） —-----------ί 装--------訂---------線i (請先閱讀背面之注意事項再填寫本頁) i593 Ο 9 A7 B7 潘"4 Y If簡充 五、發明說明（7 圖圖圖圖圖圖圖圖 1 02345678 第解第第第笫第第第 圖 之 層 UE- 雜 隔 之 體 晶 Β» 擇 選 有 具 及 以 0 Ben 本 體 導 半 插隔 造 製 之 件 接 iwwll 頭 化 構 結 之 層 離 解 圓 之 c 積解 沈圖 式之 準積 對沈 之形 層保 料之 材層 1 它 第其 其在結 輔 之 。。變 解層改 _ 助所 之輔式 積種方 沈一 式佈 準塗 對上 之層 層離 它隔 學 化 以 後 之 化 構 緣 遴 面 側 之 構 結 此 蔽第 遮 圖 區 觭 接 之 層 板 基 之輔 層有 助具 輔後 有之 具刻 後蝕 之性 刻擇 蝕選 性之 擇層 選離 非隔 在在 圖圖 ο 1 1 1 第第 層 離層 助 隔助 CC 以 。隔 層之 後 之 層 料 材 1 佈 塗 式 方 準 對 S3 以。 地層 泛離 廣隔 在之 層 圈助 012輔 層第有 離具 ST AM介為 R之 F 0 在HS Λ介 81]¾^ 待員數 質 Λ電 Λ介 Λ髙 體58較 Λΰ些β t造豸 記質 之邸電 別鐵# ^ W 意m具 t 二 Η Λ0 A 9 須DR質 或霪 如 例 鼸 金 族 鉑 或 鉛 用 使 須 6 器 容 S fpBT <1 種 此 生 産 ο 1X 8 層 槿 as t^dtr 為 作 \/ 2 ο Γ I 如 例 /V 物 化 氧 其 或 d P 或 --------------------訂 *--------線-V (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 器 ， 3 容？ ο 9 .1 電 o T 造 2x # aL-絮 τ 1 在 2zr gib 。 fi B p 9 以 T 質 f T p M B 料 s ，介 材如 9 體 極例 D 億 ε ππ 2 己 X—, i& 之使 X 為 用可Nb作 求 需 的 高 合 符 時 或
1 Γ S X 容 I ON 醴 憶 記 如 例 /|\ 件 組 些 1 置 配 上 3 層 雜 隔 在 T 為 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公1 ) 9 ο 3 9 5 4
7 7 A B 經濟部智慧財產局員工消費合作杜印製 五、發明說明（ ) 器 6) > 則 冃 前 為 止 需 要 在 隔 離 層 3 之 表 面 上 對 其 它 材 料 層 或 輔 助 層 進 行 很 複 雜 之 沈 積 和 整 平 過 程 〇 這 些 過 程 需 要 *^r 间 額 之 技 術 上 之 費 用 在 使 用 鉑 或 鉑 族 金 靥 作 為 電 極 材 料 時 亦 如 此 0 本 發 明 可 用 來 使 記 億 體 ΒΒ 胞 之 各 組 件 産 生 時 所 用 之 過 程 簡 化 ύ 為 了 産 生 記 億 體 配 置 9 則 首 先 須 在 半 導 am 館 本 體 上 産 生 一 種 具 有 選 擇 電 晶 體 1 之 結 構 * 此 種 結 構 是 由 隔 離 層 3 (例如， 由S i 0 2 所溝成）所覆蓋。 以下將進行- -種隔離 層 之 結 構 化 » 其 中 以 C F 4 來 進 行 一 種 反 應 性 蝕 刻 〇 首 先 >Jkl 對 此 隔 離 潜 3 中 介 於 電 晶 體 1 和 電 容 器 6 之 間 的 導 性 插 頭 連 接 區 5 用 之 接 觸 孔 進 行 独 刻 且 以 插 頭 材 料 填 入 且 情 況 需 要 時 其 上 沈 積 一 層 位 障 層 7。 插頭材料5 以及位 障 層 7 較 佳 是 與 隔 離 靥 3 之 表 rri tm 在 同 —. 平 面 處 對 齊 但 亦 可 以 下 述 方 式 來 進 行 捅 頭 材 料 5 是 與 隔 離 層 3 之 表 面 在 同 一 平 面 處 對 齊 9 然 後 對 隔 離 層 3 進 行 結 構 化 (如下 所 述 )且位障層7 只施加於己結構化之隔離層3 上， 卽 * 在 此 情 況 下 位 障 層 是 位 於 第 4 rsf 圖 所 示 之 電 極 層 8 下 方。 因 此 * 在 結 構 化 過 程 中 所 提 高 之 區 域 4 之 側 面 邊 綈 之 最 佳 化 斜 度 並 未 逹 成 9 於 是 在 沈 積 上 述 之 隔 鐮 雇 3 之 後 仍 然 需 在 隔 離 層 3 上 沈 積 -- 種 輔 肋 層 14 » 理 想 方 式 是 由一 種 材 料 所 構 成 9 此 種 材 料 可 m 由 化 學 上 之 改 變 而 轉 換 成 隔 離 層 之 材 料 〇 就 隔 離 層 是 由 S i 〇2所構成之此種情況 而 言 j 輔 助 層 1 4應由 多 晶 矽 所 構 成 〇 然 後 對 此 二 層 進 行 結 構 化 f 使 加 高 之 區 域 4 是 由 隔 m Rtt 層 3 (其上施加 層 輔 -1 0 - 装.·------訂----------線y (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格mo X 297公釐） _4593〇 9五、發明說明（9 Α7 Β7 窃年/ί 4 補充 (請先閱讀背面之注意事項再填寫本頁) 助層14)所形成β然後對輔助層14進行一種化學上之改 變，特別之例子是進行一種氧化作用，其可使髖樓膨膜 。在此例子中輔助層在氧化作用之後與隔離層形成一種 物質上之一致性，因此在随後之過程中此輔助層不會鹿 生一些干搜性之影罐。於是現在此隔離層3之區域（其 即為已氧化之輔肋層14)突出於加高之匾域4之侧面邊 緣上且可遮蔽道些側面邊鐮，因此在随後之電搔層8之 沈稹過程中可最佳化地防止側面邊铩被覆蘧。 經濟部智慧財產局員工消費合作社印裂 另一方式亦能以蝕刻待性來選取一種辅助層20，其独 刻特性是與隔離層3之蝕刻特性不同。第1G至12圖顯示 此種特殊情況之各步驟。首先對隔離層3及輔助屬2 〇_ 起進行蝕刻以形成上述加高之匾域然後對此隔離層 3進行一種邇捧式之等向性蝕刻，其中根本不會對輔肋 層20有所影響。在此步撖之後輔肋層20突出於已加高之 匾域4之侧面邊緣上，因此又可逹成一種遮蔽作用。現 在若進行另一材料層8之廣泛的對準式塗佈（其會使邊 緣之一部份被覆蓋），則只有輔肋層2 0之側面邊緣會被 覆蓋。此種覆蓋作用是所期望的，因為在電槿層8之塗 佈中現在亦可使用輔助層2 0之側面邊緣作為電極面且仍 然可與加高之區域4互柑隔離。例如可使用31384或 多晶矽作為輔助靥20用之材料。 以下將由第2圖之配置來說明，其中位障層7在隔離 層3結構化之前頁沈稹在插頭材料5上且不設置上述之 辅肋層14。現在須對此隔離屬3進行結構化，使形成上 -11 ~ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4 593 Π 9 Α7 Β7 補充 經濟部智慧財產局員工消費合作社印製 五、發明說明（Μ ) 述之加高之區域4,在此匿域4上稍後須産生記億體電 容器6。其它組件在此並未首先被考麽°須選取此區域4 (其在其餘表面之上方）之高度，使其至少較紀億體稍後 所形成之下電棰8之厚度逋大•另一方式是較稍撤所形 成電容器6之總厚度還大❶此區域4之1(3度較佳是下電 極8之厚度之2至5倍。可另外施加一種光阻遮軍，以 便使其它材料層8，9，10達成額外之結構化（例如’解 碼區域之覆蓋以及各別單胞陣列之隔離此種加高之 區域4就像圖中所示一樣可以條形區來構成’道些條形 區是由較高之下降之區域而互相隔離。但道些區域4之 隔離作用亦可藉由較狹窄之溝渠之結構化來逹成β 藉由隔離層3之表面之結構化可確定此種卽將配置在 隔離層3上之各組件之整個結構。隔離層3因此通常較 其它材料層8, 9，1〇之結構化容易得多，這是因為本發 明之解決方式已簡化很多。若在此種己結構化之表面上 沈稹一些所潘之其它材料層8，9, 10，則可自動地形成 所期望之層結構，其可作為組件用。 然後進行其它材料層8，9< 10之分層式之沈積•其中 至少第一層8(其用作踅容器之下霣極且選擇由鉑或鉑族 金遢所構成）是由對準式濺鍍所産生。但電極層8· 10 (特別是下電極層8)亦可以是一種由上述材料所構成之 多層結構（例如，由Pt/I]^Pt/Ir02所構成藉由此 種對準式之濺鍍而只在目樺方向中所對準之表面區域上 沈稱一些材料層。因此可藉由此種表面結構而使不同之 -12- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4593 0 9 Α7 Β7 補充 經濟部智慧財產局員工消費合作社印製 五、發明說明（ 層匾域互相隔離》此種對準作用因此可廣泛地防止材料 沈積在凸起4之销壁上。下電極層之層厚度較佳是選擇 成介於50和40 OnB之間，理想方式是介於10 D和2D Dnm之 間。若為了達成盡可能小之结構而力求可産生此電容器 下電極之較大之佃I面時，則層厚度在20fl-4fl0n*之範圃 中是特別令人感與趣的，其中此電容器下罨極之倒面同 樣可用作電容器之面積。 藉由随後之蝕刻步驟，例如等向性之濕式化學蝕刻， 其是由3份BC1及1份UNO 3所構成之王水來進行，則可 由電極靥8去除可能存在之期望之邊綈覆蓋物，但現在 此種蝕刻步驟在時間上很短且對選擇性，邊錁斜度或蝕 刻速率只有很少之要求，此種要求和所需之時間較笛極 層8本身在結構化時之一般情況相比時少很多。例坤以 王水在70-C時進行一種蝕刻步驟，其在鉑電棰中會造成 一種大約l〇nm/iin之靥整平作用β在以對準式方法沈稹 大約100nm厚度之電極層時，仍然會依據凸起結構匾之 高度而産生一些邊緣覆蓋物直至大約層厚度之10%為止 ,因此蝕刻步騍進行一分鐘即已足夠，以便確保這些邊 緣覆蓋物可完全去除《因此可没有問題地使用此種較簡 單之可操控之等向性蝕刻方法，這是因為所期望之其餘 之電極層匾域由於上述之層整平作用而只會稍微受摂而 仍保持其功能性。 在第一内電極層之對準式濺鍍（sputter)之後進行介 電磨9和第二外電槿層10之保形沈積。這可額外地利用 -13 本紙張尺度適用令國國家標準（CNS)A4規格（210 X 297公釐） 111 --------—X裝--------1T-------—線·f (請先閲讀背面之注意事項再填寫本頁) 45930 9 A7 B7 五、發明說明（ ί^· / ίή ^ ·1 ' it
由於 第一電極層β之侧壁作為電容器面樓而提离電# 外電極 了接觸 另一 極10所 當然可 形之層 域而言 之屏蔽 應用時 容器6, 一隔離 罨容器 已被結 面式之 之區域 之一半 之表面 層8在此記憶體配置之整個層區域上延丨申 、 各别之記憶體電容器6時不豁額外^ w π之金屬層。 方式是對準式地施加介電層以及施加胃 ° 容器上電 需之層，此種層可使各別電容器5相__ 不使用電容器下電掻8之側壁。闻播泪^ W肩注意和保 沈積相比較時電容器下電極8相對於_ _ 對聆侧面相鄰匾 有很小之側面屏蔽作用，使得此處m # J肫將要額外 作用β此種沈積方法尤其在薄材料_ ’ 9，1 Q 之 是很實用的。為了接觸此記憶體配宠 履之各別之甯 則在此情況下仍然須在外m極 θ I U工万設置另 層11，在此隔離層11中一些接蘭孔12須被钱刻至 電極，此種隔離層亦可用來在整錮配置 構化或凸起和下降之一些區域）上又産生„胃¥ 表面。例如若一些溝榘被結構化而産生 4，則可藉由隔離層11(其層厚度至少是溝渠寬帛 )之保形沈積而使溝渠填辗而形成一種廣大平面 。這樣可使其它步驟（例如，金靨化更容易。此 <:請先閲磺背面之>1急事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 前好 所之 明正 以13 發時 能眉 本行 其羼 在進 ，金 用來13和 可渠 層11 上溝 屬層 理由 金離 原是 之隔 C 在化 成。成 法構 構化逹 方結 所構來 之處 鋁結積 用此 由被沈 所， 如地形 面中 例易探 表種 種輕由 代一 一而藉 面每 佈式是 平之 C 塗方此 生式用後之因 産形適然望佈 種述可 期塗 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 459309 Α7 Β7 儒 經濟部智慧財產局員工消費合作社印製 五、發明說明（η 為了包封整個配置，最後須在整個配置上塗佈另一層 隔離層（圔中未顯示）。 為了在相鄰電容器結構之間防止一種可能之串音（cross talk)現象，則可使下電掻層8之匾域設定於一種確定 之電位（例如，0V)處，使各別電容器之間形成一種具有 確定電位之區域。 上述産生結構化之材料層所用之方法亦可用來接觸半 導體本體2。此種接觸作用通常是在記億體配置之周邊中 進行，邸，在記億體單胞所配置之區域之外部進行。去 除上述之下電極屜8因此並不是必要的。這樣是表示一 種待殊之優點，因為下罨極暦8通常正好都是由一種較 其餘之材料層更不容易結構化之材料所構成。為了逹成 接觸作用，則須與電容器6和電晶體1之間的導電性插頭 迪接區5之製成以及電容器6本身之製成時一起進行而産 生類似之配置，但此種配置不具備電晶體1,而是半導醱 本醱2和下電極8之間形成一種導電性連接區16。在所有 之電容器結構已製成之後，在至半導龌本醱2之接觴區中 使外電極層10和介電層9被整平。因此在此捶配置完成包 封之後須在此接觸區中設置一種至下電棰層8之接觭孔18 ，且施加一種金屬層15,其形成至半導.體本體2之接觸 區之第二部份。半導體本體2之接觸作用因此是經由導 電性連接區16, —種可能存在之位障層7(類似於插頭連 接區5中之配置），下電極層8之用作層岛之配置在凸 起上之此部份以及金屬層15之存在於接觴孔18中之此部 份而達成。下電極層8之一部份因此是以簡翬 -~~— _ _______——-—-~—— -------** -1 5 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
-------J--I L----(装--------訂----I----線-*. (請先閱讀背面之注意事項再填寫本頁) D 45930 9 A7 G7 五、發明說明（Μ ) 積體化於接觸區中，而不是以昂貴之方式來去除此層， 以便設置一種經由所有層而至半導體本體2之接觸孔， 此接觸孔中然後填入金颶以便能與半導體本體2相接觸。 符號之說明 1 .......選擇電晶體 2 .......基體 3 .......材料層 4 .......凸起之層區域 5 .......插頭連接區 6 .......記憶體電容器 7 .......位障層 8,10----電極層 9.......記億體介電質 11......隔離層 1 2，1 8 ...接觸孔 1 4 , 20 ...輔肋層 15 ......金屬層 16 ......連接匾 (請先閱讀背面之注意事項再填寫本頁) f衣--------訂·--------線·^ 經濟部智慧財產局員工消費合作社印製. 本紙張尺度適用+國國家標準（CNS)A4規格（210 x 297公釐）
Claims (1)
- 459309 A8 B8 C8 D8 fr.r -*r* 六、申請專利範圍 修正本 ΐν¥β::.; κ έ 月所提之 yv;ii-予修J£·。 經濟邨智慧財產局員工消費合作社印製 第88 1 1 3 564號「產生結構化材料層所用之方法及記憶體配 置之製造方法」專利案 （90年3月修正） Α申請專利範圍： 1. 一種在基體（2)上產生結構化材料層（3，8)所用之方法， 此種基體（2)特別是指半導體本體，此種方法包括以下 各步驟： -預備第~材料層（3)， -藉由一部份（或完全之）局部性之層整平過程而使第一 材料層（3)結構化以便形成凸起之層區域（4)和凹入之 層區域， -施加另一材料層（8)，此種方法之特徵爲： 已結構化之第一材料層（3)是用作永久保留之材料 層，藉由此種已結構化之第一材料層（3)之邊緣上之 高度差（其是由凸起之層區域（4)至凹入之層區域之此 種過渡區所建成）而使邊緣上之另一材料層（8)之各別 之層區域互相隔離，其中此凸起之區域（4)之邊緣用 作另一材料層（8)之基本邊緣。 2. 如申請專利範圍第1項之方法’其中在凸起和凹入之 層區域之間的高度差至少是另—材料層之層厚度的二 倍。 3. 如申請專利範圍第1或第2項之方法，其中另一材料 層（8)是藉由一種具有對準式沈積特性之塗佈方法而沈 積在第一材料層（3)之表面上° 4. 如申請專利範圍第1或第2項之方法’其中在沈積另 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐〉 C請先閱讀背面之注項再填寫本頁) ^-----I--訂---r-------線-ί 六、申請專利範圍 A8 B8 C8 D8 :丨穸正•經濟部智慧財產局員工消費合作社印製 一材料層（8)之後對此材料層（8)進行一種適當之層整平 過程以便去除邊緣上之材料覆蓋物。 5.如申請專利範圍第3項之方法，其中在沈積另一材料 層（8)之後對此材料層（8)進行一種適當之層整平過程以 便去除邊緣上之材料覆蓋物。 6·如申請專利範圍第4項之方法，其中在在沈積另—材 料層（8)之後藉由蝕刻步驟來進行層之整平過程以便$ 除邊緣上之材料覆蓋物。 7. 如申請專利範圍第1項之方法，其中在第一材料層（3) 上施加一種輔助層（14)，其是與第一材料層（3)〜起被 結構化且在結構化之後須以化學方式改變，使輔助層（14) 之體積膨脹。 8. 如申請專利範圍第1項之方法，其中在第一材料層（3) 上施加一種輔助層（14)，其蝕刻特性是與第一材料層之 蝕刻特性不同，其中輔助層（20)在第一步驟中是與第一 材料層（3)—起被結構化且隨後對第一材料層（3)進行一 種選擇性触刻。 9·如申請專利範圍第1，7或8項之方法，其中第—材料層 (3)之凸起界定了另一材料層（8)之功能上之主動區。 10.如申請專利範圍第1項之方法，其中對另一材料層（8) 之凹入之層區域進行一種覆蓋過程，此凹入之層區域 是在已結構化之第一材料層（3)之凹入之層區域上施加 另一材料層（8)而產生，其適合用來在功能上中和 (neutralize)此區域。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公f ) 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) A8 B8 C8 D8 459309 六、申請專利範圍 11.如申請專利範圍第1或1〇項之方法，其中在對準式地 沈積另一第一材料層（8)之後須對下一材料層（9)進行保 形（conform)之塗佈。 (請先閲磧背面之注意事項再填寫本頁) 12—種記憶體配置之製造方法，包括： -在半導體本體（2)中以及在半導體本體（2)上所施加之 隔離層（3)中埋置一些選擇電晶體（1)， -在載體層（3)上配置一些電性組件（特別是記憶體電容 器（6)，其中須沈積其它材料層（8，9，1〇)以便在載 體層（3)之表面上產生一些組件（6)，其特徵爲： 載體層（3)上之這些材料層（8，9，10)是藉由載體（3) 之表面之結構化而結構化成凸起（4)和凸入之區域。 如申請專利範圍第12項之記憶體配置之製造方法，其 中此載體層（3)之凸起界定了此記憶體配置之特產生之 組件（6)之形式和位置。 14. 如申請專利範圍第12或第13項之方法，其中爲了產生 記憶體電容器（6)首先須在載體層（3)之表面上藉由一種 具有對準式沈積特性之塗佈方法（特別是藉由對準式濺 鍍）而沈積此記憶體電容器（6)之第一電極用之第一電極 經濟部智慧財產局員工消費合作社印製 層⑻。 15. 如申請專利範圍第1 4項之方法，其中第一電極層（8)以 多層結構方式沈積而成。 16. 如申請專利範圍第14項之方法’其中在第一電極層（8) 上方藉由保形沈積方式而塗佈記憶體介電質（9)和第二 電極層（10)。 本紙張尺度適用中國國家標準（CNS)A4規格（2]0 X 297公爱〉 A8 B8 C8 D8 翊充 六、申請專利範圍 --------------弟i I (請先閱讀背面之注意事項再填寫本頁) 17·如申請專利範圍第15項之方法，其中在第一電極層（8) 上方藉由保形沈積方式而塗佈記憶體介電質（9)和第二 電極層（10)。 18. 如申請專利範圍第14項之方法，其中在第一電極層（8) 上方藉由一種具有對準式沈積特性之塗佈方法（特別是 藉由對準式濺鍍）而塗佈記憶體介電質（9)以及第二電極 層（10)。 19. 如申請專利範圍第15項之方法，其中在第一電極層（8) 上方藉由一種具有對準式沈積特性之塗佈方法（特別是 藉由對準式濺鍍）而塗佈記憶體介電質（9)以及第二電極 層（10)。 20. 如申請專利範圍第12項之方法，其中爲了使凸起之區 域（4)結構化，須使溝渠結構化成下陷之區域且在隨後 之結構化步驟中須保形（conform)地沈積一種材料層 (11)，其層厚度至少是溝渠寬度之半。 21. 如申請專利範圍第16項之方法，其中使用介電常數較 高之順磁性或鐵磁性材料或介電材料來作爲記憶體電 容器（6)之記憶體介電質（9)。 經濟部智慧財.產局員工消費合作社印製 2Z如申請專利範圍第18項之方法，其中使用介電常數較 高之順磁性或鐵磁性材料或介電材料來作爲記憶體電 容器（6)之記憶體介電質（9)。 23.如申請專利範圍第21項之方法，其中使用 SBT SrBi2Ta209> SBTN SrBi2(Ta1.xNbx)209 > PZT PbZr^x Ti03 或BST BaxSri_xTi03作爲記憶體介電質（9)。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公t )459309 六、申請專利範圍 24·如申請專利範圍第12項之方法’其中使用貴金屬，特 別是鉑或鉑族金屬（例如，Ru, Os，Rh，Ir或Pd)或其氧化 物（例如，Ir02)作爲記憶體電容器之電極材料（8，10)。 25如申請專利範圍第12或第13項之方法，其中載體層（3) 之接觸作用以下述方式達成： -使凸起之區域（4)結構化，此區域（4)中引入一種至載 體層（3)之導電性連接區16， -在沈積其它材料層（8，9，10)之後去除此凸起區域（4) 中之記憶體介電質（9)以及第二電極層， -使第一電極層（8)之配置在凸起區域（4)上之此區域達 成一種接觸作用。 C請先閲讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規掊（210 X 297公釐）
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19836751 | 1998-08-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW459309B true TW459309B (en) | 2001-10-11 |
Family
ID=7877449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW088113564A TW459309B (en) | 1998-08-13 | 1999-08-09 | Method to generate structurized-layers and method to produce a memory-arrangement |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6627496B1 (zh) |
| EP (1) | EP0984490A1 (zh) |
| JP (1) | JP2000106360A (zh) |
| KR (1) | KR100632526B1 (zh) |
| CN (1) | CN1146026C (zh) |
| TW (1) | TW459309B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6436838B1 (en) | 2000-04-21 | 2002-08-20 | Applied Materials, Inc. | Method of patterning lead zirconium titanate and barium strontium titanate |
| US7410816B2 (en) * | 2004-03-24 | 2008-08-12 | Makarand Gore | Method for forming a chamber in an electronic device and device formed thereby |
| JP4827653B2 (ja) * | 2006-08-10 | 2011-11-30 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
| US10739299B2 (en) * | 2017-03-14 | 2020-08-11 | Roche Sequencing Solutions, Inc. | Nanopore well structures and methods |
| KR102695083B1 (ko) * | 2021-07-16 | 2024-08-16 | 에스케이키파운드리 주식회사 | 반도체 소자의 ｍｉｍ 커패시터 및 그 제조 방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58153375A (ja) | 1982-03-08 | 1983-09-12 | Oki Electric Ind Co Ltd | 半導体素子の製造方法 |
| JPS641281A (en) | 1987-06-23 | 1989-01-05 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| US4883768A (en) * | 1989-02-28 | 1989-11-28 | United Technologies Corporation | Mesa fabrication in semiconductor structures |
| JP2550852B2 (ja) * | 1993-04-12 | 1996-11-06 | 日本電気株式会社 | 薄膜キャパシタの製造方法 |
| US5793076A (en) * | 1995-09-21 | 1998-08-11 | Micron Technology, Inc. | Scalable high dielectric constant capacitor |
| JP2751906B2 (ja) * | 1996-01-17 | 1998-05-18 | 日本電気株式会社 | 容量素子の形成方法 |
-
1999
- 1999-08-04 EP EP99115427A patent/EP0984490A1/de not_active Withdrawn
- 1999-08-09 TW TW088113564A patent/TW459309B/zh not_active IP Right Cessation
- 1999-08-13 JP JP11229348A patent/JP2000106360A/ja not_active Withdrawn
- 1999-08-13 CN CNB991179021A patent/CN1146026C/zh not_active Expired - Fee Related
- 1999-08-13 US US09/374,893 patent/US6627496B1/en not_active Expired - Lifetime
- 1999-08-13 KR KR1019990033259A patent/KR100632526B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000047460A (ko) | 2000-07-25 |
| CN1245348A (zh) | 2000-02-23 |
| EP0984490A1 (de) | 2000-03-08 |
| JP2000106360A (ja) | 2000-04-11 |
| US6627496B1 (en) | 2003-09-30 |
| CN1146026C (zh) | 2004-04-14 |
| KR100632526B1 (ko) | 2006-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW497255B (en) | Semiconductor device and method for making the same | |
| TW463249B (en) | Methods of forming integrated circuit capacitors by electroplating electrodes from seed layers | |
| JP3494852B2 (ja) | 半導体素子のコンタクト配線方法及びこれを利用したキャパシタの製造方法 | |
| TW308725B (zh) | ||
| JP3526388B2 (ja) | 電気デバイスの製造方法 | |
| TW469598B (en) | Capacitor with a high-ε-dielectric or a ferro-electric according to the fin-stack-principle and production method by using a negative form | |
| TWI433274B (zh) | 堆疊式動態隨機存取記憶體電容之單邊離子植入製程 | |
| TW459309B (en) | Method to generate structurized-layers and method to produce a memory-arrangement | |
| TW538534B (en) | Cylindrical storage capacitor of a memory cell and method for fabricating the same | |
| JP3715099B2 (ja) | コンデンサ電極の製造方法 | |
| TW396435B (en) | Semiconductor and its method | |
| JPH06326268A (ja) | Ｄｒａｍセルのキャパシター及びその製造方法 | |
| TW490809B (en) | Method to produce a capacitor-electrode with barrier-structure | |
| JP3654898B2 (ja) | 半導体メモリデバイスの製造方法 | |
| TWI270179B (en) | Method of fabricating a trench capacitor DRAM device | |
| TW382807B (en) | Method for fabricating DRAM capacitor | |
| TW399327B (en) | The manufacturing method of DRAM capacitor | |
| TW463372B (en) | Capacitor structure for DRAM and the manufacturing method thereof | |
| TW448501B (en) | Manufacturing of ferroelectric memory cell | |
| TW383447B (en) | Capacitor structure and manufacturing method for DRAM | |
| KR100743294B1 (ko) | 집적 회로 구성과 그의 생성 방법 | |
| TW530343B (en) | Locally-aimed creation of openings in a layer | |
| TW479353B (en) | Manufacturing method of MIM capacitor | |
| WO2022160627A1 (zh) | 半导体结构的形成方法 | |
| TW531847B (en) | Method to produce an electrode and said electrode |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |