CN1238857A - 自对准非易失性存储单元 - Google Patents

自对准非易失性存储单元 Download PDF

Info

Publication number
CN1238857A
CN1238857A CN97199999A CN97199999A CN1238857A CN 1238857 A CN1238857 A CN 1238857A CN 97199999 A CN97199999 A CN 97199999A CN 97199999 A CN97199999 A CN 97199999A CN 1238857 A CN1238857 A CN 1238857A
Authority
CN
China
Prior art keywords
groove
layer
floating boom
autoregistration
volatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97199999A
Other languages
English (en)
Other versions
CN1135628C (zh
Inventor
G·特姆佩尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN1238857A publication Critical patent/CN1238857A/zh
Application granted granted Critical
Publication of CN1135628C publication Critical patent/CN1135628C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Micro-Organisms Or Cultivation Processes Thereof (AREA)

Abstract

本发明涉及一种自对准非易失性存储单元，在此存储单元上一个带有源区和漏区(6)的MOS晶体管是装入半导体本体(1)的表面区中的。MOS晶体管的浮栅(12)和控制栅(16)是互相重叠地安置在一个沟槽(8)中的，而晶体管沟道(17)是横向地敷设在沟槽(8)的一个表面区中的。

Description

自对准非易失性存储单元
本发明涉及按权利要求1前序部分的一种自对准非易失性存储单元以及用于制造这类存储单元的一种方法。
通常的非易失性存储单元基于所谓的浮栅(FG)方案上，以存储电荷。在此浮栅方案上一个完全电绝缘的栅极，即通常由多晶硅制的浮栅形成本来的存储器栅极。此浮栅是电容性地耦合到一个其它的栅极上的，即耦合到控制栅(CG)的，和由此栅极控制浮栅。浮栅和控制栅位于两个由一个绝缘层，例如一个二氧化硅层隔开的平面上。如像浮栅那样控制栅通常也由多晶硅制成。
由于带有这类存储单元的存储器中所必要的高编程电压，此电压到浮栅上的电容耦合应是尽可能大的，这可通过浮栅和控制栅之间的相应大的各重叠面来实现。换言之，浮栅和控制栅重叠的区域应是设计得尽量大的。显然这个要求与提高集成密度的一般愿望处于对立之中，因为特别是通过浮栅和控制栅之间各重叠区的横向构成损失了很有价值的芯片面积。
US4,814,840公开了开始时所述类型的一种自对准非易失性存储单元。此文献同样公开了构成在半导体衬底上的一种沟槽，一个浮栅和一个控制栅是互相重叠地装入此沟槽中的。在沟槽的两侧在半导体本体的表面区中布置了源区和漏区。
US5,045,490公开了一种相似的自对准非易失性存储单元，在此存储单元上带有源区和漏区的一个MOS晶体管是装入半导体本体的表面区中的。此MOS晶体管具有截面为矩形的一个沟槽，沟槽的短边是布置在表面区中的。在沟槽的中心布置了一个控制栅，使得由一个浮栅在各纵向边上和在位于下方的边上角形地包围了此控制栅。
例如在Y.S.Hisamune等人著的在Int.Electro Dev Meeting(国际电子器件会议1993(IEDM)，华盛顿，19至22页的论文中说明了介于浮栅和控制栅之间一个横向构成的重叠区。
为了实现所谋求的浮栅和控制栅之间的大重叠区而且还节省芯片面积，也已考虑到在沟槽结构中垂直地集成各非易失性的存储单元。例如在H.P.Pein等人的在IEDM93,11至14页的论文中阐述了一种这样的方案，在此方案上例如在沟槽上侧面上安放漏极，而在沟槽底部上安放了源极，使得晶体管沟道沿沟槽壁纵向垂直于芯片表面分布。但是，由设计结构决定地，在那里展示的结构不具有很大的电容耦合。
当充分利用浮栅多晶硅的侧壁时，可实现较好的电容耦合。例如在S.Aritome等人的在IEDM94，旧金山，61至64页的论文中或在S.Aritome等人的在IEDM95，华盛顿，275至278页的论文中说明了此方案，在此方案上但是提高了存储单元的拓扑结构。
从这样的当今技术水准出发，本发明的任务在于创造一种非易失性的存储单元，此存储单元以浮栅和控制栅之间的良好耦合和降低了的拓扑结构用的花费而见长；此外应提供用于制造这类存储单元的一种方法。
本发明安排带有权利要求1各特征的一种自对准非易失性存储单元，或带有权利要求5各特征的一种方法用于解决该任务。
尤其从各从属权利要求中得到本发明的各有利的进一步发展。
在按本发明的自对准非易失性存储单元上，像部分地也在当今技术水准上那样，充分利用一个沟槽的深度中的第三维，以便制备一个大的重叠面和因而制备一个介于浮栅和控制栅之间的高耦合电容。可是在按本发明的存储单元上，与当今技术水准相反地，晶体管沟道是敷设在沟槽的接近表面区域中的，而不是沿该区域侧壁的纵向敷设的。与通常的，在其上垂直构成了晶体管沟道的各垂直晶体管相反，在按本发明的非易失性存储单元上在沟槽的侧壁上存在着一个横向的晶体管沟道。
此沟槽有一个圆形结构，并且在沟槽的两侧这些源区和漏区是安置在半导体基体的表面区中的。
在按本发明的方法上尤其充分利用化学机械抛光(CMP)。由此在抛光结束时最后获得各平面的存储单元阵列，这些存储单元阵列是卓越地适合于随后的光刻技术的。
最后通过存储单元的一种虚拟接地布置可实现为4F2的单元面积，在此F意味着最小的结构细节(特征尺寸)。
以下用各附图详述本发明。所示的：
图1a,1b,2a,2b,3a,3b,4a,4b,5至10,11和12各自为用于阐述按本发明方法的俯视图或剖视图；以及
图13为带有按本发明各存储单元的电路装置。
首先给硅衬底1在其表面上配备一个薄的二氧化硅层2，此二氧化硅层在以下各工艺步骤中作为刻蚀停止层起作用。并且例如为10nm厚。然后将一个由氮化硅层3和二氧化硅层4制的双层敷设到此二氧化硅层2上。此氮化硅层3用作以下各CMP步骤用的停止层，并且同时使介于以后形成的各字线WL(请参阅图10和13)和硅衬底1之间的电容保持很小。随后结构化此双层。然后进行离子注入，以便形成相应于源极和漏极的各扩散区5。
因而呈现在图1a和1b中所示的装置，在此为清晰起见在图1a的俯视图中用阴影线表示了这些扩散区5。
然后敷上一个像二氧化硅层4相同类型的和例如由CVD(化学汽相淀积)制作的其它二氧化硅层6。反抛光或反刻蚀此二氧化硅层6，直到到达氮化硅层3时为止。为此可应用通常的化学机械抛光(CMP)或等离子体刻蚀。
以此获得在图2a和2b中展示的结构，在此结构上在半导体本体1上布置了各条互相交替的氮化硅层3和二氧化硅层6的各条。在图2a的俯视图中在此，与图1a相似，用阴影线展示了各个氮化硅层3。
为了准备随后的沟槽刻蚀或槽(Trench)刻蚀用的合适的结构，然后敷上一个像例如多晶硅层7那样的其它层，并且垂直于氮化硅层3的走向地结构化此其它层。无论如何应对氮化硅层3和二氧化硅层4选择性地可刻蚀此其它层的，因此而采用多晶硅。
因此获得一种如图3a和3b中所展示的结构，在此图3b展示图3a的剖面B-B。
在此需说明，在图2b和3b中为简化图示略去了二氧化硅层2。
随后刻蚀掉介于由二氧化硅层4和多晶硅层7形成的栅格结构之间的区域，也就是图3a中氮化硅层3的各暴露区域，使得在此暴露出在硅衬底1上的二氧化硅层2的表面。这种刻蚀对二氧化硅层6和与多晶硅层7选择性地进行。然后借助一个湿化学步骤通过剥离去除此多晶硅层7，例如胆碱刻蚀多晶硅，但不刻蚀二氧化硅。
以此获得在图4a和4b中展示的结构，在此图4b是通过图4a的A-A剖视图。因此获得一种结构，在此结构上暴露出在硅衬底1上的在每个单个的存储单元中的二氧化硅层2暴露在硅衬底1上，在此，引向用二氧化硅层2覆盖的硅衬底1的各孔，在两侧上是由二氧化硅层6和或由氮化硅层3的残余物包围的。
所以出现一种网状表面，在此这个“网”由二氧化硅层6和氮化硅层3的残余物形成。此“网”现在是随后的沟槽刻蚀或槽(Trench)刻蚀用的掩模。
图5中放大地展示了在此沟槽刻蚀之后的一个单个的单元，例如图4a的单元D。在此一个沟槽8是构成在硅衬底1的暴露表面的区域中的。
然后进行例如由沟槽8中二氧化硅制的电介层9的保形淀积，在此，电介层9有一个比较大的厚度，以致于在以后形成的浮栅之下存在对硅衬底1的小电容。此外用由例如平面化漆的辅助层10填满此沟槽8。选择性的反抛光或反刻蚀此辅助层10直到电介层9或二氧化硅层6为止。然后还进行电介层9和辅助层10的各向异性的反刻蚀直到例如为100至500nm的深度为止。
因此出现图6中所展示的结构。在此，此沟槽主要在硅衬底1的区域中是用电介层9和辅助层10充填的。
然后通过剥离去除此辅助层10。这可例如温化学法借助溶剂氢氟酸或通过借助氧等离子体的等离子体刻蚀进行。如果电介层9由二氧化硅制成的话，则它将通过氢氟酸刻蚀。但是此电介层9应是能抗氢氟酸。换言之，当此电介层9是能抗氢氟酸时，才能采用氢氟酸。随后在沟槽8的开口的上部区域中形成由例如二氧化硅制的侧壁氧化层11。
因此出现图7中所展示的结构，在此结构上侧壁氧化层11已形成以后MOS晶体管的隧道氧化物。
然后在沟槽8中保形淀积了一个由就地掺杂的多晶硅制的浮栅层。由于在通向侧壁氧化层11的过渡区中电介层9的上部边缘上的阶梯，此浮栅层12也有一个阶梯，这也适用于以下的各层。为简化图示在浮栅层12中和在以下各层中未展示此阶梯。然后接着一个保形的，淀积一个由例如一个氧化物膜和一个氮化物膜(ON)和一个填满此沟槽的辅助层14制的互聚电介层13。在此对于辅助层14可采用如辅助层10用的相同的材料。最后还选择性地反抛光或反刻蚀浮栅层12，互聚电介层13和辅助层14，使得这些层是与二氧化硅层6中的上部边缘在相同高度上。
因此获得图8中所展示的结构。
在通过剥离去除沟槽8中的辅助层14之后进行热氧化，由此形成一种顶层氧化物，使得从现在起在互聚电介层13的区域中出现一种所谓的ONO(氧化物-氮化物-氧化物)结构。同时氧化暴露的浮栅层12和因此完全密封此浮栅层。图9中通过标记号15表示顶层氧化物区。
因此从现在起浮栅层12完全由绝缘物密封。此浮栅层12是由互聚电介层13，顶层氧化物15，电介层9和侧壁氧化物层11包围的。在用于形成“密封氧化物”的热氧化时，充分利用掺杂的多晶硅，即浮栅层12的材料，由于已知的加速因素，要比未掺杂的多晶硅明显较强地氧化。图9中此外也可看到在浮栅层12和互聚电介层13之间构成的众所周知的“鸟嘴”。此“鸟嘴”是典型的，但不形成干扰；它却绝不是有意形成的。
随后通过淀积用掺杂多晶硅充填沟槽8，然后反抛光或反刻蚀此硅。因此在沟槽8中形成控制栅层16。
现在出现图9中所展示的，有完全平面的表面结构。
然后淀积和结构化带有通向各控制栅层16的欧姆连接的各字线WL到此平面的表面上。在对准这期间已完全充填的沟槽或槽(Trench)8的条件下进行此结构化，使得最终获得图10中展示的结构。图11表示出了按图10的多个存储单元的俯视图。最后图12展示通过按图10的存储单元的C-C剖面图。在图11和12中为了简化图示仅用阴影线画出各字线WL，浮栅层12和控制栅层16。
各字线WL对各控制栅层16的微小对准偏差是允许的，因为这些字线WL和这些控制栅层是导电的，也就是在所有的单元中导致介于各字线WL和各控制栅层之间的足够的电连接。此外，这样的重叠在金属化中是作为“非嵌套”而众所周知的。
图12中一个晶体管沟道17是沿以前的沟槽8的外表面敷设的。但是浮栅层和控制栅层16之间的重叠区是构成在沟槽8中的和是比较大的。因而在此获得介于控制栅层16和浮栅层12之间的良好的电容耦合。
在按图11和12的存储单元中一个单位单元的各侧边各自约为最小可结构化长度F的两倍，使得人们获得一个为4F2的存储单元面积。大致如图12所示，沟槽8是大约构成为圆形的，这代表了这个事实，即真正用主要为圆形的各孔复制由二氧化硅层6和多晶硅层7组成的上述“网”。也可选择其它的在其上各角倒圆的各种形状代替圆形的造形。
图13最后展示一个存储单元装置的电路，此存储单元装置带有各选择性的字线WL select和各非选择性的字线WL nsel，一个虚源极和一个虚漏极。如果选择该电路的中间单元，如由虚线包围的此单元那样，则例如应采用“热”载流子提供以下的编程可能性。
用一个译码器可保证，所有在漏极侧位于所选出单元的单元获得相同的漏极电压。因此保证了，这些单元没有电压降和因此也不具有各位线之间的单独的源/漏电流。同样的也必须对所有源极侧的单元是满足的。
在清除模式中通常清除各整个块，以致于在有些情况下可取消WLselect和WL nset之间的区分。此外在此也可例如用-12V的WL电压和+5v的源/漏极电压，或者例如用正的衬底电压来清除。
本发明使得一种自对准非易失性存储单元成为可能，在此存储单元上晶体管沟道分布在半导体本体的表面区中，而浮栅和控制栅是互相重叠地安置在一个沟槽或槽(Trench)中的。带有此沟槽的半导体本体的表面是完全平面的，以致于此表面是良好的适合于敷设各字线的或也适合于其它各种光刻技术的。

Claims (9)

1．自对准非易失性存储单元，在此存储单元上带有各源区和漏极区(6)的一个MOS晶体管是装入半导体本体(1)的表面区的，在此MOS晶体管的一个浮栅(12)和一个控制栅(16)是互相重叠地装入在一个沟槽(8)中的，并且一个晶体管沟道(17)是构成在沟槽(8)的一个表面区中的，其特征在于，此晶体管沟道(17)是半圆形地构成在沟槽的边缘上的。
2．按权利要求1的自对准非易失性存储单元，其特征在于，浮栅(12)U形地围绕放在沟槽(8)中心的控制栅(16)。
3．按权利要求1或2的自对准非易失性存储单元，其特征在于，由各二氧化硅层(9,11,13,15)完全围绕浮栅(12)。
4．按权利要求1至3之一的自对准非易失性存储单元，其特征在于，浮栅(12)和控制栅(16)各自由掺杂的多晶硅制成。
5．用于制造按权利要求1至4之一的自对准非易失性存储单元的方法，其特征在于，在用浮栅(12)和控制栅(16)充满沟槽(8)和用各绝缘层围绕浮栅之后选择性反抛光或反刻蚀半导体装置的表面，使得形成平面的各单元阵列。
6．按权利要求5的方法，其特征在于，使半导体装置的表面经受一种化学机械式抛光。
7．按权利要求1至6之一的自对准非易失性存储单元，其特征在于，晶体管沟道(17)是半圆形敷设无沟槽(8)的边缘上的。
8．用于制造按权利要求1至7之一的自对准非易失性存储单元的方法，其特征在于，在用浮栅(12)和控制栅(16)充满沟槽(8)和用各绝缘层围绕浮栅之后选择性反抛光或反刻蚀半导体装置的表面，使得形成平面的各单元阵列。
9．按权利要求8的方法，其特征在于，使半导体装置的表面经受一种化学机械式抛光。
CNB971999996A 1996-09-23 1997-09-15 非易失性存储单元 Expired - Fee Related CN1135628C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19639026.5 1996-09-23
DE19639026A DE19639026C1 (de) 1996-09-23 1996-09-23 Selbstjustierte nichtflüchtige Speicherzelle

Publications (2)

Publication Number Publication Date
CN1238857A true CN1238857A (zh) 1999-12-15
CN1135628C CN1135628C (zh) 2004-01-21

Family

ID=7806628

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB971999996A Expired - Fee Related CN1135628C (zh) 1996-09-23 1997-09-15 非易失性存储单元

Country Status (11)

Country Link
EP (1) EP0948816B1 (zh)
JP (1) JP2001501034A (zh)
KR (1) KR20000048526A (zh)
CN (1) CN1135628C (zh)
AT (1) ATE265091T1 (zh)
BR (1) BR9712840A (zh)
DE (2) DE19639026C1 (zh)
IN (1) IN191647B (zh)
RU (1) RU2205471C2 (zh)
UA (1) UA57034C2 (zh)
WO (1) WO1998013878A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100361305C (zh) * 2003-02-14 2008-01-09 因芬尼昂技术股份公司 具有沟渠绝缘的半导体电路装置及其制造方法
CN100369257C (zh) * 2002-06-28 2008-02-13 因芬尼昂技术股份公司 氮化物只读存储器存储单元阵列制造方法
CN100382254C (zh) * 2001-12-18 2008-04-16 因芬尼昂技术股份公司 具沟槽晶体管的存储单元
CN101221955B (zh) * 2006-11-20 2010-06-09 旺宏电子股份有限公司 有扩散阻挡结构的栅极二极管非易失性存储器及制造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2810161B1 (fr) * 2000-06-09 2005-03-11 Commissariat Energie Atomique Memoire electronique a architecture damascene et procede de realisation d'une telle memoire
DE10162261B4 (de) * 2001-12-18 2005-09-15 Infineon Technologies Ag Speicherzelle mit Grabentransistor
US6661053B2 (en) 2001-12-18 2003-12-09 Infineon Technologies Ag Memory cell with trench transistor
DE10204873C1 (de) * 2002-02-06 2003-10-09 Infineon Technologies Ag Herstellungsverfahren für Speicherzelle
DE10226964A1 (de) * 2002-06-17 2004-01-08 Infineon Technologies Ag Verfahren zur Herstellung einer NROM-Speicherzellenanordnung
KR100674952B1 (ko) * 2005-02-05 2007-01-26 삼성전자주식회사 3차원 플래쉬 메모리 소자 및 그 제조방법
US7365382B2 (en) * 2005-02-28 2008-04-29 Infineon Technologies Ag Semiconductor memory having charge trapping memory cells and fabrication method thereof
KR100707217B1 (ko) * 2006-05-26 2007-04-13 삼성전자주식회사 리세스-타입 제어 게이트 전극을 구비하는 반도체 메모리소자 및 그 제조 방법
KR101131136B1 (ko) * 2006-10-19 2012-04-03 삼성전자주식회사 리세스-타입 제어 게이트 전극을 구비하는 반도체 메모리소자의 동작 방법
JP5301123B2 (ja) * 2007-07-25 2013-09-25 スパンション エルエルシー 半導体装置及びその製造方法
JP5546740B2 (ja) 2008-05-23 2014-07-09 ローム株式会社 半導体装置
RU2481653C2 (ru) * 2009-03-30 2013-05-10 Виктор Николаевич Мурашев Ячейка памяти для быстродействующего эсппзу и способ ее программирования
RU2465659C1 (ru) * 2011-08-09 2012-10-27 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский технологический университет "МИСиС" Ячейка памяти для быстродействующего эсппзу с управляемым потенциалом подзатворной области
JP5815786B2 (ja) * 2014-04-09 2015-11-17 ローム株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715953B2 (ja) * 1985-08-09 1995-02-22 株式会社リコー 書換え可能なメモリ装置とその製造方法
JPS6285468A (ja) * 1985-10-09 1987-04-18 Nippon Denso Co Ltd 不揮発性半導体記憶装置
US5045490A (en) * 1990-01-23 1991-09-03 Texas Instruments Incorporated Method of making a pleated floating gate trench EPROM
JP2925312B2 (ja) * 1990-11-30 1999-07-28 株式会社東芝 半導体基板の製造方法
JP2889061B2 (ja) * 1992-09-25 1999-05-10 ローム株式会社 半導体記憶装置およびその製法
KR0125113B1 (ko) * 1993-02-02 1997-12-11 모리시타 요이찌 불휘발성 반도체 메모리 집적장치 및 그 제조방법
JPH0738002A (ja) * 1993-07-22 1995-02-07 Toshiba Corp 半導体装置及びその半導体装置を用いた不揮発性半導体メモリとそのメモリの駆動回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100382254C (zh) * 2001-12-18 2008-04-16 因芬尼昂技术股份公司 具沟槽晶体管的存储单元
CN100369257C (zh) * 2002-06-28 2008-02-13 因芬尼昂技术股份公司 氮化物只读存储器存储单元阵列制造方法
CN100361305C (zh) * 2003-02-14 2008-01-09 因芬尼昂技术股份公司 具有沟渠绝缘的半导体电路装置及其制造方法
CN101221955B (zh) * 2006-11-20 2010-06-09 旺宏电子股份有限公司 有扩散阻挡结构的栅极二极管非易失性存储器及制造方法

Also Published As

Publication number Publication date
CN1135628C (zh) 2004-01-21
DE19639026C1 (de) 1998-04-09
EP0948816A1 (de) 1999-10-13
KR20000048526A (ko) 2000-07-25
BR9712840A (pt) 2000-12-05
RU2205471C2 (ru) 2003-05-27
JP2001501034A (ja) 2001-01-23
DE59711553D1 (de) 2004-05-27
IN191647B (zh) 2003-12-13
EP0948816B1 (de) 2004-04-21
ATE265091T1 (de) 2004-05-15
WO1998013878A1 (de) 1998-04-02
UA57034C2 (uk) 2003-06-16

Similar Documents

Publication Publication Date Title
KR102369630B1 (ko) 메모리 소자 및 이의 제조방법
CN1238857A (zh) 自对准非易失性存储单元
US6875641B2 (en) Three-dimensional memory
CN1206721C (zh) 动态随机存取存储器
KR100437551B1 (ko) 디램(dram)셀및그제조방법
US7906397B2 (en) Methods of fabricating nonvolatile semiconductor memory devices including a plurality of stripes having impurity layers therein
CN1165984C (zh) 形成受控深沟槽顶部隔离层的装置和方法
US6794698B1 (en) Formation of novel DRAM cell capacitors by integration of capacitors with isolation trench sidewalls
US6355520B1 (en) Method for fabricating 4F2 memory cells with improved gate conductor structure
US20050067659A1 (en) Memory cell with nanocrystals or nanodots
KR19990007360A (ko) Dram 셀 장치 및 그의 제조 방법
US6853028B2 (en) Non-volatile memory device having dummy pattern
CN112385039B (zh) 集成电路系统构造
EP0879478A1 (en) Electrically erasable and programmable read only memory (eeprom) having multiple overlapping metallization layers
US6107670A (en) Contact structure of semiconductor device
US20240260275A1 (en) Fabrication method for a three-dimensional memory array of thin-film ferroelectric transistors using high-aspect-ratio local word line damascene process
CN1218325C (zh) 动态随机存取存储器单元装置及其制造方法
US6455886B1 (en) Structure and process for compact cell area in a stacked capacitor cell array
US20240114689A1 (en) Fabrication method for a three-dimensional memory array of thin-film ferroelectric transistors formed with an oxide semiconductor channel
US20020025629A1 (en) Method of fabricating a capacitor structure
US6627940B1 (en) Memory cell arrangement
JP3431860B2 (ja) 側壁フローティング・ゲートを有するフラッシュ・メモリの製造方法
CN215933603U (zh) 半导体存储装置
US11910593B2 (en) Ground-connected supports with insulating spacers for semiconductor memory capacitors and method of fabricating the same
US6710409B1 (en) Inverted staggered thin film transistor with etch stop layer and method of making same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER OWNER: SIEMENS AG

Effective date: 20120223

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120223

Address after: Federal Republic of Germany City, Laura Ibiza Berger

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: Siemens AG

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040121

Termination date: 20160915

CF01 Termination of patent right due to non-payment of annual fee