CN1235413A - 用于产生互补信号的电路装置 - Google Patents

用于产生互补信号的电路装置 Download PDF

Info

Publication number
CN1235413A
CN1235413A CN99106481A CN99106481A CN1235413A CN 1235413 A CN1235413 A CN 1235413A CN 99106481 A CN99106481 A CN 99106481A CN 99106481 A CN99106481 A CN 99106481A CN 1235413 A CN1235413 A CN 1235413A
Authority
CN
China
Prior art keywords
path link
mos transistor
channel mos
output
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99106481A
Other languages
English (en)
Other versions
CN1156078C (zh
Inventor
P·海尼
T·格雷茨
B·约翰逊
D·黑尔勒
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN1235413A publication Critical patent/CN1235413A/zh
Application granted granted Critical
Publication of CN1156078C publication Critical patent/CN1156078C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Pulse Circuits (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及用于产生互补信号的电路装置,其中,在第一支路中的输入端的输入信号通过通路环节传输到第一输出端并且在一个与第一支路并联的第二支路中通过反向器传输到第二输出端,第一和第二输出端通过补偿装置与第一或者第二输出节点相连接,并且补偿装置补偿了第一和第二支路中的信号的不同的时间延迟。

Description

用于产生互补信号的电路装置
本发明涉及产生互补信号的电路装置，其中一个输入信号从第一支路的输入端子通过一个通路环节输入到一个第一输出端，并且在并联于第一支路的第二支路中通过通过反向器输入到第二输出端。
此通路环节是一个具有一个输入端和一个输出端的环节，例如尤其可以理解为一个变换门或者一个开关。这种通路环节例如能够理解为n沟道MOS晶体管与p沟道MOS晶体管的并联电路，其源极和漏极接在一起，并且其栅极被相互反向的信号进行控制，以使该通路环节依赖于此信号或者是导通的或者是阻塞的。
开头所述的电路装置在第一支路中还含有一个通路环节并且在与其并联的第二支路中含有一个反向器，以使通过该通路环节和反向器从输入信号中得到互补的信号。
这种电路装置被简单的构成，因为其只需要一个反向器和一个通路环节以提供互补的输出信号。在时间标准的应用中此电路装置含有明显的缺点：延迟，其使该信号通过通路环节和反向器得到，而处理条件是相互明显偏离的。此通过处理窗定义的互补信号的时间偏离实际上不能确定，在所选出的时间标准的应用中例如在DLL(延迟锁定环)中是特别不希望的。也就是说，含有反向器和通路环节的电路装置不能任意地应用于高精度的应用。
本发明的任务是提供一个产生互补信号的电路装置，其中此互补的信号通过处理窗能够尽可能地相互协调。
此任务在开头所述的电路装置中按照本发明是如此解决的，第一和第二输出端通过补偿装置与第一或者第二输出节点相连接，并且该补偿装置在第一和第二支路中补偿了不同的时间延迟。
以此本发明叙述了与到目前为止的现有技术不同的解决方案：作为努力的回报，由反向器和通路环节定义的时间延迟的相互补偿，利用该补偿装置以补偿在两个支路中的不同的时间延迟，随后到两个输出节点的输入信号的延迟通过处理窗改善地进行相互地协调。
以有利的方式此补偿装置含有另外一个通路环节。如开头所述的，每一个通路环节含有一个n沟道MOS晶体管和一个与其并联的p沟道MOS晶体管。
本发明的改进为，第一支路的输出端与第一另外的通路环节的第一p沟道MOS晶体管的栅极相连接，第二另外的通路环节的第一n沟道MOS晶体管的栅极、第三另外的通路环节的第二p沟道MOS晶体管的栅极、第四另外的通路环节的第二n沟道MOS晶体管的栅极和第二支路的输出端与第一另外的通路环节的第三n沟道MOS晶体管的栅极相连接，第二另外的通路环节的第三p沟道MOS晶体管的栅极、第三另外的通路环节的第四n沟道MOS晶体管的栅极和第四另外的通路环节的第四p沟道MOS晶体管的栅极相连接，并且第一和第二另外的通路环节的输出端与第一输出节点，并且第四和第三另外的通路环节的输出端与第二输出节点相连接。在第一和第四通路环节的输入端上存在第一供电电压，而在第二和第三通路环节的输入端上含有一个第二供电电压。
本发明应用了此通路环节或者变换门，其输入端位于第一或者第二供电电压上，并且以此存在一个固定的电势，以在时间延迟中在两个输出节点上产生补偿的互补信号。通过四个另外的通路环节此电路装置相对于原有的电路装置的费用增加了。然而此费用能够在购买中得到补偿，例如在DLL、时间标准的应用中需要互补信号信号的高的时间精确度。
图2示出了具有由p沟道MOS晶体管3和n沟道MOS晶体管4组成的反向器1和测试环节2的原有的电路装置。此晶体管3和4分别通过源极或者漏极连接在一起并且相互并联。晶体管3和4的栅极通过供电电压VSS或者VDD的固定电势加载。
输入信号IN从输入端5通过反向器1和通路环节2连接到第一输出端6或者第二输出端7。通过处理窗定义的通过反向器1或者通路环节2不同的延迟使输出端6和7的信号C1和C2没有时间相同的，而是时间明显相互偏离，这在时间标准的应用中例如DLL中是非常不利的。
下面本发明借助于附图进行详细地解释。
图1示出了按照本发明的电路装置的第一实施例，
图2示出了现有的电路装置的电路图。
图2已经在上面进行了解释。在图1中与图2相应的器件使用了相同的参考符号。
本发明另外在输出端6、7上含有一个补偿装置8，其对信号C1和C2之间的时间延迟进行补偿，以使到输出节点CLKN或者CLKP的输入信号IN的延迟进行更好的协调。
补偿装置8单独的由另外的通路环节9、10、11、12组成，其分别含有p沟道MOS晶体管13、14、15和16和n沟道MOS晶体管17、18、19和20。通路环节9、10的输出端与输出节点CLKN相连接，而通路环节11、12的输出端与输出节点CLKP相连接。在通路环节9、12的输入端上存在供电电压VDD，而在通路环节10、11的输入端上存在供电电压VSS。
如果例如输出端C1置“0”,p沟道MOS晶体管14和16导通，而n沟道MOS晶体管17和19截止。在此情况下输出信号C2为“高”，以使p沟道MOS晶体管15和13截止，而n沟道MOS晶体管18和20导通。也就是说，通路环节10和12导通，而通路环节9和11截止。在输出端6和7的相反极性下，即在输出信号C1为“高”，输出信号C2为“低”时，通路环节9、11导通，而通路环节10、12截止。
在每一种情况下，输入信号IN根据反向器1或者通路环节2的导通通过补偿装置8进行传导，该补偿装置通过其载体补偿反向器1或者通路环节2的输出信号C1和C2之间的时间延迟，以使在输出节点CLKP或者CLKN上得到信号，其延迟被良好的协调。

Claims (5)

1．用于产生互补信号的电路装置，其中，在第一支路中的输入端(5)的输入信号(IN)通过通路环节(2)传输到第一输出端(7)，并且在一个与第一支路并联的第二支路中通过反向器(1)传输到第二输出端(6)，
其特征在于，
第一和第二输出端(7、6)通过补偿装置(8)与第一或者第二输出节点(CLKN、CLKP)相连接，并且补偿装置(8)补偿了第一和第二支路中的信号(C2、C1)的不同的时间延迟。
2．按照权利要求1的电路装置，其特征在于，该补偿装置(8)含有另外的通路环节(9-12)。
3．按照权利要求2的电路装置，其特征在于，每一个通路环节(2；9-12)含有一个n沟道MOS晶体管(4；17-20)和一个与其并联的p沟道MOS晶体管(3；13-16)。
4．按照权利要求3的电路装置，其特征在于，
第一支路的输出端(7)与第一另外的通路环节(9)的第一p沟道MOS晶体管(13)的栅极相连接，第二另外的通路环节(10)的第一n沟道MOS晶体管(18)的栅极、第三另外的通路环节(11)的第二p沟道MOS晶体管(15)的栅极、第四另外的通路环节(12)的第二n沟道MOS晶体管(20)的栅极和第二支路的输出端(6)与第一另外的通路环节(9)的第三n沟道MOS晶体管的栅极相连接，第二另外的通路环节(10)的第三p沟道MOS晶体管(14)的栅极、第三另外的通路环节(11)的第四n沟道MOS晶体管(19)的栅极和第四另外的通路环节(12)的第四p沟道MOS晶体管(16)的栅极相连接，并且第一和第二另外的通路环节(9、10)的输出端与第一输出节点(CLKN)，并且第三和第四另外的通路环节(11、12)的输出端与第二输出节点(CLKP)相连接。
5．按照权利要求4的电路装置，其特征在于，
在第一和第四另外的通路环节(9、12)的输入端上存在第一供电电压(VDD)，而在第二和第三另外的通路环节(10、11)的输入端上含有一个第二供电电压(VSS)。
CNB99106481XA 1998-05-13 1999-05-13 用于产生互补信号的电路装置 Expired - Fee Related CN1156078C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19821458A DE19821458C1 (de) 1998-05-13 1998-05-13 Schaltungsanordnung zur Erzeugung komplementärer Signale
DE19821458.8 1998-05-13

Publications (2)

Publication Number Publication Date
CN1235413A true CN1235413A (zh) 1999-11-17
CN1156078C CN1156078C (zh) 2004-06-30

Family

ID=7867652

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB99106481XA Expired - Fee Related CN1156078C (zh) 1998-05-13 1999-05-13 用于产生互补信号的电路装置

Country Status (7)

Country Link
US (1) US6198328B1 (zh)
EP (1) EP0957582B1 (zh)
JP (1) JP3483796B2 (zh)
KR (1) KR100328789B1 (zh)
CN (1) CN1156078C (zh)
DE (2) DE19821458C1 (zh)
TW (1) TW439362B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7652506B2 (en) 2006-03-22 2010-01-26 Nec Electronics Corporation Complementary signal generating circuit
CN101924549B (zh) * 2004-07-07 2012-07-04 理查德·高 高速集成电路

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002005427A1 (en) * 2000-07-10 2002-01-17 Koninklijke Philips Electronics N.V. Circuit for generating an inverse signal of a digital signal with a minimal delay difference between the inverse signal and the digital signal
WO2002017490A2 (en) * 2000-08-24 2002-02-28 Honeywell International Inc. Synchronizing circuit for complementary signals
US6384658B1 (en) * 2000-09-29 2002-05-07 Intel Corporation Clock splitter circuit to generate synchronized clock and inverted clock
US20020177266A1 (en) * 2001-05-24 2002-11-28 Christian Klein Selectable output edge rate control
DE10227618B4 (de) 2002-06-20 2007-02-01 Infineon Technologies Ag Logikschaltung
US6833753B2 (en) * 2002-11-27 2004-12-21 Texas Instruments Incorporated Method and system for signal dependent boosting in sampling circuits
US7378876B2 (en) 2006-03-14 2008-05-27 Integrated Device Technology, Inc. Complementary output inverter
KR100688591B1 (ko) * 2006-04-21 2007-03-02 삼성전자주식회사 위상 분할기
JP5471427B2 (ja) * 2009-12-25 2014-04-16 富士通株式会社 単相差動変換回路
US8624647B2 (en) * 2010-01-19 2014-01-07 Altera Corporation Duty cycle correction circuit for memory interfaces in integrated circuits

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617477A (en) * 1985-05-21 1986-10-14 At&T Bell Laboratories Symmetrical output complementary buffer
IT1190324B (it) * 1986-04-18 1988-02-16 Sgs Microelettronica Spa Disoverlappatore di fase per circuiti integrati mos,particolarmente per il controllo di filtri a capacita' commutate
US4950920A (en) * 1987-09-30 1990-08-21 Kabushiki Kaisha Toshiba Complementary signal output circuit with reduced skew
US5140174A (en) * 1991-01-25 1992-08-18 Hewlett-Packard Co. Symmetric edge true/complement buffer/inverter and method therefor
US5341048A (en) * 1992-11-25 1994-08-23 Altera Corporation Clock invert and select circuit
US5751176A (en) * 1995-12-18 1998-05-12 Lg Semicon Co., Ltd. Clock generator for generating complementary clock signals with minimal time differences
DE19548629C1 (de) * 1995-12-23 1997-07-24 Itt Ind Gmbh Deutsche Komplementäres Taktsystem
KR100202193B1 (ko) * 1995-12-30 1999-06-15 문정환 상보 클럭 발생 방법 및 클럭 발생기
JP2994272B2 (ja) * 1996-08-23 1999-12-27 九州日本電気株式会社 多相クロック発生回路
US5852378A (en) * 1997-02-11 1998-12-22 Micron Technology, Inc. Low-skew differential signal converter

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101924549B (zh) * 2004-07-07 2012-07-04 理查德·高 高速集成电路
US7652506B2 (en) 2006-03-22 2010-01-26 Nec Electronics Corporation Complementary signal generating circuit
CN101043211B (zh) * 2006-03-22 2012-06-27 瑞萨电子株式会社 互补信号生成电路

Also Published As

Publication number Publication date
CN1156078C (zh) 2004-06-30
EP0957582B1 (de) 2007-10-17
DE19821458C1 (de) 1999-11-18
TW439362B (en) 2001-06-07
US6198328B1 (en) 2001-03-06
DE59914524D1 (de) 2007-11-29
JP3483796B2 (ja) 2004-01-06
EP0957582A1 (de) 1999-11-17
JP2000013205A (ja) 2000-01-14
KR19990088212A (ko) 1999-12-27
KR100328789B1 (ko) 2002-03-14

Similar Documents

Publication Publication Date Title
CN1156078C (zh) 用于产生互补信号的电路装置
KR0170410B1 (ko) 마스터슬레이브형 플립플롭회로
KR880011799A (ko) 데이터출력 버퍼회로 및 전위변동 감축방법
KR930006903A (ko) 전력 변환장치 및 그것에 적합한 반도체 모듈(module)
KR870006724A (ko) 스위칭 회로
KR930007094A (ko) 멀티모드 입력회로
KR920005474A (ko) 위상 시프트된 클럭 신호 발생 장치
US5923192A (en) CMOS circuit
US5596296A (en) Clock driver circuit
KR960012859A (ko) 푸시풀 브리지 증폭기를 포함하는 전압 신호 선로 구동기
KR870003622A (ko) 스위치드 캐패시터회로
KR960006507A (ko) 용량성 부하의 구동 회로
CN1118926C (zh) 用于具有陡沿的输入信号的在一侧关断电流的输入放大器
KR890001104A (ko) 반도체집적회로
DE59510811D1 (de) Verfahren zum schalten von höheren spannungen auf einem halbleiterchip
JPH04117716A (ja) 出力回路
JPS63276304A (ja) 半導体相互接続回路に使用する非反転中継増幅器
JPS61259235A (ja) 光シフトレジスタ回路
US4616147A (en) Programmable edge defined output buffer
JPS62188421A (ja) 入力回路
JPH0756515Y2 (ja) ２相信号発生回路
JPH06216727A (ja) 遅延時間可変論理回路
SU1019589A1 (ru) Программируема лини задержки
KR19980021745A (ko) 낮은 스위칭 노이즈 출력 버퍼
KR870006661A (ko) 집적 회로 및 집적 기준 소스

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT

Effective date: 20130225

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130225

Address after: German Neubiberg

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: Siemens AG

Effective date of registration: 20130225

Address after: Munich, Germany

Patentee after: QIMONDA AG

Address before: German Neubiberg

Patentee before: Infineon Technologies AG

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151230

Address after: German Berg, Laura Ibiza

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: QIMONDA AG

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040630

Termination date: 20160513

CF01 Termination of patent right due to non-payment of annual fee