JPS62188421A - 入力回路 - Google Patents
入力回路Info
- Publication number
- JPS62188421A JPS62188421A JP61030088A JP3008886A JPS62188421A JP S62188421 A JPS62188421 A JP S62188421A JP 61030088 A JP61030088 A JP 61030088A JP 3008886 A JP3008886 A JP 3008886A JP S62188421 A JPS62188421 A JP S62188421A
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- transistor
- threshold voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 235000021395 porridge Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0005—Modifications of input or output impedance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/09441—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
し産業上の利用分野１
本発明は入力回路に関し、特に入力しきい電圧の変更可
能なＭＯ３型半導体集積回路の入力回路に関する。
能なＭＯ３型半導体集積回路の入力回路に関する。
ＭＯ３型半導体集積回路の入力回路における入力しきい
電圧を決定する場合、この入力回路を駆動する前段回路
の出力電圧にあわせて、入力しきい電圧を決定する必要
がある。しかし、前段回路はＣＭＯ３型、ＴＴＬ型など
の回路が使われ一様でなく、このため従来は、入力回路
の入力しきい電圧を前段回路に適した値とするために、
異る入力しきい電圧を有する入力回路を複数設け、この
複数の入力回路の出力を選択するという手段をとってい
た。
電圧を決定する場合、この入力回路を駆動する前段回路
の出力電圧にあわせて、入力しきい電圧を決定する必要
がある。しかし、前段回路はＣＭＯ３型、ＴＴＬ型など
の回路が使われ一様でなく、このため従来は、入力回路
の入力しきい電圧を前段回路に適した値とするために、
異る入力しきい電圧を有する入力回路を複数設け、この
複数の入力回路の出力を選択するという手段をとってい
た。
第３図は従来の入力回路の一例を示す回路図である。
また、第２図は第３図に示す従来の入力回路の入力電圧
Ｖｌに対する出力電圧Ｖ。の特性図である。
Ｖｌに対する出力電圧Ｖ。の特性図である。
一般に、ＣＭＯ３型の入力回路は、これらを構或するＰ
型及びＮ型のトランジスタのチャンネル長やチャンネル
幅などを変えることにより、そのトランジスタのしきい
電圧やオン抵抗を変えることができるので、このことを
利用しその入力回路の入力しきい電圧を変えることがで
きる。
型及びＮ型のトランジスタのチャンネル長やチャンネル
幅などを変えることにより、そのトランジスタのしきい
電圧やオン抵抗を変えることができるので、このことを
利用しその入力回路の入力しきい電圧を変えることがで
きる。
第２図に示された曲線Ｃ，，Ｃ２は、トランジスタ１．
ｌａ、２．２ａのチャンネル長やチャンネ、ル幅等を変
えて得られた第１及び第２の入力回路１０．２０の入力
電圧■ｉに対する出力電圧■０の特性曲線（以下Ｖ、−
Ｖ。曲線という）である。
ｌａ、２．２ａのチャンネル長やチャンネ、ル幅等を変
えて得られた第１及び第２の入力回路１０．２０の入力
電圧■ｉに対する出力電圧■０の特性曲線（以下Ｖ、−
Ｖ。曲線という）である。
出力信号Ｖ、により駆動される次段の内部回路の入力し
きい電圧をＶｌとすると、曲線Ｃ１から、第１の入力回
路１０の入力しきい電圧Ｖ、が得られ、曲線Ｃ２から、
第２の入力回路２０の入力しきい電圧Ｖ２が得られる。
きい電圧をＶｌとすると、曲線Ｃ１から、第１の入力回
路１０の入力しきい電圧Ｖ、が得られ、曲線Ｃ２から、
第２の入力回路２０の入力しきい電圧Ｖ２が得られる。
従って、切換回路２により、前段回路の出力電圧が高い
場合には第１の入力回路１０の出力を選択し、前段回路
の出力電圧が低い場合には第２の入力回路２０の出力を
選択し、前段回路に適合した入力しきい電圧を得ること
ができる。
場合には第１の入力回路１０の出力を選択し、前段回路
の出力電圧が低い場合には第２の入力回路２０の出力を
選択し、前段回路に適合した入力しきい電圧を得ること
ができる。
上述した従来の入力回路は、入力しきい電圧分決定する
場合、異る入力しきい電圧を有する入力回路を複数設け
、この複数の入力回路の出力を選択する構成となってい
るので、素子数の増加を招き、チ・・Ｉプ面積が増大す
るという欠点があった。
場合、異る入力しきい電圧を有する入力回路を複数設け
、この複数の入力回路の出力を選択する構成となってい
るので、素子数の増加を招き、チ・・Ｉプ面積が増大す
るという欠点があった。
また、これら複数の入力回路の入力しきい電圧は、それ
ぞれ固定された値となっているので、これらの入力しき
い電圧とは異なる人力しきい電圧が必要な回路には適用
できず、汎用性が低下する欠点があった。
ぞれ固定された値となっているので、これらの入力しき
い電圧とは異なる人力しきい電圧が必要な回路には適用
できず、汎用性が低下する欠点があった。
本発明の目的は、素子数が増加しチップ面積が増大する
ことを防止でき、かつ汎用性の向−ヒをはかることので
きる入力回路を提供する。
ことを防止でき、かつ汎用性の向−ヒをはかることので
きる入力回路を提供する。
本発明の入力回路は、ゲート電極を共に信号入力端に接
続しドレイン電極を共に信号出力端に接続して直列接続
された第１及び第２のトランジスタと、これら第１及び
第２のトランジスタの何れか一方のトランジスタのソー
ス電極及びドレイン電極にそれぞれ同電極を接続した少
なくとも１個の同型の第３のトランジスタと、この第３
のトランジスタのゲート電極に前記信号入力端又はこの
第３のトランジスタを非導通にする電圧の電源端の何れ
かを選択して接続し入力しきい電圧を変更する切換回路
とを有している。
続しドレイン電極を共に信号出力端に接続して直列接続
された第１及び第２のトランジスタと、これら第１及び
第２のトランジスタの何れか一方のトランジスタのソー
ス電極及びドレイン電極にそれぞれ同電極を接続した少
なくとも１個の同型の第３のトランジスタと、この第３
のトランジスタのゲート電極に前記信号入力端又はこの
第３のトランジスタを非導通にする電圧の電源端の何れ
かを選択して接続し入力しきい電圧を変更する切換回路
とを有している。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示す回路図である。
この実施例は、ゲーＩ・電極を共に信号入力端に接続し
、ドレイン電極を共に信号出力端に接して直列接続され
たＰ型の第１のトランジスタＱ＋及びＮ型の第２のトラ
ンジスタＱ２と、この第２のトランジスタＱ２のソース
電極及びドレイン電極にそれぞれ同電極を接続したＮ型
の第３のトランジスタＱ３と、この第３のトランジスタ
Ｑ３のゲート電極を接続する点を、接地電位端とするか
信号入力端とするかを制御信号■５により選択する切換
回路１とを有する構成となっている。
、ドレイン電極を共に信号出力端に接して直列接続され
たＰ型の第１のトランジスタＱ＋及びＮ型の第２のトラ
ンジスタＱ２と、この第２のトランジスタＱ２のソース
電極及びドレイン電極にそれぞれ同電極を接続したＮ型
の第３のトランジスタＱ３と、この第３のトランジスタ
Ｑ３のゲート電極を接続する点を、接地電位端とするか
信号入力端とするかを制御信号■５により選択する切換
回路１とを有する構成となっている。
切換回路１により第３のトランジストＱ３のゲート電極
が接地電位端に接続されると、この第３のトランジスタ
Ｑ３は非導通となり、第１及び第２のトランジスタＱ＋
、Ｑｚで、入力回路が構成され、入力信号Ｖ、を入力し
出力信号Ｖ （ｌを出力する。このとき、この入力回路
のもつ’ｖ’ １ Ｖ （＋曲線は、第２図に示す曲
線Ｃ１と同様のＶ、 −ＶＯ曲線となる。
が接地電位端に接続されると、この第３のトランジスタ
Ｑ３は非導通となり、第１及び第２のトランジスタＱ＋
、Ｑｚで、入力回路が構成され、入力信号Ｖ、を入力し
出力信号Ｖ （ｌを出力する。このとき、この入力回路
のもつ’ｖ’ １ Ｖ （＋曲線は、第２図に示す曲
線Ｃ１と同様のＶ、 −ＶＯ曲線となる。
次に、切換回路１により第３のトランジスタＱ、のゲー
ト電極が信号入力端に接続されると、第２のトランジス
タＱ２に第３のトランジスタＱ３が並列接続された型と
なり、第３のトラ〉・ジスタＱ３がらつしきい電圧、オ
ン抵抗等によりこの入力回路のもつＶ、−Ｖｏ曲線を変
えることができ、第２図に示す曲線０２と同様のＶ＋
Ｖｏｌ′ＩＩ］線を得ることができる２ 従って、この実施例の入力回路は、第２図に示す入力し
きい電圧Ｖ＋／（びＶ２の何れかを選択することができ
、前段回路に適合した入力しきい電圧を得ることができ
る。
ト電極が信号入力端に接続されると、第２のトランジス
タＱ２に第３のトランジスタＱ３が並列接続された型と
なり、第３のトラ〉・ジスタＱ３がらつしきい電圧、オ
ン抵抗等によりこの入力回路のもつＶ、−Ｖｏ曲線を変
えることができ、第２図に示す曲線０２と同様のＶ＋
Ｖｏｌ′ＩＩ］線を得ることができる２ 従って、この実施例の入力回路は、第２図に示す入力し
きい電圧Ｖ＋／（びＶ２の何れかを選択することができ
、前段回路に適合した入力しきい電圧を得ることができ
る。
なお、を記実施例では、第３のトランジスタが１藺の場
合について述べたが、この第３のトランジスタヒして異
ったしきい電圧、オン抵抗をもつ複数の１〜ラシジスタ
を設けることができ、これらのトランジスタのデー１〜
電極を選釈、切ＩＱえることにより、多くの人力しきい
電圧を得ることができるので、汎用性を高めることがで
きる。
合について述べたが、この第３のトランジスタヒして異
ったしきい電圧、オン抵抗をもつ複数の１〜ラシジスタ
を設けることができ、これらのトランジスタのデー１〜
電極を選釈、切ＩＱえることにより、多くの人力しきい
電圧を得ることができるので、汎用性を高めることがで
きる。
１発明の効果］１
ｒノ、上説明したように、本発明は、入力回路を構成す
る二つのトランジスタの片方に第３のトランジスタを設
け、このトランジスタのゲート電極を信号入力端に接続
するか、このトランジスタが非導通となる電位に接続す
るかを選沢することにより、１つの入力回路で異る入力
しきい電圧を得ることができるので、素子数の増加及び
チップ面積の増大を防ぎ、かつ汎用性の向」−をはかる
ことができる効果がある。
る二つのトランジスタの片方に第３のトランジスタを設
け、このトランジスタのゲート電極を信号入力端に接続
するか、このトランジスタが非導通となる電位に接続す
るかを選沢することにより、１つの入力回路で異る入力
しきい電圧を得ることができるので、素子数の増加及び
チップ面積の増大を防ぎ、かつ汎用性の向」−をはかる
ことができる効果がある。
第１図は本発明の一実施例を示す回路図、第２図は第３
図に示す従来の入力回路の入力電圧に対す出力電圧の特
性図、第３図は従来入力回路の一例を示す回路図である
。 １．２・・・切換回路、１０・・・第１の入力回路、２
０・・・第２の入力回路、Ｑ、〜Ｑ５・・・トランジス
タ。 ＤＤ ′ＦＪ１ 図 め 消２図 °粥３図
図に示す従来の入力回路の入力電圧に対す出力電圧の特
性図、第３図は従来入力回路の一例を示す回路図である
。 １．２・・・切換回路、１０・・・第１の入力回路、２
０・・・第２の入力回路、Ｑ、〜Ｑ５・・・トランジス
タ。 ＤＤ ′ＦＪ１ 図 め 消２図 °粥３図
Claims (1)
- ゲート電極を共に信号入力端に接続しドレイン電極を共
に信号出力端に接続して直列接続された第１及び第２の
トランジスタと、これら第１及び第２のトランジスタの
何れか一方のトランジスタのソース電極及びドレイン電
極にそれぞれ同電極を接続した少なくとも１個の同型の
第３のトランジスタと、この第３のトランジスタのゲー
ト電極に前記信号入力端又はこの第３のトランジスタを
非導通にする電圧の電源端の何れかを選択して接続し入
力しきい電圧を変更する切換回路とを有することを特徴
とする入力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61030088A JPS62188421A (ja) | 1986-02-13 | 1986-02-13 | 入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61030088A JPS62188421A (ja) | 1986-02-13 | 1986-02-13 | 入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62188421A true JPS62188421A (ja) | 1987-08-18 |
Family
ID=12294035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61030088A Pending JPS62188421A (ja) | 1986-02-13 | 1986-02-13 | 入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62188421A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0247918A (ja) * | 1988-08-08 | 1990-02-16 | Fujitsu Ltd | バッファ回路 |
| JPH02147875A (ja) * | 1988-11-29 | 1990-06-06 | Mitsubishi Electric Corp | 半導体集積回路 |
| JP2004040757A (ja) * | 2002-06-29 | 2004-02-05 | Hynix Semiconductor Inc | スイッチングポイント感知回路及びそれを用いた半導体装置 |
-
1986
- 1986-02-13 JP JP61030088A patent/JPS62188421A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0247918A (ja) * | 1988-08-08 | 1990-02-16 | Fujitsu Ltd | バッファ回路 |
| JPH02147875A (ja) * | 1988-11-29 | 1990-06-06 | Mitsubishi Electric Corp | 半導体集積回路 |
| JP2004040757A (ja) * | 2002-06-29 | 2004-02-05 | Hynix Semiconductor Inc | スイッチングポイント感知回路及びそれを用いた半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3299291A (en) | Logic elements using field-effect transistors in source follower configuration | |
| JPH0454724A (ja) | 論理回路 | |
| JPS6225510A (ja) | 電流切換え回路 | |
| US4587446A (en) | Field effect transistor output circuit operable by a reduced amount of current | |
| JPS62188421A (ja) | 入力回路 | |
| CA2087533C (en) | Three terminal non-inverting transistor switch | |
| US3965369A (en) | MISFET (Metal-insulator-semiconductor field-effect transistor) logical circuit having depletion type load transistor | |
| JPS5946137B2 (ja) | ２進周波数分割器 | |
| JPS62256531A (ja) | デジタル論理駆動回路 | |
| JPH03132115A (ja) | 半導体集積回路 | |
| US5309043A (en) | Compound logic circuit having NAND and NOR gate outputs and two transistors connected within both gate circuits | |
| JPH0514174A (ja) | レベルシフタ回路 | |
| JPS5931253B2 (ja) | デプレツシヨン型負荷トランジスタを有するｍｉｓｆｅｔ論理回路 | |
| JPS61125224A (ja) | 半導体回路装置 | |
| JPH02148907A (ja) | ヒステリシス回路 | |
| JPS63283315A (ja) | 出力バッファ回路 | |
| JPS5925417A (ja) | スイツチング回路 | |
| JPH07131329A (ja) | 出力バッファ | |
| JPS6377213A (ja) | シユミツトトリガ回路 | |
| JPH04129414A (ja) | ヒステリシス回路 | |
| JPS61274511A (ja) | Ｃｍｏｓ型半導体集積回路装置 | |
| DE59510811D1 (de) | Verfahren zum schalten von höheren spannungen auf einem halbleiterchip | |
| JPH01253309A (ja) | レベルシフト回路 | |
| SU1406771A1 (ru) | Устройство дл последовательного включени источников питани в МДП интегральных схемах | |
| JPH03159315A (ja) | 多入力論理回路 |