SU1406771A1 - Устройство дл последовательного включени источников питани в МДП интегральных схемах - Google Patents

Устройство дл последовательного включени источников питани в МДП интегральных схемах Download PDF

Info

Publication number
SU1406771A1
SU1406771A1 SU864162724A SU4162724A SU1406771A1 SU 1406771 A1 SU1406771 A1 SU 1406771A1 SU 864162724 A SU864162724 A SU 864162724A SU 4162724 A SU4162724 A SU 4162724A SU 1406771 A1 SU1406771 A1 SU 1406771A1
Authority
SU
USSR - Soviet Union
Prior art keywords
transistors
type
transistor
gates
bus
Prior art date
Application number
SU864162724A
Other languages
English (en)
Inventor
Владимир Борисович Буй
Александр Петрович Гуменюк
Original Assignee
Предприятие П/Я Х-5737
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Х-5737 filed Critical Предприятие П/Я Х-5737
Priority to SU864162724A priority Critical patent/SU1406771A1/ru
Application granted granted Critical
Publication of SU1406771A1 publication Critical patent/SU1406771A1/ru

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

Изобретение относитс  к импульсной и вычислительной технике. Цель изобретени  - стабилизаци  заданного порога включени  при увеличении урорн  коммутируемого напр жени . Устройство содержит пороговый элемент I, состо щий из четного числа транзисторных цепочек 7. Введение делител  2 напр жени , нагрузочного элемента 3, инверторов Д и 5 и образование новых функциональных св зей увеличивает диапазон рабочих напр жений , повышает чувствительность порога переключени  и устран ет вли ние разброса конструктивных и технологических факторов элементов интегральной схемы устройства. 2 ил. с

Description

Фис. /
Изобретение относитс  к импульсной и вычислительной технике и может быть использовано в составе МДП интегральных схем с несколькими источниками питани , в частности в электрически стираемых ППЗУ в качестве переключающего устройства, обеспечивающего заданную последовательность подключени  источников к внутренним узлам схемы.
Целью изобретени   вл етс  стабилизаци  заданного порога включени  при увеличении уровн  коммутируемого напр жени  за счет увеличени  диапазона рабочих напр жений, повышени  чувствительности порога переключени  и устранени  вли ни  разброса конструктивных и технологических факторов элементов интегральной схемы устройства .
Цель достигаетс  путем введени  делител  напр жени , нагрузочного элемента и двух инверторов, которые совместно с пороговым элементом формируют управл ющие сигналы с высокой стабильностью точки срабатывани  дл  переключени  введенного дополнительного переключател  высоковольтного источника напр жени , осуществл ющего включение по превьшению минимально Допустимого значени  напр жени  и отключение по понижению ниже минимального допустимого значени .
На фиг,1 изображена принципиальна  схема устройства; на фиг,2 - временные диаграммы напр жений в основных узлах схемы.
Устройство содержит пороговый эле- ент 1 , делитель 2 напр жени , нагрузочный элемент 3, первый 4 и второй 5 инверторы, переключатель 6. Пороговый эле мент 1 состоит из четного числа транзисторных цепочек 7, кажда  из которых содержит последовательно соеднне11ные транзисторы 8 и
9соответственно первого типа - со встроенным каналом и второго типа с индуцированным каналом. Транзисторные цепочки 7 включены между шиной
10питани  порогового элемента и общей шиной I1 устройства. Транзисторные цепочки 7 включены по каскадной схеме, причем точка соединени  транзисторов последней транзисторной цепочки  вл етс  выходом 12 порогового элемента 1,
Клемма 13 первого - низковольтного источника напр жени , соединена
0
5
0
5
0
5
0
5
0
5
с затворами транзисторов 8 первого типа четных транзисторных цепочек, а затворы тех же транзисторов нечетных транзисторных цепочек подключены к общей шине 11 устройства.
Делитель 2 напр жени  вьтолнен в виде цепочки п ти транзисторов 14 - 18 первого типа, транзистора 19 второго типа и конденсатор 20. Делитель 2 напр жени  включен между шиной 21 второго высоковольтного источника питани  и общей шиной 11 устройства. Выходом 22 делител  2 напр жени   вл етс  точка соединени  затвора и источника третьего транзистора 16 цепочки, затвора и стока четвертого транзистора 17 цепочки, стока транзистора 19 второго типа и первой обкладки конденсатора 20, который выполнен в виде МДП транзисторной структуры. Затворы и истоки остальных транзисторов первого типа цепочки объединены.
Нагрузочный элемент 3 состоит из трех транзисторов 23-25 первого типа , включенных последовательно между шиной 21 второго источника питани  и шиной 10 питани  порогового элемента . Затвор третьего транзистора 25 первого типа соединен с выходом 22 делител  2 напр жени , а затворы других транзисторов 23 и 24 соединены с истоками.
Первый 4 и второй 5 инверторы состо т из трех транзисторов 26-28 и 29-31 первого типа и одного транзистора 32 и 33 второго типа соответственно . Транзисторы инверторов соединены последовательно и включены между шиной второго источника 21 питани  и общей шиной 11 устройства.
Затворы транзисторов 32 и 33 второго типа первого 4 и второго 5 инверторов подключены соответственно к выходу 12 порогового элемента 1 и точке соединени  стока транзистора 32 второго типа и истока третьего транзистора 28 первого типа первого инвертора. С этой точкой соединена также дополнительна  выходна  клемма 34 устройства Блокировка работы. Затворы третьих транзисторов 28 и 31 первого типа обоих инверторов соединены с выходом 22 делител  2 напр жени , а затворы первых 26 и 29 и вторых 27 и 30 транзисторов первого типа инвер7б)ров 4 и 5 соединены с истоками .
21
Переключатель 6 состоит из двух транзисторов 35 и 36 первого типа, которые включены между собой последовательно между шиной 21 второго источника питани  и выходной клеммой 37 устройства. При этом затворы этих транзисторов подключены соответственно к истокам первого 29 и второго ЗгО транзисторов первого типа второго инвертора 5.
На фиг.2 указанные позиции соответствуют напр жени м в следующих узлах схемы устройства: 38 - на гаине 21 второго источника питани , 39 - на клемме 13 первого источника напр жени , 40 - на шине 10 питани  порогового элемента I, 41 - на выходе 22 делител  2 напр жени , 42 - на выходе 12 порогового элемента 1, 43 - на дополнительной выходной клемме 34 устройства, 44 - на выходной клемме 37 устройства.
Устройство работает следующим об- разом.
Когда в исходном состо нии (t, О, фиг.2) первый - низковольтный источник питани , находитс  во включенном состо нии (на клемме 13 поло- жительное напр жение, например 5 в), а источник высоковольтного напр жени  выключен (на шине 21 второго источника питани  нулевое напр жение)| напр жение на выходной клемме 37 устройства также отсутствует.
При возрастании потенциала второго высоковольтного источника питани  до номинального значени  на затворе транзистора 1 9 за счет делени  напр же- ни  на п ти последовательно включенных транзисторах 14-18 образуетс  потенциал , близкий к назначению порогового напр жени  транзистора второго типа. При этом транзистор 19 находит с  в предгюроговой области, т.е. в проводимости не участвует. Наличие двух транзисторов 14 и 15, ограничУ - вающих ток, протекающий через делитель 2 напр жени , позвол ет полу- чить на выходе 22 этого делител  напр жение , близкое к напр жению низковольтного источника питани , а также получить напр жение между электродами каждг,го из транзисторов 14 и 15 близкое к половине общего падени  напр жени  на этих транзисторах, что  вл етс  фактором, гарантирующим надежную работу МЛП-транзисторов в
0
5
5
О
0 g п g
5
71
диапазоне напр жени  питани  высоковольтного источника равного, например ,21В.
При превышении напр жением второ- го - высоковольтного источника питани , значени  порогового напр жени  МДП-транзисторов во внутренних точках устройства начинает происходить процесс отработки логических уровней и в момент tj устанавливаютс  уровни потенциалов, обеспечивающие выполнение устройством своих функций. В момент времени t напр жение на высоковольтном источнике питани  уже превь Лиает напр жение низковольтного источника питани , и дальнейшее увеличение напр жени  на высоковольтном источнике питани  - шине 21, приво, дит к увеличению потенциала на выходной клемме 37 устройства, поскольку на выходе 12 порогового элемента 1 потенциал находитс  на единичном уровне и возрастает, отслежива  возрастание высоковольтного питани .
Рассмотрим работу устройства при выбросах на источнике высоковольтного напр жени . Пусть, начина  с времени t J. , напр жение превышает допустимое значение. Это приводит к пре- вьпцению потенциала затвора транзистора 19 над пороговым напр жением и к стабилизации напр женл  на выходе делител  2 напр жени . Включение затвора транзистора 17 на свой сток приводит к повышению коэффициента стабилизации за счет нелинейной характеристики транзистора 17, более резкому возрастанию проводимости при повыпечии напр жени  и, следовательно , к большему падению напр жени  на токостабилизируюием транзисторе 18. Включение конденсатора 20 позвол ет понизить дифференциальное сопротивление и отфильтровать потенциал на выходе 22 делител  2 напр жени  от всплесков напр жени  с крутыми фронтами.
Рассмотрим работу устройства при понижении источника низковольтного напр жени  (момент времени t, ). Геометрические размеры транзисторов 8 первого типа порогового элемента выбираютс  такими, чтобы равенство токов транзисторных цепочек 7 достигалось при равенстве напр жени  на низковольтном источнике значению минимально допустимому. Тогда уменьшение напр жени  ниже минимально
допустимого на величину чувствительности последовательно включенных цепочек приводит к по влению на выходе 12 порогового элемента уровн  О.
Таким образом, при незначительном отклонении источника низковольтного напр жени  ниже значени  минимально допустимого навеличину 80 - 120 мВ за счет последовательного усилени  потенциалов на затворах транзисторов 9 на выходе 12 формируетс  полньш перепад напр жени , достаточный дл  срабатывани  первого инвертора А.
Второй инвертор 5 обеспечивает формирование управл ющих сигналов с необходимыми уровн ми, обеспечиваю- Р1ИМИ полное открытие транзисторов 35 и 36 переключател  6 при наличии напр жени  на низковольтном источнике питани , а также отключение нагрузки от высоковольтного источника напр жейи .
Таким образом, предлагаемое устройство производит переключение высоковольтного источника напр жени  (включение по превышению напр жени  минимально допустимого значени  и отключение по понижению ниже минимально допустимого) с высокой стабильностью точки переключени  и обладает высокой надежностью к броскам высоковольтного напр жени  и большой величиной переключаемого напр жени .
Порог включени  можно устанавливать на любую величину путем изменени  крутизны транзисторов в транзисторных цепочках 7. Величина зоны срабатывани  зависит от общего коэффициента усилени  цепочек 7 в зоне срабатывани . Чувствительность устройства , т.е. величина зоны срабатывани , разница между напр жением включени  и отключени  может быть существенно уменьшена путем увеличени  числа каскадно включенных транзисторных цепочек 7.

Claims (1)

  1. Формула и зоб,ре тени 
    Устройство дл  последовательного включени  источников питани  в МДП интегральных схемах, содержащее пороговый элемент, состо щий из четного числа транзисторных цепочек, кажда  из которых содержит транзистор первого типа со встроенным каналом и транзистор второго типа с индуци067716
    рованным каналом, стоки транзисторов первого типа транзисторных цепочек объединены и подключены к шине питани  порогового элемента, а истоки транзисторов второго типа подключены к общей шине, затворы транзисторов первого типа нечетных транзисторных цепочек объединены, а затворы тран10 зисторов первого типа четных транзисторных цепочек подключе ы к клемме первого источника питани , затворы транзисторов второго типа всех транзисторных цепочек, за исключением
    15 первой, подключены к стоку транзистора второго типа предыдущей транзисторной цепочки, затвор и сток транзистора второго типа первой транзисторной цепочки объединены, сток тран20 зистора второго типа последней транзисторной цепочки  вл етс  выходом порогового элемента, отличаю- щ е е с   тем, что, с целью стабилизации заданного порога включени  при
    25 увеличении уровн  коммутируемого напр жени , в устройство дополнительно .введен нагрузочный элемент, делитель напр жени , два инвертора и переключатель , причем нагрузочный элемент
    30 состоит из трех транзисторов первого типа, которые включены между собой последовательно между шиной второго источника питани  и шиной питани  порогового элемента, затворы пер2g вого и второго транзисторов первого типа нагрузочного элемента соединены с истоками тех же транзисторов, а затвор третьего, исток которого подключен к шине питани  порогового
    40 элемента, - с выходом делител  напр жени , которой выполнен в виде цепочки из п ти транзисторов первого типа, соединенных последовательно и включенных между шиной второго источника
    45 питани  и общей шиной устройства, конденсатора и транзистора второго типа, которые включены параллельно между точкой соединени  третьего и четве)того транзисторов цепочки,
    50  вл ющейс  выходом делител  напр жени , и общей шиной устройства, причем затвор транзистора второго типа делител  напр жени  соединен с об- щей точкой четвертого транзистора
    55 цепочки, затвор и сток которого объединены , и п того транзистора той же цепочки, причем затворы и истоки у первого, второго, третьего и п того транзисторов цепочки объединены, а
    каждый из инверторов состоит из трех транзисторов первого типа и одного транзистора второго типа, которые соединены между собой последовательно и включены между шиной второго источника питани  и общей шиной устройства , причем затворы транзисторов второго типа первого и второго инвертипа в каждом инверторе соответствен но объединены, переключатель состоит из двух транзисторов первого типа , которые включены последовательно
    между шиной второго источника питани  и выходной клеммой устройства, причем затворы этих транзисторов подключены соответственно к исто- торов Подключены соответственно к вы- ю кам первого и второго транзисторов ходу порогового элемента и к допол- первого типа второго инвертора, тран нительной выходной клемме устройства, зисторы первого и второго типов в котора  соединена также со стоком каждой транзисторной цепочке порого- транзистора второго типа первого ин- вого элемента соединены последова- вертора, истоки транзисторов второго 15 тельно, причем точка соединени  ука- типа обоих инверторов соединены с об- занньЬс транзисторов последней цепоч- щей шиной устройства, затворы третьих транзисторов первого типа обоих инверторов соединены с выходом делител  напр жени , а затворы истоки пер- 20 зисторных цепочек порогового элемен- вых и вторых транзисторов первого та подключены к обшей шине устройства .
    ки порогового элемента  вл етс  его выходом, а объединенные затворы транзисторов первого типа нечетных трантипа в каждом инверторе соответственно объединены, переключатель состоит из двух транзисторов первого типа , которые включены последовательно
    между шиной второго источника питани  и выходной клеммой устройства, причем затворы этих транзисторов подключены соответственно к исто- кам первого и второго транзисторов первого типа второго инвертора, тран зисторы первого и второго типов в каждой транзисторной цепочке порого- вого элемента соединены последова- тельно, причем точка соединени  ука- занньЬс транзисторов последней цепоч- зисторных цепочек порогового элемен- та подключены к обшей шине устройства .
    ки порогового элемента  вл етс  его выходом, а объединенные затворы транзисторов первого типа нечетных тран
SU864162724A 1986-12-16 1986-12-16 Устройство дл последовательного включени источников питани в МДП интегральных схемах SU1406771A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864162724A SU1406771A1 (ru) 1986-12-16 1986-12-16 Устройство дл последовательного включени источников питани в МДП интегральных схемах

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864162724A SU1406771A1 (ru) 1986-12-16 1986-12-16 Устройство дл последовательного включени источников питани в МДП интегральных схемах

Publications (1)

Publication Number Publication Date
SU1406771A1 true SU1406771A1 (ru) 1988-06-30

Family

ID=21273394

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864162724A SU1406771A1 (ru) 1986-12-16 1986-12-16 Устройство дл последовательного включени источников питани в МДП интегральных схемах

Country Status (1)

Country Link
SU (1) SU1406771A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Патент QUA № 3602738, кл. Н 03 К 17/00, 31.08.71. Европейский патент EP № 0085727, кл. Н 03 К 5/24, 17.08.83. *

Similar Documents

Publication Publication Date Title
US3541353A (en) Mosfet digital gate
US3988617A (en) Field effect transistor bias circuit
US4752703A (en) Current source polarity switching circuit
US3299291A (en) Logic elements using field-effect transistors in source follower configuration
SU1406771A1 (ru) Устройство дл последовательного включени источников питани в МДП интегральных схемах
US4240039A (en) MOS Differential amplifier
US3614476A (en) Fet flip-flop driving circuit
US3555307A (en) Flip-flop
GB1087858A (en) Switching circuits using two terminal negative resistance devices
US3740580A (en) Threshold value switch
SU1274147A1 (ru) Электронный ключ
SU1107273A1 (ru) Усилитель мощности
SU1274146A1 (ru) Электронный ключ
SU1764046A1 (ru) Высокочастотный импульсный регул тор посто нного напр жени
RU2081509C1 (ru) Логическое (многофункциональное) устройство генина а.и. (варианты)
SU896751A1 (ru) Усилитель мощности
SU728120A1 (ru) Устройство дл повышени рабочего напр жени нелинейных элементов с высоким выходным сопротивлением-мультитрон
SU762138A1 (ru) МНОГОУСТОЙЧИВЫЙ полупроводниковый ПРИБОР 1
SU1309278A1 (ru) Формирователь импульсов
JPS62188421A (ja) 入力回路
SU1126943A1 (ru) Компаратор на МДП-транзисторах
SU403060A1 (ru) Транзисторное переключающее устройство
SU1385277A1 (ru) Магистральный формирователь импульсов
SU805277A1 (ru) Транзисторный ключ
SU898617A1 (ru) Коммутатор высокочастотных сигналов