CN1220783A - 振荡电路、电子电路、半导体装置、电子装置和电子表 - Google Patents

振荡电路、电子电路、半导体装置、电子装置和电子表 Download PDF

Info

Publication number
CN1220783A
CN1220783A CN98800298.1A CN98800298A CN1220783A CN 1220783 A CN1220783 A CN 1220783A CN 98800298 A CN98800298 A CN 98800298A CN 1220783 A CN1220783 A CN 1220783A
Authority
CN
China
Prior art keywords
mentioned
circuit
voltage
oscillating circuit
inversion amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98800298.1A
Other languages
English (en)
Other versions
CN1183658C (zh
Inventor
门胁忠雄
牧内佳树
中宫信二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP02327697A external-priority patent/JP3460491B2/ja
Priority claimed from JP02728097A external-priority patent/JP3539110B2/ja
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1220783A publication Critical patent/CN1220783A/zh
Application granted granted Critical
Publication of CN1183658C publication Critical patent/CN1183658C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G19/00—Electric power supply circuits specially adapted for use in electronic time-pieces
    • G04G19/02—Conversion or regulation of current or voltage
    • G04G19/06—Regulation
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F5/00—Apparatus for producing preselected time intervals for use as timing standards
    • G04F5/04—Apparatus for producing preselected time intervals for use as timing standards using oscillators with electromechanical resonators producing electric oscillations or timing pulses
    • G04F5/06—Apparatus for producing preselected time intervals for use as timing standards using oscillators with electromechanical resonators producing electric oscillations or timing pulses using piezoelectric resonators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H03B5/364—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device the amplifier comprising field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H03B5/366—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device and comprising means for varying the frequency by a variable voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0307—Stabilisation of output, e.g. using crystal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H03K3/3545—Stabilisation of output, e.g. using crystal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/006—Functional aspects of oscillators
    • H03B2200/0062—Bias and operating point
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/006—Functional aspects of oscillators
    • H03B2200/0082—Lowering the supply voltage and saving power

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

振荡电路包括下述控制电路,该控制电路利用衬底的偏置效应控制构成信号反相放大器的MOSFET的源极电位。该控制电路在接通振荡电路的电源时将上述MOSFET的阈值电压控制成较低的电压,在振荡电路稳定振荡后将上述MOSFET的阈值电压控制成较高的电压。由此,可以实现振荡电路的稳定振荡和低功耗。

Description

振荡电路、电子电路、半导体装置、电子装置和电子表
【技术领域】
本发明涉及振荡电路、电子电路、半导体装置、电子装置和电子表。
【背景技术】
使用晶体振荡器的振荡电路一直被广泛地用于电子表、移动电话和计算机终端。在这样的便携式仪器中，谋求节约电能和延长电池寿命是必要的。
从节约电能的观点来看，本发明者分析了装有便携式电子装置、特别是电子表中使用的电子电路的半导体装置的耗电情况。该分析的结果表明，在这样的半导体装置中，其振荡电路的耗电与其它电路部分相比占有很大的比例。即本发明者发现，减少便携式电子装置使用的振荡电路部分的耗电对延长电池的寿命是很有效的。
【发明的公开】
本发明的目的在于提供一种能够以小功率驱动的振荡电路、电子电路、半导体装置、电子装置和电子表。
本发明的另一个目的在于提供一种能够降低包含在振荡电路的信号反相放大器中的晶体管的阈值电压离散的影响并能稳定地振荡的振荡电路、电子电路、半导体装置、电子装置和电子表。
为了达到上述目的，本发明的振荡电路的特征在于，包括：
信号反相放大器；
具有晶振并将上述信号反相放大器输出信号的相位反相后再反馈输入到上述信号反相放大器中的反馈电路；以及
控制构成上述信号反相放大器的晶体管的背栅极(backgate)和源极间的背栅极电压的控制电路。
若按照本发明，积极地利用衬底的偏置效应，可以使上述信号反相放大器中包含的上述晶体管的源极电位和背栅极电位不同。因此，可以控制上述晶体管的阈值电压，能够谋求振荡电路振荡时的低功耗。
这里，作为构成上述信号反相放大器的晶体管，最好使用场效应晶体管。
此外，构成上述信号反相放大器的晶体管最好包含第1晶体管和第2晶体管，
上述控制电路最好采用控制上述2个晶体管的背栅极电压的结构。
进而，作为上述晶体管，最好使用耗尽型的场效应晶体管。
这里，当将上述第2晶体管的背栅极设定为规定的电位时，
上述控制电路最好形成为包括：
与上述第2晶体管的源极连接的整流元件电路；
形成上述整流元件电路的旁路电路的开关元件；以及
通过控制上述开关元件的通断有选择地将上述第2晶体管的背栅极电压切换控制成至少分为2级的切换电路。
此外，当将上述第2晶体管的源极设定为规定的电位时，
上述控制电路最好形成为包括：
与上述第2晶体管的背栅极连接的整流元件电路；
形成上述整流元件电路的旁路电路的开关元件；以及
通过输出控制上述开关元件的通断的控制信号，有选择地将上述第2晶体管的背栅极电压切换控制成至少分2级供给的切换电路。
由此，通过控制开关元件的通断，可以逐级选择上述第2晶体管的阈值，从而能以很小的功率驱动振荡电路。
此外，上述信号反相放大器的电源线最好与第1电位侧和电位与上述第1电位不同的第2电位侧连接，
上述信号反相放大器最好生成具有上述第1电位和上述第2电位的电位差的振荡信号。
由此，上述信号反相放大器可以具有足够的信号振幅，能够稳定地振荡。
进而，上述第1电位和上述第2电位的电位差最好设定成比上述信号反相放大器的振荡停止电压的绝对值大。
此外，上述整流元件电路最好包括正向串联连接的多个整流元件，
最好采用上述开关元件形成上述多个整流元件中的至少1个整流元件的旁路电路的结构。
这时，更理想的是设置多个上述开关元件并形成多个整流元件的旁路电路。
由此，通过上述各开关元件的通断控制的组合，可以将整流元件的电压降分成多级进行选择，从而能够对上述第2晶体管的背栅极电压进行分级控制。因此，可以将上述第2晶体管的阈值分成多级进行选择，从而能够有效地进行振荡电路的低功耗驱动。
这里，作为上述整流元件，例如可以使用二极管等。
此外，上述控制电路最好在振荡电路起振的第1期间内和振荡电路稳定进行振荡的第2期间内将上述第2晶体管的背栅极电压控制成不同的值。
进而，上述切换电路最好形成为包括：
工作期间检测装置，将从接通电源到经过给定时间为止的期间作为使振荡电路起振的第1期间检测出来，将经过上述给定时间之后的期间作为振荡电路稳定工作的第2期间检测出来；以及
切换控制装置，将上述背栅极电压至少分成2级进行切换控制，使上述第2晶体管的阈值电压的绝对值在上述第1期间内变大而在上述第2期间内变小。
由此，振荡电路能够可靠地进行起振，而且在稳定振荡时能够降低振荡电路的功耗。
特别是，通过采用这样的结构，在晶振电路稳定振荡的状态下，即使在各充放电周期内石英振子中的充电电能没有完全放完，也可以维持稳定的振荡状态。因此，可以有效地降低电路整体的功耗。
此外，上述振荡电路最好设定成这样来选择上述背栅极电压，使上述信号反相放大器中流过的短路电流的取值范围满足比构成信号反相放大器的晶体管的导通电流大的条件，同时设定成使上述第1电位和上述第2电位的电位差成为最小电压值。
由此，振荡电路能够进行更稳定的振荡。
此外，本发明的电子电路的特征在于，包括：
上述振荡电路；以及
向上述振荡电路提供相对于上述第1电位的上述第2电位的恒定电压发生电路，
上述恒定电压发生电路包括：
一端与上述第1电位侧连接并供给恒定电流的恒流源；
恒定电压控制用晶体管，在和上述第2晶体管同样的制造条件下形成，而且以其一端与上述恒流源一侧连接、另一端与恒定电压输出线一侧连接这样的方式设置在恒定电流回路中，输出上述第2电位的恒定电压生成用的参考电压；
运算放大器，其一个输入端输入上述参考电压，另一个输入端输入给定的基准电压；以及
输出用晶体管，设置恒定电流回路，使其一端与恒定电压输出线连接，通过在栅极输入上述运算放大器的输出来控制电阻值，将上述恒定电压输出线的电位控制在上述第2电位的恒定电压上。
由此，可以使恒定电压发生电路输出的恒定电压的温度特性与振荡电路振荡停止电压的温度特性一样。结果，即使在所谓振荡停止电压的绝对值上升的制约条件下将上述恒定电压的绝对值设定成较小的值，也能使振荡电路稳定地进行振荡。因此，可以减小上述恒定电压的绝对值，进一步降低振荡电路的功耗。
进而，通过采用这样的结构，可以利用上述恒定电压控制用晶体管来补偿因制造工序管理引起的上述信号反相放大器晶体管的阈值电压的离散。因此，可以提高半导体装置的成品率。
此外，本发明的半导体装置的特征在于，包含上述振荡电路或电子电路。
此外，本发明的电子装置的特征在于，包含上述振荡电路、电子电路或半导体装置，由上述振荡电路的振荡输出来生成工作基准信号。
此外，本发明的电子表的特征在于，包含上述振荡电路、电子电路或半导体装置，由上述振荡电路的振荡输出来形成时钟基准信号。
本发明的电子装置和电子表能够确保电路稳定工作并实现低功耗。
【附图的简单说明】
图1A、图1B是实施例1的晶振电路的概略图及其时序图。
图2A、图2B是实施例1的切换电路的概略图及其时序图。
图3A、图3B是实施例2的晶振电路的概略图及其时序图。
图4是实施例3的晶振电路的概略图。
图5是说明测量实施例3的信号反相放大器的短路电流的方法的图。
图6是表示振荡停止电压和短路电流的关系的图。
图7A、图7B是实施例4的切换电路的概略图及其时序图。
图8是实施例3的晶振电路变形例的概略图。
图9是表示实施例1～4的晶振电路的栅极波形、漏极波形的概略图。
图10是表示实施例5的概略图。
图11是表示使NMOSFET的源极和背栅极为等电位的数据与使源极电位和背栅极电位不同的数据的比较例的图。
图12是使用本发明的电子表的功能框图。
图13是使用本发明的便携式电子装置的功能框图。
图14是现有的晶振电路和恒定电压发生电路的概略图。
图15是恒定电压|Vreg|和振荡停止电压|Vsto|的温度特性的说明图。
图16是恒定电压发生电路使用的NMOSFET的特性图。
图17是包含第2实施形态的恒定电压发生电路和晶振电路的电子电路的说明图。
图18是第2实施形态的晶振电路的说明图。
图19是切换电路的概略说明图。
图20是表示振荡停止电压和选择信号的关系的时序图。
图21是第2实施形态的恒定电压发生电路的说明图。
图22是使用了选择信号的恒定电压控制的说明图。
图23是第3实施形态的晶振电路的说明图。
【实施本发明的最佳形态】
下面，根据附图详细说明本发明的优选的实施形态。
<现有技术的分析>
在说明本发明的实施形态之前，说明本发明者从降低功耗的观点出发对便携式电子装置、特别是电子表所使用的电子电路的功耗进行分析的结果。
根据该分析证明，在印刷电路板上构成的电子电路中，振荡电路部分的功耗与其它电路部分相比占有很大的比重。即，发现降低便携式电子装置中使用的电子电路振荡电路部分的功耗对谋求延长使用电池的寿命是有效的。
进而，根据该分析证明，当为了降低功耗使电源电压本身降低时，信号反相放大器包含的MOSFET的阈值电压离散的影响增大，存在引起振荡电路工作不良的问题的可能性变大的问题。
下面进行详细说明。
现有的电路
在图14中示出现有的晶振电路10和恒定电压发生电路100的一个例子。
该晶振电路10的构成包括信号反相放大器14和反馈电路。上述反馈电路的构成包括上述晶体振荡器12、电阻Rf和相位补偿用电容器CD、CG，将信号反相放大器14的漏极输出作为已进行180度相位反相了的栅极输入，反馈输入到上述信号反相放大器14的栅极。
上述信号反相放大器14包括一对P型场效应晶体管(以下记作PMOSFET)16和N型场效应晶体管(以下记作NMOSFET)18。而且，上述信号反相放大器14分别与第1电位端和比该电压低的第2电位端连接，接收两电位的电位差所产生的供电电压而被驱动。这里，上述第1电位设定为接地电压Vdd，第2电位设定为负的恒定电压Vreg。
在以上构成的晶振电路10中，当给信号反相放大器14加上恒定电压Vreg时，上述信号反相放大器14的输出经180相位反相后反馈输入到栅极。由此，交替通断地驱动构成信号反相放大器14的PMOSFET16和NMOSFET18，晶振电路10的振荡输出逐渐增加，晶体振荡器12最终进行稳定振荡。
第1着眼点
在晶振电路10中，稳定振荡后还经常交替驱动PMOSFET16和NMOSFET18，使之导通截止，这时，在现有的电路中，当上述PMOSFET16被驱动为导通时，对晶体振荡器12充电的能量几乎全部被放电。因此，在下一个充电周期，必须重新对晶体振荡器12进行充电。
即，在晶振电路10稳定振荡的状态下，在各充放电周期内，即使不把对晶体振荡器12充电的电能全部放电完，也可以维持稳定的振荡状态。但是，在现有的电路中，在各充放电周期内，把对晶体振荡器12充电的电能全部放电完再进行充电，并周期性地反复进行上述工作。
本发明者发现这是增加电路整体功耗的最大原因。
第2着眼点
本发明者还发现，在现有的电路中，供给振荡电路10的恒定电压Vreg和振荡电路10的振荡停止电压Vsto的温度特性不同是妨碍振荡电路10实现低功耗的主要原因。
即，若设上述NMOSFET18的阈值电压为Vthn，设上述PMOSFET16的阈值电压为Vthp，则图14所示的晶振电路10的振荡停止电压|Vsto|可由下式表示。
|Vsto|=K·(|Vthp|+Vthn)    …(1)
上述常数K为0.8～0.9。由上式(1)可知，振荡停止电压Vsto与上述NMOSFET18的阈值电压Vthn和上述PMOSFET16的阈值电压Vthp有关。
另一方面，恒定电压发生电路100的构成包括恒流源110、运算放大器112、恒定电压控制用NMOSFET114和输出用NMOSFET116。
上述恒流源110设在一端与上述接地电位Vdd连接而另一端与电源Vss连接的恒定电流通路150上，始终向恒定电流同路供给给定的恒定电流ID。上述NMOSFET114、116串联连接在该恒定电流通路150上。
上述恒定电压控制用NMOSFET114设在上述恒流源110和恒定电压信号输出线102之间。而且，上述恒定电压控制用NMOSFET114其栅极与漏极短路，向信号线101输出恒定电压生成用参考电压。
上述运算放大器112其正(以下记作+)输入端经上述信号线输入上述参考电压，其负(以下记作-)输入端输入给定的基准电压Vref。该运算放大器112放大该电压差并输出。
上述输出用NMOSFET116设在上述信号输出线102和电源电压Vss之间，而且，该输出用NMOSFET116通过在其栅极输入上述运算放大器112的输出来控制它的电阻值。由此，上述输出信号线102的电位被反馈控制在具有第2基准电位的恒定电压Vreg上。
上述恒流源110来的恒定电流ID供给上述恒定电压控制用NMOSFET114。因此，在上述信号线101和输出线102之间产生依赖于上述恒定电压控制用NMOSFET114的阈值电压Vthn11的电位差αVthn11。从而，在上述输出线102和接地电位Vdd之间产生电位差α(Vref+Vthn11)。
由此可知，恒定电压发生电路100的输出电压Vreg受上述基准电压Vref和恒定电压控制用NMOSFET114的阈值电压Vthn11的影响。即，恒定电压|Vreg|与电压(Vref+Vthn11)成正比。因此，现有结构的晶振电路10将依赖于电压(Vreg+Vthn11)的恒定电压Vreg作为电源使用来工作。
但是，这样的恒定电压发生电路100在作为其制造工序的半导体制造工序中，上述恒定电压控制用NMOSFET114的阈值电压Vthn11的值多半是离散的。在现有的电路中，即使因该离散例如而使上述阈值电压Vthn11增大，从输出线102输出的恒定电压|Vreg|也同时增大。因此，恒定电压Vreg和振荡停止电压Vsto之间始终保持|Vreg|＞|Vsto|的关系。从而，在现有的电路中，可以确保振荡电路的振荡，具有能够提高成品率的优点。
但是，为了使振荡电路在低功耗的条件下工作，必须满足确保振荡(|Vreg|＞|Vsto|)的条件并尽量降低恒定电压|Vreg|。然而，当为了降低恒定电压|Vreg|而减小从恒流源110供给的恒定电流ID时，会产生因温度变化引起的上述恒定电流的变化而使所生成的恒定电压Vreg变化大的问题。
下面，详细说明该温度特性。
在恒定电压发生电路100中，使恒定电压控制用NMOSFET114工作的恒流源110的电流值ID与温度有关。即，当上述恒流源110例如使用耗尽型PMOSFET构成时，恒定电流可以由下式表示。这里，设构成上述恒流源的耗尽型PMOSFET的电流放大倍数为|，其阈值电压的绝对值为|Vth|，栅源电压为VGS。
ID=(1/2)·β·(VGS-|Vth|)2    …(2)
上述PMOSFET因为了形成恒定电流而使栅极和源极短路故上述VGS变成0V。若将该条件代入式(2)，可得到下式。
ID=(1/2)·β·(-|Vth|)2    …(3)
如式(3)所示，恒定电流ID不依赖于电源电压Vss。但是，恒定电流ID与受温度影响的电流放大倍数|和阈值电压Vth的平方成正比。由此可知，恒定电流ID也随温度变化而变化。
图15示出上述恒定电压发生电路100中的NMOSFET114的温度特性。图中，纵轴表示上述恒流源110提供的恒定电流ID，横轴表示NMOSFET114的栅源电压VGS。这里示出3种曲线A～C。曲线A表示上述NMOSFET114的阈值电压Vthn11低时的特性曲线，曲线C表示上述NMOSFET114的阈值电压Vthn11高时的特性曲线，曲线B表示上述NMOSFET114的阈值电压Vthn11在A和C之间时的特性曲线。从这些特性曲线可看出，恒定电压控制用NMOSFET114的VGS因上述恒流源110提供的恒定电流ID的变化而变化。
因此，恒定电压Vreg受恒流源110的恒定电流ID、上述NMOSFET114的阈值电压Vthn11和上述基准电压Vref的各自温度变化的影响而变化。
另一方面，振荡停止电压Vsto因与上述(1)式有关故受上述NMOSFET18的阈值电压Vthn和PMOSFET16的阈值电压Vthp的温度变化的影响而变化。
这样，恒定电压Vreg的温度特性与恒定电流ID的变化量和电压(Vref+Vthn11)的变化量有关。而振荡停止电压Vsto的温度特性与与阈值电压(|Vthp|+Vthn11)的变化量有关。因此可知，恒定电压发生电路100输出的恒定电压Vreg和振荡电路10的振荡停止电压Vsto的温度特性(温度系数)是不一样的。
图16示出恒定电压Vreg和振荡停止电压Vsto的温度特性不一样的一个例子。在此，示出恒定电压Vreg和振荡停止电压Vsto与温度的关系。图中，横轴表示温度T，纵轴表示恒定电压Vreg、振荡停止电压Vsto的各个电压V。
为了确保振荡电路10的振荡，即使温度是图16所示的保证工作的温度范围的最高温度ta，也必须确保|Vreg|＞|Vsto|的条件。这里，上述温度ta例如是公认的电子表耐热试验的上限温度。
但是，当进行这样的条件设定时，因Vreg和Vsto的温度梯度不同，在保证工作的温度范围的最低温度tb下，恒定电压|Vreg|不可避免地要大于所需要的电压，结果，产生消耗无谓功率的问题。
即，在现有的恒定电压发生电路100中，因恒定电压Vreg和振荡停止电压Vsto的温度梯度差别很大，为了保证高温(或低温)时的振荡，要使上述|Vreg|＞|Vsto|的的条件始终成立，低温(或高温)时的|Vreg|必须大于保证振荡的电压，结果，消耗了无谓的功率。
本发明者从以上分析的结果看出，为了降低电路的功耗，使恒定电压Vreg和振荡停止电压Vsto的温度特性一致是有效的。
第3着眼点
为了实现便携式电子装置和电子表的低功耗，降低电源电压本身是有效的。
但是，当电源电压本身降低时，信号反相放大器14的MOSFET16、18的阈值电压离散的影响变大，增加了引起振荡电路10振荡不良问题的可能性。
即，当电源电压本身降低时，MOSFET16、18的阈值电压Vth的比例增大，因此，确保MOSFET的工作裕量很困难。所以，在半导体装置的制造工序中，若在形成MOSFET时在杂质注入中产生微小的误差，则由此引起的阈值电压的离散，有可能降低产品的成品率。
本发明者着眼于，开发一种振荡电路10，即使因杂质注入而产生微小误差从而引起阈值电压的离散，也很少出现振荡不良的现象，因此，有可能进一步降低功耗。
下面，说明根据上述着眼点形成的本发明的实施形态。
(1)第1实施形态
首先，说明第1实施形态。
<实施例1>
图1A示出第1实施形态的晶振电路的一个例子。对与上述图14所示的电路对应的部件附以相同的符号并省略其说明。
振荡电路
本实施例的晶振电路10的构成包括信号反相放大器14和反馈电路。
上述信号反相放大器14与第1电位端和比该电压低的第2电位端连接，接收两电位的电位差所产生的供电电压而被驱动。这里，将上述第1电位设定为接地电压Vdd，第2电位设定为从恒定电压发生电路100提供的负的电源电压Vreg。
上述信号反相放大器14的构成包括PMOSFET16和NMOSFET18。上述PMOSFET16的源极、漏极分别与地(Vdd)和输出端子11连接，其栅极输入反馈信号。
上述NMOSFET18的漏极与输出端子11(这里是FET16的漏极)连接，其源极与下面详述的控制电路200连接。进而，在该NMOSFET18的栅极输入从反馈电路提供的反馈信号。
本实施例的构成的特征在于设置了控制构成信号反相放大器14的FET的背栅极与源极之间的背栅极电压的控制电路200。
实施例的控制电路200的构成是在构成信号反相放大器14的一对MOSFET16、18中控制一个FET18的背栅极电压。
这里，成为上述背栅极电压的控制对象的NMOSFET18构成为对其背栅极加上从上述恒定电压发生电路100提供的恒定电压Vreg。
上述控制电路200通过对该NMOSFET18的源极电位进行多级切换控制，将该FET18的源极和背栅极之间的电位作为背栅极电位进行控制。通过该控制，MOSFET18的阈值电压Vthn被切换控制成多级，结果，可以降低振荡电路10振荡驱动时的功耗。
下面，就作为该背栅极控制的基础的衬底偏置效应进行说明。
衬底偏置
上述控制电路200利用衬底偏置效应来控制构成信号反相放大器14的NMOSFET18的阈值电压Vthn。
在晶振电路10的电源接通时，将表示上述NMOSFET18的源极电位和背栅极电位的差的背栅极电压设定在接近于0的低电压值。由此，在将上述NMOSFET18的阈值电压Vthn设定为低值的状态下开始振荡电路10的振荡。
而且，在振荡电路10稳定振荡后，利用上述控制电路200将上述NMOSFET18的背栅极电压控制成较高的电压。因此，振荡电路10在将上述NMOSFET18的阈值电压Vthn设定为高值的状态下进行振荡。
当控制作为上述NMOSFET18的源极电位和背栅极电位的差的背栅极电压时，MOSFET18的阈值电压Vthn发生变化，相对亚阈值区的栅源间电压的漏源间电流特性发生变化。
例如，若NMOSFET的背栅极电位相对于源极为等电位，则在上述NMOSFET的阈值电压的降低的同时截止电流增加。此外，若使背栅极电位不同于源极电位，则在上述NMOSFET的阈值电压的上升的同时截止电流减小。
PMOSFET也反映出同样的特性。例如，若其背栅极电位相对于源极为等电位，则伴随上述PMOSFET的阈值电压绝对值的降低截止电流的绝对值增加。此外，若使背栅极电位不同于源极电位，则伴随上述PMOSFET的阈值电压绝对值的上升截止电流的绝对值减小。
利用该特性，例如降低MOSFET阈值电压的绝对值，形成亚阈区特性。即，通过使背栅极与源极等电位，使MOSFET的阈值电压绝对值降低，且使漏源间流过更多的电流。因此，提高了MOSFET的开关控制速度，同时提高了驱动能力，使半导体装置的高速工作成为可能。
相反，通过对MOSFET的背栅极施加电压，使MOSFET的阈值电压绝对值提高，且可以使截止电流的绝对值非常小。进而，当改变特性使MOSFET的阈值电压绝对值提高时，可以使备用(standby)电流非常小，使半导体装置的低功耗成为可能。
这里，作为表示衬底效应的公式可以举出下式(4)。式(4)对增强型MOSFET来说，表示阈值电压绝对值上升的量。这里，式(4)中的K表示常数，|f表示衬底的费米电位，CO表示栅极电容，VBG表示背栅极与源极间的电位差(背栅极电压)。由该式(4)可知，背栅极电压VBG越高，阈值电压越上升。
{ K·(2φf+VBG)}1/2·1/CO    …(4)
控制电路
下面，说明上述控制电路的具体例子。
实施例的控制电路200的构成包括与MOSFET连接的整流元件电路202和上述整流元件电路202的旁路电路204，通过使作为设在上述旁路电路204中的开关元件的控制用NMOSFET导通、截止，有选择地将上述晶体管18的背栅极电压至少设定为2级。
实施例的整流元件电路200的构成包括以正向设在FET18的源极和供给恒定电压Vreg的线102之间的二极管212。此外，上述旁路电路204的构成包括与上述二极管212并联连接的控制用NMOSFET210。该FET210构成为在其栅极输入选择信号SEL1，有选择地控制其导通、截止。
图1B示出实施例的晶振电路10的工作时序图。
在接通晶振电路10的电源时，输出H电平的SEL1信号，使控制用NMOSFET210导通。由此，作为控制对象的FET18的源极与输出线102短路。结果，FET18的源极、背栅极间的电位差为0、即将背栅极电压控制为0。
结果，由于将构成信号反相放大器14的FET18的阈值电压Vthn设定为较低的值、截止漏泄电流增加，故其源极、漏极间流过的电流大，同时振荡开始电压的绝对值|Vsta|下降。所以，上述信号反相放大器14容易起振并能迅速地进入稳定振荡状态。
而且，当信号反相放大器14的振荡稳定后，控制成将上述选择信号SEL1切换成L电平。因此，FET210被截止，所以，FET18的源极经二极管212与线102连接。
由此，从上述接地电位Vdd流向信号反相放大器14的电流从上述FET18的源极经上述二极管212流向线102。当上述电流通过二极管212时，FET18的源极电位的绝对值降低了一个二极管212的正向电压降Vf。结果，将上述NMOSFET18的阈值电压Vthn设定为较高的值，截止电流减小。即，受上述二极管212的正向电压降Vf的影响，加在上述NMOSFET18的源极和背栅极间的电压的电位差变成上述二极管212的正向电压Vf。结果，背栅极电压上升，FET18的阈值电压Vthn被设定为较高的值，结果FET18中的截止漏电流减小。减小了源极、漏极间的电流。由此，有效地抑制了晶体振荡器存储的电荷的放电，能够使振荡电路10以低功耗稳定地振荡。
这样一来，若按照本实施例，在接通晶振电路10的电源时，使上述信号反相放大器14中的振荡开始电压的绝对值|Vsta|降低，容易起振，开始稳定振荡后，能够有效地利用晶体振荡器12存储的能量、以低功耗使其持续振荡。
切换电路
下面，说明形成上述选择信号SEL1的切换电路300。
图2A示出切换电路300的功能框图，图2B示出其时序图。
实施例的切换电路300包括分频电路310、时钟时间设置电路320和电源接通检测电路330。
上述电源接通检测电路330由电容器C1、电阻R1和CMOS信号反相放大器306构成。
上述电容器C1和电阻R1串联连接，其两端加上接地电压Vdd和电源电压Vss。
如图2B所示，当电路中接通电源Vss和Vreg时，晶振电路10和切换电路300被启动。在接通该电源的同时，在电源接通检测电路330中，从接地电位Vdd端经电容器C1、电阻R1向电源电位Vss端流过电流。即，在刚接通电源之后，处于接地电位Vdd的线105的电位随着电容器C1的充电而逐渐下降，接近电源的电位Vss。
因此，信号反相放大器306在刚接通电源后从线106输出Vss电位的电源电压接通检测信号，当线105的电位下降到给定的基准值时，将线106的输出电位从Vss切换到Vdd并输出。
上述时钟时间设置电路320通过经线106输入Vss电位的电源电压接通检测信号而被置位，而且，将H电平的选择信号SEL1向振荡电路10的FET210的栅极输出。
由此，使FET210导通，将构成信号反相放大器14的FET18的背栅极电压设定为0。因此，振荡电路10如上所述迅速进入稳定的振荡状态。
这样一来，当振荡电路10开始振荡时，从其输出端11输出的振荡输出输入到分频电路310。这时，当假定振荡电路10的振荡输出的频率例如是32KHz时，分频电路310将该时钟信号分频到给定的频率，例如是1Hz，将该分频输出输出到时钟时间设置电路320。
如上所述，时钟时间设置电路320在从信号线106输入Vss电位的信号的时刻被置位，被控制成可能接收从分频电路310输出的分频输出的状态。因此，当从分频电路310输入被分频为1Hz频率的时钟信号时，该时钟时间设置电路310对该分频时钟信号进行计数，在计数值达到规定值的时刻，控制成将选择信号SEL1从H电平切换到L电平。
因此，图1A的振荡电路10、特别是其控制电路220中包含的FET210被控制成截止状态，在FET18的源极和背栅极之间加上上述Vf的背栅极电压。由此，如上所述，因FET18的阈值电压被设定成较高的值，故振荡电路10被控制切换成低功耗的稳定振荡状态。
变形例
图3A示出实施例1的振荡电路10的变形例，图3B示出其工作时序图。该变形例的振荡电路10的特征在于改变了控制电路200和NMOSFET18的连接关系。
该振荡电路10使FET18的源极与提供恒定电压Vreg的线102连接。
进而，使构成控制电路200的整流元件电路202和旁路电路204连接在上述FET18的背栅极和电源电位端Vss之间。再有，这里使用的电源电位Vss是负电位，其绝对值|Vss|被设定成比上述恒定电压的绝对值|Vreg|大的值。
而且，通过将选择信号SEL2加在上述控制用NMOSFET210的栅极上使该FET210有选择地导通、截止，对FET18的背栅极电位进行多级切换控制。由此，可以起到与上述实施例1相同作用的效果。
再有，作为该变形例的选择信号SEL2，可以再使用利用信号反相放大器将由图2A所示的电路生成的选择信号SEL1反相后输出的信号。
此外，在上述实施例中，利用时钟时间设置电路320对时钟信号进行计数来检测出振荡电路10的稳定振荡开始并切换选择信号的电压电平的情况为例进行了说明。但是，也可以不设置该时钟时间设置电路320，利用上述电源接通检测电路330来切换选择信号的电压电平。例如，调整电源接通检测电路330的电容C1和电阻R1的大小，这样来构成上述电源接通检测电路330，以便得到确保直到稳定振荡开始的时间的时间常数。
此外，在上述实施例中，以控制包含信号反相放大器的一个FET18的阈值电压的情况为例进行了说明，但本发明不限于此，也可以采用这样的结构，即通过控制另一个FET16的背栅极电压以同样方式来控制阈值电压。
<实施例2>
图4示出本发明实施例2的晶振电路10。再有，对与上述图1、3、14所示电路对应的部件附加相同的符号并省略其说明。
振荡电路10
本实施例的特征在于，使用上述控制电路200，可以对构成信号反相放大器14的NMOSFET18的阈值电压Vthn进行3级以上的切换控制。
上述控制电路200的构成包括：包含正向串联连接的2个二极管214、212的整流元件电路202；对上述二极管214、212的串联连接电路进行旁路的旁路电路204-1；以及对一个二极管212进行旁路的旁路电路204-2。各旁路电路204-1、204-2分别利用控制用NMOSFET216、210进行导通、截止控制。
具体地说，构成信号反相放大器14的NMOSFET18的背栅极与供给恒定电压Vreg的线102连接，其源极与整流源极电路202的阳极端和旁路电路204-1的一端连接。
上述整流电路202的阴极端和上述各旁路电路204-1、204-2的另一端与线102连接。
而且，选择信号SEL20、SEL10分别加在作为上述开关元件起作用的晶体管216、210的各栅极上。
按照上述结构，通过以给定的组合方式对上述NMOSFET210、216进行导通、截止控制，可以对NMOSFET18的源极电位、即背栅极电位进行3级以上的切换控制。
即，通过一起控制FET216和210的截止，从接地电位Vdd端经信号反相放大器14流向电源线102一侧的电流通过二极管214、212产生2个二极管的正向压降2Vf。因此，这时FET18被加上2Vf的值的背栅极电压。
此外，当使FET210导通、FET16截止时，上述电流经二极管214和旁路电路204-2流向电源线102。因此，控制电路200内的压降只有二极管214的压降Vf。从而，将FET18的背栅极电压控制在Vf。
进而，当使FET216导通、FET210截止时，上述电流经旁路电路204-1全部流向电源线102。因此，控制电路200内的压降几乎为0。因而这时FET18的背栅极电压为0。
如上所述，若按照本实施例，通过控制向控制电路200提供的选择信号SEL10、SEL20，可以对NMOSFET18的背栅极电压在0、Vf、2Vf这三种电压中任意进行选择，由此，能够有选择地对上述FET18的阈值进行3级控制，能够实现振荡电路10的最佳驱动。
切换电路300
图7A示出用于将选择信号SEL10、SEL20供给上述实施例2的振荡电路10的切换电路300的一个例子，图7B示出其时序图。再有，对与上述电路对应的部件附加相同的符号并省略其说明。
为了进行上述NMOSFET18的源极电压的选择切换，本实施例的切换电路300的构成包括输出选择信号SEL10、SEL20的逻辑电路350。
上述逻辑电路350设在时钟时间设置电路320和如图4、图8所示那样构成的晶振电路10之间。而且，该逻辑电路350通过对上述时钟时间设置电路320的输出信号进行逻辑运算生成选择信号SEL10和SEL20，经信号线103、104将这些选择信号SEL10和SEL20分别输入到图4、图8所示的晶振电路10的上述控制用NMOSFET210、216的栅极。
例如，可以使电源接通时SEL10、SEL20都为H电平，稳定振荡开始后SEL10、SEL20都为L电平。
这样一来，本实施例的振荡电路10可以如上所述对背栅极电压进行3级选择。这样，因增加了背栅极电压的选择分支，故与实施例1比较，对于IC制造上特性的离散可以更灵活地处理。例如，考虑因制造上的离散而使阈值电压变动的情况，这时，也可以与上述阈值电压对应来选择最适当的背栅极电压。
下面。说明背栅极电压的选择基准。
首先，测定输出线102的负的恒定电压Vreg的值和流过信号反相放大器14的短路电流Is。而且，根据该测定的值对稳定振荡时的背栅极电压进行选择。
图5示出流过信号反相放大器14的短路电流Is的测定方法。图6示出振荡电路10的振荡停止电压和短路电流Is的关系。该图6所示的关系是以使用图4所示的电路作为恒定电压发生电路100的情况为例求出来的。
上述信号反相放大器14的短路电流Is如图5所示是在使FET16、18的共同栅极和共同漏极短路的状态下、通过测定对信号反相放大器14施加具有接地电位Vdd和恒定电位Vreg的电位差的电压时流过的Vdd～Vreg间的电流求得的。
为了降低晶振电路10的功耗，有必要满足向信号反相放大器14供给的恒定电压Vreg的绝对值大于振荡电路10的振荡停止电压Vsto的绝对值的条件，而且满足使上述恒定电压Vreg的绝对值尽量小的条件。
即，从上述恒定电压发生电路100加到晶振电路10上的恒定电压Vreg的值有必要设定成使FET16的电压为大于导通电压的值，能够供给短路电流Is且使该恒定电压Vreg的绝对值为必要的最低限度的值。
恒定电压的绝对值|Vreg|依赖于恒定电压控制用NMOSFET114。进而，有必要选择振荡停止电压|Vsto|的值，使其小于NMOSFET18的导通电压，即小于FET18的阈值电压Vthn。
因此，为了实现低功耗，有必要将短路电流Is和振荡停止电压|Vsto|设定在图6所示的区域1的范围内。另一方面，为了选择能实现既满足该条件又能与近年来电源的恒压化相对应的信号反相放大器14的背栅极电压，有必要选择背栅极电压，使信号反相放大器14在可补偿MOSFET的导通截止工作的范围内稳定地起振，而且能够在信号反相放大器14中流过最小的短路电流Is。
即，根据上述短路电流Is的测定结果，通过从上述0、Vf、2Vf中选择满足该条件的上述NMOSFET18的最合适的背栅极电压，能够实现晶振电路10的低功耗。
这样的短路电流Is的测定在IC的检查工序中是在将晶体振荡器12安装在底板之前，使用没有特别图示的测试电路和与上述测试电路连接的测试用焊区P并通过将上述各背栅极电压供给信号反相放大器14中包含的NMOSFET18来进行的来确定。这时，测定流过上述信号反相放大器14的短路电流Is。根据该测试结果来确定在FET18的导通截止工作被补偿范围内而且流过最小的短路电流Is的背栅极电压。
上述IC测试在晶片状态下进行。使用设在各IC片内的测试电路和测试用焊区对各IC片进行上述短路电流的测定。这时，上述测试是在只有信号反相放大器14和控制电路200被激活、其它元件不被激活的状态下进行的。
上述测试用焊区P根据选择信号的个数和测试电路的逻辑可以设置1个或多个。在上述测试电路中，利用向上述测试用焊区P输入的输入信号电压电平的组合来对上述选择信号SEL10、SEL20的输出电压电平进行组合，从而可以选择上述3种背栅极电压。而且，短路电流Is的测定是在上述各选择信号SEL10、SEL20作为不同电压电平的组合而输入的状态下进行的。再有，利用与上述输出线102连接的监测用焊区MP，通过施加恒定电压Vreg对上述信号反相放大器14施加接地电压Vdd和恒定电压Vreg。
而且，在短路电流Is测定后，在电压0、Vf、2Vf中确定最合适的背栅极电压，与此对应来确定选择信号SEL10、SEL20的信号电平。
而且，逻辑电路320在稳定振荡时输出该已被确定电平的选择信号SEL10、SEL20。
此外，逻辑电路350输出电平已设定了的选择信号SEL10、SERL20，使启动时对FET18施加比稳定振荡时更小的背栅极电压。
再有，在实施例2的晶振电路10中，对于上述NMOSFET18的背栅极电压控制用的二极管，是以2个的情况说明的，但本发明不限于此，也可以将3个以上的二极管等整流元件串联连接起来形成整流元件电路202。
变形例
图8示出实施例2的变形例。该变形例的振荡电路10使FET18的源极与供给恒定电压Vreg的线102连接。
而且，使控制电路200的一端与FET18的背栅极连接，同时使另一端与电源Vss的供给线连接。
而且，通过有选择地使上述控制用FET210、216导通截止，对FET18的背栅极进行多级切换控制。
由此，可以起到与上述第2实施例相同的作用及效果。
<振荡的验证>
图9示出上述实施例1、2所示的信号反相放大器14的FET18的背栅极控制特性。图中，横轴表示时间，纵轴分别表示FET18的栅极波形和漏极波形。
若假定供给信号反相放大器14的FET18的是最合适的背栅极电压，则该晶振电路10以信号反相放大器14的最合适的驱动能力将栅极输入放大后输出。这时，FET18的漏极输出的相位相对于栅极输入反相了180度。
漏极电容CD起到防止高频振荡的滤波器的作用，滤除了高频成分，只选择振荡频率成分输出。包含电阻Rf、漏极电容CD、晶体振荡器12和栅极电容CG的反馈电路起到将漏极波形的相位反相180度的作用。
这样就确认了，本实施例1、2的晶振电路10的信号反相放大器14是利用背栅极电压将FET18的阈值电压控制在最合适的状态下进行振荡的，上述实施例1、2所示的振荡电路10不仅能实现低功耗而且能够得到稳定的振荡输出特性。
<实施例3>
图10示出本发明的晶振电路10使用的恒定电压发生电路100的优选实施例。再有，对与上述图1、3、4、8、14所示的电路对应的部件附以相同的符号并省略其说明。
本实施例的特征在于，恒定电压发生电路100的恒定电压控制用NMOSFET114和上述信号反相放大器14的NMOSFET18是在相同的制造条件下形成的。因此，恒定电压控制用NMOSFET114的阈值电压Vthn11和上述NMOSFET18的阈值电压Vthn在设计上是同一个值。
即，通过在形成上述恒定电压控制用NMOSFET114和NMOSFET18的掺杂过程中控制上述杂质浓度，可以使两FET114、18在同一制造条件下形成。
第1恒定电压Vreg的温度系数与(Vref+Vthn11)有关，振荡停止电压的绝对值|Vsto|的温度系数与|Vthp|+Vthn有关。在本实施例中，如上所述，因上述阈值电压Vthn11与阈值电压Vthn有很强的相关，故上述第1恒定电压Vreg的温度系数可以用(Vref+X·Vthn)(这里X是系数)来表示。因此，可以使上述第1恒定电压Vreg和上述振荡停止的绝对值|Vsto|的温度系数一致。
恒定电压发生电路100将具有这种特性的负的第1恒定电压Vreg供给上述NMOSFET18的源极。该NMOSFET18构成为通过将绝对值比上述第1恒定电压Vreg的绝对值大的负的第2恒定电压Vss(|Vss|＞|Vreg|)供给其背栅极来控制它的阈值电压Vthn。因此，可以使上述恒定电压控制用NMOSFET114的阈值电压Vthn11的离散与上述NMOSFET18的阈值电压Vthn的离散互相抵消。
即，上述NMOSFET18的阈值电压Vthn与加在NMOSFET18的源极上的电压和加在背栅极上的电压有关。这里，NMOSFET18的背栅极电压VBG如式(5)所示。
VBG=|Vss|-|Vreg|    …(5)
如上所述，因|Vreg|=|Vref|+Vthn11，故改写上式(5)变成式(6)。
VBG=|Vss|-|Vreg|-Vthn11    …(6)
由此可知，上述恒定电压控制用NMOSFET114的阈值电压Vthn11的变动对上述NMOSFET18的背栅极电压VBG产生影响，因该影响，上述NMOSFET18的阈值电压Vthn也发生变动。
但是，上述NMOSFET18和上述恒定电压控制用NMOSFET114是在同一制造条件下形成的NMOSFET。因此，通过控制上述恒定电压控制用NMOSFET114的阈值电压Vthn11，可以抵消上述NMOSFET18的阈值电压Vthn的离散。例如，当上述恒定电压控制用NMOSFET114的阈值电压Vthn11高时，因上述背栅极电压VBG的上升变小，故上述NMOSFET18的阈值电压Vthn变低。当上述恒定电压控制用NMOSFET114的阈值电压Vthn11低时，因上述背栅极电压VBG的上升变大，故上述NMOSFET18的阈值电压Vthn变高。
图11示出比较例。该比较例反映出，在上述NMOSFET18的源极与背栅极电位相同的情况和象本实施例那样源极与背栅极电位不同的情况下，NMOSFET18的阈值电压在制造上的变动有多大。即，作为比较例，示出了已利用衬底偏置效果的例子和没有利用衬底偏置效果的例子。在图11中，横轴表示恒定电压控制用NMOSFET114的阈值电压Vthn11，纵轴表示信号反相放大器14的NMOSFET18的阈值电压Vthn。
在图11中，虚线A示出没有利用衬底偏置效果的比较例(图14电路中的NMOSFET18和恒定电压控制用NMOSFET114的关系)。实线B示出图10电路中的NMOSFET18和恒定电压控制用NMOSFET114的关系。
如比较例A所示那样，当没有利用衬底偏置效果时，NMOSFET18的阈值电压Vthn因制造工序的掺杂时的工艺上的不一致而变动。
但是，在利用了衬底偏置效果的比较例B中，在MOS的制造工序中，可以修正已离散了的阈值电压。因此，上述NMOSFET18的阈值电压Vthn的离散小，可以得到特性稳定的振荡电路10。
特别是，按照本实施例的振荡电路10和恒定电压发生电路100，元件不怎么增加，就可以使IC制造时阈值电压的离散自动地抵消，从而能够实现进行稳定振荡的振荡电路10。
再有，当然，在图10所示的电路中，即使用图1A、图2A、图3A、图4、图8所示的振荡电路10去代替图10所示的振荡电路10，也可以起到同样的作用效果。
<应用例>
下面，图12示出电子表所用的电子电路的一个例子。
该电子表内部装有未图示的发电机。当使用者手腕佩带电子表并运动时，发电机的旋转锤旋转，利用这时的运动能量使发电机转子高速旋转，从设在发电机定子一侧的发电机线圈400输出交流电压。
该交流电源交流电压经二极管404整流对二次电池402充电。该二次电池402和升压电路406、辅助电容器408一起构成主电源。
当二次电池402的电压低不够电子表的驱动电压时，利用升压电路406将二次电池402的电压变换成能够驱动电子表的高电压，并存储在辅助电容器408中。而且，将该辅助电容器408的电压作为电源使电子表电路440工作。
该电子表电路440作为包含上述任何一个实施例记载的振荡电路10和恒定电压发生电路100的半导体装置来构成。该半导体装置利用经过其端子连接的晶体振荡器12，产生频率为事先设定的频率、在此为32768Hz的振荡输出，对该振荡输出进行分频，每秒钟输出极性不同的驱动脉冲。该驱动脉冲被输入到与电子表电路440连接的步进电机的驱动线圈422中。因此，未图示的步进电机每当使驱动脉冲通电时便旋转驱动其转子，驱动未图示的电子表的秒针、分针和时针，以模拟的形式将时刻显示在显示板上。
这里，本实施例的电子表电路440的构成包括：利用从上述主电源供给的电压Vss进行驱动的电源电压电路部420；生成比该电源电压的值低了规定的恒定电压Vreg的恒定电压发生电路100；和由该恒定电压Vreg驱动的恒定电压工作电路部410。
图13示出了上述电子表电路440的较详细的功能框图。
恒定电压工作电路部410的构成包括：在一部分中包含外接的晶体振荡器12而构成的晶振电路10；波形整形电路409；以及高频分频电路411。
上述电源电压电路部420的构成包括电平移动器412、中低频分频电路414和其它电路416。再有，在本实施例的时钟电路440中，上述电源电压电路部420和恒定电压发生电路100构成由主电源供给的电压驱动的电源电压工作电路部430。
上述晶振电路10利用晶体振荡器12将基准频率fs=32768Hz的正弦波输出输出到波形整形电路409中。
上述波形整形电路409将该正弦波输出整形成方波后输出到高频分频电路411。
上述高频分频电路411将基准频率32768Hz分频到2048Hz，该分频输出经电平移动器412输出到中低频率分频电路414。
上述中低频率分频电路414再将已分频到2048Hz的信号进一步分频到1Hz，并输入到其它电路416中。
上述其它电路416的构成包括与1Hz的分频信号同步地通电驱动线圈的驱动电路，与该1Hz的分频信号同步地驱动时钟驱动用步进电机。
在本实施例的时钟电路中，设有利用从主电源供给的电源电压Vss驱动整个电路的电源电压工作电路部410，除此之外，还设有由比Vss低的恒定电压Vreg驱动的恒定电压工作电路部430，之所以这样做的理由如下。
即，在这样的时钟电路中，为了确保长期稳定工作，有必要降低其功耗。
通常，电路的耗电与信号的频率和电路的电容量成正比，还与供给的电源电压的2次方成比例地增大。
这里，若从时钟电路的角度考虑，为了降低整个电路的功耗，只要将供给电路各部分的电源电压设定成低值、例如Vreg就行了。该恒定电压发生电路100可以在补偿上述晶振电路10的振荡工作的范围内形成最小的恒定电压Vreg。
其次，若从信号频率的角度考虑，时钟电路大致可分成信号频率高的晶振电路10、波形整形电路409、高频分频电路411和除此之外的电路410。该信号频率如上所述与电路的耗电具有正比的关系。
因此，本实施例的恒定电压发生电路100从由主电源供给的电源电压Vss生成比它低的恒定电压Vreg，将它供给处理高频信号的电路部410。这样，通过降低对上述处理高频信号的电路410供给的驱动电压，并不增加恒定电压发生电路100太多的负担，就可以有效地降低时钟电路整体的功耗。
如上所述，本实施例的时钟电路和包含它的电子电路包括上述实施例的任何一项中记载的晶振电路10和与它连接的恒定电压发生电路100。因此，不受制造一致性差的影响，可以确保信号反相放大器的工作裕量，将最小的恒定电压供给上述晶振电路10，所以，可以实现电子电路和时钟电路的低功耗。从而，在如上所述的便携式电子装置或电子表中，不仅可以进行稳定的振荡，还可以实现使用电池的长寿命，能够给使用便携式电子装置或电子表的用户带来很大的便利。
此外，根据上述理由，在内部装有银电池的电子表或便携式电子装置中，即使MOSFET因制造方面的问题而出现离散，也可以确保工作裕量。进而，在以由锂离子构成的二次电池作为电源的充电式电子表中，即使MOSFET因制造而出现离散，也可以确保工作裕量，同时可以缩短充电时间。
(2)第2实施形态
下面，说明本发明的第2实施形态。
本实施形态的振荡电路包括信号反相放大器组和反馈电路。
上述信号反相放大器组包括使用具有不同阈值电压的晶体管构成的多个振荡用信号反相放大器，选择某一个振荡用信号反相放大器来使用。
上述反馈电路具有与上述振荡用信号反相放大器组的输出端和输入端连接的晶体振荡器，使上述振荡用信号反相放大器组的输出信号的相位反相后再反馈输入到上述振荡用信号反相放大器组。
因此，从上述振荡用信号反相放大器组中选择具有最合适的能力的振荡用信号反相放大器，从而能够实现振荡电路的低功耗。
上述振荡电路最好包括选择电路，该选择电路从上述振荡用信号反相放大器组中选择某一个振荡用信号反相放大器。
上述振荡电路最好与测试电路在同一个衬底上形成。而且，在上述晶体振荡器还没有装在衬底上的状态下，使用上述测试电路顺序地选择上述各振荡用信号反相放大器，测定已选出的各振荡用信号反相放大器的短路电流。而且，从上述振荡用信号反相放大器组中确定一个振荡用信号反相放大器，利用上述选择电路选择上述振荡用信号反相放大器。
这样，测定在IC片或晶片上形成的振荡用信号反相放大器组的各振荡用信号反相放大器的短路电流。由此，可以得到与制造条件无关的最理想的振荡用信号反相放大器，结果，能够提高产品的成品率。进而，能够得到具有稳定的振荡特性的低功耗的振荡电路。
再有，上述选择电路也可与上述测试电路一起在上述同一衬底上形成。
上述测试电路也可以构成为通过与测试用焊区连接并控制加在上述测试用焊区上的电压，由此经上述测试电路来选择上述各振荡用信号反相放大器。
利用对加在上述测试用焊区上的电压进行这样的组合，通过上述测试电路可以形成选择上述各振荡用信号反相放大器的信号。
上述选择电路最好与上述振荡用信号反相放大器对应地设置，而且形成为包含与多个焊区连接的多个单元电路。
进而，上述多个单元电路最好形成为分别包含熔断器、非易失性存储器或存储元件当中的任何一个，通过向上述焊区施加电压来选择上述振荡用信号反相放大器。
上述各振荡用信号反相放大器组的构成最好至少包括：包含具有第1阈值电压的晶体管而构成的第1振荡用信号反相放大器；
包含具有与上述第1阈值电压不同的第2阈值电压而构成的晶体管的第2振荡用信号反相放大器；以及
包含具有与上述第2阈值电压不同的第3阈值电压而构成的晶体管的第3振荡用信号反相放大器。
通过采用这样的构成，可以将流过已选出的振荡用信号反相放大器的源极和漏极的电流调整到最合适的值，结果，可以使晶振电路的振荡输出处于最佳状态，从而可以实现低功耗。
上述各振荡用信号反相放大器的电源线采用与第1电位端和电位与上述第1电位不同的第2电位端连接的结构。
这时，将上述第1电位和上述第2电位的电位差定为比上述振荡用信号反相放大器的振荡停止电压的绝对值大。
此外，上述振荡用信号反相放大器的选择是在满足流过所选择的振荡用信号反相放大器的短路电流比构成所选择的振荡用信号反相放大器的晶体管的导通电流大的条件的范围内进行的，同时是在使上述第1电位和上述第2电位的电位差成为最小电压的条件下进行的。
由此，能更为可靠地进行稳定且低功耗的振荡。
恒定电压发生电路包括：
一端与上述第1电位端连接并供给恒定电流的恒流源；
多个恒定电压控制用晶体管，该晶体管设在恒定电流回路中，使一端与上述恒流源、另一端与恒定电压输出线连接，输出恒定电压生成用参考电压；
运算放大器，其一个输入端输入上述参考电压、另一个输入端输入给定的基准电压；以及
输出用晶体管，该晶体管设在恒定电流回路中，使一端与恒定电压输出线连接，通过在其栅极输入上述运算放大器的输出来控制其电阻值，将上述恒定电压输出线的电位控制在上述第2电位的恒定电压上。
上述多个恒定电压控制用晶体管形成为分别具有不同的阈值电压，可以有选择地进行使用。
按照该恒定电压发生电路，可以有选择地输出其值与所选择的恒定电压控制用晶体管对应的恒定电压。例如，从在IC片上形成的晶体管组中依次选择各晶体管，通过测定这时得到的恒定电压值来确定最合适的恒定电压控制用晶体管。由此，可以得到不受制造条件的影响、能输出最合适的恒定电压的恒定电压发生电路。
上述恒定电压发生电路包含选择电路，该电路从上述恒定电压控制电路中的多个晶体管中选择1个晶体管。
上述恒定电压发生电路最好在与监测端连接的同时与测试电路设在同一块衬底上。而且，上述测试电路在检查工序中选择上述恒定电压控制电路的各晶体管，利用监测端去测定上述各晶体管的输出电压。根据该测定结果，从上述多个晶体管中去确定1个晶体管，利用上述选择电路来选择上述晶体管。
这样，在从IC片上形成的晶体管组中选择晶体管时，可以利用监测端来测定所生成的恒定电压。由此，可以得到不受IC制造条件的影响、能输出最合适的恒定电压的恒定电压发生电路。
上述测试电路最好与测试用焊区连接。而且，通过控制加在上述测试用焊区上的电压，经由上述测试电路来选择上述恒定电压控制电路中的各晶体管。
由此，利用测试电路能够形成选择上述恒定电压控制电路中的各晶体管的信号，能够测定上述各晶体管输出的上述参考电压。
上述选择电路与上述恒定电压控制电路中的上述多个晶体管对应地形成，而且包含与多个焊区连接的多个单元电路。
进而，上述多个单元电路分别包含熔断器、非易失性存储器或存储元件当中的任何一个，通过向上述焊区施加电压来选择上述晶体管。
按照该恒定电压发生电路，通过附加熔断器、非易失性存储器或存储元件当中的任何一个，能够容易地构成选择上述振荡用信号反相放大器的选择电路。
上述恒定电压发生电路最好形成为将所输出的恒定电压供给振荡电路。由此，因为能够与上述振荡电路的振荡特性相对应来调整上述恒定电压，所以能够向上述振荡电路供给最合适的恒定电压。
此外，最好形成包含上述振荡电路和恒定电压发生电路的半导体装置、便携式电子装置和电子表。
下面，说明上述第2实施形态的具体实施例。对与上述部件对应的部件附以相同的符号并省略其说明。
<实施例1>
图18示出包括产生给定的恒定电压Vreg的恒定电压发生电路100和由上述恒定电压Vreg驱动的晶振电路10的电子电路的实施例1。
上述恒定电压发生电路100的构成包括串联连接在接地电位Vdd端和电源Vss端之间的FET132和恒流源130，并向运算放大器112的负输入端输出基准电压Vref。因除此之外的构成与上述恒定电压发生电路100相同，故在此对对应的部件附以相同的符号并省略其说明。
而且，上述恒定电压发生电路100经输出线102向晶振电路10输出给定的恒定电压Vreg。
上述晶振电路10包括可选择使用的多个信号反相放大器14-1、14-2、14-3。上述各信号反相放大器14-1、14-2、14-3的PMOSFET16、NMOSFET18设定成其阈值电压与各信号反相放大器14-1、14-2、14-3各不相同。
在此，将上述各信号反相放大器14-1、14-2、14-3的各FET18的阈值电压记作Vthn1、Vthn2、Vthn3，进而，将上述各信号反相放大器14-1、14-2、14-3的各FET16的阈值电压记作Vthp1、Vthp2、Vthp3。这时，各FET16、18的阈值电压设定成满足下式。
Vthn1＞Vthn2＞Vthn3
|Vthp1|＞|Vthp2|＞|Vthp3|
各晶体管16、18的这些阈值电压通过在晶体管形成时控制掺杂浓度来设定。这里，各FET16的阈值的差在0.1V左右。同样，FET18的阈值的绝对值的差也在0.1V左右。
该晶振电路10的构成包括第1选择电路30P和第2选择电路30N，从上述多个信号反相放大器14-1、14-2、14-3中选择使用具有最合适的阈值电压的FET16、18构成的信号反相放大器14。
上述第1选择电路30P的构成包括设在各信号反相放大器14-1、14-2、14-3和接地电位Vdd之间的多个PMOSFET32-1、32-2、32-3和将选择信号SEL31、SEL32、SEL33反相输入到这些FET32-1、32-2、32-3的栅极的多个信号反相放大器IP1、IP2、IP3。
上述第2选择电路30N的构成包括设在上述各信号反相放大器14-1、14-2、14-3和供给恒定电压Vreg的线102之间的多个NMOSFET34-1、34-2、34-3，将上述选择信号SEL31、SEL32、SEL33直接输入到这些FET34-1、34-2、34-3的各栅极。
因此，通过使上述各选择信号SEL31、SEL32、SEL33中的任何一个为H电平、其余的为L电平，与H电平的选择信号对应的FET32、34被导通，与它串联连接的信号反相放大器14被选中。例如，通过使SEL31为H电平、SEL32、33为L电平，信号反相放大器14-1被选中，通过使SEL32为H电平、SEL31、33为L电平，信号反相放大器14-2被选中，通过使SEL33为H电平、SEL31、32为L电平，信号反相放大器14-3被选中。
通过这样的构成，可以从上述3个信号反相放大器14-1、14-2、14-3中选择使用由具有最合适的阈值电压的FET16、18构成的信号反相放大器14。
图19示出输出上述选择信号SEL31、SEL32、SEL33的切换电路300的实施例。该切换电路300的构成包括输出上述各选择信号SEL31、SEL32、SEL33的多个单元电路U1、U2、U3。
各单元电路U1、U2、U3的构成包括分别对应的输入用焊区P1、P2、P3，经这些焊区P1、P2、P3输入外部来的信号。
各单元电路U1、U2、U3在接地电位Vdd端和电源电位Vss端之间连接熔断器f和电阻R10组成的串联电路。而且，在与熔断器f和电阻R10连接的地方分别连接上述焊区P1、P2、P3，同时，与信号反相放大器308的输入端连接。因此，从各单元电路U1、U2、U3中包含的信号反相放大器308输出上述SEL10、SEL20、SEL30的信号。
在此，上述熔断器f的电阻值设定得相对上述电阻R10的电阻值来说足够小。
在本实施例中，从这些单元电路U1、U2、U3输出的选择信号SEL10、SEL20、SEL30起到控制对应的FET32、34使它们分别导通和截止的作用。这里，这些选择信号SEL10、SEL20、SEL30用来从多个信号反相放大器14-1、14-2、14-3中选择最合适的信号反相放大器14。
信号反相放大器14的选择利用切断单元电路U1、U2、U3的某个熔断器来进行。上述单元电路U1、U2、U3的熔断器f的切断通过有选择地将20V左右的高电压加在各焊区P1、P2、P3上来进行。
例如，对焊区P1加高电压，切断单元电路U1的熔断器f。然后，通过停止对焊区P1加高电压，使焊区P1的电位经电阻R10成为Vss。
在此，以通过有选择地切断单元电路U1、U2、U3的熔断器f来进行信号反相放大器14的选择为例进行了说明，但除此之外，也可以将使用例如非易失性存储器、存储元件等选择的信号反相放大器14的信息存储起来。
图20示出表示振荡停止电压Vsto和选择信号SEL31～33的关系的时序图。在图20中，横轴表示时间。
首先，当选择信号SEL31为H电平时，振荡停止电压|Vsto|成为K(|Vthp1|+Vthn1)(K是常数)。而且，当上述选择信号SEL31为L电平、SEL32为H电平时，振荡停止电压|Vsto|成为K(|Vthp2|+Vthn2)。此外，当上述选择信号SEL32为L电平、SEL33为H电平时，振荡停止电压|Vsto|成为K(|Vthp3|+Vthn3)。即，SEL31为H电平时的振荡停止电压|Vsto|最低，SEL33为H电平时的振荡停止电压|Vsto|最高。
下面，说明用来选择信号反相放大器14-1、14-2、14-3的顺序。
上述单元电路U1、U2、U3的熔断器f的切断是在IC的检查时进行的。
首先，测定恒定电压发生电路100输出的恒定电压Vreg的值，并测定流过各信号反相放大器14-1～14-3的短路电流Is，根据该测定结果进行任意的信号反相放大器14的选择。
流过各信号反相放大器14的短路电流Is的测定是将信号反相放大器14按上述图5所示的方式连接来进行的。这时，可以得到图6所示那样的振荡停止电压|Vsto|和短路电流Is的关系。由于详细情况已经说明，故在此省略其说明。
如上所述，在图6所示的振荡停止电压|Vsto|和振荡用信号反相放大器14的短路电流Is的关系中，为了降低晶振电路10的耗电，必须满足|Vreg|＞|Vsto|的条件，而且要满足使|Vreg|尽可能低的条件。
即，为了降低功耗，有必要使短路电流Is和振荡停止电压|Vsto|在图6所示的区域1的范围内。另一方面，为了在满足该条件的同时选择能与近年来的电源恒压化相适应的振荡用信号反相放大器14，有必要选择在补偿晶体管的导通截止的范围内稳定振荡且流过最低的短路电流Is的振荡用信号反相放大器14。
因此，根据上述短路电流Is的测定结果，通过选择满足上述条件的最合适的振荡用信号反相放大器14，可以实现晶振电路10的低功耗。
因此，在IC检查工序中，使用未图示的测试电路和与上述测试电路连接的测试用焊区，在晶体振荡器12安装到衬底上之前，测定各振荡用信号反相放大器14-1～14-3的短路电流Is。然后，来确定这样的信号反相放大器14，即在补偿导通截止工作的范围内流过最低短路电流Is。这时的IC测试是在晶片状态下进行的。即，使用设在各IC片内的测试电路和测试用焊区，对各IC片进行上述短路电流Is的测定。此外，该测试是在只有振荡用信号反相放大器14-1～14-3和选择电路30P、30N工作、其它元件不工作的状态下进行的。
上述测试用焊区与振荡用信号反相放大器14的个数和测试电路的逻辑相对应，设置1个或多个。上述测试电路包含逻辑电路，该电路利用加在上述测试用焊区的输入信号的电压电平的组合，使上述选择信号SEL31～33中的某一个成为H电平。而且，短路电流Is的测定是利用上述测试电路在模拟性地将上述H电平的选择信号分别有选择地输入到各振荡用信号反相放大器14-1～14-3的状态下进行的。这时，利用与上述输出线102连接的监测用焊区MP，加上与恒定电压相等的负电压Vreg。
在短路电流Is测定之后，确定振荡用信号反相放大器14-1～143中的最合适的振荡用信号反相放大器。然后，切断与已确定的各振荡用信号反相放大器14对应设置的单元电路U的熔断器f，选择1个最合适的振荡用信号反相放大器。
如上所述，本实施例的晶振电路10能够在IC检查时测定振荡用信号反相放大器的短路电流Is。因此，能够得到与制造条件无关、采用了最合适的振荡用信号反相放大器14的振荡电路10，可以提高产品的成品率。
进而，因为本实施例的晶振电路10是利用最合适的振荡用信号反相放大器14进行振荡工作的，所以输出特性好、而且可以实现低功耗。
在本实施例中，以3种具有不同阈值电压的振荡用信号反相放大器14为例进行了说明，但也可以例如是2种或4种以上。
实施例2
图21示出产生恒定电压Vreg的恒定电压发生电路100的实施例2。
该恒定电压发生电路100的构成包括阈值电压不同的多个控制用NMOSFET114-1、114-2、114-3和用于从上述多个FET114-1、114-2、114-3中选择任意一个FET的第3选择电路。
若将上述各控制用FET114-1、114-2、114-3的各阈值电压记作Vthn11、Vthn12、Vthn13，它们之间满足下面的关系式。
Vthn11＞Vthn12＞Vthn13
这些阈值电压可以通过在晶体管形成时控制掺杂浓度来设定。这时，例如Vthn11和Vthn12、Vthn12和Vthn13的各电位差可以控制在0.1V左右。
上述第3选择电路40的构成包括与上述各FET114-1、114-2、114-3串联连接、并作为开关元件起作用的多个FET42-1、42-2、42-3，在各FET114-1、114-2、114-3的栅极上输入选择信号SEL41、SEL42、SEL43。
该恒定电压发生电路100使用选择信号SEL41、SEL42、SEL43有选择地使作为开关用的FET42-1、42-2、42-3导通，选择任意一个控制用FET114。因各控制用FET114-1、114-2、114-3的阈值如前所述那样是不同的，故可以将恒定电压Vreg的值控制在与已选择的控制用FET114对应的电位上。
图22示出恒定电压发生电路100的时序图。在此，将上述FET114、132的阈值电压记作Vthn、Vthp0，设|为常数，从恒定电压发生电路100输出的恒定电压Vreg的值可用下式表示。
|Vreg|=|(|Vthp0|+Vthn)
因此，若使选择信号SEL41为H电平而选择了FET114-1，则恒定电压的值成为|Vreg|=|(|Vthp0|+Vthn1)。若使选择信号SEL41为L电平、选择信号SEL42为H电平，则成为|Vreg|=|(Vthp0|+Vthn2)。若使选择信号SEL41为L电平、选择信号SEL43为H电平，则成为|Vreg|=|(|Vthp0|+Vthn3)。
即，SEL41为H电平时的恒定电压|Vreg|最低，SEL43为H电平时的恒定电压|Vreg|最高。
再有，因用于生成上述选择信号SEL41～43的电路与图19所示的电路一样，故在此省略其说明。
此外，从恒定电压发生电路100输出的恒定电压Vreg的设定与上述实施例一样，必须满足下面的条件。
再有，为了满足该条件的FET14的选择用的顺序是与图18所示的电路中选择所要的信号反相放大器14的情况同样的顺序。
首先，控制加在与测试电路连接的测试用焊区上的电压电平，将选择信号SEL41、SEL42、SEL43依次设定为H电平。
而且，通过依次使恒定电压控制用FET114-1、114-2、114-3导通，使从输出线102输出的恒定电压Vreg的值发生变化。通过与输出线102连接的监测用焊区MP来测定该从输出线102输出的恒定电压Vreg的值。
这时，IC的测试是在晶片的状态下进行的。使用设在各IC片内的上述测试电路、测试用焊区和监测用焊区，对各IC片进行上述恒定电压Vreg的测定。另外，在测定时，只有控制用的FET114-1、114-2、114-3和第3选择电路40在工作，其它元件被设定在不工作状态。
这时被输出的恒定电压Vreg相对于振荡停止电压Vsto必须满足|Vreg|＞|Vsto|的条件，而且，从降低功耗的观点出发，必须尽可能降低|Vreg|的值。
为此，如在实施例1中已说明过的那样，测定晶振电路10的振荡用信号反相放大器14的短路电流Is，确定满足上述关系的最合适的恒定电压。然后，切断与为了生成上述已确定的恒定电压Vreg所必要的NMOSFET114连接的的单元电路U的熔断器f，由此选择1个最合适的恒定电压控制用NMOSFET114。
再有，在本实施例中，以3种具有不同阈值电压的恒定电压控制用FET114为例进行了说明，但也可以准备例如4种以上的FET114、从中选择任意一个FET。
此外，如图17所示，也可以将实施例2的恒定电压发生电路100和实施例1的晶振电路10同时组合起来形成电子电路，也能够实现低功耗。
这时，必须有形成上述选择信号SEL31～33的第1选择电路30P和形成上述选择信号SEL31～33的第2选择电路30N，但上述监测用焊区可以共用。此外，如上所述，上述第1选择电路和上述第2选择电路的电路构成可以是一样的。当构成图17那样的电路时，可以根据晶振电路10的振荡用信号反相放大器14的短路电流的测定结果和恒定电压Vreg的测定结果，选择信号反相放大器14和控制用FET114的最合适的组合方式。由此，能够确保更加稳定的振荡特性，同时进一步实现低功耗。
再有，也可以将上述第2实施形态的恒定电压发生电路100和晶振电路10用在上述第1实施形态的图12、13所示的电路中。
(3)第3实施形态
下面，说明本发明的第3实施形态。
本实施形态的振荡电路包括：
至少包含1个具有第1阈值电压的晶体管的第1振荡用信号反相放大器；
至少包含1个具有与第1阈值电压不同的第2阈值电压的晶体管的第2振荡用信号反相放大器；以及
反馈电路，该电路具有与上述第1和上述第2振荡用信号反相放大器的输出端和输入端连接的晶体振荡器、将上述第1和上述第2振荡用信号反相放大器的输出信号反相后反馈输入到上述振荡用信号反相放大器。
而且，该振荡电路在第1期间内利用上述第1振荡用信号反相放大器进行振荡工作，在第2期间内利用上述第2振荡用信号反相放大器进行振荡工作。
通过上述构成，按照该振荡电路，可以在上述第1期间和上述第2期间内将驱动能力不同的振荡用信号反相放大器分开来使用。因此，可以有效地利用已对上述反馈电路中的上述晶体振荡器充电了的能量、不增加电路的规模就能进行稳定的而且功耗低的振荡。
上述第1阈值电压的绝对值最好设定得比上述第2阈值电压的绝对值低。
通过掺杂来降低上述第1阈值电压的绝对值，由此可以使上述第1振荡用信号反相放大器的驱动能力增大，通过提高上述第2阈值电压的绝对值可以使上述第2振荡用信号反相放大器的驱动能力减小。
上述第1振荡用信号反相放大器和上述第2振荡用信号反相放大器最好都形成为包含第1导电型晶体管和第2导电型晶体管。
由此，因为能够利用CMOSFET来构成振荡用信号反相放大器，所以能够得到功耗低且振荡特性好的振荡电路。
上述第1期间是接通电源到稳定振荡的时间，上述第2期间是稳定振荡到振荡结束的时间。
因此，按照该振荡电路，利用接通电源到稳定振荡的的期间和稳定振荡到振荡结束的期间将驱动能力不同的振荡用信号反相放大器分开来使用。所以，可以有效地利用已对上述晶体振荡器充电了的能量、实现低功耗。
此外，上述振荡电路包括振荡用信号反相放大器切换电路。
上述振荡用信号反相放大器切换电路最好形成为检测接通电源到稳定振荡的的期间并进行上述第1振荡用信号反相放大器的选择，在稳定振荡到振荡结束的期间内进行上述第2振荡用信号反相放大器的选择。
按照该振荡电路，通过设置上述振荡用信号反相放大器切换电路，在上述接通电源到稳定振荡的的期间内利用驱动能力大的上述第1振荡用信号反相放大器进行振荡，在稳定振荡到振荡结束的期间内利用驱动能力小的上述第2振荡用信号反相放大器进行振荡，从而实现低功耗。
上述振荡用信号反相放大器切换电路最好包括检测上述振荡电路电源接通的电源接通检测电路和测定从电源接通起经过的时间并检测从上述第1期间到上述第2期间的切换时刻的定时器，在上述电源接通的时刻进行上述第1振荡用信号反相放大器的选择，在上述定时器检测出从上述第1期间到上述第2期间的切换时刻进行上述第2振荡用信号反相放大器的选择。
再有，也可以不使用上述定时器，而是调整上述电源接通电路的时间常数，从上述电源接通电路输出从上述第1期间到上述第2期间的切换时刻的检测信号。
此外，最好形成包含上述振荡电路的电子电路、半导体装置、电子装置和电子表等。
<实施例>
图23示出该第3实施形态的晶振电路的一个例子。
在本实施例的晶振电路中，对与上述部件对应的部件附以相同的符号并省略其说明。
本实施例的晶振电路10的构成包括多个信号反相放大器14-1、14-2和根据选择信号SEL1有选择地将上述1个信号反相放大器14设定为可使用的状态的选择电路30。
上述各信号反相放大器14-1、14-2的构成分别包含PMOSFET16-1、16-2和NMOSFET18-1、18-2。
该实施例的特征在于，构成第1信号反相放大器14-1的FET16-1、18-1的阈值的绝对值比构成第2信号反相放大器14-2的FET16-2、18-2的阈值的绝对值小。具体地说，FET16-1、16-2的阈值的绝对值的差是0.1～0.3V左右，FET18-1、18-2的阈值的绝对值的差同样是0.1～0.3V左右。
因此，信号反相放大器14-1具有振荡电路14的驱动能力提高多少功耗就增大多少的特性，信号反相放大器14-2具有驱动能力低而功耗小的特性。
这些第1、第2信号反相放大器14-1、14-2的两端分别接在接地电位Vdd和线102之间，由Vdd和Vreg的电位差的电压来驱动。
上述选择电路30的构成包括分别串联连接在第1、第2信号反相放大器14-1、14-2的电源供给线上的开关元件。具体地说，在第1信号反相放大器14-1的Vdd端的电源供给线上串联连接控制用FET32-1，在电位Vreg端的电源供给线上串联连接控制用FET35-1。进而，在第2信号反相放大器14-2的Vdd端的电源供给线上串联连接控制用FET32-2，在Vreg端的电源供给线上串联连接控制用FET35-2。
而且，将选择信号SEL1直接输入控制用FET32-2、35-1的各栅极。在控制用FET32-1、35-2的各栅极上经信号反相放大器33输入上述选择信号SEL1。
因此，通过切换选择信号SEL1的电平，有选择地使1组控制用FET32-2、35-1和另一组控制用FET32-1、35-2导通或截止，电源只供给某一组的信号反相放大器14。
在本实施例中，上述选择信号SEL1使用上述图2A所示的电路来生成。而且，按照图2B所示的时序从该电路300输出该选择信号SEL1。
因此，在晶振电路10的电源接通时，控制用FET32-1、35-1导通，利用第1信号反相放大器14-1使振荡电路10起振。这时，因第1信号反相放大器14-1是使用低阈值电压的FET16-1、18-1构成的，故进行驱动能力高的振荡工作，很快地进入稳定振荡状态。
接着，在稳定振荡之后，利用上述选择信号SEL使控制用FET32-2、35-2导通，因此，取代上述第1信号反相放大器14-1工作的是第2信号反相放大器14-2。
第2信号反相放大器14-2，因其FET16-2、18-2的阈值电压高，故能够以低功耗维持稳定的振荡状态。
这样，按照本实施例，在从振荡电路10起振到开始稳定振荡的期间和从稳定振荡到振荡结束的期间内，将驱动能力高的信号反相放大器14-1和驱动能力低的信号反相放大器14-2分开来使用，因此，可以同时解决可靠地起振和降低功耗这两个课题。
再有，也可以将本实施例的晶振电路10当做例如图12、图13所示的晶振电路10来使用。
权利要求书
按照条约第19条的修改
权利要求书第1项和权利要求第2项为独立项。补正后的第1项为补正前的第1项至第3项的组合，补正后的第2项为补正前的第1项、第2项和第4项的组合。
补正后的第3项至第12项对应于补正前的第5项至第14项。其从属关系进行了变更，以便与补正后的权利要求相适应。此外，变更了补正后的第5项的内容的一部分。
权利要求书
按照条约第19条的修改
1、一种振汤电路，共特征在于，包括：
包含第1晶体管和第2晶体管的信号反相放大器；
具有石英振子并将上述信号反相放大器的输出信号的相位反相后反馈输入到上述信号反相放大器中的反馈电路；以及
控制上述第2晶体管的背栅极(backgate)和源极间的背栅极电压的控制电路，
将上述第2晶体管的背栅极的电位设定成规定的电位，
上述控制电路包括：
与上述第2晶体管的源极连接的整流元件电路；
形成上述整流元件电路的旁路电路的开关元件；以及
通过控制上述开关元件的通断有选择地将上述第2晶体管的背栅极电压切换控制成至少分为2级的切换电路。
2、一种振荡电路，其特征在于：包括：
包含第1晶体管和第2晶体管的信号反相放大器；
具有石英振子并将上述信号反相放大器的输出信号的相位反相后反馈输入到上述信号反相放大器中的反馈电路；以及
控制上述第2晶体管的背栅极(backgate)和源极间的背栅极电压的控制电路，
上述第2晶体管的源极的电位设定成规定的电位，
上述控制电路包括：
与上述第2晶体管的背栅极连接的整流元件电路；
形成上述整流元件电路的旁路电路的开关元件；以及
通过输出控制上述开关元件的通断的控制信号有选择地将上述第2晶体管的背栅极电压切换控制成至少分为2级的切换电路。
3、如权利要求1、2任何一项所述的振荡电路，其特征在于：
上述整流元件电路包括正向串联连接的多个整流元件，
上述开关元件形成上述多个整流元件中的至少1个整流元件的旁路电路。
4、如权利要求1、2的任何一项所述的振荡电路，其特征在于：
上述控制电路在振荡电路起振的第1期间内和振荡电路稳定地进行振荡工作的第2期间内将上述第2晶体管的背栅极电压控制成不同的值。
5、如权利要求1、2任何一项所述的振荡电路，其特征在于：
上述切换电路包括：
工作期间检测装置，将从接通电源到经过给定时间为止的期间作为使振荡电路起振的第1期间检测出来，将经过上述给定时间之后的期间作为振荡电路稳定地进行振荡工作的第2期间检测出来；以及
切换控制装置，将上述背栅极电压至少分为2级，使上述第2晶体管的阈值电压的绝对值在上述第1期间内变小而在上述第2期间内变大。
6、如权利要求1、2的任何一项所述的振荡电路，其特征在于：
上述信号反相放大器的电源线与第1电位侧和电位与上述第1电位侧不同的第2电位侧连接，
上述信号反相放大器生成具有上述第1电位和上述第2电位的电位差的振荡信号。
7、如权利要求6所述的振荡电路，其特征在于：上述第1电位和上述第2电位的电位差比上述信号反相放大器的振荡停止电压的绝对值大。
8、如权利要求6、7的任何一项所述的振荡电路，其特征在于：
选择上述背栅极电压，使上述信号反相放大器中流过的短路电流的取值范围满足比构成信号反相放大器的晶体管的导通电流大的第1条件，同时在满足上述第1条件的范围内将上述第1电位和上述第2电位的电位差设定为最小电压值。
9、一种电子电路，其特征在于：
包括如权利要求1、2的任何一项所述的振荡电路和向上述振荡电路提供相对于上述第1电位的上述第2电位的恒定电压发生电路，
上述恒定电压发生电路包括：
一端与上述第1电位侧连接并供给恒定电流的恒流源；
恒定电压控制用晶体管，在与上述第2晶体管同样的制造条件下形成，而且这样来设置恒定电流回路，使其一端与上述恒流源连接、另一端与恒定电压输出线连接，输出上述第2电位的恒定电压生成用的参考电压；
运算放大器，其一个输入端输入上述参考电压，另一个输入端输入给定的基准电压；
输出用晶体管，设置恒定电流回路，使其一端与恒定电压输出线连接，通过在栅极输入上述运算放大器的输出来控制电阻值，将上述恒定电压输出线的电位控制在上述第2电位的恒定电压上。
10、一种半导体装置，其特征在于：包含如权利要求1、2的任何一项所述的振荡电路或权利要求9的电子电路。
11、一种电子装置，其特征在于：包含如权利要求1、2的任何一项所述的振荡电路、权利要求9的电子电路或权利要求10的半导体装置，由上述振荡电路的振荡输出来生成工作基准信号。
12、一种电子表，其特征在于：包含如权利要求1、2的任何一项所述的振荡电路、权利要求9的电子电路或权利要求10的半导体装置，由上述振荡电路的振荡输出来形成时钟基准信号。

Claims (14)

1、一种振荡电路，其特征在于，包括：
信号反相放大器；
具有石英振子并将上述信号反相放大器的输出信号的相位反相后反馈输入到上述信号反相放大器中的反馈电路；以及
控制构成上述信号反相放大器的晶体管的背栅极(backgate)和源极间的背栅极电压的控制电路。
2、如权利要求1所述的振荡电路，其特征在于：
上述信号反相放大器的的构成包括第1晶体管和第2晶体管，
上述控制电路控制上述第2个晶体管的背栅极电压。
3、如权利要求2所述的振荡电路，其特征在于：
将上述第2晶体管的背栅极的电位设定成规定的电位，
上述控制电路包括：
与上述第2晶体管的源极连接的整流元件电路；
形成上述整流元件电路的旁路电路的开关元件；以及
通过控制上述开关元件的通断有选择地将上述第2晶体管的背栅极电压切换控制成至少分为2级的切换电路。
4、如权利要求2所述的振荡电路，其特征在于：
将上述第2晶体管的源极的电位设定成规定的电位，
上述控制电路包括：
与上述第2晶体管的背栅极连接的整流元件电路；
形成上述整流元件电路的旁路电路的开关元件；以及
通过输出控制上述开关元件的通断的控制信号有选择地将上述第2晶体管的背栅极电压切换控制成至少分为2级的切换电路。
5、如权利要求3、4任何一项所述的振荡电路，其特征在于：
上述整流元件电路包括正向串联连接的多个整流元件，
上述开关元件形成上述多个整流元件中的至少1个整流元件的旁路电路。
6、如权利要求2～5的任何一项所述的振荡电路，其特征在于：
上述控制电路在振荡电路起振的第1期间内和振荡电路稳定地进行振荡工作的第2期间内将上述第2晶体管的背栅极电压控制成不同的值。
7、如权利要求3、4任何一项所述的振荡电路，其特征在于：
上述切换电路包括：
工作期间检测装置，将从接通电源到经过给定时间为止的期间作为使振荡电路起振的第1期间检测出来，将经过上述给定时间之后的期间作为振荡电路稳定地进行振荡工作的第2期间检测出来；以及
切换控制装置，将上述背栅极电压至少分为2级，使上述第2晶体管的阈值电压的绝对值在上述第1期间内变大而在上述第2期间内变小。
8、如权利要求1～7的任何一项所述的振荡电路，其特征在于：
上述信号反相放大器的电源线与第1电位侧和电位与上述第1电位侧不同的第2电位侧连接，
上述信号反相放大器生成具有上述第1电位和上述第2电位的电位差的振荡信号。
9、如权利要求8所述的振荡电路，其特征在于：上述第1电位和上述第2电位的电位差比上述信号反相放大器的振荡停止电压的绝对值大。
10、如权利要求8、9任何一项所述的振荡电路，其特征在于：
选择上述背栅极电压，使上述信号反相放大器中流过的短路电流的取值范围满足比构成信号反相放大器的晶体管的导通电流大的第1条件，同时在满足上述第1条件的范围内将上述第1电位和上述第2电位的电位差设定为最小电压值。
11、一种电子电路，其特征在于：
包括如权利要求1～10的任何一项所述的振荡电路和向上述振荡电路提供相对于上述第1电位的上述第2电位的恒定电压发生电路，
上述恒定电压发生电路包括：
一端与上述第1电位侧连接并供给恒定电流的恒流源；
恒定电压控制用晶体管，在与上述第2晶体管同样的制造条件下形成，而且这样来设置恒定电流回路，使其一端与上述恒流源连接、另一端与恒定电压输出线连接，输出上述第2电位的恒定电压生成用的参考电压；
运算放大器，其一个输入端输入上述参考电压，另一个输入端输入给定的基准电压；以及
输出用晶体管，设置恒定电流回路，使其一端与恒定电压输出线连接，通过在栅极输入上述运算放大器的输出来控制电阻值，将上述恒定电压输出线的电位控制在上述第2电位的恒定电压上。
12、一种半导体装置，其特征在于：包含如权利要求1～10的任何一项所述的振荡电路或权利要求11的电子电路。
13、一种电子装置，其特征在于：包含如权利要求1～10的任何一项所述的振荡电路、权利要求11的电子电路或权利要求12的半导体装置，由上述振荡电路的振荡输出来生成工作基准信号。
14、一种电子表，其特征在于：包含如权利要求1～10的任何一项所述的振荡电路、权利要求11的电子电路或权利要求12的半导体装置，由上述振荡电路的振荡输出来形成时钟基准信号。
CN98800298.1A 1997-01-22 1998-01-22 振荡电路、电子电路、半导体装置、电子装置和电子表 Expired - Fee Related CN1183658C (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP23276/1997 1997-01-22
JP02327697A JP3460491B2 (ja) 1997-01-22 1997-01-22 発振回路、半導体装置及びこれらを具備した携帯用電子機器および時計
JP23276/97 1997-01-22
JP02728097A JP3539110B2 (ja) 1997-01-27 1997-01-27 発振回路、半導体装置、及びこれらを具備した携帯用電子機器および時計
JP27280/1997 1997-01-27
JP27280/97 1997-01-27
JP65501/97 1997-03-04
JP6550197 1997-03-04
JP65501/1997 1997-03-04

Publications (2)

Publication Number Publication Date
CN1220783A true CN1220783A (zh) 1999-06-23
CN1183658C CN1183658C (zh) 2005-01-05

Family

ID=27284188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98800298.1A Expired - Fee Related CN1183658C (zh) 1997-01-22 1998-01-22 振荡电路、电子电路、半导体装置、电子装置和电子表

Country Status (6)

Country Link
US (1) US6097257A (zh)
EP (3) EP1569061A1 (zh)
CN (1) CN1183658C (zh)
DE (2) DE69820825T2 (zh)
HK (1) HK1020399A1 (zh)
WO (1) WO1998032218A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1301591C (zh) * 2002-03-29 2007-02-21 株式会社东芝 电压控制振荡器
CN101025611B (zh) * 2006-02-16 2010-09-29 精工电子有限公司 电子时计
CN102621368A (zh) * 2011-01-28 2012-08-01 精工爱普生株式会社 振荡停止检测电路、半导体装置、钟表以及电子设备
CN103034276A (zh) * 2011-09-30 2013-04-10 精工电子有限公司 振荡装置
CN103546049A (zh) * 2012-07-11 2014-01-29 英飞凌科技德累斯顿有限公司 具有整流电路的电路配置结构
CN106093457A (zh) * 2016-08-12 2016-11-09 安徽容知日新科技股份有限公司 转速传感器
US10224328B2 (en) 2012-07-11 2019-03-05 Infineon Technologies Dresden Gmbh Circuit arrangement having a first semiconductor switch and a second semiconductor switch
CN114138045A (zh) * 2022-01-29 2022-03-04 深圳英集芯科技股份有限公司 低功耗晶振起振电路、芯片及电子设备

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411169B1 (en) 1996-12-27 2002-06-25 Seiko Epson Corporation Oscillation circuit, electronic circuit using the same, and semiconductor device, electronic equipment, and timepiece using the same
JP3940879B2 (ja) * 2000-06-19 2007-07-04 セイコーエプソン株式会社 発振回路、電子回路、半導体装置、電子機器および時計
US6686792B2 (en) * 1997-03-04 2004-02-03 Seiko Epson Corporation Electronic circuit, semiconductor device, electronic equipment, and timepiece
US6603301B2 (en) * 2001-07-26 2003-08-05 Agilent Technologies, Inc. Multiple range current measurement system with low power dissipation, fast setting time, and low common mode voltage error
JP4073436B2 (ja) * 2003-04-15 2008-04-09 富士通株式会社 水晶発振回路
JP4524688B2 (ja) 2007-01-23 2010-08-18 エルピーダメモリ株式会社 基準電圧発生回路及び半導体集積回路装置
JP5318592B2 (ja) * 2009-01-21 2013-10-16 ラピスセミコンダクタ株式会社 定電流駆動発振回路
JP4902029B1 (ja) * 2010-07-01 2012-03-21 三菱電機株式会社 パワー半導体モジュール
US9024317B2 (en) 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
DE102013022449B3 (de) * 2012-05-11 2019-11-07 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und elektronisches Gerät
US8971080B2 (en) * 2012-07-11 2015-03-03 Infineon Technologies Dresden Gmbh Circuit arrangement with a rectifier circuit
CN105144276B (zh) * 2013-04-25 2017-12-19 夏普株式会社 显示装置及其驱动方法
WO2015106195A1 (en) 2014-01-10 2015-07-16 University Of Virginia A low voltage crystal oscillator (xtal) driver with feedback controlled duty cycling for ultra low power
JP6164183B2 (ja) * 2014-09-16 2017-07-19 トヨタ自動車株式会社 電流制御回路
US10050585B2 (en) * 2015-06-18 2018-08-14 Microchip Technology Incorporated Ultra-low power crystal oscillator with adaptive self-start
US10367462B2 (en) * 2017-06-30 2019-07-30 Silicon Laboratories Inc. Crystal amplifier with additional high gain amplifier core to optimize startup operation
US10536115B2 (en) 2017-06-30 2020-01-14 Silicon Laboratories Inc. Crystal driver circuit with external oscillation signal amplitude control
US10574185B2 (en) 2017-06-30 2020-02-25 Silicon Laboratories Inc. Crystal driver circuit with core amplifier having unbalanced tune capacitors
US10454420B2 (en) 2017-06-30 2019-10-22 Silicon Laboratories Inc. Crystal driver circuit configurable for daisy chaining
US10483913B2 (en) * 2017-07-13 2019-11-19 Qualcomm Incorporated Low power crystal oscillator
US10432201B2 (en) * 2017-09-05 2019-10-01 Arm Limited Low power one-pin crystal oscillator with fast start-up
US10355646B2 (en) * 2017-12-20 2019-07-16 Globalfoundries Inc. Power amplifier for millimeter wave devices
US10432143B2 (en) * 2017-12-25 2019-10-01 Shenzhen GOODIX Technology Co., Ltd. Circuit and method for facilitating startup time of crystal oscillator
GB201801161D0 (en) 2018-01-24 2018-03-07 Eosemi Ltd Oscillator circuits
US10601369B2 (en) 2018-07-11 2020-03-24 Silicon Laboratories Inc. Crystal oscillator startup time optimization
US10491157B1 (en) 2018-07-11 2019-11-26 Silicon Laboratories Inc. Crystal oscillator adaptive startup energy minimization
US10833633B2 (en) * 2018-12-19 2020-11-10 Semiconductor Components Industries, Llc Circuit and method for controlling a crystal oscillator
JP7234656B2 (ja) * 2019-01-29 2023-03-08 セイコーエプソン株式会社 発振回路、発振器、電子機器及び移動体
JP7463744B2 (ja) 2020-01-30 2024-04-09 セイコーエプソン株式会社 時計
US10924061B1 (en) * 2020-02-19 2021-02-16 Realtek Semiconductor Corp. Low-noise low-emission crystal oscillator and method thereof
US10848103B1 (en) * 2020-02-19 2020-11-24 Realtek Semiconductor Corp. Low-noise low-emission crystal oscillator and method thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5319065A (en) * 1976-08-05 1978-02-21 Citizen Watch Co Ltd Electronic timepiece
DE2708021C3 (de) * 1977-02-24 1984-04-19 Eurosil GmbH, 8000 München Schaltungsanordnung in integrierter CMOS-Technik zur Regelung der Speisespannung für eine Last
JPS5437452A (en) * 1977-08-29 1979-03-19 Seiko Instr & Electronics Ltd Oscillating mos inverter
JPS5437670A (en) * 1977-08-31 1979-03-20 Seiko Instr & Electronics Ltd Cmos inverter for oscillation
JPS5528632A (en) * 1978-08-22 1980-02-29 Seiko Instr & Electronics Ltd Crystal oscillator circuit unit
JPS5652906A (en) * 1979-10-04 1981-05-12 Toshiba Corp Oscillating circuit
JPS57211582A (en) * 1981-06-23 1982-12-25 Sanyo Electric Co Ltd Controlling method for oscillating circuit of electronic timepiece
US4786824A (en) * 1984-05-24 1988-11-22 Kabushiki Kaisha Toshiba Input signal level detecting circuit
JPH0194704A (ja) * 1987-10-07 1989-04-13 Seiko Epson Corp 発振回路
JP3019340B2 (ja) * 1989-12-05 2000-03-13 セイコーエプソン株式会社 可変容量装置
JP2608221B2 (ja) * 1992-02-03 1997-05-07 朝日電波株式会社 水晶振動子を有する発振回路の駆動方法
US5532652A (en) * 1994-04-01 1996-07-02 Mitsubishi Denki Kabushiki Kaisha Oscillation circuit with enable/disable frequency stabilization
JPH08204450A (ja) * 1995-01-30 1996-08-09 Nec Corp 半導体集積回路
US5557243A (en) * 1995-04-19 1996-09-17 Lg Semicon Co., Ltd. Oscillation circuit with power limiting controller

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1301591C (zh) * 2002-03-29 2007-02-21 株式会社东芝 电压控制振荡器
CN101025611B (zh) * 2006-02-16 2010-09-29 精工电子有限公司 电子时计
CN102621368A (zh) * 2011-01-28 2012-08-01 精工爱普生株式会社 振荡停止检测电路、半导体装置、钟表以及电子设备
CN103034276A (zh) * 2011-09-30 2013-04-10 精工电子有限公司 振荡装置
CN103034276B (zh) * 2011-09-30 2015-09-30 精工电子有限公司 振荡装置
CN103546049A (zh) * 2012-07-11 2014-01-29 英飞凌科技德累斯顿有限公司 具有整流电路的电路配置结构
CN103546049B (zh) * 2012-07-11 2016-08-10 英飞凌科技德累斯顿有限公司 具有整流电路的电路配置结构
US10224328B2 (en) 2012-07-11 2019-03-05 Infineon Technologies Dresden Gmbh Circuit arrangement having a first semiconductor switch and a second semiconductor switch
US10586796B2 (en) 2012-07-11 2020-03-10 Infineon Technologies Dresden GmbH & Co. KG Circuit arrangement having semiconductor switches
CN106093457A (zh) * 2016-08-12 2016-11-09 安徽容知日新科技股份有限公司 转速传感器
CN114138045A (zh) * 2022-01-29 2022-03-04 深圳英集芯科技股份有限公司 低功耗晶振起振电路、芯片及电子设备

Also Published As

Publication number Publication date
DE69836392D1 (de) 2006-12-21
US6097257A (en) 2000-08-01
EP0905877A1 (en) 1999-03-31
HK1020399A1 (en) 2000-04-14
DE69820825D1 (de) 2004-02-05
EP1378995B1 (en) 2006-11-08
EP1569061A1 (en) 2005-08-31
DE69820825T2 (de) 2004-10-07
DE69836392T2 (de) 2007-10-11
CN1183658C (zh) 2005-01-05
EP0905877A4 (en) 2000-04-12
EP0905877B1 (en) 2004-01-02
WO1998032218A1 (fr) 1998-07-23
EP1378995A3 (en) 2004-09-22
EP1378995A2 (en) 2004-01-07

Similar Documents

Publication Publication Date Title
CN1183658C (zh) 振荡电路、电子电路、半导体装置、电子装置和电子表
CN1232986C (zh) 内部电压电平控制电路和半导体存储装置以及其控制方法
CN1252914C (zh) 差动电路、放大电路及使用它们的显示装置
CN1130775C (zh) 中间电压发生电路及含有该电路的非易失半导体存储器
CN1132075C (zh) 电子仪器和电子仪器的控制方法
CN1311618C (zh) 开关电源装置
CN1277351C (zh) D类放大器
CN1192474C (zh) 供电装置、供电方法、携带式电子机器和电子表
CN1260889C (zh) 低消耗电流的驱动电路
CN1200510C (zh) 反馈型放大电路及驱动电路
CN1159846C (zh) 输出控制装置
CN1976229A (zh) 半导体集成电路及泄漏电流降低方法
CN1925058A (zh) 半导体装置
CN1299975A (zh) 电压检测设备,电池残余电压检测设备,电压检测方法,电池残余电压电压检测方法,电子表和电子设备
CN1671031A (zh) 升压电路、半导体装置以及电子设备
CN1790912A (zh) 半导体集成电路装置
CN1568569A (zh) 电压检测电路和使用它的内部电压发生电路
CN1184546C (zh) 电子电路、半导体装置、电子装置及钟表
CN1629760A (zh) 使输出电压稳定化的电流放大电路和具备其的液晶显示装置
CN1835366A (zh) 开关转换器
CN1551236A (zh) 电压发生电路
CN1311619C (zh) 计时装置和计时装置的控制方法
CN100352059C (zh) 半导体集成电路装置
CN1267879C (zh) 显示装置
CN100345363C (zh) 功率变换器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050105

Termination date: 20130122