CN1219774A - 具有选择性生长接触焊盘的半导体器件 - Google Patents

具有选择性生长接触焊盘的半导体器件 Download PDF

Info

Publication number
CN1219774A
CN1219774A CN98125892A CN98125892A CN1219774A CN 1219774 A CN1219774 A CN 1219774A CN 98125892 A CN98125892 A CN 98125892A CN 98125892 A CN98125892 A CN 98125892A CN 1219774 A CN1219774 A CN 1219774A
Authority
CN
China
Prior art keywords
diffusion layer
semiconductor device
word line
gate electrode
element isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98125892A
Other languages
English (en)
Inventor
古贺洋贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1219774A publication Critical patent/CN1219774A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Element Separation (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体器件,具有利用各向异性硅选择性生长技术生长的接触焊盘,包括与扩散层交叉的第一字线,扩散层形成在衬底上并且被元件隔离区以直角包围,第二字线平行于形成在扩散层圆角部上的第一字线,扩散层的区域被第一和第二字线矩形分隔。从而实现从扩散层的区域各向异性生长硅选择性外延,避免因圆角部引起的各向同性生长劣化。

Description

具有选择性生长接触焊盘的半导体器件
本发明涉及半导体器件，尤其是涉及具有自对准的接触焊盘的半导体器件。
通常，如果通过减小半导体器件的设计尺寸来提高半导体器件的集成度，则接触孔相对于下半导体层和下布线的对准配合公差将变得极为困难。
迄今为止，用于解决这种问题的使用选择性各向异性外延硅生长技术的形成接触焊盘的方法是已知的。使用选择性各向异性外延硅生长技术的上述形成方法例如公开于“用于千兆位DRAM的使用各向异性选择性外延硅的自对准的接触技术”，Hada等，IEDM Technical Digest,p.665,1995。
图1展示的布图中，扩散层1的角部2暴露在字线3之间。扩散层1的形状是矩形。扩散层1的长边和短边的结晶取向布置在<110>。在此情形，在扩散层18上选择地生长硅。例如，使用Si2H6气体和PH3气体，把Si2H6气体的流速设定为每分钟1cc，把硅衬底的温度设定为700℃，使硅选择地进行各向异性外延生长。
但是如果扩散层1的角部2是圆形的，则角部2的结晶取向不在<110>。结果，不能发生理想的各向异性生长，并且会发生各向同性生长。
图2是沿线Ⅱ-Ⅱ截取的剖面图，图2展示了如果硅外延生长是各向同性生长，则存在横向生长的外延硅8生长在元件隔离区5上并且产生相互接触导致短路的问题。
此外，如图3所示，可能产生结晶取向不是[100]的晶面(小平面)。如果产生这种小平面，如图3所示，则存在生长过程中第一小平面19的上部和第二小平面20的上部连接，从而阻碍进一步垂直外延生长的问题。
本发明的目的在于提供一种半导体器件，其中当在存储单元晶体管的源区和漏区上进行选择性的硅的各向异性外延生长时，可以避免各向同性生长。
本发明的另一目的在于提供一种半导体器件，其中当在存储单元晶体管的源区和漏区上进行选择性的硅的各向异性外延生长时，不会产生结晶取向不是[100]的晶面。
本发明的又一目的在于提供一种半导体器件，其中用字线覆盖扩散层的圆角，以便可从扩散层生长源或漏的接触焊盘。
图1是传统的动态随机存取存储器的存储单元阵列的平面图。
图2是沿图1的线Ⅱ-Ⅱ截取的剖面图。
图3展示了结晶取向不是[100]的晶面(小平面)的发生。
图4是作为本发明半导体器件的实施例的动态随机存取存储器的存储单元阵列的平面图。
图5是沿图4的线Ⅴ-Ⅴ的剖面图。
图6是说明各向异性生长的示意图。
图7是说明各向同性生长的示意图。
图8是当硅在存储单元中进行选择性各向异性外延生长时，沿图4的线Ⅷ-Ⅷ截取的剖面图。
图9是当硅在存储单元中进行选择性各向异性外延生长时，沿图4的线Ⅸ-Ⅸ截取的剖面图。
图10是用于制造本发明的半导体器件的实施例的工艺说明图。
图11是用于制造本发明的半导体器件的实施例的工艺说明图。
图12是用于制造本发明的半导体器件的实施例的工艺说明图。
图13是用于制造本发明的半导体器件的实施例的工艺说明图。
图14是本发明的半导体器件的另一实施例中的存储单元的平面图。
图15是沿图14的线ⅩⅤ-ⅩⅤ截取的剖面图。
图16是沿图4的线ⅩⅥ-ⅩⅥ截取的剖面图。
以下将参考附图说明本发明。
图4是本发明的存储单元阵列的平面图。该图所示实施例是用做半导体器件的动态随机存取存储器。图5是沿图4的线Ⅴ-Ⅴ截取的剖面图。
再次参见图5，在硅衬底9上形成元件隔离区5。晶体管形成于其上的扩散层1被元件隔离区5所分隔。在扩散层1和元件隔离区5上设置也用做晶体管的栅电极的字线3。而且，在字线3的上表面和侧表面上形成绝缘膜6。扩散层图形的全部角部2布置在字线3之下。
在这种布置中，扩散层1的暴露部位被扩散层和元件隔离区之间的延伸于扩散层的取向<110>的一对边界线所成型，具有延伸于取向<110>的字线各侧表面。扩散层的暴露部位的形状是具有在<110>方向延续的四个侧边的矩形。
因此，仅在字线之间的扩散层的暴露区上选择性地进行硅的各向异性外延生长，从而抑制各向同性生长和结晶取向不是[100]的晶面。
以下将参考图6和7进行更具体的说明。图6和7从概念上展示了选择性外延硅生长。图6展示了各向异性生长，图7展示了其各向同性生长。
如图6所示，在进行理想的选择性各向异性外延硅生长时，在矩形扩散层7上仅在垂直方向生长硅。硅不横向生长在延伸于结晶取向<110>方向的四个侧边上。
另一方面，如图7所示，在进行选择性各向同性外延硅生长时，在矩形扩散层7上垂直生长的硅量等于在周围元件隔离区上横向生长的硅量。
如果通过在存储单元的扩散层上选择性地外延生长硅而形成硅焊盘，则需要保持高度的各向异性，以便防止相邻硅焊盘形成接触，导致其间短路。
图8和9是在存储单元中选择性地进行硅各向异性外延生长的剖面图。图8是沿图4的线Ⅷ-Ⅷ截取的剖面图，图9是沿图4的线Ⅸ-Ⅸ截取的剖面图。外延硅8用做扩散层1的源或漏的接触焊盘。如上所述，在图4所示存储单元阵列中，扩散层的角部布置在字线之下。结果，当在存储单元中选择性地进行硅的各向异性生长时，显著地改善了对在沿元件隔离区5的方向或者在横向方向生长的外延硅的抑制效果。
参见图10-12，以下将说明本发明的存储单元的制造。
首先，采用通常的湿法氧化法在硅衬底9表面上形成第一氧化硅膜10，其厚度范围在5-30nm之间，最好大约是20nm(图10)。
接着，采用化学汽相淀积(以下称为CVD)在第一氧化硅膜10上形成氮化硅膜11，其厚度范围在150-350nm之间，最好大约是250nm(图10)。
接着，在将要采用公知的光刻法在氮化硅膜11上形成扩散层的位置，淀积光刻胶12作为剩余。之后，采用各向异性干法腐蚀，以光刻胶12作为掩模对氮化硅膜11和第一氧化硅膜10依次进行腐蚀(图10)。
接着，如图11所示，通过氧等离子体灰化或者使用有机溶剂的方法去除光刻胶12之后，通过利用通常的湿法氧化法对暴露的硅衬底进行氧化，形成厚度范围在200-400nm之间、最好约300nm厚的元件隔离区5。此时，由于氮化硅膜11作为抵抗氧化的掩模存在于待形成扩散层的位置，所以在此部分的硅衬底的表面未被氧化。
而且，采用被加热到例如100-150℃范围的温度的磷酸溶液去除氮化硅膜11。利用氢氟酸溶液去除第一氧化硅膜10。采用湿法氧化法通过对10-15nm范围的扩散层1表面进行氧化，形成栅氧化膜13(图11)。
接着，利用CVD形成其中掺杂有大量磷的多晶硅14，厚度范围在100-250nm，最好约是200nm厚，随后利用CVD形成第二氧化硅膜15，厚度范围在100-200nm。(图11)。
接着，淀积光刻胶16，作为在将要使用光刻法形成字线的位置的剩余(12)。之后，使用光刻胶16作为掩模通过各向异性干法腐蚀，对第二氧化硅膜15和多晶硅14依次进行腐蚀。利用腐蚀去除不必要的部分之后的多晶硅14用做字线3(图12)。
而且，通过氧等离子体灰化或者使用有机溶剂去除光刻胶16之后，利用CVD在其上形成氧化硅膜(图13)。要求把氧化硅膜的厚度设定为字线之间的空间不被完全填充的厚度。之后，利用各向异性干法腐蚀对整个膜进行深腐蚀，在每个字线的侧边上形成由氧化硅膜构成的衬层。由于字线上的衬层和第二氧化硅膜，所以字线3的侧表面和上表面被绝缘膜6覆盖(图13)。
再次参见图8，最后利用各向异性选择性生长技术，从扩散层的源或漏区生长外延硅8，以使源或漏接触焊盘。
如上所述，形成半导体器件，但是正如附图所示的实施例中，采用保证扩散层的全部角部均布置在字线之下的布图。通过如此形成扩散层1和字线3，圆形角部不暴露在字线之间。结果，如果仅在字线之间暴露的扩散层之上选择性地进行硅的各向异性外延生长，则可避免各向异性变劣、发生各向同性生长或者产生不是结晶取向[100]的晶面的缺陷。
在上述实施例中，字线3由多晶硅构成，但是，为了降低字线的电阻，也可以采用如下结构，其中多晶硅和硅化物材料例如硅化钨、硅化钛、或硅化钴等层叠。而且，为了降低电阻，可以获得如下结构，其中也可以层叠多晶硅和高熔点金属例如钨。
而且，在上述实施例中，通过硅的局部氧化(以下称为LOCOS)形成元件隔离区5；但是也可以通过浅沟槽隔离(以下称为STI)形成元件隔离区。
参见图14和15，以下将说明本发明的半导体器件的另一实施例。
以上，说明了其中扩散层具有矩形形状的存储单元阵列。但是，本发明也可以应用于其中扩散层的形状不是矩形、例如是中凸形状的存储单元。
如图14所示，扩散层的圆角部2暴露在中凸扩散层1的中央的字线3之间。通常，如果如上所述包含圆角部，则用于选择性地生长硅的各向异性变劣，导致横向生长，以致生长的外延硅进一步生长在元件隔离区5上，如图16所示(沿图14的线ⅩⅥ-ⅩⅥ截取的剖面图)。
但是，在附图所示的实施例中，中凸扩散层1的中央部分和相邻扩散层的中央部分之间的距离大于扩散层的端部和相邻扩散层的端部之间的距离。因此，即使发生横向生长，裕度也足够大，从而可以避免外延硅8与相邻的外延硅接触，否则将导致短路。如图15所示，这是沿图14的ⅩⅤ-ⅩⅤ线截取的剖面图，扩散层的端部和相邻扩散层的端部之间距离较小，仅有小的裕度。但是，由于在扩散层端部的圆角部2不被暴露，所以外延硅8呈现小的横向生长。
如上所述，由于本实施例中的存储单元布图中的扩散层是中凸的，所以可使其中接触孔与扩散层中央连接的面积，大于扩散层形状是简单矩形的情形。因此，提高了使接触孔与扩散层中央对准的裕度。
如上所述，根据本发明，由于形成字线之后将要暴露的扩散层的形状，是由限定扩散层的各侧边中在取向<110>的一对侧边所限定的矩形，并且字线和扩散层的角部布置在字线之下，所以可以获得以下效果，亦即当仅在暴露于字线之间的扩散层之上选择性也进行硅的各向异性外延生长时，可以避免因各向异性劣化导致的各向同性生长，而且不会产生结晶取向不是[100]的晶面。

Claims (19)

1．半导体器件，包括：
衬底；
形成在所述衬底上的元件隔离区；
形成在所述衬底上的扩散层，并且被所述元件隔离区所包围；
与所述扩散层交叉的第一栅电极；
形成在所述扩散层的端部上的第二栅电极，以便覆盖所述端部的角部；
从所述扩散层的暴露部分选择性地生长的源或漏接触焊盘，所述暴露部分搭接地位于所述第一栅电极和所述第二栅电极的中间。
2．根据权利要求1的器件，其中所述半导体器件是半导体存储器件，所述栅电极是字线。
3．根据权利要求1的器件，其中所述栅电极的顶部和侧边被绝缘膜覆盖。
4．根据权利要求1的器件，其中所述漏或源接触焊盘是各向异性选择性外延硅生长层。
5．根据权利要求1的器件，其中所述第一栅电极和所述第二栅电极，以所述元件隔离区和所述扩散层之间的边界线相互直角相接。
6．根据权利要求5的器件，其中所述边界线在结晶取向方向<110>延伸。
7．根据权利要求5的器件，其中所述第一栅电极和第二栅电极在结晶取向方向<110>延伸。
8．根据权利要求1的器件，其中所述扩散区的所述角部是圆角部。
9．根据权利要求1的器件，其中所述扩散层的所述暴露部分是矩形的。
10．半导体器件，包括：
多个扩散层，每个均形成在衬底上并且被元件隔离区所包围；
多个栅电极，每个均与所述多个扩散层中的至少一个交叉，与所述多个扩散层中的另一个的角部搭接；
多个接触焊盘，从所述多个扩散层的暴露部分选择性地生长，每个所述暴露部分位于所述多个栅电极中两个的中间。
11．根据权利要求10的器件，其中所述半导体器件是半导体存储器件，所述多个栅电极中的每个是字线。
12．根据权利要求10的器件，其中进一步包括位于所述接触焊盘和相邻栅电极中间的绝缘膜。
13．根据权利要求10的器件，其中所述多个接触焊盘中的每个是各向异性选择性外延硅生长层。
14．根据权利要求10的器件，其中多个栅线的边缘均与所述元件隔离区和所述另一扩散层之间的边界线相互直角相接。
15．根据权利要求14的器件，其中所述边界线在结晶取向方向<110>延伸。
16．根据权利要求14的器件，其中所述栅线的所述边缘在结晶取向方向<110>延伸。
17．根据权利要求10的器件，其中所述扩散区的所述角部是圆角部。
18．根据权利要求10的器件，其中所述暴露区之一通常是在第一端具有圆角部并且在第二端具有方角部的矩形。
19．根据权利要求10的器件，其中所述暴露区是具有方角部的矩形。
CN98125892A 1997-12-03 1998-12-03 具有选择性生长接触焊盘的半导体器件 Pending CN1219774A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP332531/97 1997-12-03
JP33253197A JP3292235B2 (ja) 1997-12-03 1997-12-03 半導体装置

Publications (1)

Publication Number Publication Date
CN1219774A true CN1219774A (zh) 1999-06-16

Family

ID=18255969

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98125892A Pending CN1219774A (zh) 1997-12-03 1998-12-03 具有选择性生长接触焊盘的半导体器件

Country Status (5)

Country Link
US (1) US6313494B1 (zh)
EP (1) EP0921573A3 (zh)
JP (1) JP3292235B2 (zh)
KR (1) KR100291813B1 (zh)
CN (1) CN1219774A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102245136B1 (ko) 2015-02-24 2021-04-28 삼성전자 주식회사 반도체 소자 형성 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS639964A (ja) 1986-06-30 1988-01-16 Nec Corp 半導体記憶素子製造法
JPH07120714B2 (ja) * 1989-05-23 1995-12-20 株式会社東芝 半導体記憶装置
JP3195785B2 (ja) * 1989-07-17 2001-08-06 株式会社東芝 半導体記憶装置およびその製造方法
JPH03272169A (ja) 1990-03-20 1991-12-03 Sony Corp 半導体記憶装置
US5231043A (en) 1991-08-21 1993-07-27 Sgs-Thomson Microelectronics, Inc. Contact alignment for integrated circuits
US5401681A (en) 1993-02-12 1995-03-28 Micron Technology, Inc. Method of forming a bit line over capacitor array of memory cells
JPH0774164A (ja) 1993-07-02 1995-03-17 Hitachi Ltd 半導体メモリ装置及びその製造方法
US5753555A (en) 1995-11-22 1998-05-19 Nec Corporation Method for forming semiconductor device
JP2964960B2 (ja) 1996-09-27 1999-10-18 日本電気株式会社 半導体装置およびその製造方法
JPH10125865A (ja) 1996-10-15 1998-05-15 Fujitsu Ltd 半導体装置、半導体記憶装置、およびその製造方法
JP2862129B2 (ja) * 1996-11-21 1999-02-24 日本電気株式会社 半導体装置の製造方法
JP3914618B2 (ja) 1997-09-24 2007-05-16 エルピーダメモリ株式会社 半導体集積回路装置

Also Published As

Publication number Publication date
KR19990062731A (ko) 1999-07-26
EP0921573A2 (en) 1999-06-09
JPH11168191A (ja) 1999-06-22
JP3292235B2 (ja) 2002-06-17
US6313494B1 (en) 2001-11-06
KR100291813B1 (ko) 2002-01-12
EP0921573A3 (en) 2002-10-09

Similar Documents

Publication Publication Date Title
CN1035141C (zh) 半导体存储器的制造方法
CN1252729C (zh) Dram单元装置及其制造方法
KR900001225B1 (ko) 반도체기억장치와 그 제조방법
US6753565B1 (en) Container capacitor array having a common top capacitor plate
JP2827728B2 (ja) 半導体記憶装置およびその製造方法
CN1206721C (zh) 动态随机存取存储器
CN1157763C (zh) 在半导体器件中形成自对准接触的方法
US7439559B2 (en) SOI device with different crystallographic orientations
CN1877813A (zh) 半导体器件的制造方法
CN1513208A (zh) 具铅直mos晶体管之dram胞元排列及其制造方法
CN1967842A (zh) 使用接触型氮化物镶嵌掩模的局部镶嵌FinFET的制造
US20110198679A1 (en) Semiconductor device with vertical transistor
CN1458693A (zh) 半导体存储器件及其制造方法
US20230282249A1 (en) Semiconductor device
CN1507034A (zh) 用于制造具有在位线方向延伸的接触体的半导体器件的方法
CN1140927C (zh) 存储单元的制法
CN1126178C (zh) 静态随机存取存储器光电管结构及其制造方法
US20230200057A1 (en) Semiconductor memory device
CN1137518C (zh) 半导体存储器件及其制造方法
CN1219774A (zh) 具有选择性生长接触焊盘的半导体器件
US8394697B2 (en) Methods of forming capacitors for semiconductor memory devices
CN1286163C (zh) 半导体存储器件及其制造方法
CN1144291C (zh) 半导体集成电路器件以及制造该器件的方法
US6599797B1 (en) SOI DRAM without floating body effect
CN1277307C (zh) 具有垂直型晶体管与沟槽电容器的存储器装置的制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030403

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030403

Address after: Kawasaki, Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication