CN1212665C - 具有电极的电子器件及其制备 - Google Patents
具有电极的电子器件及其制备 Download PDFInfo
- Publication number
- CN1212665C CN1212665C CNB021083045A CN02108304A CN1212665C CN 1212665 C CN1212665 C CN 1212665C CN B021083045 A CNB021083045 A CN B021083045A CN 02108304 A CN02108304 A CN 02108304A CN 1212665 C CN1212665 C CN 1212665C
- Authority
- CN
- China
- Prior art keywords
- layer
- electronic device
- orientation
- reo
- mgo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title abstract 3
- 238000002360 preparation method Methods 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 230000004888 barrier function Effects 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 229910004121 SrRuO Inorganic materials 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 125000003253 isopropoxy group Chemical group [H]C([H])([H])C([H])(O*)C([H])([H])[H] 0.000 claims description 3
- 239000004615 ingredient Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 33
- AYTZYRNVVBRPNW-UHFFFAOYSA-N C(CC)CC([CH2-])=O Chemical class C(CC)CC([CH2-])=O AYTZYRNVVBRPNW-UHFFFAOYSA-N 0.000 claims 2
- 239000011229 interlayer Substances 0.000 claims 2
- 150000001875 compounds Chemical class 0.000 claims 1
- 238000003475 lamination Methods 0.000 claims 1
- 230000010287 polarization Effects 0.000 abstract description 14
- 229910002785 ReO3 Inorganic materials 0.000 abstract 3
- YSZJKUDBYALHQE-UHFFFAOYSA-N rhenium trioxide Chemical compound O=[Re](=O)=O YSZJKUDBYALHQE-UHFFFAOYSA-N 0.000 abstract 3
- 239000007789 gas Substances 0.000 description 19
- 239000000463 material Substances 0.000 description 18
- 239000000243 solution Substances 0.000 description 17
- 239000007788 liquid Substances 0.000 description 16
- 239000002994 raw material Substances 0.000 description 15
- 238000000151 deposition Methods 0.000 description 14
- WYURNTSHIVDZCO-UHFFFAOYSA-N Tetrahydrofuran Chemical compound C1CCOC1 WYURNTSHIVDZCO-UHFFFAOYSA-N 0.000 description 12
- 230000008021 deposition Effects 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 239000006200 vaporizer Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 7
- 239000010408 film Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000000126 substance Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 238000003860 storage Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000009834 vaporization Methods 0.000 description 3
- 230000008016 vaporization Effects 0.000 description 3
- 229910004356 Ti Raw Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000003595 mist Substances 0.000 description 2
- 125000002524 organometallic group Chemical group 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 125000003774 valeryl group Chemical group O=C([*])C([H])([H])C([H])([H])C([H])([H])C([H])([H])[H] 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- 229910020684 PbZr Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000002146 bilateral effect Effects 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- -1 bismuth laminated bismuth Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 239000002305 electric material Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000011550 stock solution Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Ceramic Capacitors (AREA)
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
Abstract
一种电子器件的制备方法，包括下述步骤：(a)制备(001)取向的ReO3层；以及(b)在ReO3层上形成具有钙钛矿结构的(001)取向的氧化物铁电层。优选地，步骤(a)包括下述步骤：(a-1)制备(001)取向的MgO层；以及(a-2)在MgO层上形成(001)取向的ReO3层。提供了一种能够获得具有高极化程度的铁电层的电子器件及其制备方法。
Description
与相关申请的相互引用
本发明基于2001年10月26日提出的日本专利申请2001-329688，并且要求该专利申请的优选权，在此引入该申请的全部内容作为参考。
发明领域
本发明涉及一种具有铁电层的电子器件及其制备方法，更具体地，涉及一种包括具有结晶取向的铁电层的电子器件及其制备方法。
相关技术描述
其中一个存储单元包括一个晶体管和一个电容器的半导体存储器现已广为人知。动态随机存取存储器(DRAM)的电容器具有一个由仲电材料制成的电容器介电层。即使晶体管关闭时仍会发生电荷漏损，结果电容器中贮存的电荷逐渐减少。因此，当加在存储单元上的电压去除时，其中贮存的信息或减少并且很快消失。
甚至在切断电源后也能够保留其中存储的信息的存储器称为非易失存储器。作为一种非易失存储器，一种一个晶体管/一个电容器型存储器已为人所知，该存储器的电容器介电层由铁电材料制成，故称为铁电随机存取存储器(FeRAM)。
FeRAM利用铁电材料的残留极化作为其中存储的信息。FeRAM控制施加在铁电电容器的一对电极间的电压极性，从而控制残留极化的方向。假设一个极化方向是“1”而另一个为“0”，则能够存储二进位信息。由于即使在施加电压去除之后残留极化也能在铁电电容器中保持，因此能够实现非易失存储。在非易失存储器中，信息能够重新写入足够多的次数，即，1010-1012次，非易失存储器也具有达几十个纳秒的重新写入速度，而且还具有高速可操作性。
作为铁电材料，已知的有具有钙钛矿结构的铅基氧化物铁电材料和具有铋层状结构的铋基氧化物铁电材料，典型的铅基铁电材料的实例有PbZrxTi1-XO3(PZT)，PbyLa1-yZrxTi1-xO3(PLZT)等。铋基氧化物铁电材料的典型实例是SrBi2Ta2O9(BST)。
铁电电容器具有较高的电荷保持能力，因为铁电材料的极化程度更大，而且能够在电容量较小时保持电势。尤其是，FeRAM能够以高集成度进行制造。另外，由于铁电材料的极化程度更大，因此，即使在低的读出电压下，也能够更清晰地区分极化方向，从而能够在低电压下驱动铁电存储器。
为了增加铁电材料的极化量，对铁电晶体的取向进行均匀排列很有效。例如，在1991年的第70卷，第1期的“Journal of Appliedphysics”的第382-388页介绍了一种获得(111)取向的铁电薄膜的技术，其中，由金属如铂(Pt)和铱(Ir)构成的金属薄膜在500℃下沉积，以获得(111)取向的金属薄膜，而且，在室温下将铁电薄膜如PZT沉积在所述金属上，之后，将沉积的铁电薄膜加热至650-700℃。然而，FeRAM的制备过程允许的最高温度通常为620℃。
铁电材料例如具有正方简单钙钛矿结构的PZT的极化轴沿C轴<001>。因此，当铁电层大致沿(001)面取向(此后，称作(001)取向)时，极化量最大。当铁电层为(111)取向时，在<001>方向产生的极化分量仅仅为<111>方向的1/1.73，其中<111>方向为铁电层的厚度方向。虽然能够通过对准取向来提高极化程度，但不可能使极化程度增至最大。
发明简述
本发明的一个目的是提供一种能够获得具有大极化量的铁电层的电子器件及其制备方法。
本发明的另一目的是提供一种具有(001)取向的铁电层的电子器件及其制备方法。
本发明的又一个目的是提供一种包括以ReO3层作为至少一个电极的铁电电容器的电子器件及其制备方法。
根据本发明的一个方面，提供了一种电子器件，其包括：一个具有(001)取向的ReO3层；以及一个具有钙钛矿结构的氧化物铁电层，所述氧化物铁电层在ReO3层上形成并且具有(001)取向。
根据本发明的另一方面，提供了一种电子器件的制备方法，其包括下述步骤：制备具有(001)取向的ReO3层；在ReO3层上形成具有钙钛矿结构的氧化物铁电层，所述氧化物铁电层具有(001)取向。
优选使用(001)取向的MgO层作为ReO3层的下伏层，
可以使(001)取向的ReO3层与具有钙钛矿结构的(001)取向的氧化物铁电层实现晶格匹配，这样，能够在(001)取向的ReO3层上形成具有钙钛矿结构的(001)取向的氧化物铁电层。
MgO层可以很容易地呈(001)取向，可以使(001)取向的MgO层与(001)取向的ReO3层晶格匹配。因此，能够在(001)取向的MgO层上顺序形成(001)取向的ReO3层和具有钙钛矿结构的(001)取向的氧化物铁电层。
此处使用的术语“ReO3”包括例如为了控制晶格常数而添加的除Re之外的金属的ReO3。
采用上述方式，可以形成能够获得更大程度的极化的铁电电容器。
附图简述
图1A是电子器件的横截面示意图；图1B是展示有机金属化学气相沉积(MOCVD)装置构成的流程示意图；图1C是展示电子器件采用堆垛结构时其上电极的横截面示意图；图1D是采用单晶MgO层的电子器件的横截面示意图，以上所有各图用来说明本发明的实施方案。
图2A和2B是化学式Mg(DPM)2和i-PrO的结构示意图。
图3A和3B是具有根本发明的实施方案的铁电电容器的电子器件构成实例的横截示意图。
优选实施方案描述
下面，将参考附图对本发明的实施方案时行描述。
图1A示出了根据本发明的一个基本实施方案的铁电电容器的结构。硅氧化物层11在Si衬底10上形成。硅氧化物层11可以通过硅的热氧化、化学气相沉积(CVD)等方法形成。硅氧化物层11也可以采用其它方法形成。硅氧化物层11具有非晶相。(001)取向的MgO层12在硅氧化物层11上形成，(001)取向的ReO3层在所述MgO层12上形成，而(001)取向的PZT层14则在所述ReO3层13上形成。
(001)取向的MgO层12，位于所述MgO层12上的(001)取向的ReO3层13，以及位于所述ReO3层13之上的(001)取向的PZT层14均可以通过使用有机金属(Mo)材料的有机金属化学气相沉积(MOCVD)法进行沉积，其中所述PZT层14是一种具有钙钛矿结构的铁电层。
图1B是采用MOCVD法进行膜的沉积的装置结构示意图。液体容器21-1盛有用于沉积的有机金属材料溶液。从与溶液上方的空间相通的管道将加压的He气送入液体容器21-1中，从而能够将溶液供入深深插入溶液中的另一个管道22-1中。所供入的溶液的流速采用质量流量控制器(MCF)24-1进行控制，而且，所述溶液通过管道25-1送入汽化器27-1中。
载体气体管道26与汽化器27-1相连。与载体气体N2一起送入汽化器27-1的液体原料溶液被汽化器27-1汽化并且送入管道28-1。
液体容器21-2，管道22-2，质量流量控制器24-2，管道25-2，汽化器27-2和管道28-2的结构分别与前述的液体容器21-1，管道22-1，质量流量控制器24-1，管道25-1，汽化器27-1和管道28-1相似，而且，可提供的类似的原料供应系统的数目是任意的。
汽化器27-1可以与其它具有与液体容器21-1，管道22-1，质量流量控制器24-1和管道25-1类似结构的液体原料供应系统相连。其它汽化器也可以具有任意数目的液体原料供应系统。
反应室30中存在原料管道如气体管道29和液体原料管道28-1，28-2，…，并且能够从莲蓬头喷射器32中提供原料气体。能够控制温度的基座34处于反应室30的下部，例如由带有硅氧化物层的硅衬底构成的衬底35位于基座34上。
在上述描述中，示出的实施例存在多个原料供应系统，然而，也可以使用单个系统，此外，所示出的实施例中存在单个反应室，然而，也可以存在多个反应室。
至于液体容器中盛放的有机金属材料，例如可以使用通过在四氢呋喃(THF)中溶解Mg(DPM)2(其中，DPM是二新戊酰基甲烷化物(dipivaloilmethanate))获得的溶液作为一种Mg原料。
图2A是展示Mg(DPM)2化学结构的化学式。二新戊酰基甲烷化物(DPM)与Mg原子的每侧键合。DPM是一价的，而且，n片DPM能够与一个n价原子键合。
作为Re材料，可以使用将Re(DPM)2溶解在THF中形成的溶液。Re(DPM)2的化学式与通过用Re替代图2A中的化学式中的Mg获得的化学式相同。
至于Pb材料，可以使用将Pb(DPM)2溶解在THF中形成的溶液，Pb(DPM)2的结构与通过用Pb替代图2A中的结构中的Mg获得结构相同。
至于Zr原料，可以使用将Zr(DPM)4溶解在THF中获得的溶液，Zr(DPM)4的结构中，一个Zr原子周围有四个DPM与之键合。
至于Ti原料，可以使用将Ti(i-PrO)2(DPM)2(其中，i-PrO是异丙氧基)溶解在THF中获得的溶液。Ti(i-PrO)2(DPM)2的结构与通过用Ti替代图2结构中的Mg并且将图2B所示的两个异丙氧基与Ti键合获得的结构相同。注意：金属有机(MO)材料不限于所述这些实例。
为了沉积如图1A所示的MgO层，将加压的氦(He)气送入盛放有通过将Mg(DPM)2溶解在THF中获得的溶液的液体容器21中，并且，使所述溶液通过加热至260℃的汽化器27，汽化并且被载体气体N2携带。
采用N2作为载体气体，将Mg原料通过管道28送至莲蓬头32，并且与来自于管道29的O2气体一起送至衬底35上的硅氧化物膜。将硅氧化物膜加热至560℃，使所提供的金属有机气体分解，所述的分解气体与氧结合，结果，沉积形成(001)取向的MgO层。将所述(001)取向的MgO层的厚度例如设定为50-100nm。
沉积温度不仅限于560℃，优选地，实施沉积的衬底温度为620℃或更低，因此，沉积步骤能够与FeRAM器件的其它制备步骤协调。
下面，介绍在(001)取向的MgO层上沉积ReO3层13。为了沉积ReO3层13，使用盛放在液体容器21中的通过将Re(DPM)2溶解在THF中获得的液体原料，并且，采用与前述方法相同的方式，将为载体所携带的所述金属有机原料送至喷射器32。而且，同时将O2气，O2气和N2气的混合气体等送至喷射器32。
借助基座34将其上形成有(001)取向的MgO层12的衬底35保持在560℃。将原料气供至保持在560℃的(001)取向的MgO层上，从而沉积形成(001)取向的ReO3层13。将(001)取向的ReO3层13的厚度例如设定为20-50nm。
在沉积(001)取向的ReO3层13之后，在其上沉积PZT层14。对于PZT而言，采用通过将Pb(DPM)2溶解在THF中获得的溶液作为Pb原料；采用通过将Zr(DPM)4溶解在THF中获得的溶液作为Zr原料；采用通过将Ti-(i-PrO)2(DPM)2溶解在THF中获得的溶液作为Ti原料。将加压的氦气送至装有所述这些液体原料的三个液体容器，并且，通过一个或三个汽化器将所述液体原料汽化并送至喷射器32。
将衬底温度保持在560℃，并且，将Pb(DPM)2气体，Zr(DPM)4气体，Ti(i-PrO)2(DPM)2气体以及氧气同时吹送至衬底上，从而在(001)取向的ReO3层13上沉积形成Pb(Zr，Ti)O3(PZT)层14。沉积的PZT层14也具有(001)取向，将(001)取向的PZT层14的厚度例如设定为80-150nm。
如上所述，采用MOCVD法将MgO层沉积在非晶硅氧化物层11上获得(001)取向的MgO层12。在所述(001)取向的MgO层12上能够沉积ReO3层13，该ReO3层根据下伏层，即MgO层12的取向也具有(001)取向。而且，在所述(001)取向的ReO3层13上，能够沉积PZT层14，该PZT层与下伏层，即MgO层12和ReO3层13的取向一致，也具有(001)取向。
上电极15在PZT层14上形成，上电极15不要求具有(001)取向，而且可以由迄今公知的电极材料制成。例如，采用MOCVD法沉积IrO2层。在这种情况下，采用通过将Ir(DPM)3溶解在THF中获得的溶液作为Ir原料。汽化原材料的方法与前述方法类似。衬底温度保持在560℃，并且，同时将Ir(DPM)3气体和氧气吹至衬底上，从而能够在PZT层14上沉积由IrO2构成的上层电极15，也称为IrO2层。将IrO2层15的厚度例如设定为100-150nm。
已对由IrO2层构成的上电极15的形成进行了介绍；但是，所述上电极可以使用各种材料而不必考虑铁电层的取向。
如图1C所示，对于所述上电极，可以使用通过堆叠IrO2层15-1和SrRuO3层15-2获得的堆垛层15。也可以使用除MOCVD之外的沉积方法。
例如，可以通过使用IrO2靶的溅射法沉积IrO2层15-1，在这种情况下，衬底保持在室温，靶材通过在3×10-4乇的真空度下使用工作气体Ar进行溅射，从而沉积形成IrO2层15-1。将IrO2层15-1的厚度例如设定为100-150nm。
在IrO2层15-1上沉积形成的SrRuO3层15-2也可以通过溅射法进行沉积。采用SrRuO3作为靶材，衬底保持在室温，真空度设定为3×10-4乇，采用Ar作为工作气体。在上述条件下，对靶材进行溅射，从而沉积形成SrRuO3层15-2。将SrRuO3层15-2的厚度例如设定为10-30nm。
已经对上述采用PZT作为铁电材料的情形进行了介绍；但是，具有钙钛矿结构的其它氧化物铁电材料也可以使用，例如，可以使用PbyLa1-yZrxTi1-xO3(PLZT)，Pb1-a-b-cLaaSrbCacZr1-xTixO3(PLSCZT)等。
此外，已经对仅仅使用O2气体作为一类气体的情形进行了介绍；但是，也可以使用O2与其它气体的混合气体，例如，O2/N2，O2/Ar，O2/He和O2/N2O。
添加少量其它金属的ReO3在300°K的电阻率为10-6Ω·m量级。只要其电阻率为10-5Ω·m或更低，则可以有效利用金属层作为电极。因此，添加其它金属(金属杂质)的ReO3可以有效用作铁电电容器的这种电极。
注意，MgO层沉积在非晶的硅氧化物层11上，结果形成(001)取向的MgO层12；然而，显而易见地，单晶MgO的(001)面可以用来替代所沉积的MgO层。
图1D示出的情形是：ReO3层13和具有钙钛矿结构的铁电层14在具有(001)面的单晶MgO层12上按此顺序外延生长，之后，在铁电层14上形成上层电极15。
此外，可以通过采用其它原料的CVD技术替代采用金属有机(MO)原料的CVD技术来沉积(001)取向的MgO层12，ReO3层13和铁电层14。类似地，可以通过溅射沉积上述(001)取向的薄层。
铁电层14具有(001)取向，因此，能够使由施加电压引起的极化处于和电极表面垂直。因此，能够最有效地利用铁电层的极化。
图3A和3B示出了电子器件的构成实例，其中，每个器件均使用上述的铁电电容器。
图3A示出的是电极从铁电电容器的上、下表面取出的实例。元件隔离区40通过浅沟槽隔离(STI)法在硅衬底10表面上形成。两个MOS晶体管形成在由元件隔离区40确定的有源区中。该两个MOS晶体管具有一个源/漏区46作为公共区，其它位于其两侧的源/漏区45分别与铁电电容器相连。
在位于源/漏区之间的通道区上设置有一个由栅绝缘膜41，多晶栅电极42和硅化物栅电极43构成的绝缘栅电极。侧衬垫44形成于绝缘栅电极的侧壁上。由硅氧化物等构成的非晶绝缘层11在形成半导体器件的表面上生成。另外，(001)取向的MgO层12在非晶绝缘层11的一个表面上形成。
为了形成每一双侧源/漏区45的引出电极，形成穿过MgO层12和非晶绝缘层11的接触孔。由例如阻挡金属48和钨(W)插头(plug)49构成的引出插头形成于接触孔内。然后，采用例如化学机械抛光(CMP)将MgO层12上不必要的电极层去除。接下来，在MgO层12上形成由下层的ReO3层13，具有钙钛矿结构14的铁电层14和上层电极15构成的铁电电容器。
MgO层12具有(001)取向，因此能够形成(001)取向的下层ReO3层13和具有钙钛矿结构的(001)取向的铁电层14。
在形成铁电电容器之后，沉积一个由硅氧化物等形成的绝缘层50，以将电容器表面覆盖。另外，穿过绝缘层50加工成接触孔，并且，然后，将阻挡金属层51和由W等制成的金属导电层52埋入接触孔内，从而制成引出电极。在制成引出电极之后，去除绝缘层50上不必要的电极层，并且形成上部线路54和55。上部线路54和55的表面覆盖有绝缘层60。
图3B示出的是两个电极从铁电电容器上表面取出的结构示意。由通过硅的局部氧化(LOCOS)获得的硅氧化物构成的元件绝缘区40在硅衬底10的表面上形成。一个MOS晶体管形成在由元件绝缘区40确定的有源区。
在通道区上设置有一个由栅绝缘膜41，多晶栅电极42和多晶硅化物栅电极43构成的绝缘栅电极。侧边衬垫44形成于所述绝缘栅电极侧壁上。通过离子注入等在栅电极的两侧形成源/漏区45和46。
形成由硅氧化物等形成的非晶绝缘层48以覆盖所述MOS晶体管。形成导出源/漏区45和46的插头49。在插头49穿过其中的非晶绝缘层48的一个表面上形成例如非晶的硅氮化物层59，从而形成氧的屏蔽层。
在所述非晶硅氮化物层59上形成(001)取向的MgO层12。可以想像，只要其下伏层是非晶的，就能够沉积形成(001)取向的MgO层12。在(001)取向的MgO层12上，形成由(001)取向的ReO3层13、具有钙钛矿结构的(001)取向的铁电层14和上层电极15构成的铁电电容器。将下层ReO3电极13沿着与绘制图表垂直的方向引出。形成由硅的氧化物等形成的绝缘层18以覆盖铁电电容器。
通过蚀刻将绝缘层18，MgO层12和硅的氮化物层59的要求部分去除，形成接触孔。然后，通过局部线路19将暴露在接触孔中的插头49与上部电极15相连接。进一步形成绝缘层50以覆盖局部线路19。穿过绝缘层50形成一个使插头49暴露在另一源/漏区46的开孔。形成另一个线路55，将开孔填充。
上述分别在图3A和3B中示出的关于铁电电容器和晶体管的结构只是示例，没有限制性的意思。各种替代和变换均可以使用。可以采用其它公知的技术形成多层布线结构。如前述，可以制备具有铁电电容器的电子器件，例如，半导体集成电路器件。
虽然通过实施方案对本发明进行了描述，但本发明并不受此所限。对于本领域的专业人员显而易见的是，各种修正方案，改进方案及其组合都可以采用。
Claims (20)
1.一种电子器件，包括：
具有(001)取向表面的下伏物；
形成在所述下伏物并具有(001)取向的ReO3层；以及
具有钙钛矿结构的氧化物铁电层，所述氧化物铁电层形成在所述ReO3层上并且具有(001)取向。
2.根据权利要求1的电子器件，其中所述下伏物包括具有(001)取向的MgO层，其中，所述ReO3层形成在所述MgO层上。
3.根据权利要求2的电子器件，其中所述下伏物包括非晶层，其中，所述MgO层形成在所述非晶层上。
4.根据权利要求3的电子器件，还包括：在所述氧化物铁电层上形成的上部电极。
5.根据权利要求4的电子器件，其中：所述非晶层由绝缘层构成，所形成的绝缘层覆盖在形成于半导体衬底上的半导体元件上，以及
提供一个导电插头以导电连接所述半导体元件，所述导电插头穿过所述绝缘层。
6.根据权利要求5的电子器件，其中，所述ReO3层在所述绝缘层上形成并且位于所述导电插头上方。
7.根据权利要求5的电子器件，还包括：
覆盖所述上部电极的层间绝缘层；
深入所述层间绝缘层并且暴露所述导电插头和所述上部电极的多个小孔；以及
通过所述小孔连接所述导电插头和所述上部电极的局部线路。
8.根据权利要求2的电子器件，其中，所述MgO层是具有(001)面的单晶MgO层。
9.根据权利要求1的电子器件，其中，所述ReO3层添加有除Re之外的金属。
10.根据权利要求4的电子器件，其中，所述上部电极由IrO2层形成，或者由IrO2层和SrRuO3层的叠层形成。
11.一种电子器件的制备方法，其包括下述步骤：
(x)提供具有(001)取向表面的下伏物；
(a)在所述(001)取向表面上形成具有(001)取向的ReO3层；以及
(b)在所述ReO3层上形成具有钙钛矿结构和(001)取向的氧化物铁电层。
12.根据权利要求11的电子器件制备方法，其中，所述步骤(x)提供具有(001)取向的单晶MgO层，并且所述步骤(a)在所述单晶MgO层上沉积所述ReO3层。
13.根据权利要求11的电子器件制备方法，其中，所述步骤(x)包括步骤(x-1)制备具有(001)取向的MgO层；以及所述步骤(a)包括步骤(a-1)在所述MgO层上形成具有(001)取向的所述ReO3层。
14.根据权利要求13的电子器件制备方法，其中，所述步骤(x-1)包括下述步骤：
(x-1-1)制备一个非晶层；以及
(x-1-2)在所述非晶层上形成具有(001)取向的所述MgO层。
15.根据权利要求14的电子器件制备方法，其中，所述步骤(x-1-2)，(a-1)和(b)中至少之一采用金属有机化学气相沉积(MOCVD)进行。
16.根据权利要求15的电子器件制备方法，其中，所述步骤(x-1-2)，(a-1)和(b)全部采用MOCVD进行。
17.根据权利要求15的电子器件制备方法，其中，所述MOCVD在620℃或更低的衬底温度下进行。
18.根据权利要求15的电子器件制备方法，其中，所述MOCVD采用金属的二新戊酰基甲烷化物(DPM)化合物或者金属的异丙氧基(i-Pro)化合物作为金属有机原料。
19.根据权利要求14的电子器件制备方法，其中，所述步骤(x-1-2)，(a-1)和(b)中之至少一个采用溅射法进行。
20.根据权利要求11的电子器件制备方法，还包括下述步骤：(c)在所述氧化物铁电层上形成至少一个上部电极层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP329688/2001 | 2001-10-26 | ||
| JP2001329688A JP2003133531A (ja) | 2001-10-26 | 2001-10-26 | 電子装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1414636A CN1414636A (zh) | 2003-04-30 |
| CN1212665C true CN1212665C (zh) | 2005-07-27 |
Family
ID=19145544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021083045A Expired - Fee Related CN1212665C (zh) | 2001-10-26 | 2002-03-28 | 具有电极的电子器件及其制备 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US6744085B2 (zh) |
| EP (1) | EP1306889B1 (zh) |
| JP (1) | JP2003133531A (zh) |
| KR (1) | KR20030035761A (zh) |
| CN (1) | CN1212665C (zh) |
| DE (1) | DE60217610T2 (zh) |
| TW (1) | TW535179B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108369956A (zh) * | 2015-12-03 | 2018-08-03 | 美光科技公司 | 铁电电容器、铁电场效应晶体管及在形成包含导电材料与铁电材料的电子组件时使用的方法 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7494927B2 (en) | 2000-05-15 | 2009-02-24 | Asm International N.V. | Method of growing electrical conductors |
| JP2004356313A (ja) * | 2003-05-28 | 2004-12-16 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JP4313797B2 (ja) | 2003-06-06 | 2009-08-12 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| WO2005088745A1 (ja) | 2004-03-12 | 2005-09-22 | Japan Science And Technology Agency | 磁気抵抗素子及びその製造方法 |
| JP2006073648A (ja) | 2004-08-31 | 2006-03-16 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US7666773B2 (en) | 2005-03-15 | 2010-02-23 | Asm International N.V. | Selective deposition of noble metal thin films |
| US8025922B2 (en) | 2005-03-15 | 2011-09-27 | Asm International N.V. | Enhanced deposition of noble metals |
| KR100725081B1 (ko) * | 2005-06-14 | 2007-06-08 | 후지쯔 가부시끼가이샤 | 반도체 장치의 제조 방법 |
| US20070014919A1 (en) * | 2005-07-15 | 2007-01-18 | Jani Hamalainen | Atomic layer deposition of noble metal oxides |
| JP5211558B2 (ja) * | 2007-06-18 | 2013-06-12 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US20090087339A1 (en) * | 2007-09-28 | 2009-04-02 | Asm Japan K.K. | METHOD FOR FORMING RUTHENIUM COMPLEX FILM USING Beta-DIKETONE-COORDINATED RUTHENIUM PRECURSOR |
| JP4888418B2 (ja) * | 2008-02-29 | 2012-02-29 | ソニー株式会社 | 可変容量素子とその制御方法、電子デバイス及び通信モバイル機器 |
| WO2009122497A1 (ja) | 2008-03-31 | 2009-10-08 | 富士通マイクロエレクトロニクス株式会社 | 強誘電体メモリとその製造方法、及び強誘電体キャパシタの製造方法 |
| US8084104B2 (en) * | 2008-08-29 | 2011-12-27 | Asm Japan K.K. | Atomic composition controlled ruthenium alloy film formed by plasma-enhanced atomic layer deposition |
| US8133555B2 (en) | 2008-10-14 | 2012-03-13 | Asm Japan K.K. | Method for forming metal film by ALD using beta-diketone metal complex |
| US9379011B2 (en) | 2008-12-19 | 2016-06-28 | Asm International N.V. | Methods for depositing nickel films and for making nickel silicide and nickel germanide |
| US20110020546A1 (en) * | 2009-05-15 | 2011-01-27 | Asm International N.V. | Low Temperature ALD of Noble Metals |
| KR200458200Y1 (ko) * | 2010-04-06 | 2012-01-30 | 오길식 | 분해가 어려운 커버 유동식 엘이디 천정등 |
| CN102151526A (zh) * | 2010-07-23 | 2011-08-17 | 兰州理工大学 | 调控钙钛矿锰氧化物铁磁转变温度的方法 |
| US8871617B2 (en) | 2011-04-22 | 2014-10-28 | Asm Ip Holding B.V. | Deposition and reduction of mixed metal oxide thin films |
| US9761785B2 (en) | 2011-10-17 | 2017-09-12 | The United States Of America As Represented By The Secretary Of The Army | Stylo-epitaxial piezoelectric and ferroelectric devices and method of manufacturing |
| US8866367B2 (en) | 2011-10-17 | 2014-10-21 | The United States Of America As Represented By The Secretary Of The Army | Thermally oxidized seed layers for the production of {001} textured electrodes and PZT devices and method of making |
| US9607842B1 (en) | 2015-10-02 | 2017-03-28 | Asm Ip Holding B.V. | Methods of forming metal silicides |
| US10896950B2 (en) * | 2017-02-27 | 2021-01-19 | Nxp Usa, Inc. | Method and apparatus for a thin film dielectric stack |
| US10923286B2 (en) | 2018-02-21 | 2021-02-16 | Nxp Usa, Inc. | Method and apparatus for compensating for high thermal expansion coefficient mismatch of a stacked device |
| CN115959905B (zh) * | 2022-12-07 | 2023-08-18 | 南京航空航天大学 | 一种钛锆酸铅与氧化镁垂直自组装纳米复合介电储能薄膜及其制备方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5192723A (en) * | 1990-09-04 | 1993-03-09 | Nikon Corporation | Method of phase transition, method for producing lead niobate-based complex oxide utilizing said phase transition method, and lead niobate-based complex oxide produced by said method |
| WO1993021637A1 (en) * | 1992-04-13 | 1993-10-28 | Ceram, Inc. | Multilayer electrodes for ferroelectric devices |
| US5514484A (en) * | 1992-11-05 | 1996-05-07 | Fuji Xerox Co., Ltd. | Oriented ferroelectric thin film |
| JPH07153643A (ja) | 1993-11-29 | 1995-06-16 | Nissin Electric Co Ltd | 積層誘電体素子 |
| JP3460095B2 (ja) * | 1994-06-01 | 2003-10-27 | 富士通株式会社 | 強誘電体メモリ |
| DE4421007A1 (de) * | 1994-06-18 | 1995-12-21 | Philips Patentverwaltung | Elektronisches Bauteil und Verfahren zu seiner Herstellung |
| JPH098243A (ja) | 1995-06-20 | 1997-01-10 | Matsushita Electron Corp | セラミック薄膜と金属電極の接合構造と半導体装置およびその製造方法 |
| KR100199095B1 (ko) * | 1995-12-27 | 1999-06-15 | 구본준 | 반도체 메모리 셀의 캐패시터 구조 및 그 제조방법 |
| JP3435966B2 (ja) * | 1996-03-13 | 2003-08-11 | 株式会社日立製作所 | 強誘電体素子とその製造方法 |
| CN1234137A (zh) * | 1996-08-20 | 1999-11-03 | 株式会社日立制作所 | 氧化物电介质元件的制造方法、采用该元件的存储器及半导体装置 |
| JPH10189887A (ja) * | 1996-12-27 | 1998-07-21 | Sanyo Electric Co Ltd | 強誘電体用電極及びそれを使用した強誘電体デバイス |
| JP3974697B2 (ja) * | 1997-11-28 | 2007-09-12 | ローム株式会社 | キャパシタおよびその製法 |
| US6432793B1 (en) * | 1997-12-12 | 2002-08-13 | Micron Technology, Inc. | Oxidative conditioning method for metal oxide layer and applications thereof |
| US6117689A (en) * | 1997-12-24 | 2000-09-12 | Texas Instruments Incorporated | Stable high-dielectric-constant material electrode and method |
| US6258459B1 (en) * | 1998-04-28 | 2001-07-10 | Tdk Corporation | Multilayer thin film |
| US6815219B2 (en) * | 1999-12-27 | 2004-11-09 | Hynix Semiconductor Inc. | Fabrication method and structure for ferroelectric nonvolatile memory field effect transistor |
-
2001
- 2001-10-26 JP JP2001329688A patent/JP2003133531A/ja active Pending
-
2002
- 2002-02-19 US US10/076,349 patent/US6744085B2/en not_active Expired - Fee Related
- 2002-03-05 TW TW091104016A patent/TW535179B/zh not_active IP Right Cessation
- 2002-03-15 KR KR1020020014011A patent/KR20030035761A/ko active IP Right Grant
- 2002-03-27 DE DE60217610T patent/DE60217610T2/de not_active Expired - Fee Related
- 2002-03-27 EP EP02252255A patent/EP1306889B1/en not_active Expired - Lifetime
- 2002-03-28 CN CNB021083045A patent/CN1212665C/zh not_active Expired - Fee Related
-
2004
- 2004-04-12 US US10/821,841 patent/US7153705B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108369956A (zh) * | 2015-12-03 | 2018-08-03 | 美光科技公司 | 铁电电容器、铁电场效应晶体管及在形成包含导电材料与铁电材料的电子组件时使用的方法 |
| CN108369956B (zh) * | 2015-12-03 | 2021-08-31 | 美光科技公司 | 铁电电容器、铁电场效应晶体管及在形成包含导电材料与铁电材料的电子组件时使用的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7153705B2 (en) | 2006-12-26 |
| CN1414636A (zh) | 2003-04-30 |
| DE60217610T2 (de) | 2007-10-25 |
| KR20030035761A (ko) | 2003-05-09 |
| US20030080363A1 (en) | 2003-05-01 |
| TW535179B (en) | 2003-06-01 |
| EP1306889A3 (en) | 2004-08-18 |
| EP1306889A2 (en) | 2003-05-02 |
| JP2003133531A (ja) | 2003-05-09 |
| DE60217610D1 (de) | 2007-03-08 |
| US20040195605A1 (en) | 2004-10-07 |
| EP1306889B1 (en) | 2007-01-17 |
| US6744085B2 (en) | 2004-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1212665C (zh) | 具有电极的电子器件及其制备 | |
| US7247504B2 (en) | Ferroelectric capacitor, process for production thereof and semiconductor device using the same | |
| US7605007B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4859840B2 (ja) | 強誘電体メモリ装置およびその製造方法、半導体装置の製造方法 | |
| US7297999B1 (en) | Semiconductor device with capacitors and its manufacture method | |
| JPH10303396A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2007067294A (ja) | 強誘電体メモリ装置およびその製造方法、半導体装置の製造方法 | |
| US20050136556A1 (en) | Manufacturing method of semiconductor device | |
| US7897413B2 (en) | Methods of making a ferroelectric memory device having improved interfacial characteristics | |
| CN101248523B (zh) | 铁电存储器件及其制造方法、半导体器件的制造方法 | |
| CN1156905C (zh) | 结构化的含金属氧化物层的制法 | |
| JP2002094023A (ja) | 強誘電体膜の形成方法と強誘電体容量素子の製造方法 | |
| KR101262432B1 (ko) | 반도체 장치의 제조 방법 | |
| JP4973502B2 (ja) | 強誘電体メモリ装置およびその製造方法、半導体装置の製造方法 | |
| CN1954430B (zh) | 半导体装置及其制造方法 | |
| KR100578211B1 (ko) | 반도체 소자의 강유전체 캐패시터 형성방법 | |
| JP2008010755A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |