CN1210396A - 时钟提取电路 - Google Patents

时钟提取电路 Download PDF

Info

Publication number
CN1210396A
CN1210396A CN98115066A CN98115066A CN1210396A CN 1210396 A CN1210396 A CN 1210396A CN 98115066 A CN98115066 A CN 98115066A CN 98115066 A CN98115066 A CN 98115066A CN 1210396 A CN1210396 A CN 1210396A
Authority
CN
China
Prior art keywords
signal
frequency
circuit
edge
returned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98115066A
Other languages
English (en)
Other versions
CN1155156C (zh
Inventor
中村聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1210396A publication Critical patent/CN1210396A/zh
Application granted granted Critical
Publication of CN1155156C publication Critical patent/CN1155156C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/191—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using at least two different signals from the frequency divider or the counter for determining the time difference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种低成本小型高速时钟提取电路,为降低相位比较器速度,在对输入的非回到零的信号进行m分频得到的信号和对压控振荡器输出经提取的时钟信号进行n分频得到的信号间作相位比较。为在各分频信号间正确比较,边沿脉冲选择电路按情况,特别是对分频时钟信号上升沿和下降沿作相位比较的情况,对用于相位比较和按分频信号产生的信号进行选择。然后根据每个边沿脉冲作相位比较。每一相位比较的结果经低通滤波器输出,以控制压控振荡器。

Description

时钟提取电路
本发明涉及一种时钟提取电路，其由在光通信等领域采用的非回复为零的信号提取计时时钟信号，以及将这一计时时钟信号提供到一用于实施数据重现的识别重现装置。
在一种传输速度为1[千兆位/秒]的高速数字通信中，在数据按时分制多路转换和发送/接收需要划分时间的情况下，接收部分根据传输速度需要一个时钟用以识别接收的数据或划分时间。根据常规的方法，在时间被划分前从高速数据中提取时钟信号分量，并且利用这一时钟信号，进行识别和时间划分。随之，需要使用高速工作的时钟提取电路，它根据装置特性进行大量处理。特别是，在数据传输速度超过1(千兆位/秒)的情况下，难于实现高速相位比较。
在图1中所示的常规的时钟提取电路包含：边沿检测电路1，用于检测由输入端10输入的非回复到零的信号的转换点；相位比较器4，根据边沿检测电路1的输出和压控振荡器7的输出信号，对所接收的非回复到零的信号的相位与压控振荡器7输出信号的相位进行比较；一低通滤波器6，仅用于输出具有规定低频的信号；以及压控振荡器7，用于根据低通滤波器6输出的信号振荡形成脉冲信号并将振荡的脉冲信号输出到输出端20和相位比较器4。
在上述常规的时钟提取电路中，总是相位比较器决定了能够实现的稳定工作的速度极限。换句话说，为了接收传速度为f[位/秒]的非回复到零的信号，该相位比较器必须也工作在f[赫]的频率下。然而，由于现时可使用的相位比较器的工作速度受到限制，实际上能够稳定工作在高速的相位比较器的数量是很小的。
根据上述内容很明显，在采用包含常规时钟提取电路的接收器的通信系统中，由于受到相位比较器工作速度的限制，因此整个通信系统的信息传输速度受到限制。
已经实现了某些能够高速工作的相位比较器。然而，由于成本很高和尺寸大，不能满足对于降低装置成本和尺寸的市场需求。
日本未经审查的专利公报1988-7050号公开了一种计时时钟提取电路，它包含；第一分频器，用于将压控振荡器的输出进行分频使形成的频带接近于输人信号的传输速度；以及第二分频器，用于将第一分频器的输出进行分频使其频率降为1/2，然后第二分频器的输出输入到相位比较器。然而这种计时时钟提取电路的缺点正如下面所介绍的，如果用于检测非回复到零的信号，它的结构可能产生以相位差出现的误差值。
为了解决常规时钟提取电路存在的上述问题，提出本发明，本发明的目的是提供一种低制造成本的小型的高工作速度的时钟提取电路。
本发明的优点在于，即使使用与常规相位比较器相同工作速度的相位比较器，根据本发明的新颖特征能够实现高速时钟提取。对于包含在常规结构的时钟提取电路的工作速度，需要使工作速度等于数据输入信号的传输速度。因而，时钟提取电路的工作速度受相位比较器的工作速度的限制。然而，本发明的结构关于相位比较器的工作速度仅需要数据输入信号的一半的传输速度。因此，可以进行高速时钟提取。此外，如果使用常规电路中的相位比较器，数据信号的时钟提取可以以一高达常规传输速度两部的高速进行。此外，根据本发明，由于这种高速时钟提取电路可以在一个芯片上构成，高速时钟提取电路的尺寸和成本可以比常规的电路低得多。
参照表示本发明的优选实施例中的一个实例的附图根据如下介绍将会使本发明的上述和其它目的、特征和优点变得更为明显。
图1是表示常规实例的结构的方块图。
图2是表示本发明第一实施例的结构的方块图。
图3a到3e是当在常规实例中的各分频信号之间进行相位比较时产生的问题的时间关系示意图。
图4a到4c是分别表示相位比较器的相对于相位差的输出特性的示意图。
图5a到5g是分别表示根据本发明电路的工作情况的时间关系示意图。
图6是表示边沿检测电路的实例的电路图。
图7是表示分频器的一个实例的电路图。
图8是表示相位比较器的一个实例的电路图。
图9是表示本发明的第二实施例的结构的方块图。
图10是表示本发明的第三实施例的结构的方块图。
图11是表示本发明的第四实施例的结构的方块图。
图12是表示双边沿检测电路的实例的电路图。
参阅图2，第一实施例中的时钟提取电路包含边沿检测电路1、分频器2、边沿脉冲选择电路3、第一相位比较器4、第二相位比较器5、低通滤波器6和压控振荡器7。
对于由输入端10输入的输入数据信号，利用边沿检测电路1检测其转换点。然后根据检测的转换点输出前沿脉冲。
该前沿脉冲输入到前沿脉冲选择电路3。选择后面要介绍的两种脉冲。
利用分频器2对来自压控振荡器7的提取的时钟信号进行分频。通过利用两个所选择的前沿脉冲，已被分频的提取的时钟信号输入到两个相位比较器4和5。将输入的数据信号的相位与经分频的时钟信号相比较。然后，将一与在各上述的信号之间相位差相对应的信号输送到低通滤波器6。
当对接收的输入数据信号和来自压控振荡器7的分频时钟信号之间的相位进行比较时，可能出现如下的问题。正像在常规的实例中一样，如果要根据该输入数据信号的上升/下降沿检测输入信号的转换点，以及利用得到的前沿脉冲，需得到对于压控振荡器的时钟信号在分频之后的相位差信息，即使相位差是相同的，也可能产生完全相反的正、负输出。
图3a到3d表示了上述状态。
具体说，图3a表示要输出的NRZ数据信号，图3b表示通过检测图3a中所示信号的上升/下降沿产生的边沿脉冲，图3c表示由压控振荡器输出的时钟信号，图3d表示在对由压控振荡器输出的时钟信号进行分频之后得到的信号。
通常，根据图3b中所示的边沿脉冲，检测图3c中所示提取的时钟信号与图3a中所示的输入数据之间的相位差。如在图3c中所示，利用相位比较器对于前沿脉冲和时钟信号的上升沿进行比较，然后输出与它们的相位差相对应的数值。图3e表示检测相位差φ时的状态。
然而，如果在提取的时钟处于被分频的状态时进行常规的相位差检测，可能产生如下的问题。由于起初利用这两个信号的上升沿检测相位差，按照这种方式，即使不仅对于经分频的时钟信号的上升沿而且对于经分频的时钟信号的下降沿必须进行相位差检测，如在图3d中所示，对于半周期之前的上升沿检测相位差，因此就可能输出错误的相位差信息。该图表示当检测对于分频的时钟信号相位差为φ的下降沿的相位差时，对于实际的相位差φ输出错误的数值如相位差-φ+π的情况下的状态。
由于输入的信号是随机的信号所以完全无法预测会产生这样的错误。
图4表示与图1中所示常规实例相对应的一个实例，该实例为当利用相位比较器对于一提取的时钟信号的上升沿检测到相位差时的相位差与输出之间的相互关系。
可以理解，相位比较器的输出对于任选的相位差是唯一确定的，对于在从-π/2到+π/2之间的相位差，相位比较器的输出是单调增加的。然而，这种结构存在与上述对相关技术进行介绍的部分中相似的高速工作的问题。
图4b表示当如参照图3d上面所介绍的在对时钟进行分频之事进行常规的相位比较时(即当相位比较器对所提取的时钟信号的上升沿和下降沿进行相位差检测时)相位差和相位比较器输出之间的相互关系。
具体地说，图4表示当比较器的输出对于一指定的相位差可以取两个数值时的状态。然而，在这种情况下，时钟提取是不可能的。
如上所述，如果采用常规结构，在对由输入数据和提取的时钟信号中所选择的之一或者两者进行分频之后不能实现精确的相位比较。为了解决在常规结构中存在的这一固有难题，本发明提供一种时钟提取电路，它通过接收非回复到零的信号实现信号再现。这一时钟提取电路具有这样一种结构，其中对于一经分频的时钟信号对于根据对其上升沿的检测和对其下降沿的检测所选择的至少其中之一，利用由边沿检测电路输出的边沿脉冲进行确定。
参照图5a到5g介绍本发明的时钟提取电路的工作原理。
图5a到5d中的波形与图3a到3d中的波形相同。图5e表示通过将图5d中的经分频的时钟信号的相位前移90°所得到的波形。与图2的时钟示意图所示的一样，本发明的边沿脉冲选择电路利用图5e中的波形。图5f和5g表示由边沿脉冲选择电路所选择的波形。具体地说，图5f表示对由边沿检测电路输出的所有如图5b和5c所示的边沿脉冲之间进行AND(与)运算的情况。另一方面，图5g表示对图5b所示边沿脉冲和图5e所示的负边沿脉冲之间进行AND运算的情况。如用于将图5d和图5f到5g相连接的虚线所示，图5f表示一仅用于检测图5d中所示的上升沿的边沿脉冲，图5g表示一仅用于检测图5d中所示的下降沿的边沿脉冲。采用这些经选择的边沿脉冲，能够按照经分频的时钟信号的上升沿或按照其下降沿的相位比较以不同的方式使用相位比较器。因此，即使在分频之后也能进行精确的相位比较，并且可以进行时钟提取。
在图2中所示的两个相位比较器4和5分别负责对于时钟信号上升沿进行比较，以及对时钟信号下降沿进行比较。如在图2中所示，由于第二相位比较器仅对经分频的时钟信号的下降沿进行相位比较，在与第一比较器的输出求和之前必须将其输出反相。
图4c表示本发明中的两个相位比较器对于一个相位差输出之和的特性。
由该图可以理解，相位比较器的输出对于一个已知的相位差是唯一确定的，对于在-π/2到+π/2之间的相位差，相位比较器的输出是单调增加的，并且可以进行时钟提取。根据其特征，可以理解，不仅当相位差为零时而且当如图3c中所示相位延迟+π时，在经分频的时钟信号和输入数据之间保持同步。然而，由于就分频前提取的时钟信号来说，经分频的时钟信号相位延迟+π等效于原来的提取的时钟信号相位延迟+2π，上述状况就完全不成为问题。
两个相位比较器输出之和输入到低通滤波器。在不必要的高频分量被消除之后由低通滤波器输出这一输出和。根据低通滤波器的输出，控制压控振荡器，保持相位同步，以便使由压控振荡器输出的时钟信号f[赫]等于输入数据信号的数据传输速度f[位/秒］。由输出端20向外侧输出该提取的时钟信号。
图6表示边沿检测电路的一个特定实例。图7表示分频器的一个特定实例。图8表示相位比较器的一个特定实例。
下面参照附图详细介绍本发明的第二实施例。
图9表示本发明的第二实施例的时钟提取电路。这一时钟提取电路包含：第一分频器2、边沿检测电路1、第二分频器8、边沿脉冲选择电路3、第一和第二相位比较器4和5、低通滤波器6和压控振荡器7。
第二分频器8对输入端10输入的输入数据信号进行分频。然后经分频的输入数据进入边沿检测电路1并检测出其转换点。然后输出一与所检测的转换点相对应的边沿脉冲。由第一分频器2对从压控振荡器7提取的时钟信号进行分频。将上述的边沿脉冲输入到边沿脉冲选择电路3。然后，根据对经分频的时钟的上升沿或对其下降沿进行的比较，选择两个边沿脉冲。
通过利用各个边沿脉冲，由第一和第二比较器4和5在经分频的输入数据信号和经分频的时钟信号之间进行相位比较。然后，一个与在这些信号之间检测的相位差相对应的信号通过低通滤波器输送到压控振荡器7。
通过输出端20向外侧输出所提取的时钟信号。该输入数据没有输入到边沿检测电路1。取而代之，该输入数据由分频器8进行第一分频，然后输入到边沿检测电路1，除此以外的其它每一部分的操作与第一实施例中的对应部分相同。
在第二实施例中，不仅对提取的时钟信号而且对该输入数据都进行分频。根据经分频的输入数据的转换点产生边沿脉冲。
在对于经分频的时钟信号的上升沿的相位比较和对于其下降沿的相位比较之间，边沿脉冲选择电路3分别选择边沿脉冲。在两个相位比较器4和5中，输入所选择的边沿脉冲和经分频的提取的时钟信号，并且在经分频的输入数据信号和经分频的时钟信号之间进行相位比较。然后，将根据这些信号之间相位差得到的信号通过低通滤波器输送到压控振荡器7。
在此之后进行的操作与第一实施例中相同。然而，在第二实施例中，由于输入到这些比较器中的检测脉冲和时钟信号两者都是经分频的，所以相位比较器可以低速工作，即使该输入数据信号的传输速度高，也可使相位比较更好地保证。
在该实施例中，具有用于对输入的NRZ信号进行分频的分频器8和用于对由振荡器7输出的经分频的时钟信号的分频器2。根据由边沿脉冲选择电路3输出的脉冲信号以及利用分频器2分频的时钟信号，在由分频器8分频的非回复到零的信号与由压控振荡器7输出并由分频器2分频的时钟信号之间进行相位比较。然而，时钟提取电路可以按这样一种方式构成，即不设分频器2，根据由边沿脉冲选择电路3输出的脉冲信号和由该压控振荡器7输出的时钟信号，在由分频器8分频的非回复到零的信号和由压控振荡器7输出的时钟信号之间进行相位比较。
下面参照图10介绍本发明的第三实施例。
在第一实施例中，当对经分频的时钟信号的上升/下降沿进行相位比较时，为了实现正确的相位比较，将第二相位比较器的输出相对于第一相位比较器反相，并得到它们的输出之和，然后输入到低通滤波器。
然而，在图10所示的第三实施例中，相对于用以进行对上升沿的相位比较的第一相位比较器的输出，没有对第二相位比较器的输出进行反相用以对下降沿进行相位比较。对于相位比较可以使用处于反相状态下经分频的时钟信号。因此，两个相位比较器的输出侧在结构上是彼此对称的，预期可以减少在相位比较器输出侧包含的不同的元件。
最后参照图11介绍本发明的第四实施例。
上述每一实施例都需要两个相位比较器。然而，如图12中所示，通过改进较8中所示的相位比较器的结构，可以实现这样一种电路结构，其能使一个相位比较器能够对上述和下降沿两者进行相位比较。按照这种方式，可以实现与图11所示相似的本发明的简化结构的时钟提取电路。预期采用这样一种时钟提取电路可以降低元件数目和功率消耗。
应当理解，显然对这里所公开的时钟提取电路，本领域技术人员可进行变化和改进，故将所有这些改进和变化包含在所提出的权利要求的范围内。

Claims (9)

1、一种时钟提取电路，用于通过接收非回复到零的信号实现信号重现，包含：
一个第一分频器，用于对所述非回复到零的信号进行m(m是一特定的正整数)分频；
一个边沿检测电路，用于检测由所述第一分频器输出的信号的转换点；
一个压控振荡器，用于在接近等于所述非回复到零的信号的传输速率的频率范围内振荡产生时钟信号；
一个第二分频器，用于对由所述压控振荡器振荡产生的所述时钟信号进行n(n是一特定正整数)分频；
一个选择电路，用于对由所述边沿检测电路检测的边沿脉冲进行选择；以及
一个相位比较器，用于根据由所述选择电路选择的每个所述边沿脉冲，在由所述第一分频器分频的所述非回复到零的信号和由所述第二分频器分频的所述时钟信号之间进行相位比较。
2、一种时钟提取电路，包含：
一个分频器，用于对接收的非回复到零的信号进行m(m是一特定的正整数)分频；
一个边沿检测电路，用于检测由所述分频器输出的信号的转换点；
一个压控振荡器，用于在一接近所述非回复到零的信号的传输速率的频率范围内振荡产生时钟信号；
一个选择电路，用于对由所述边沿检测电路检测的边沿脉冲进行选择；以及
一个相位比较器，用于根据由所述选择电路选择的每个所述边沿脉冲，在由所述分频器分频的所述非回复到零的信号与所述时钟信号之间进行相位比较。
3、一种时钟提取电路，包含：
一个边沿检测电路，用于检测一所接收的非回复到零的信号的转换点；
一个压控振荡器，用于在接近等于所述非回复到零的信号的传输速率的频率范围内振荡产生时钟信号；
一个分频器，用于对所述压控振荡器振荡产生的所述时钟信号进行n分频；
一个选择电路，用于对由所述边沿检测电路检测的边沿脉冲进行选择；以及
一个相位比较器，用于根据由所述选择电路选择的每个所述边沿脉冲，在所述非回复到零的信号和由所述分频器分频的所述时钟信号之间进行相位比较。
4、一种时钟提取电路，包含：
一个第一分频器，用于对所接收的非回复到零的信号进行二分频；
一个边沿检测电路，用于检测由所述第一分频器输出的信号的转换点；
一个压控振荡器，用于在一接近等于所述非回复到零的信号的传输速率的频率范围内振荡产生时钟信号；
一个第二分频器，用于对由所述压控振荡器振荡产生的所述时钟信号进行二分频；
一个选择电路，用于对由所述边沿检测电路检测的边沿脉冲进行选择；以及
一个相位比较器，用于根据由所述选择电路选择的每个所述边沿脉冲，在由第一分频器分频的所述非回复到零的信号和由所述第二分频器分频的所述时钟信号之间进行相位比较。
5、一种时钟提取电路，包含：
一个边沿检测电路，用于检测所接收的非回复到零的信号的转换点；
一个压控振荡器，用于在一接近等于所述非回复到零的信号的传输速率的频率范围内振荡产生时钟信号；
一个分频器，用于对由所述压控振荡器振荡产生的所述时钟信号进行二分频；
一个选择电路，用于对由所述边沿检测电路检测的边沿脉冲进行选择；以及
一个相位比较器，用于根据由所述选择电路选择的每个所述边沿脉冲，在所述非回复到零的信号和由所述分频器分频的所述时钟信号之间进行相位比较。
6、一种时钟提取电路，包含：
一个分频器，用于对所接收的非回复到零的信号进行二分频；
一个边沿检测电路，用于检测由所述分频器输出的信号的转换点；
一个压控振荡器，用于在一接近等于所述非回复到零的信号的传输速率的频率范围内振荡产生时钟信号；
一个选择电路，用于对由所述边沿检测电路检测的边沿脉冲进行选择；以及
一个相位比较器，用于根据由所述选择电路选择的每个所述边沿脉冲，在由所述分频器分频的所述非回复到零的信号和所述时钟信号之间进行相位比较。
7、根据权利要求4所述的时钟提取电路，其特征在于所述边沿脉冲选择电路包含一根据情况通过利用由所述经分频的时钟信号相位移动90°的分频时钟信号对所述边沿脉冲进行分频的装置。
8、根据权利要求5所述的时钟提取电路，其特征在于所述边沿脉冲选择电路包含一根据情况通过利用由所述经分频的时钟信号相位移动90°的分频时钟信号对所述边沿脉冲进行分频的装置。
9、根据权利要求6所述的时钟提取电路，其特征在于所述边沿脉冲选择电路包含一根据情况通过利用由提取的时钟信号相位移动90°的提取时钟信号对所述边沿脉冲进行分频的装置。
CNB981150667A 1997-05-13 1998-05-13 时钟提取电路 Expired - Fee Related CN1155156C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP122301/1997 1997-05-13
JP12230197A JP3033520B2 (ja) 1997-05-13 1997-05-13 クロック抽出回路
JP122301/97 1997-05-13

Publications (2)

Publication Number Publication Date
CN1210396A true CN1210396A (zh) 1999-03-10
CN1155156C CN1155156C (zh) 2004-06-23

Family

ID=14832577

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981150667A Expired - Fee Related CN1155156C (zh) 1997-05-13 1998-05-13 时钟提取电路

Country Status (5)

Country Link
US (1) US6072370A (zh)
EP (1) EP0878911B1 (zh)
JP (1) JP3033520B2 (zh)
CN (1) CN1155156C (zh)
DE (1) DE69830541T2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10145348A (ja) * 1996-09-13 1998-05-29 Nec Corp クロック抽出回路
JP3827947B2 (ja) * 1998-05-13 2006-09-27 三菱電機株式会社 クロック異常検出装置
US6166606A (en) * 1999-02-10 2000-12-26 Zilog, Inc. Phase and frequency locked clock generator
JP3327256B2 (ja) 1999-06-17 2002-09-24 日本電気株式会社 クロックリカバリ回路及び位相比較方法
JP3881891B2 (ja) * 1999-12-03 2007-02-14 富士通株式会社 位相同期ループ回路ならびに該回路を備える光中継装置、光端局装置および光通信システム
US6606360B1 (en) * 1999-12-30 2003-08-12 Intel Corporation Method and apparatus for receiving data
US6608875B1 (en) * 2000-05-02 2003-08-19 Tektronix, Inc. Free-running-frequency adjustment circuit for a clock recovery system
US7113562B1 (en) * 2000-12-27 2006-09-26 Intel Corporation Method and apparatus for receiving data based on tracking zero crossings
JP2002246901A (ja) * 2001-02-15 2002-08-30 Sanyo Electric Co Ltd 位相比較器
JP3502618B2 (ja) * 2001-07-19 2004-03-02 松下電器産業株式会社 位相同期ループ回路、及びデータ再生装置
WO2004021574A1 (en) * 2002-08-30 2004-03-11 Koninklijke Philips Electronics N.V. Phase locked loop
CN103969477A (zh) * 2014-05-27 2014-08-06 深圳市开立科技有限公司 一种信号发生器及其应用方法、系统
JP6725187B2 (ja) * 2018-03-09 2020-07-15 三菱電機株式会社 Ｐｌｌ回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1172083A (en) * 1966-09-06 1969-11-26 British Telecomm Res Ltd Digit Rate Synchronisation of a Network of Digital Stations
JPS637050A (ja) * 1986-06-27 1988-01-12 Sumitomo Electric Ind Ltd 高速タイミング抽出回路
JP2993200B2 (ja) * 1991-07-31 1999-12-20 日本電気株式会社 位相同期ループ

Also Published As

Publication number Publication date
DE69830541T2 (de) 2006-05-11
JPH10313303A (ja) 1998-11-24
DE69830541D1 (de) 2005-07-21
CN1155156C (zh) 2004-06-23
EP0878911B1 (en) 2005-06-15
JP3033520B2 (ja) 2000-04-17
US6072370A (en) 2000-06-06
EP0878911A2 (en) 1998-11-18
EP0878911A3 (en) 2000-12-06

Similar Documents

Publication Publication Date Title
CN1155156C (zh) 时钟提取电路
US7535957B2 (en) Transmitter circuit, receiver circuit, clock data recovery phase locked loop circuit, data transfer method and data transfer system
US7684531B2 (en) Data recovery method and data recovery circuit
US6628112B2 (en) System and method for detecting phase offset in a phase-locked loop
CN1418402A (zh) 相位检测器
WO1982000742A1 (en) Phase corrected clock signal recovery circuit
US8446978B2 (en) Communication system
TW200952342A (en) System and method for implementing a digital phase-locked loop
US6700943B1 (en) Digital bit synchronizer for low transition densities
CN1224178C (zh) 恢复时钟信号及其数据的抗噪、猝发模式接收设备和方法
CN1192569C (zh) 在数字接口上进行信号组合的方法
CN100459605C (zh) Cmi信号定时恢复的方法和设备
CN116707521A (zh) 面向8.1Gbps eDP高速显示接口接收端时钟数据恢复关键电路系统
US5058128A (en) Spread spectrum communication receiver
CN1132313C (zh) 降低功率消耗的过采样型时钟恢复电路和调整其中的时钟信号的相位的方法
CN1842070A (zh) 具有多级的定时恢复电路
CN1161901C (zh) 光通信系统中上行高速数据的同步接收方法与电路
CN1227824C (zh) 使用双相位探测信号调整采样相位的方法
US6222419B1 (en) Over-sampling type clock recovery circuit using majority determination
CN1685656A (zh) 从数据信号中提取时钟信号的时钟信号提取设备和方法
CN1309190C (zh) 使用差分码移键控的扩展频谱通信系统
US4759040A (en) Digital synchronizing circuit
CN1897583A (zh) 基于“相位插值－选择”的多相正交时钟产生电路
CN1120572C (zh) 使用锁相环路调校的延迟装置及其调校方法
CN1065387C (zh) 使用检测信号的平均幅度解调检测信号的电路

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030328

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030328

Address after: Kawasaki, Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS KANSAI CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kawasaki, Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kawasaki, Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040623

Termination date: 20140513